CN107808058A - 一种芯片可靠性设计的方法及装置 - Google Patents
一种芯片可靠性设计的方法及装置 Download PDFInfo
- Publication number
- CN107808058A CN107808058A CN201711089861.1A CN201711089861A CN107808058A CN 107808058 A CN107808058 A CN 107808058A CN 201711089861 A CN201711089861 A CN 201711089861A CN 107808058 A CN107808058 A CN 107808058A
- Authority
- CN
- China
- Prior art keywords
- under test
- device under
- reliability
- model
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000012360 testing method Methods 0.000 claims abstract description 81
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 230000008859 change Effects 0.000 claims abstract description 16
- 238000004088 simulation Methods 0.000 claims description 17
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims 1
- 238000004458 analytical method Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 235000013599 spices Nutrition 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种芯片可靠性设计的方法及装置，其中，该方法包括：获取待测器件的电学参数随时间的变化规律，待测器件为待测芯片中的器件；根据变化规律确定相对应的待测器件负荷的边界条件；建立待测器件的状态侦测模型，实时探测待测器件的工作参数；将工作参数与边界条件进行对比，在工作参数超出边界条件相对应的范围时，生成报警信号。该方法可以在芯片设计阶段介入可靠性设计，通过侦测出可靠性薄弱环节，进而改进电路，提高芯片的使用寿命。
Description
技术领域
本发明涉及芯片设计技术领域，特别涉及一种芯片可靠性设计的方法及装置。
背景技术
在科学技术迅猛发展的今天，以微电子技术为基础的电子信息技术掀起一场新技术革命。随着大规模集成电路的不断发展，尤其是硅集成电路工艺向亚微米乃至深亚微米的不断推进，电路集成度以及性价比被不断提高，高性能、密度和可靠性是大规模集成电路发展的方向和目标，主要原因如下：1.集成度提高可使器件和电路的性能得到提高，同时降低单个产品价格，这是集成电路技术发展的原动力；2.电路可靠性的问题变得越来越重要，尤其在电力、航天航空、军用等领域，对电子装备提出了长时间、全天候可靠运行严苛要求。因此，高集成、高性能和高可靠性对大规模集成电路发展具有极其重要的意义。
芯片电路可靠性需从其底层器件源头构建，而器件模型则是重中之重。国外对器件模型研究较早，早期提出不同优化级别SPICE level模型，在分析小尺寸器件上得到了广泛认可。随着器件模型的不断发展，考虑了更多器件效应的高版本的器件模型越来越完善，但却始终未考虑到器件随着工作时间的延长器件性能发生的变化，无法表征器件的可靠性。2004年国际集成电路设计技术大会上提出了器件可靠性建模概念和思路，即将器件可靠性模型嵌入到SPICE模型中，对器件的可靠性进行仿真。目前，一些著名的半导体公司(如:恩智浦、德州仪器、仙童、飞思卡尔等公司)开始对器件可靠性建模，主要包括在电路设计阶段对热载流子、栅氧完整性、负偏置温度不稳定性等可靠性进行了仿真，获得了良好的效果。然而，晶圆级的可靠性研究目前还在研发阶段，目前能嵌入到电路仿真器的可靠性模型没有统一的标准。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种芯片可靠性设计的方法及装置，从而克服现有芯片设计过程中可靠性分析不足的缺陷。
本发明实施例提供的一种芯片可靠性设计的方法，包括：获取待测器件的电学参数随时间的变化规律，所述待测器件为待测芯片中的器件；根据所述变化规律确定相对应的待测器件负荷的边界条件；建立待测器件的状态侦测模型，实时探测所述待测器件的工作参数；将所述工作参数与所述边界条件进行对比，在所述工作参数超出所述边界条件相对应的范围时，生成报警信号。
在一种可能的实现方式中，在所述建立待测器件的状态侦测模型之后，该方法还包括：将所述待测器件的紧凑模型和所述状态侦测模型封装为可靠性模型，所述紧凑模型用于描述所述待测器件的器件电学特性。
在一种可能的实现方式中，所述获取待测器件的电学参数随时间的变化规律包括：对待测器件进行可靠性试验，确定所述待测器件的电学参数在所加应力条件下随时间变化的数据组；根据所述数据组确定电学参数随时间变化的拟合函数。
在一种可能的实现方式中，该方法还包括：在所述工作参数符合所述边界条件时，执行电路仿真设计操作，并在仿真结果满足符合要求时绘制版图。
基于同样的发明构思，本发明实施例还提供一种芯片可靠性设计的装置，包括：获取模块，用于获取待测器件的电学参数随时间的变化规律，所述待测器件为待测芯片中的器件；确定模块，用于根据所述变化规律确定相对应的待测器件负荷的边界条件；侦测模块，用于建立待测器件的状态侦测模型，实时探测所述待测器件的工作参数；处理模块，用于将所述工作参数与所述边界条件进行对比，在所述工作参数超出所述边界条件相对应的范围时，生成报警信号。
在一种可能的实现方式中，该装置还包括：封装模块；在所述侦测模块建立待测器件的状态侦测模型之后，所述封装模块用于将所述待测器件的紧凑模型和所述状态侦测模型封装为可靠性模型，所述紧凑模型用于描述所述待测器件的器件电学特性。
在一种可能的实现方式中，所述获取模块用于：对待测器件进行可靠性试验，确定所述待测器件的电学参数在所加应力条件下随时间变化的数据组；根据所述数据组确定电学参数随时间变化的拟合函数。
在一种可能的实现方式中，所述处理模块还用于：在所述工作参数符合所述边界条件时，执行电路仿真设计操作，并在仿真结果满足符合要求时绘制版图。
本发明实施例提供的一种芯片可靠性设计的方法及装置，可以在芯片设计阶段介入可靠性设计，通过侦测出可靠性薄弱环节，进而改进电路，提高芯片的使用寿命。该方法监测器件的工作状态，保证了器件实时工作于正常状态，与该方法相对应的可靠性模型仍然适用于原器件模型，也能够适用的各种EDA软件，并对器件进行仿真和验证，这样减少了整个芯片设计制造的风险，从而降低成本，并进一步最大化设计产品的性能和极小化设计产品的保护带，加速时序收敛，避免可靠性问题。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中芯片可靠性设计的方法流程图；
图2为本发明实施例中芯片可靠性设计的电路图；
图3为本发明实施例中二极管D1仿真的伏安特性示意图；
图4为本发明实施例中基于芯片可靠性设计绘制版图的流程示意图；
图5为本发明实施例中芯片可靠性设计的装置的第一结构图；
图6为本发明实施例中芯片可靠性设计的装置的第二结构图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本发明的主旨。
根据本发明实施例，提供了一种芯片可靠性设计的方法，图1为该方法的流程图，具体包括步骤101-104：
步骤101：获取待测器件的电学参数随时间的变化规律，待测器件为待测芯片中的器件。
本发明实施例中，当需要对待测芯片进行可靠性分析时，通过对其中的待测器件分别进行可靠性分析，进而可以获得整体的可靠性分析结果。一个模型的实现必须要经过测试、拟合、参数提取，然后是模型的验证。测试是用来采集数据，用于曲线的拟合、参数的提取；因此测试的正确性、精确性是一个模型是否准确的基础。本发明实施例中，首先进行器件提参版图的设计、流片，提取器件的紧凑模型；其次在提参器件阵列中选取部分器件进行可靠性试验(热载流子、介质层随时间击穿、负偏置温度不稳定效应等)，采集器件的电学特性在所加应力条件下随时间变化的数据，进而确定变化规律。
具体的，上述步骤101中获取待测器件的电学参数随时间的变化规律包括步骤A1-A2：
步骤A1:对待测器件进行可靠性试验，确定待测器件的电学参数在所加应力条件下随时间变化的数据组。
步骤A2:根据数据组确定电学参数随时间变化的拟合函数。
在待测芯片的提参器件阵列中选取部分器件进行可靠性试验(热载流子、介质层随时间击穿、负偏置温度不稳定效应等)，采集待测器件的电学参数(譬如MOS器件的阈值电压、饱和电流等关键参数)所加应力条件下随时间变化的数据组，该数据组包含多个数据，每个数据对应一个时间点和一个电学参数的数值。之后以该数据组为样本，利用数学原理即可以拟合出该电学参数随时间变化的规律，即拟合函数。
步骤102：根据变化规律确定相对应的待测器件负荷的边界条件。
本发明实施例中，在确定变化规律后，根据预先设定的待测器件的工作寿命即可以计算出待测器件负荷的边界条件(例如器件各端电压、电流等应力极限值)。
步骤103：建立待测器件的状态侦测模型，实时探测待测器件的工作参数。
步骤104：将工作参数与边界条件进行对比，在工作参数超出边界条件相对应的范围时，生成报警信号。
本发明实施例中，根据上述的变化规律和边界条件建立待测器件的状态侦测模型，该状态侦测模型主要用于实时监测工作参数并确定是否超出负荷状态边界，即需要确定工作参数是否超出边界条件相对应的范围。
本发明实施例提供的一种芯片可靠性设计的方法，以在芯片设计阶段介入可靠性设计，通过侦测出可靠性薄弱环节，进而改进电路，提高芯片的使用寿命。该方法监测器件的工作状态，保证了器件实时工作于正常状态，与该方法相对应的可靠性模型仍然适用于原器件模型，也能够适用的各种EDA软件，并对器件进行仿真和验证，这样减少了整个芯片设计制造的风险，从而降低成本，并进一步最大化设计产品的性能和极小化设计产品的保护带，加速时序收敛，避免可靠性问题。
本发明另一实施例提供了一种芯片可靠性设计的方法，包括图1所示的步骤101-104，其实现原理和有益效果参考图1所示的实施例。此外，本实施例在步骤103建立待测器件的状态侦测模型之后，还包括：将待测器件的紧凑模型和状态侦测模型封装为可靠性模型，紧凑模型用于描述待测器件的器件电学特性。本发明实施例中，将所提取的器件负荷边界写入侦测器件工作状态模型，和紧凑模型进行封装，形成可靠性模型；最后将可靠性模型带入电路进行仿真，当器件工作状态超过负荷边界或者寿命时，在仿真日志文件中输出警告，电路设计者可以修改电路直到无警告输出
下面以二极管伏安特性的可靠性分析为例，详细介绍可靠性设计的过程。
图2为电路图，图3为二极管D1仿真的伏安特性示意图。在本发明实施例中，首先获取用于描述二极管器件电学特性的紧凑模型(如下述的diode.scs文件)，通过可靠性试验，获取不同状态下二极管D1伏安特性随时间变化的规律(如图3所示)，通过规律确定二极管的负荷状态边界(对应负荷的边界条件)，本实施例中为二极管两端压降不能超过3V；之后建立器件的状态侦测模型(如下述的xdet_rld.va文件)，实时探测二极管两端的电势，获取二极管的压差，然后和负荷状态边界进行比较，若超出，则报告警告信息(log文件)；最后将状态侦测模型和紧凑模型封装在子电路模型中，形成库文件(rld_lib文件)。
网表文件如下：
//diode reliability model
simulator lang＝spectre
global 0
//model files
ahdl_include"./xdet_rld.va"//detection model
include"./diode.scs"//device model
include"./rld_lib"//reliability model
//simulation setting
simOptiond options rawfmt＝psfascii temp＝25.
opinfo info what＝oppoint where＝screen
//net input part
x1(n1n2)diode_rlb name＝x1
r2(n2 0)resistor r＝0.12
v1(n1 0)vsource dc＝1
//dc sweep
dcsweep_1dc dev＝v1start＝0.stop＝4step＝0.1
//save voltage and current,
save n1n2x1:pos
可靠性侦测模型(xdet_rld.va文件)如下：
二极管模型(diode.scs文件)如下：
//diode model
simulator lang＝spectre
model diode diode
+is＝1.8e-5rs＝1.43n＝1.22nz＝2.31gleak＝6.2e-5rsw＝10isw＝6.1e-10+ibv＝0.95e-3tgs＝2ik＝1.2e7fc＝0.5cj＝1.43e-3pb＝0.967mj＝0.337+cjsw＝2.76e-9vjsw＝0.94jmax＝1e20
可靠性模型库(rld_lib文件)如下：
//rld_lib subcircuit model summary
simulator lang＝spectre insensitive＝yes
//diode reliability sub-circiut model
subckt diode_rlb(pos nes)
parameters name＝"x1"
x1(pos nes)detect_rlb name＝name
d1(pos nes)diode
ends diode_rlb
仿真运行结果(log文件)如下：
在一种可能的实现方式中，该方法还包括：在工作参数符合边界条件时，执行电路仿真设计操作，并在仿真结果满足符合要求时绘制版图。根据本发明实施例提供的可靠性分析方法绘制版图的整体流程参见图4所示。该方法具有精确的可靠性模型，它不仅能够在可靠性工程师总结出的失效标准基础上评估器件的寿命，而且能够像普通SPICE模型一样，为集成电路设计工程师预测未工作过的器件电学特性一样预测在不同的偏压条件下施加不同偏压时间过程之后的器件电学特性。
本发明实施例提供的一种芯片可靠性设计的方法，以在芯片设计阶段介入可靠性设计，通过侦测出可靠性薄弱环节，进而改进电路，提高芯片的使用寿命。该方法监测器件的工作状态，保证了器件实时工作于正常状态，与该方法相对应的可靠性模型仍然适用于原器件模型，也能够适用的各种EDA软件，并对器件进行仿真和验证，这样减少了整个芯片设计制造的风险，从而降低成本，并进一步最大化设计产品的性能和极小化设计产品的保护带，加速时序收敛，避免可靠性问题。
以上详细介绍了一种芯片可靠性设计的方法流程，该方法也可以通过相应的装置实现，下面详细介绍该装置的结构和功能。
本发明实施例提供的一种芯片可靠性设计的装置，参见图5所示，包括：
获取模块51，用于获取待测器件的电学参数随时间的变化规律，待测器件为待测芯片中的器件；
确定模块52，用于根据变化规律确定相对应的待测器件负荷的边界条件；
侦测模块53，用于建立待测器件的状态侦测模型，实时探测待测器件的工作参数；
处理模块54，用于将工作参数与边界条件进行对比，在工作参数超出边界条件相对应的范围时，生成报警信号。
在一种可能的实现方式中，参见图6所示，该装置还包括：封装模块55；
在侦测模块53建立待测器件的状态侦测模型之后，封装模块55用于将待测器件的紧凑模型和状态侦测模型封装为可靠性模型，紧凑模型用于描述待测器件的器件电学特性。
在一种可能的实现方式中，获取模块51用于：对待测器件进行可靠性试验，确定待测器件的电学参数在所加应力条件下随时间变化的数据组；根据数据组确定电学参数随时间变化的拟合函数。
在一种可能的实现方式中，处理模块54还用于：在工作参数符合边界条件时，执行电路仿真设计操作，并在仿真结果满足符合要求时绘制版图。
本发明实施例提供的一种芯片可靠性设计的装置，以在芯片设计阶段介入可靠性设计，通过侦测出可靠性薄弱环节，进而改进电路，提高芯片的使用寿命。该装置监测器件的工作状态，保证了器件实时工作于正常状态，与该装置相对应的可靠性模型仍然适用于原器件模型，也能够适用的各种EDA软件，并对器件进行仿真和验证，这样减少了整个芯片设计制造的风险，从而降低成本，并进一步最大化设计产品的性能和极小化设计产品的保护带，加速时序收敛，避免可靠性问题。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (8)
1.一种芯片可靠性设计的方法，其特征在于，包括：
获取待测器件的电学参数随时间的变化规律，所述待测器件为待测芯片中的器件；
根据所述变化规律确定相对应的待测器件负荷的边界条件；
建立待测器件的状态侦测模型，实时探测所述待测器件的工作参数；
将所述工作参数与所述边界条件进行对比，在所述工作参数超出所述边界条件相对应的范围时，生成报警信号。
2.根据权利要求1所述的方法，其特征在于，在所述建立待测器件的状态侦测模型之后，还包括：
将所述待测器件的紧凑模型和所述状态侦测模型封装为可靠性模型，所述紧凑模型用于描述所述待测器件的器件电学特性。
3.根据权利要求1所述的方法，其特征在于，所述获取待测器件的电学参数随时间的变化规律包括：
对待测器件进行可靠性试验，确定所述待测器件的电学参数在所加应力条件下随时间变化的数据组；
根据所述数据组确定电学参数随时间变化的拟合函数。
4.根据权利要求1所述的方法，其特征在于，还包括：在所述工作参数符合所述边界条件时，执行电路仿真设计操作，并在仿真结果满足符合要求时绘制版图。
5.一种芯片可靠性设计的装置，其特征在于，包括：
获取模块，用于获取待测器件的电学参数随时间的变化规律，所述待测器件为待测芯片中的器件；
确定模块，用于根据所述变化规律确定相对应的待测器件负荷的边界条件；
侦测模块，用于建立待测器件的状态侦测模型，实时探测所述待测器件的工作参数；
处理模块，用于将所述工作参数与所述边界条件进行对比，在所述工作参数超出所述边界条件相对应的范围时，生成报警信号。
6.根据权利要求5所述的装置，其特征在于，还包括：封装模块；
在所述侦测模块建立待测器件的状态侦测模型之后，所述封装模块用于将所述待测器件的紧凑模型和所述状态侦测模型封装为可靠性模型，所述紧凑模型用于描述所述待测器件的器件电学特性。
7.根据权利要求5所述的装置，其特征在于，所述获取模块用于：对待测器件进行可靠性试验，确定所述待测器件的电学参数在所加应力条件下随时间变化的数据组；根据所述数据组确定电学参数随时间变化的拟合函数。
8.根据权利要求5所述的装置，其特征在于，所述处理模块还用于：在所述工作参数符合所述边界条件时，执行电路仿真设计操作，并在仿真结果满足符合要求时绘制版图。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711089861.1A CN107808058A (zh) | 2017-11-08 | 2017-11-08 | 一种芯片可靠性设计的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711089861.1A CN107808058A (zh) | 2017-11-08 | 2017-11-08 | 一种芯片可靠性设计的方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107808058A true CN107808058A (zh) | 2018-03-16 |
Family
ID=61591330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711089861.1A Pending CN107808058A (zh) | 2017-11-08 | 2017-11-08 | 一种芯片可靠性设计的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107808058A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109633467A (zh) * | 2018-12-18 | 2019-04-16 | 上海精密计量测试研究所 | 一种宇航用锂电池管理芯片可靠性验证方法 |
| CN112329273A (zh) * | 2020-12-17 | 2021-02-05 | 深圳市芯天下技术有限公司 | 一种提升芯片验证效率的方法、装置、存储介质和终端 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102663201A (zh) * | 2012-04-24 | 2012-09-12 | 北京航空航天大学 | 一种考虑电气互连结构可靠性的电子产品可靠性预计方法 |
| CN103955568A (zh) * | 2014-04-17 | 2014-07-30 | 北京航空航天大学 | 一种基于失效物理的mos器件可靠性仿真评价方法 |
| CN103955579A (zh) * | 2014-04-28 | 2014-07-30 | 天津大学仁爱学院 | 基于spice软件的模拟/射频集成电路设计方法 |
| CN104181457A (zh) * | 2014-08-15 | 2014-12-03 | 中国电子科技集团公司第二十四研究所 | 一种半导体器件温湿度复合应力加速模型优选方法 |
| CN105069258A (zh) * | 2015-09-02 | 2015-11-18 | 北京智芯微电子科技有限公司 | 一种芯片设计可靠性的评估方法及装置 |
| US9483591B1 (en) * | 2015-11-27 | 2016-11-01 | International Business Machines Corporation | Assuring chip reliability with automatic generation of drivers and assertions |
| CN107247845A (zh) * | 2017-06-14 | 2017-10-13 | 电子科技大学 | 一种基于失效物理模型的多芯片组件可靠性分析方法 |
-
2017
- 2017-11-08 CN CN201711089861.1A patent/CN107808058A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102663201A (zh) * | 2012-04-24 | 2012-09-12 | 北京航空航天大学 | 一种考虑电气互连结构可靠性的电子产品可靠性预计方法 |
| CN103955568A (zh) * | 2014-04-17 | 2014-07-30 | 北京航空航天大学 | 一种基于失效物理的mos器件可靠性仿真评价方法 |
| CN103955579A (zh) * | 2014-04-28 | 2014-07-30 | 天津大学仁爱学院 | 基于spice软件的模拟/射频集成电路设计方法 |
| CN104181457A (zh) * | 2014-08-15 | 2014-12-03 | 中国电子科技集团公司第二十四研究所 | 一种半导体器件温湿度复合应力加速模型优选方法 |
| CN105069258A (zh) * | 2015-09-02 | 2015-11-18 | 北京智芯微电子科技有限公司 | 一种芯片设计可靠性的评估方法及装置 |
| US9483591B1 (en) * | 2015-11-27 | 2016-11-01 | International Business Machines Corporation | Assuring chip reliability with automatic generation of drivers and assertions |
| CN107247845A (zh) * | 2017-06-14 | 2017-10-13 | 电子科技大学 | 一种基于失效物理模型的多芯片组件可靠性分析方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109633467A (zh) * | 2018-12-18 | 2019-04-16 | 上海精密计量测试研究所 | 一种宇航用锂电池管理芯片可靠性验证方法 |
| CN112329273A (zh) * | 2020-12-17 | 2021-02-05 | 深圳市芯天下技术有限公司 | 一种提升芯片验证效率的方法、装置、存储介质和终端 |
| CN112329273B (zh) * | 2020-12-17 | 2023-10-24 | 芯天下技术股份有限公司 | 一种提升芯片验证效率的方法、装置、存储介质和终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104215895B (zh) | 基于测试向量的硬件木马检测方法及系统 | |
| US9372946B2 (en) | Defect injection for transistor-level fault simulation | |
| CN106291324B (zh) | 一种片上差分时延测量系统及回收集成电路识别方法 | |
| US9891275B2 (en) | Integrated circuit chip reliability qualification using a sample-specific expected fail rate | |
| US11620424B2 (en) | Transistor—level defect coverage and defect simulation | |
| US9443041B2 (en) | Simulation system and method for testing a simulation of a device against one or more violation rules | |
| US10169510B2 (en) | Dynamic fault model generation for diagnostics simulation and pattern generation | |
| US10579774B2 (en) | Integrated circuit (IC) design systems and methods using single-pin imaginary devices | |
| US7424690B2 (en) | Interconnect integrity verification | |
| CN103810316B (zh) | 降低寄生失配的方法 | |
| Tarraf et al. | Behavioral modeling of transistor-level circuits using automatic abstraction to hybrid automata | |
| US8448110B2 (en) | Method to reduce delay variation by sensitivity cancellation | |
| CN107808058A (zh) | 一种芯片可靠性设计的方法及装置 | |
| US20090319251A1 (en) | Circuit Simulation Using Step Response Analysis in the Frequency Domain | |
| TW201807607A (zh) | 在標準單元認知下利用多個探測點來做缺陷特性分析與波形分析 | |
| US20170293709A1 (en) | Integrated circuit performance modeling that includes substrate-generated signal distortions | |
| Zhong et al. | Impact of PVT variation on delay test of resistive open and resistive bridge defects | |
| US10191112B2 (en) | Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips | |
| US10078720B2 (en) | Methods and systems for circuit fault diagnosis | |
| WO2018026696A1 (en) | Activity coverage assessment of circuit designs under test stimuli | |
| Tam et al. | SLIDER: Simulation of layout-injected defects for electrical responses | |
| Guerreiro et al. | Analogue and mixed-signal production test speed-up by means of fault list compression | |
| US11429776B1 (en) | Fault rules files for testing an IC chip | |
| US11461520B1 (en) | SDD ATPG using fault rules files, SDF and node slack for testing an IC chip | |
| US7404158B2 (en) | Inspection method and inspection apparatus for semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210831 Address after: 102200 1st floor, building 11, Zhongke Yungu garden, No. 79, Shuangying West Road, Changping District, Beijing Applicant after: Beijing core Kejian Technology Co.,Ltd. Applicant after: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd. Applicant after: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd. Applicant after: STATE GRID CORPORATION OF CHINA Address before: 100192 building 3, A District, Dongsheng science and Technology Park, Zhongguancun, 66 Haidian District West Road, Beijing. Applicant before: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd. Applicant before: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd. Applicant before: State Grid Corporation of China |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180316 |
|
| RJ01 | Rejection of invention patent application after publication |