CN103955579A - 基于spice软件的模拟/射频集成电路设计方法 - Google Patents
基于spice软件的模拟/射频集成电路设计方法 Download PDFInfo
- Publication number
- CN103955579A CN103955579A CN201410174178.8A CN201410174178A CN103955579A CN 103955579 A CN103955579 A CN 103955579A CN 201410174178 A CN201410174178 A CN 201410174178A CN 103955579 A CN103955579 A CN 103955579A
- Authority
- CN
- China
- Prior art keywords
- simulation
- spice
- degradation
- integrated circuit
- radio frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种基于SPICE软件的模拟/射频集成电路设计方法,包括:1)确定电路系统特性在可靠性方面的要求,将一段时间后一定应力条件下系统特性退化量描述为器件特性函数;2)调整元器件参数,对电路系统进行优化设计,利用SPICE的灵敏度分析工具和SPICE的smoke分析工具找到既对电路系统特性影响大又受应力影响大的关键元器件,优化所述的该关键元器件参数,从而延长电路系统寿命周期;3)应用SPICE的Monte Carlo仿真对系统进行不同工艺参数模型仿真,不符合可靠性要求,返回2)对关键电路重新进行设计,直到满足系统要求。本发明很好的解决了设计阶段功能仿真与可靠性仿真的同步性,工艺变化时只需调整影响寿命周期的参数即可。
Description
技术领域
本发明涉及一种集成电路设计方法。特别是涉及一种基于SPICE软件的模拟/射频集成电路设计方法。
背景技术
随着集成电路制造技术的发展,采用按比例缩小的原则(即在恒定电压下,器件尺寸缩小k倍,掺杂浓度增加k倍,电场强度增加k倍,则电流密度增加k3倍),使IC的规模不断增加性能和功能不断扩大和完善。但因工作电压并不能相应降低,电路中的电流密度和电场强度大大增加,加上一些新技术的采用,如采用多层布线技术,互连线要经过多个复杂的台阶,台阶的覆盖性能变差,这就造成互连线中的电迁移问题严重起来;电场的增强使MOS器件中栅介质的漏电和击穿成了问题;在短沟器件中(有效沟道长度小于3μm)热载流子效应(HCI)显著,成为当前MOSFET中的主要可靠性问题;另外随着器件尺寸向超深亚微米的不断发展,负偏置温度不稳定效应(NBTI)使PMOS管的退化问题越来越严重。而集成电路应用领域的不断扩大,特别是近年来向军用及航空航天领域的发展,推动着集成电路可靠性水平的不断发展与提高。
在集成电路的设计阶段利用EDA工具及时评估CMOS集成电路在外界stress(信号摆幅、温度、偏置)条件下长期工作的可靠性水平,确定影响电路可靠性水平的主要失效机理,预计某种失效机理引起的早期失效,根据电路及版图设计找出可靠性方面的薄弱环节,及时改进电路或版图,使电路在投产前就具有长期的可靠性水平。近期以来,国外开发的可靠性仿真工具主要有HOTRON、RELY、BERT和ARET等,这些仿真工具以集成电路的失效物理为基础,能够提取反映失效机理的模型参数。但是这些仿真工具更侧重于失效模型的准确性和适用性,而不是管理费用和整合的最优化设计。另一方面,由于人们更多的是在集成电路制造阶段通过改良工艺步骤或者方法来提高可靠性,所以目前可用的既能优化设计又能进行可靠性仿真的仿真器非常少。在人们越来越意识到在设计阶段进行可靠性仿真的重要性这一时代背景下,如何利用主流仿真工具进行可靠性设计变得至关重要。
发明内容
本发明所要解决的技术问题是,提供一种能够很好的解决了设计阶段功能仿真与可靠性仿真同步性的基于SPICE软件的模拟/射频集成电路设计方法。
本发明所采用的技术方案是:一种基于SPICE软件的模拟/射频集成电路设计方法,包括如下步骤:
1)确定电路系统特性在可靠性方面的要求,即确定在一定时间内一定应力条件下电路系统特性的退化量,并将所述的退化量描述为元器件特性函数;
2)调整元器件参数,对电路系统进行优化设计,利用SPICE的灵敏度分析工具和SPICE的smoke分析工具找到既对电路系统特性影响大又受应力影响大的关键元器件,优化所述的该关键元器件参数,从而延长电路系统寿命周期;
3)判断优化后电路系统性能指标退化量的变化是否小于满足最小生命周期对应的退化量最大值,是进入步骤4),否则返回步骤2);
4)应用SPICE的蒙特卡罗分析仿真工具对电路系统进行不同工艺工艺角仿真,分析集成电路制造过程的元器件参数分散性对电路系统性能指标退化量的影响;
5)判断由元器件参数分散性导致的电路系统性能指标退化量的变化是否小于满足最小生命周期对应的退化量最大值,若满足电路系统要求,则完成设计,否则,返回到步骤2)。
步骤1)中所述电路系统特性包括:面积、功耗、频率、带宽、噪声特性、增益、线性度,所述的应力条件包括:温度、信号摆幅和偏置。
步骤1)所述的一定应力条件下电路系统特性退化是由可靠性因素和元器件参数分散性因素导致。
所述的可靠性的因素包括:热载流子效应和负偏置温度不稳定性。
所述的元器件参数分散性因素包括有:元器件参数相对标称值正向或负向偏离的大小和描述元器件参数分散性服从的分布规律。
步骤1)所述的将退化量描述为元器件特性函数,是确定系统特性退化量的绝对值ΔΨ或者相对值ΔΨ/Ψ,其中Ψ为电路性能指标。
步骤2)中所优化的关键元器件的参数包括有:漏源电流、衬底电流、宽长比和栅源电压。
步骤2)中所述对系统进行优化设计包括有增益和带宽的取舍、功耗和频率特性的取舍以及功耗和噪声特性的取舍。
步骤4)中所述不同工艺工艺角包括TT、FF、SS、FS、SF。
本发明的基于SPICE软件的模拟/射频集成电路设计方法,将系统可靠性要求作为设计指标,把一段时间后一定应力条件下,系统性能指标Ψ看做是元器件特性的函数。将系统性能指标退化绝对值ΔΨ或者相对值ΔΨ/Ψ,作为SPICE软件Optimizor工具的约束条件,确定灵敏度元器件。通过反复迭代,得到系统特性和可靠性的最佳值。最后通过SPICE的Monte Carlo工具分析集成电路制造过程的元器件参数分散性对系统性能指标退化绝对值ΔΨ或者相对值ΔΨ/Ψ的影响,从而进一步预测生产良品率。因此应用本发明中的设计方法,可以把可靠性和工艺分散性对系统性能指标的影响,都看作元器件参数变化影响系统性能指标的函数问题。本发明能够很好的解决了设计阶段功能仿真与可靠性仿真的同步性,并且工艺变化时只需调整影响寿命周期的参数即可。
附图说明
图1是本发明方法的图;
图2a是考虑HCI效应时NMOS晶体管寿命模型示意图;
图2b是考虑HCI效应时PMOS晶体管寿命模型示意图;
图3是考虑NBTI效应时On-the-fly PMOS管阈值电压的变化量;
图3中:a:退化;b:恢复;d:永久恢复。
具体实施方式
下面结合实施例和附图对本发明的基于SPICE软件的模拟/射频集成电路设计方法做出详细说明。
本发明的基于SPICE软件的模拟/射频集成电路设计方法,是采用工业级电路仿真工具SPICE软件(现属于Orcad公司)。工业级电路仿真工具SPICE软件共有6大功能模块,其中核心模块是PSPICE A/D,其余功能模块分别是:电路原理图设计模块(Capture)、激励信号编辑模块(StimulusEditor)、模型参数提取模块(Model Editor)、模拟显示和分析模块(PSPICE/Probe)和优化模块(Optimizer)。在进行集成电路设计时,采用工业级电路仿真工具SPICE用以对电子电路的稳态、瞬态及频域的仿真和分析可以精确的仿真、分析、优化从直流到高于100GHz频率的微波电路。
工业级电路仿真工具SPICE软件在对模拟电路进行直流、交流、瞬态等基本电路特性分析的基础上,还实现了蒙特卡罗分析、最坏情况分析以及优化设计等较为复杂的电路特性分析;不但能够对模拟电路进行仿真,而且能够对数字电路、数模混合电路进行仿真;集成度大大提高,电路图绘制完成后可直接进行电路仿真,并且可以随时观察与分析仿真结果。
工业级电路仿真工具SPICE软件提供的无源器件结构及模型、二极管电流方程及SPICE模型、双极性晶体管电流方程及SPICE模型、结型场效应管JFET模型、MESFET模型及MOS管电流方程及SPICE模型。
如图1所示,本发明的基于SPICE软件的模拟/射频集成电路设计方法,包括如下步骤:
1)确定电路系统特性在可靠性方面的要求,即确定在一定时间内一定应力条件下电路系统特性的退化量,并将所述的退化量描述为元器件特性函数;
所述电路系统特性包括:面积、功耗、频率、带宽、噪声特性、增益、线性度等,所述的应力条件包括:温度、信号摆幅和偏置;所述的一定应力条件下电路系统特性退化是由可靠性因素和元器件参数分散性因素导致。所述的可靠性的因素包括:热载流子效应(HCI)和负偏置温度不稳定性(NBTI);所述的元器件参数分散性因素包括有:元器件参数相对标称值(正向或负向)偏离的大小和描述元器件参数分散性服从的分布规律。
所述的将退化量描述为元器件特性函数,是确定系统特性退化量的绝对值ΔΨ或者相对值ΔΨ/Ψ,其中Ψ为电路性能指标。
2)调整元器件参数,对电路系统进行优化设计,需要通过调整元器件参数并反复仿真,进行优化设计,包括有增益和带宽的取舍、功耗和频率特性的取舍以及功耗和噪声特性的取舍。利用SPICE的灵敏度分析工具和SPICE的smoke分析工具找到既对电路系统特性影响大又受应力影响大的关键元器件,优化所述的该关键元器件参数,从而延长电路系统寿命周期,所优化的关键元器件的参数包括有:漏源电流、衬底电流、宽长比和栅源电压。
所述的利用SPICE的灵敏度分析工具分析,是用于鉴别出电路设计中哪些元器件的参数对电路电特性指标起关键作用。具体步骤包括:
(1)绘制电路图,使电路设计满足灵敏度分析对电路设计的要求,具体包括:
a.为电路图中的有关元器件配置容差参数;
b.检验电路是否已通过SPICE模拟仿真;
c.检验待分析其灵敏度的电路特性参数,
如果SPICE中尚未具有计算相关电路特性参数的Measurement函数,可以按照SPICE的规定,自己编写相应的Measurement函数;
(2)调用灵敏度工具;
(3)进行灵敏度参数设置,对电路进行灵敏度分析;
(4)查看、分析灵敏度分析的结果;
(5)打印输出。
所述的利用smoke分析指的是进行应力分析,判断电路中是否存在某些元器件承受的热电应力超出其允许范围。
3)判断优化后电路系统寿命周期是否满足可靠性方面的要求,即对优化后的电路系统进行可靠性分析,判断电路系统特性退化量的变化是否小于满足最小生命周期对应的退化量最大值,是进入步骤4),否则返回步骤2);
4)应用SPICE的蒙特卡罗分析仿真工具对电路系统进行不同工艺工艺角仿真,分析集成电路制造过程的元器件参数分散性对系统性能指标退化量的影响,系统性能指标退化量是指系统性能指标退化绝对值ΔΨ或者相对值ΔΨ/Ψ的影响。所述不同工艺工艺角包括TT、FF、SS、FS、SF。
5)判断由元器件参数分散性导致的电路系统性能指标退化量的变化是否小于满足最小生命周期对应的退化量最大值,若满足电路系统要求,则完成设计,.将满足特性和可靠性要求的系统电路,进行流片。否则,返回到步骤2)。
下面结合图2a、图2b给出与工业级电路仿真工具SPICE软件兼容的考虑了热载流子效应(HCI)NMOS管和PMOS管数学模型。
如图2a、图2b所示,CMOS工艺中NMOS管和PMOS管成对出现。根据Hu模型,NMOS管和PMOS管中热载流子寿命模型分别为:
为了简化运算,将其改写为与BSIM模型兼容的可靠性模型:
ΔP(t)=K(Γ·t)n (3)
其中,P为SPICE中任意元器件参数,Γ为寿命模型参数。
MOS管工作在放大区时,输出电流IDS是其最重要的元器件参数。当考虑HCI效应进行可靠性分析时时,MOS管在外加应力条件下工作一段时间后,输出电流的退化程度可以表征为:绝对值ΔIDS或者相对值ΔIDS/IDS。其寿命模型等效为在MOS管的源极和漏极之间存在一个微电流源ΔIDS。
下面结合图3给出与工业级电路仿真工具SPICE软件兼容的考虑了NBTI效应PMOS管阈值电压的变化量的数学模型。
如图3所示,由NBTI效应引起的on-the-fly MOS特性退化可以将MOS器件分为两种,一种是应力停止后系统特性可恢复(Recoverable),一种则不能(Permanent)。其中,On-the-fly指保持外加偏置电压不变时,MOS输出电流不变。这一工作条件保证了晶体管正常工作时,由NBTI引起的特性退化模型的准确性。
不可恢复器件特性退化方程为
可恢复器件特性退化方程为
已恢复器件特性退化方程为
器件总体特性退化量为
ΔD=ΔDp+ΔDr-ΔDrr (7)
其中,A为工艺依赖因子,γ为栅源电压加速银子,Ea为激活能,τ是时间常数,k为玻尔兹曼常数,T是温度。该方程简单且与BSIM模型兼容。
CMOS工艺中,NMOS管的NBTI效应较小,PMOS管的NBTI效应对系统寿命有很大影响,尤其是在深亚微米工艺时代。如果用PMOS管的阈值电压漂移量作为可靠性指标,公式(7)可写为
ΔVth=ΔVthp+ΔVthr-ΔVthrr (8)
则PMOS管的阈值电压漂移量是温度、Vgs和频率以及占空比的函数。
通过上述处理,一个考虑了HCI和NBTI效应且与SPICE的BSIM模型兼容的CMOS仿真模型就产生了。
一旦建立了CMOS仿真模型,只要按照常规的集成电路设计,使用SPICE进行瞬态仿真即可。在每一个仿真时刻,SPICE根据IDS、MOS管的W/L自动计算并保存特性参数的退化量绝对值ΔΨ或者相对值ΔΨ/Ψ。在随后的优化设计阶段,只要退化量比系统允许的最大值小,就能实现系统特性优化的同时,还满足了系统的可靠性要求。该方法简单、易分析、协同作业性强,大大提高了芯片设计效率。
Claims (9)
1.一种基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,包括如下步骤:
1)确定电路系统特性在可靠性方面的要求,即确定在一定时间内一定应力条件下电路系统特性的退化量,并将所述的退化量描述为元器件特性函数;
2)调整元器件参数,对电路系统进行优化设计,利用SPICE的灵敏度分析工具和SPICE的smoke分析工具找到既对电路系统特性影响大又受应力影响大的关键元器件,优化所述的该关键元器件参数,从而延长电路系统寿命周期;
3)判断优化后电路系统性能指标退化量的变化是否小于满足最小生命周期对应的退化量最大值,是进入步骤4),否则返回步骤2);
4)应用SPICE的蒙特卡罗分析仿真工具对电路系统进行不同工艺工艺角仿真,分析集成电路制造过程的元器件参数分散性对电路系统性能指标退化量的影响;
5)判断由元器件参数分散性导致的电路系统性能指标退化量的变化是否小于满足最小生命周期对应的退化量最大值,若满足电路系统要求,则完成设计,否则,返回到步骤2)。
2.根据权利要求1所述的基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,步骤1)中所述电路系统特性包括:面积、功耗、频率、带宽、噪声特性、增益、线性度,所述的应力条件包括:温度、信号摆幅和偏置。
3.根据权利要求1所述的基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,步骤1)所述的一定应力条件下电路系统特性退化是由可靠性因素和元器件参数分散性因素导致。
4.根据权利要求3所述的基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,所述的可靠性的因素包括:热载流子效应和负偏置温度不稳定性。
5.根据权利要求4所述的基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,所述的元器件参数分散性因素包括有:元器件参数相对标称值正向或负向偏离的大小和描述元器件参数分散性服从的分布规律。
6.根据权利要求1所述的基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,步骤1)所述的将退化量描述为元器件特性函数,是确定系统特性退化量的绝对值ΔΨ或者相对值ΔΨ/Ψ,其中Ψ为电路性能指标。
7.根据权利要求1所述的基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,步骤2)中所优化的关键元器件的参数包括有:漏源电流、衬底电流、宽长比和栅源电压。
8.根据权利要求1所述的基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,步骤2)中所述对系统进行优化设计包括有增益和带宽的取舍、功耗和频率特性的取舍以及功耗和噪声特性的取舍。
9.根据权利要求1所述的基于SPICE软件的模拟/射频集成电路设计方法,其特征在于,步骤4)中所述不同工艺工艺角包括TT、FF、SS、FS、SF。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410174178.8A CN103955579B (zh) | 2014-04-28 | 2014-04-28 | 基于spice软件的模拟/射频集成电路设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410174178.8A CN103955579B (zh) | 2014-04-28 | 2014-04-28 | 基于spice软件的模拟/射频集成电路设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103955579A true CN103955579A (zh) | 2014-07-30 |
CN103955579B CN103955579B (zh) | 2017-06-23 |
Family
ID=51332854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410174178.8A Expired - Fee Related CN103955579B (zh) | 2014-04-28 | 2014-04-28 | 基于spice软件的模拟/射频集成电路设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103955579B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106815389A (zh) * | 2015-11-30 | 2017-06-09 | 财团法人工业技术研究院 | 温度仿真的装置和方法 |
CN107239594A (zh) * | 2017-04-26 | 2017-10-10 | 中车株洲电力机车研究所有限公司 | 一种基于pspice的模拟电路分散性优化方法 |
CN107808058A (zh) * | 2017-11-08 | 2018-03-16 | 北京智芯微电子科技有限公司 | 一种芯片可靠性设计的方法及装置 |
CN109657364A (zh) * | 2018-12-24 | 2019-04-19 | 北京华大九天软件有限公司 | 一种利用快速蒙特卡洛方法实现电路优化的方法 |
CN110135090A (zh) * | 2019-05-21 | 2019-08-16 | 北京航空航天大学 | 一种基于响应面法的电路系统容差建模与分析方法 |
CN111274751A (zh) * | 2018-11-16 | 2020-06-12 | 瑞昱半导体股份有限公司 | 决定集成电路之电压及找出电压与电路参数之关系的方法 |
TWI700598B (zh) * | 2019-04-22 | 2020-08-01 | 崛智科技有限公司 | 晶圓特性預測方法與電子裝置 |
CN111898335A (zh) * | 2020-06-23 | 2020-11-06 | 北京大学 | 一种电路可靠性分析方法 |
CN107203677B (zh) * | 2017-06-22 | 2021-01-08 | 哈尔滨工业大学 | 一种电子系统多退化进程研究方法 |
CN112363047A (zh) * | 2018-02-23 | 2021-02-12 | 马维尔亚洲私人有限公司 | 晶载可靠性监测器及方法 |
CN113394124A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 评估器件热载流子效应的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6618837B1 (en) * | 2000-09-14 | 2003-09-09 | Cadence Design Systems, Inc. | MOSFET modeling for IC design accurate for high frequencies |
CN103063995B (zh) * | 2011-10-21 | 2015-02-11 | 北京大学 | 一种预测soi mosfet器件可靠性寿命的方法 |
-
2014
- 2014-04-28 CN CN201410174178.8A patent/CN103955579B/zh not_active Expired - Fee Related
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106815389A (zh) * | 2015-11-30 | 2017-06-09 | 财团法人工业技术研究院 | 温度仿真的装置和方法 |
CN107239594A (zh) * | 2017-04-26 | 2017-10-10 | 中车株洲电力机车研究所有限公司 | 一种基于pspice的模拟电路分散性优化方法 |
CN107203677B (zh) * | 2017-06-22 | 2021-01-08 | 哈尔滨工业大学 | 一种电子系统多退化进程研究方法 |
CN107808058A (zh) * | 2017-11-08 | 2018-03-16 | 北京智芯微电子科技有限公司 | 一种芯片可靠性设计的方法及装置 |
CN112363047A (zh) * | 2018-02-23 | 2021-02-12 | 马维尔亚洲私人有限公司 | 晶载可靠性监测器及方法 |
CN111274751B (zh) * | 2018-11-16 | 2023-07-25 | 瑞昱半导体股份有限公司 | 决定集成电路之电压及找出电压与电路参数之关系的方法 |
CN111274751A (zh) * | 2018-11-16 | 2020-06-12 | 瑞昱半导体股份有限公司 | 决定集成电路之电压及找出电压与电路参数之关系的方法 |
CN109657364A (zh) * | 2018-12-24 | 2019-04-19 | 北京华大九天软件有限公司 | 一种利用快速蒙特卡洛方法实现电路优化的方法 |
TWI700598B (zh) * | 2019-04-22 | 2020-08-01 | 崛智科技有限公司 | 晶圓特性預測方法與電子裝置 |
US11144695B2 (en) | 2019-04-22 | 2021-10-12 | Digwise Technology Corporation, Ltd | Wafer characteristic prediction method and electronic device |
CN110135090A (zh) * | 2019-05-21 | 2019-08-16 | 北京航空航天大学 | 一种基于响应面法的电路系统容差建模与分析方法 |
CN113394124A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 评估器件热载流子效应的方法 |
US11860220B2 (en) | 2020-03-13 | 2024-01-02 | Changxin Memory Technologies, Inc | Method for evaluating hot carrier injection effect of device |
CN111898335A (zh) * | 2020-06-23 | 2020-11-06 | 北京大学 | 一种电路可靠性分析方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103955579B (zh) | 2017-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103955579A (zh) | 基于spice软件的模拟/射频集成电路设计方法 | |
US8099269B2 (en) | Two-step simulation methodology for aging simulations | |
Keller et al. | A compact transregional model for digital CMOS circuits operating near threshold | |
US9639652B2 (en) | Compact model for device/circuit/chip leakage current (IDDQ) calculation including process induced uplift factors | |
Banerjee et al. | A self-consistent junction temperature estimation methodology for nanometer scale ICs with implications for performance and thermal management | |
Kobayashi et al. | Estimation of single event transient voltage pulses in VLSI circuits from heavy-ion-induced transient currents measured in a single MOSFET | |
Chi et al. | Characterization of single-event transient pulse broadening effect in 65 nm bulk inverter chains using heavy ion microbeam | |
Sutaria et al. | Accelerated aging in analog and digital circuits with feedback | |
Verma et al. | More precise FPGA power estimation and validation tool (FPEV_Tool) for low power applications | |
Johguchi et al. | Measurement-based ring oscillator variation analysis | |
Thakker et al. | A table-based approach to study the impact of process variations on FinFET circuit performance | |
EP2899653A1 (en) | Method, system and computer program product for characterizing the variability of an integrated circuit design | |
US7844927B2 (en) | Method for quality assured semiconductor device modeling | |
Olivera et al. | A computer-aided approach for voltage reference circuit design | |
Chen et al. | A framework for fast and accurate critical-reliability paths identification | |
Huang et al. | Fast-yet-accurate variation-aware current and voltage modelling of radiation-induced transient fault | |
US9268885B1 (en) | Integrated circuit device methods and models with predicted device metric variations | |
CN112036110A (zh) | 一种模块级电路瞬时剂量率效应仿真测试方法 | |
Mande et al. | Computationally efficient methodology for statistical characterization and yield estimation due to inter-and intra-die process variations | |
Kobayashi et al. | Feasibility study of a table-based SET-pulse estimation in logic cells from heavy-ion-induced transient currents measured in a single MOSFET | |
US20150073738A1 (en) | Determining process variation using device threshold sensitivites | |
Gonzalez et al. | Toward consistent circuit-level aging simulations in different EDA environments | |
de Oliveira et al. | Cell library design for ultra-low power internet-of-things applications | |
Olivera et al. | Analytic modeling of static noise margin considering DIBL and body bias effects | |
Hekmat et al. | Ground bounce calculation due to simultaneous switching in deep sub-micron integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170623 Termination date: 20190428 |
|
CF01 | Termination of patent right due to non-payment of annual fee |