CN112363047A - 晶载可靠性监测器及方法 - Google Patents

晶载可靠性监测器及方法 Download PDF

Info

Publication number
CN112363047A
CN112363047A CN202011294412.2A CN202011294412A CN112363047A CN 112363047 A CN112363047 A CN 112363047A CN 202011294412 A CN202011294412 A CN 202011294412A CN 112363047 A CN112363047 A CN 112363047A
Authority
CN
China
Prior art keywords
components
interest
test
reliability
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011294412.2A
Other languages
English (en)
Inventor
约翰·A·费尔德
艾瑞克·杭特史罗德
M·D·贾丘恩斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Asia Pte Ltd
Original Assignee
Marvell Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Asia Pte Ltd filed Critical Marvell Asia Pte Ltd
Publication of CN112363047A publication Critical patent/CN112363047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

所揭示的是一种晶载可靠性监测器及方法。监测器包括具有测试装置的测试电路、具有参考装置的参考电路及比较器电路。监测器周期性地从应力模式操作切换到测试模式操作，并且再切换回来。在各应力模式期间，测试装置经受对晶载功能装置的操作条件进行仿真的应力条件，同时参考装置维持实质未受应力。在各测试模式期间，比较器电路将测试装置的参数与参考装置的相同参数作比较，并且基于该等参数之间的差异来输出状态信号。当状态信号将值切换时，其为功能装置已经受预定电源接通小时数的指示符。供选择地，可将多个监测器串接在一起，以随着时间更准确地监测应力诱发型变化。

Description

晶载可靠性监测器及方法
本申请是申请号为201910063350.5，申请日为2019年1月23日，发明名称为“晶载可靠性监测器及方法”的中国专利申请的分案申请。
技术领域
本发明涉及装置可靠性，并且更尤指晶载(on-chip)可靠性监测器及方法。
背景技术
与并入集成电路(IC)芯片的不同类别装置相关联的各种机制(例如：热载子注射、时间相依性介电崩溃、负偏倚温度不稳定性(negative-bias temperature instability，NBTI)、正偏倚温度不稳定性(positive-bias temperature instability，PBTI)等)会由于应力条件(例如：高温及/或高电压)而造成芯片效能随着时间衰减。一般而言，为了预测给定半导体技术中的IC芯片将如何随着时间、及回应于高应力条件而表现，该给定半导体技术中可用的所有装置于晶片级或模组级在实验室环境中、及/或在测试系统环境中经受加速电压及/或温度应力测试。接着，基于加速应力测试的结果，产生效能衰减模型及寿命终止(end of life，EOL)预测。一般而言，为了监测IC芯片的可靠性，将电源接通小时(power-on hours，POH)监测器用于追踪芯片电源接通的时间量，并且将POH数与寿命终止预测作比较。不幸的是，与用于施作效能衰减模型及寿命终止预测的所选产品样本相关联的环境假设可能与其它产品中的实际环境条件不同。举例而言，IC芯片的操作温度、操作电压、电源接通小时(POH)等可能因产品而异。因此，所得效能衰减模型及EOL预测可能并非所有产品都适用。在这种情况下，单独追踪POH可能导致芯片在所预测EOL(以POH为测量单位)前失效，或替代地，可能导致芯片太早报废。
发明内容
鉴于前述，本文中揭示晶载可靠性监测器及可靠性监测方法。可靠性监测器可包括具有测试装置的测试电路、具有参考装置的参考电路、及连接至测试电路与参考电路的比较器电路。可靠性监测器可在应力及测试模式下交替操作，并且具体而言，可周期性地从应力模式下操作切换到测试模式下操作并且再切换回来。在各应力模式期间，测试装置可经受对晶载功能装置的操作条件进行仿真的应力条件，同时参考装置维持实质未受应力。在各测试模式期间，可将应力条件从测试装置移除，以及比较器电路可将测试装置的参数与参考装置的相同参数作比较，并且可基于该等参数之间的差异来输出状态信号。具体而言，当该等参数之间的差异达到预定阈值量时，比较器电路可将状态信号从一个值切换到另一个值，并且可确保状态信号一旦切换便维持恒定。应注意的是，当已知所论参数回应于寿命开始的所施应力以较高速率改变、并且回应于朝寿命结束的所施应力以较低速率改变时、以及当该参数中的小差值难以检测时，可将多个可靠性监测器串接在一起，以便更准确地监测寿命终止附近的应力诱发型变化，下面有更详细的描述。
更特别的是，本文中揭示集成电路(IC)芯片的一具体实施例，其包括衬底(substrate)及位在衬底上的可靠性监测器。可靠性监测器可包括具有测试装置的测试电路、及具有参考装置的参考电路。测试装置及参考装置两者都可实质等同于晶载功能装置。可靠性监测器可更包括连接至测试电路及参考电路的比较器电路。当IC芯片电源接通时，可靠性监测器可在应力及测试模式下交替操作(例如，可周期性地从应力模式下操作切换到测试模式下操作并且再切换回来)。在各应力模式期间，测试装置可经受对晶载功能装置的操作条件进行仿真的应力条件，同时参考装置维持实质未受应力。在各测试模式期间，可将应力条件从测试装置移除，并且比较器电路可将测试装置的特定参数(称为测试参数)与参考装置的相同参数(称为参考参数)作比较，并且可基于测试参数与参考参数之间的差异来输出状态信号。具体而言，当测试参数与参考参数之间的差异达到预定阈值量时，比较器电路可将状态信号从一个值切换到另一个值(例如，从低切换到高、从逻辑值“0”切换到“1”)，并且可进一步确保状态信号一旦切换便维持恒定。状态信号值的这种切换将指出晶载功能装置电源接通某预定小时数(例如，X个电源接通小时(POH))。
本文中亦揭示集成电路(IC)芯片的另一具体实施例，其包括衬底及位在衬底上的多个串接式可靠性监测器。具体而言，时常已知所论参数回应于寿命开始的所施应力以较高速率改变、并且回应于朝寿命结束的所施应力以较低速率改变。再者，该参数中的小差值可难以检测。在这种情况下，可将多个实质等同的可靠性监测器串接在一起，以便更准确地监测特别是在寿命终止附近的应力诱发型变化。
各可靠性监测器可包括具有测试装置的测试电路、及具有参考装置的参考电路。测试装置及参考装置两者都可实质等同于晶载功能装置。各可靠性监测器可更包括连接至测试电路及参考电路的比较器电路。各可靠性监测器可于IC芯片电源接通并且致能该特定可靠性监测器时在应力及测试模式下交替操作。具体而言，一旦致能，可靠性监测器便可周期性地从应力模式下操作切换到测试模式下操作并且再切换回来。在各应力模式期间，测试装置可经受对晶载功能装置的操作条件进行仿真的应力条件，同时参考装置维持实质未受应力。在各测试模式期间，可将应力条件从测试装置移除，并且比较器电路可将测试装置的特定参数(称为测试参数)与参考装置的相同参数(称为参考参数)作比较，并且可基于测试参数与参考参数之间的差异来输出状态信号。具体而言，当测试参数与参考参数之间的差异达到预定阈值量时，比较器电路可将状态信号从一个值切换到另一个值(例如，从低切换到高、从逻辑值“0”切换到“1”)，并且可进一步确保状态信号一旦切换便维持恒定。
多个串接式可靠性监测器至少可包括通过致能信号来致能的第一可靠性监测器、及耦接至第一可靠性监测器、并且只在输出自第一可靠性监测器的状态信号将值切换时才致能的第二可靠性监测器。
本文中还为集成电路(IC)芯片上的功能装置、并从而为该IC芯片揭示一种可靠性监测方法。本方法可包括提供IC芯片，其在衬底上包括功能装置、及用于功能装置的一或多个可靠性监测器，如以上关于结构具体实施例所述。
本方法可更包括使IC芯片电源接通，并且在将IC芯片电源接通之后，致能可靠性监测器，以使得可靠性监测器在应力及测试模式下交替操作(例如，以使得当IC芯片电源接通时，可靠性监测器周期性地从应力模式下操作切换到测试模式下操作并且再切换回来)。在应力模式下操作可靠性监测器包括使测试装置经受对晶载功能装置的操作条件进行仿真的应力条件、以及使参考装置未受应力。在测试模式下操作可靠性监测器包括将应力条件从测试装置移除、将测试装置的测试参数与参考装置的参考参数作比较、以及基于测试参数与参考参数之间的差异来输出状态信号。具体而言，当测试参数与参考参数之间的差异达到预定阈值量时，可切换状态信号的值(例如，从低切换到高、从逻辑值“0”切换到“1”)。本方法可更包括确保状态信号一旦切换便维持恒定。状态信号值的这种切换将指出晶载功能装置电源接通某预定小时数(例如，X个电源接通小时(POH))。
供选择地，IC芯片不仅可包括单一可靠性监测器，还可包括实质等同的多个串接式可靠性监测器(例如，至少第一可靠性监测器、及耦接至第一可靠性监测器的第二可靠性监测器)。在这种情况下，本方法可包括将致能信号用于致能第一可靠性监测器，使得第一可靠性监测器在应力及测试模式下交替操作。接着，当输出自第一可靠性监测器的状态信号将值切换时，将来自第一可靠性监测器的状态信号用于致能第二可靠性监测器，以使得第二可靠性监测器在应力及测试模式下交替操作。
附图说明
本发明将会参照图式经由以下详细说明而更加让人了解，这些图式不必然按照比例绘制，其中：
图1为方块图，其绘示具有(多个)晶载可靠性监测器的集成电路(IC)芯片的一具体实施例；
图2为曲线图，其为具有不同栅极氧化物厚度的两个不同场效晶体管(FET)展示阈值电压随着时间移位；
图3A为绘示例示性可靠性监测器的示意图，并且包括例示性测试电路、例示性参考电路、及可并入可靠性监测器的例示性比较器电路的子图；
图3B为详细绘示例示性状态闩锁器的子图，可将该例示性状态闩锁器并入图3A的比较器电路；
图4为图3A至图3B所示可靠性监测器的时序图；
图5为绘示替代测试电路的示意图，可将该替代测试电路并入图3A的可靠性监测器；
图6为绘示多个串接式可靠性监测器的示意图；
图7为具有离散曲线的曲线图，该等离散曲线绘示多个串接式可靠性监测器各者中的测试装置所呈现的例示性阈值电压移位；以及
图8为绘示可靠性监测方法的流程图。
附图标记说明
100 IC芯片
101 衬底
110 功能电路
111 功能装置、晶载功能装置
1111～111n 功能装置
120,120' 测试电路
121,121' 测试装置
130 参考电路
131 参考装置
140 比较器电路
141 电流镜
142 电压闩锁器
143 状态闩锁器
144 内部信号产生器、信号产生器
150,1501～150n 可靠性监视器
151 初始致能信号
152,1521～152n 状态信号
160 时序电路
161 时脉信号、CLKP时脉信号
162 时脉信号、STRESSN时脉信号
163 时脉信号、SETP时脉信号
164 时脉信号、STRESSP时脉信号
165 时脉信号、通道栅信号
166 时脉信号、通道栅信号
167,168 闩锁信号
301 P型场效晶体管、第一PFET
302 P型场效晶体管、第二PFET
303 P型场效晶体管、第三PFET
304 P型场效晶体管、第四PFET
305 类比电压多工器、多工器
306,371～374,401,402 反相器
307 测试节点
311,312,354,356,359,361,362,363,364,367 PFET
313,314,347,350,353,355,357,358 NFET
315,349,352,366,502 P型通道栅FET
316,348,351,365,501 N型通道栅FET
317 参考节点
341 第一支路
342 第二支路
343,345 第一节点、节点
344,346 第二节点、节点
411～415 通道栅FET
421 反及闸
802～826 程序
A,B 感测节点
Q,QN 输出节点。
具体实施方式
如上述，与并入集成电路(IC)芯片的不同类别装置相关联的各种机制(例如：热载子注射、时间相依性介电崩溃、负偏倚温度不稳定性(NBTI)、正偏倚温度不稳定性(PBTI)等)会由于应力条件(例如：高温及/或高电压)而造成芯片效能随着时间衰减。一般而言，为了预测给定半导体技术中的IC芯片将如何随着时间、及回应于高应力条件而表现，该给定半导体技术中可用的所有装置于晶片级或模组级在实验室环境中、及/或在测试系统环境中经受加速电压及/或温度应力测试。接着，基于加速应力测试的结果，产生效能衰减模型及寿命终止(EOL)预测。一般而言，为了监测IC芯片的可靠性，将电源接通小时(POH)监测器用于追踪芯片电源接通的时间量，并且将POH数与寿命终止预测作比较。不幸的是，与用于施作效能衰减模型及寿命终止预测的所选产品样本相关联的环境假设可能与其它产品中的实际环境条件不同。举例而言，IC芯片的操作温度、操作电压、电源接通小时(POH)等可能因产品而异。因此，所得效能衰减模型及EOL预测可能并非所有产品都适用。在这种情况下，单独追踪POH可能导致芯片在所预测EOL(以POH为测量单位)前失效，或替代地，可能导致芯片太早报废。
鉴于前述，本文中揭示晶载可靠性监测器及可靠性监测方法。可靠性监测器可包括具有测试装置的测试电路、具有参考装置的参考电路、及连接至测试电路与参考电路的比较器电路。可靠性监测器可在应力及测试模式下交替操作，并且具体而言，可周期性地从应力模式下操作切换到测试模式下操作并且再切换回来。在各应力模式期间，测试装置可经受对晶载功能装置的操作条件进行仿真的应力条件，同时参考装置维持实质未受应力。在各测试模式期间，可将应力条件从测试装置移除，以及比较器电路可将测试装置的参数与参考装置的相同参数作比较，并且可基于该等参数之间的差异来输出状态信号。具体而言，当该等参数之间的差异达到预定阈值量时，比较器电路可将状态信号从一个值切换到另一个值，并且可确保状态信号一旦切换便维持恒定。应注意的是，当已知所论参数回应于寿命开始的所施应力以较高速率改变、并且回应于朝寿命结束的所施应力以较低速率改变时、以及当该参数中的小差值难以检测时，可将多个可靠性监测器串接在一起，以便更准确地监测寿命终止附近的应力诱发型变化，下面有更详细的描述。
图1为方块图，其绘示集成电路(IC)芯片100的具体实施例。IC芯片100可包括衬底101、及位在衬底101上的功能电路110。功能电路110举例而言，可以是操作产品(例如：记忆体电路、处理电路等)所需的电路。在任何情况下，功能电路110举例而言，可包括至少一个功能装置111，还供选择地可包括超过一个功能装置(例如，请参阅功能装置1111-n)。功能装置1111-n可以是主动装置，诸如场效晶体管(FET)或任何其它类型的主动半导体装置。
IC芯片100可在相同衬底101上更包括至少一个可靠性监测器150，还供选择地可包括超过一个可靠性监测器(例如，请参阅可靠性监测器1501-n)，用于给定的晶载功能装置111，并且从而用于功能电路110本身。此一可靠性监测器150可包括具有测试装置121的测试电路120、具有参考装置131的参考电路130、以及耦接至测试电路120及参考电路130的比较器电路140。可靠性监测器150可进一步组配成用来在测试装置121上付与应力，使得测试装置121及给定的晶载功能装置111随着时间并行地经受实质相同的应力条件(例如：温度及/或电压偏倚(bias)条件)，并且因此使得测试装置121及给定的晶载功能装置111易受相同失效机制(例如：热电子注入、时间相依性介电崩溃等)影响。可靠性监测器150亦可组配成用来输出状态信号152(例如：旗标)，以指出测试装置121的效能参数(例如：饱和漏极电流、阈值电压等)是否由于失效机制而衰减某预定阈值量。
举例而言，可靠性监测器150可组配成用来输出状态信号152，其指出测试装置121的饱和漏极电流何时减小某个预定阈值量、及/或测试装置121的阈值电压何时增大某预定阈值电压量。所属技术领域中具有通常知识者将认识的是，阈值电压及饱和漏极电流属于逆相关。也就是说，当阈值电压增大时，饱和漏极电流一般会减小。
具体而言，可靠性监测器150可组配成当IC芯片100电源接通并且可靠性监测器150通过致能信号来致能时，其在应力及测试模式下交替操作，并且特别的是，使其周期性地从应力模式下操作切换到测试模式下操作并且再切换回来。在各应力模式期间，测试装置121可经受对晶载功能装置111的操作条件进行仿真的特定应力条件，由此使测试装置121易受与晶载功能装置111相同的(多种)失效机制影响。在此应力模式期间，参考装置131实质维持未受应力。在各测试模式期间，可将应力条件从测试装置121移除，并且比较器电路140可将测试装置121的特定效能参数(称为测试参数，诸如：饱和漏极电流或阈值电压)与参考装置131的相同效能参数(称为参考参数)作比较，并且可基于测试参数与参考参数之间的差异来输出状态信号152。也就是说，当测试参数与参考参数之间的差异达到预定阈值量时，比较器电路140可将状态信号152从一个值切换到另一个值(例如，从低切换到高、从逻辑值“0”切换到“1”)。比较器电路140可进一步组配成用来确保状态信号152一旦切换便维持恒定，并且确保当IC芯片100电源关闭并重新电源接通时，状态信号152将自动重设至其最后保持值。因此，当IC芯片100电源关闭然后再电源接通时，所致能可靠性监测器150的状态信号152在IC芯片100电源关闭状态下若处低则将重设至低(即，重设至逻辑值“0”)、并且在IC芯片100电源关闭状态下若处高则将重设至高(即，重设至逻辑值“1”)。
IC芯片100亦包括时序电路160，其接收主时脉信号161(CLKP)，并且输出多个附加时脉信号(例如：时脉信号162(STRESSN)及时脉信号163(SETP))。时脉信号161至163由可靠性监测器150所接收，并且搭配数个内部产生的信号(例如：时脉信号164(STRESSP)、时脉信号165(SENSEP)、时脉信号166(SENSEN)、闩锁信号167(SENSEP_D)及闩锁信号168(LATCHP_D))控制可靠性监测器150的各个组件的时序，下文有更详细的论述，以使得可靠性周期性地切换到测试模式，使测试模式的持续时间足以允许撷取测试装置121的状态(即，比较测试装置121与参考装置131的特定效能参数)，并且使可靠性监测器按另一种方式在应力模式下操作。
另外，应注意的是，基于经验资料及/或模拟资料，预定阈值衰减量可以是装置寿命开始(BOL)起便已知或预期在给定电源接通小时(POH)数过程中出现的某阈值量。因此，状态信号152的这种值切换将指出晶载功能装置电源接通该给定小时数(例如，X个电源接通小时(POH))。
举例而言，预定阈值衰减量可以是一达到寿命终止(EOL)预测中所指定的POH数时，便预期由晶载功能装置111呈现的该衰减量，其触发状态信号152的值从低切换到高。在这种情况下，IC芯片100上仅需要单一可靠性监测器150，并且状态信号152(即，旗标)将指出是否已达到预测的EOL，并且因此指出是否应将功能电路110视为可靠。
然而，所论效能参数(例如：饱和漏极电流、阈值电压等)时常将回应于BOL时的所施应力而以较高速率变化，但将回应于朝EOL所施相同应力而以较低速率变化。再者，效能参数朝EOL的小差值可难以检测。举例而言，第2图为曲线图，其为两个不同场效晶体管(FET)展示阈值电压随着时间移位，一个FET具有第一栅极氧化物厚度(例如：16nm)，并且另一个FET具有第二栅极氧化物厚度(例如：200nm)，这两个FET从BOL到EOL经受相同操作条件(例如：100℃及0.95Vgs)。如图所示，这两个FET在前20,000个POH内由于某失效机制(例如，由于负偏倚温度不稳定性(NBTI))而使阈值电压呈现大幅增大，但变化率却随着时间显著降低。所属技术领域中具有通常知识者将认识的是，阈值电压移位与饱和漏极电流移位一般属于逆相关。
在这种情况下(即，当EOL参数移位小且难以检测时)，多个实质等同的可靠性监测器1501-n可串接在一起，以便更准确地监测应力诱发型变化，尤其是在EOL附近的变化。串接式可靠性监测器举例而言，可包括通过初始致能信号151来致能、及在IC芯片100的初始X个POH期间监测给定晶载功能装置111的第一可靠性监测器1501，还有仅在已达到初始X个POH之后才通过状态信号1521来致能、及在IC芯片100的下X个POH内监测给定晶载功能装置111的第二可靠性监测器1502，以此类推。凭借这种组态，当晶载功能装置111的效能参数将出现较大变化时，串接式可靠性监测器1501-n中的第一可靠性监测器1501将在IC芯片100的初始X个POH期间，监测对应测试装置的效能参数；而当晶载功能装置111的效能参数将仅出现较小变化时，串接式可靠性监测器1501-n的最后一个可靠性监测器150n将在IC芯片100的最后X个POH内，监测另一测试装置的效能参数。然而，由于最后可靠性监测器150n中的测试装置121仅在IC芯片100的最后X个POH期间才经受应力条件，因此其将呈现较大的效能参数变化。最后可靠性监测器150n的测试装置121的这种较大效能参数变化可予以轻易检测，并且将与晶载功能装置111在其EOL附近的较小效能参数变化并行出现。因此，仅当多个串接式可靠性监测器1501-n的最后可靠性监测器150n的状态信号152n(即，旗标)将值切换(例如，从低切换到高、从逻辑值“0”切换到“1”)时，才将功能电路110视为不再可靠并将IC芯片100视为已达到EOL。
图3A为绘示例示性可靠性监测器150的示意图，并且包括例示性测试电路120、例示性参考电路130、及可并入可靠性监测器150的例示性比较器电路140的子图。图3B为详细绘示例示性状态闩锁器143的子图，可将例示性状态闩锁器143并入图3A的比较器电路140。图3A及图3B亦指认可用于控制测试电路120、参考电路130及比较器电路140的各种信号。
为了说明，待通过此可靠性监测器150监测的给定晶载功能装置111可以是N型场效晶体管(NFET)(例如：电流源)。在IC芯片操作期间，此NFET可经受特定应力条件(例如：特定温度及/或电压偏倚条件)，并且这些特定应力条件可使功能装置易受特定失效机制影响，亦即，易受热电子注入诱发型饱和漏极电流衰减影响。
例示性测试电路120包括测试装置121，其为实质等同于待监测功能装置的NFET。再者，例示性测试电路120可组配成用来随着时间在测试装置121上付与特定应力条件，而且，具体而言，是在可靠性监测器150受致能并且在应力模式下操作时付与。这些应力条件可与功能装置111并行遭遇的那些应力条件实质相同，使得测试装置121类似地易受热电子注入诱发型饱和漏极电流衰减影响。当可靠性监测器150周期性地将操作切换到测试模式以便允许测试装置121受测时，测试电路120可进一步组配成用来移除应力条件。具体而言，例示性测试电路120可更包括多个P型场效晶体管(PFET)301至304；类比电压多工器305；以及反相器306。测试装置121的源极可电连接至接地，并且测试装置121的漏极可电连接至第一PFET 301及第二PFET 302(本文亦称为通道栅装置)的漏极。另外，第二PFET 302的源极可电连接至第三PFET 303(本文亦称为预充电装置)的漏极、及电连接至第四PFET 304的漏极。第一PFET 301、第三PFET 303及第四PFET 304的源极可电连接至第一供应电压(例如：VDD)。测试装置121的栅极可通过多工器305选择性连接至第二供应电压(应力电压(VSTRESS))或第三供应电压(读取电压(VREAD))。应注意的是，VSTRESS可高到足以在应力模式期间使测试装置121处于高应力或过驱动条件(例如，高至0.55V)，而VREAD则可低于VSTRESS，以使得在测试模式期间将高应力条件从测试装置121移除。第一PFET 301及第三PFET 303的栅极可受输出自时序电路160的STRESSN时脉信号162控制。反相器306可接收并使STRESSN时脉信号162反相，输出对第二PFET 302的栅极进行控制的反相时脉信号164(STRESSP)。
时序电路160可组配成用来使STRESSN时脉信号162大体上具有造成可靠性监测器150在应力模式下操作的低值，以及进一步使其周期性地(即，以某所欲间隔)切换到高值，并且仅在某较短持续时间内保持高到足以允许撷取测试装置121的状态(即，足以比较测试装置121与参考装置131的特定效能参数)。由于STRESSP时脉信号164相较于STRESSN时脉信号162为反相，因此在应力模式期间，STRESSP时脉信号164将处高，并且STRESSN时脉信号162将处低；而在测试模式期间，STRESSP时脉信号164将处低，并且STRESSN时脉信号162将处高。
在测试电路120内，多工器305及第三PFET 303(预充电装置)的时序可使得在应力模式期间，第三PFET 303及第四PFET 304的漏极处、及第二PFET 302的源极处的测试电路120的测试节点307(DUTI)可保持处于第一供应电压(VDD)，并且测试装置121可在其栅极上以VSTRESS(例如：0.55V)偏倚并且在漏极至源极处以约0.8V偏倚，以便仿效晶载功能装置111的偏倚条件。在测试模式期间，可关断前述高应力条件，具体而言，可关断第三PFET 303(即，预充电装置)，可将VREAD施加到测试装置121的栅极，以及测试装置121的漏极处的电流可通过第二PFET 302(通道栅装置)来耦合至测试电路120的测试节点307(DUTI)。
如图3A所示，参考电路130的参考装置131亦为NFET，其实质等同于所论功能装置111，并且因此亦实质等同于测试装置121。参考电路130可进一步组配成用来使参考装置131不易受热电子注入诱发型饱和漏极电流衰减影响。举例而言，除了参考装置131以外，参考电路130还可包括PFET 311(本文亦称为预充电装置)、另一PFET 312(本文亦称为通道栅装置)以及在第一供应电压(VDD)与接地之间采串联方式电连接的NFET 313。参考电路130亦可在介于PFET 311与PFET312之间的介面处包括参考节点317(REFI)。PFET 311的栅极可受STRESSN时脉信号162控制，并且PFET 312及NFET 313的栅极可受STRESSP时脉信号164控制。参考装置131的源极可电连接至接地，并且参考装置131的漏极可电连接至PFET 312及NFET 313的漏极处的节点。参考电路130可更包括多工器及另一NFET 314。参考装置131的栅极可电连接至NFET 314的漏极。NFET 314的源极可电连接至接地，并且NFET 314的栅极可受STRESSP时脉信号164控制。参考装置131的栅极可进一步通过多工器来选择性连接至第四供应电压(VREAD+ΔV)，其包括分别受STRESSN时脉信号162及STRESSP时脉信号164控制的耦接式P型及N型通道栅FET 315至316。第四供应电压可等于第三供应电压(VREAD)加上电压增加因子。电压增加因子可对应于当饱和漏极电流衰减出现预定阈值量时已知或预期在测试装置121的漏极处出现的电流变化(ΔI)，由此指出已经过给定电源接通小时(POH)数。
在测试模式期间，以第三供应电压(VREAD)对测试装置121的栅极、并且以等于第三供应电压加上电压增加因子(VREAD+ΔV)的第四供应电压对参考装置131进行的控制确保状态信号152将停在低，直到测试装置121中的装置衰减足以使其漏极电流降到低于参考装置131的漏极电流。当测试装置121的漏极电流变得小于参考装置131的漏极电流时，状态信号152将切换为高，以指出已经过给定电源接通小时(POH)数。
如上述，在应力模式期间，STRESSP时脉信号164将处高，并且STRESSN时脉信号162将处低；而在测试模式期间，STRESSP时脉信号164将处低，并且STRESSN时脉信号162将处高。因此，在应力模式期间，参考电路130的参考节点317(REFI)将通过PFET 311(预充电装置)来预充电至第一供应电压(VDD)，并且参考装置131将在栅极上具有0伏特偏压，因此，将未受应力。结果是，参考装置131将在IC芯片100的整个寿命期间维持其固有强度。在测试模式期间，会通过相邻多工器将VREAD+ΔV施加至参考装置131的栅极，并且参考装置131的漏极处的电流将通过PFET 312(通道栅装置)耦合至参考电路130的参考节点317。
比较器电路140可包括：具有迟滞的电流镜141(本文亦称为具有迟滞的电流感测)；电压闩锁器142；状态闩锁器143；以及内部信号产生器144。
电流镜141具体而言，可以是串接式镜电路，其包括第一支路341及第二支路342，各该支路通过N型场效晶体管(NFET)358(即脚装置)，于一端连接至接地，并且于对立端连接至第一供应电压(VDD)。第一支路341可包括在第一供应电压(VDD)与NFET 358之间采串联方式连接的两个p型场效晶体管(PFET)361至362及NFET 347(本文亦称为电流源)。第二支路342可类似地包括在第一供应电压(VDD)与NFET 358之间采串联方式连接的两个PFET363至364及NFET 350(本文亦称为电流源)。NFET 347及350的栅极(即，各支路底端处电流源的栅极)可电连接至第五供应电压(偏倚栅极电压(VBIAS))。第一支路341可包括一对第一节点343及345。一个第一节点343可位处PFET 361至362之间的接面，并且可耦接至测试电路120的测试节点307。另一个第一节点345(MIRROR)可位处PFET 362与NFET 347之间的接面，并且如下文更详细论述的是，可耦接至电压闩锁器142。第二支路342可具有一对第二节点344及346。一个第二节点344可位处PFET 363至364之间的接面，并且可在参考电路130的参考节点317处耦接至参考电路130。另一个第二节点346(OUT)可位处PFET 364与NFET350之间的接面，并且如下文更详细论述的是，可耦接至电压闩锁器142。PFET 361至364的栅极、及第一支路341的第一节点345(MIRROR)全都可通过电流源(例如：PFET 367)在不同模式期间采等同方式偏倚，该电流源耦接至PFET 361至364的栅极，并且通过相邻多工器(例如，通过耦接式N型及P型通道栅FET 365至366)耦接至输出节点345。
电压闩锁器142可以是电压感测放大器，其包括一对交叉耦接式反相器。该等交叉耦接式反相器可包括第一反相器(与NFET 353采串联方式连接的PFET 354)及第二反相器(与NFET 355采串联方式连接的PFET 356)。各反相器可在一端通过PFET 359电连接至第一供应电压(VDD)，并且在对立端通过NFET 357电连接至接地。第一反相器的PFET 354与NFET353之间的介面处的感测节点A可控制第二反相器中的PFET 356及NFET 355的栅极，并可进一步通过相邻多工器(例如，通过耦接式N型及P型通道栅FET 348至349)电连接至电流镜141的第一支路341的第一节点345(MIRROR)。第二反相器的PFET 356与NFET 355之间的介面处的另一感测节点B可控制第一反相器的PFET354及NFET 353的栅极，并且可通过相邻多工器(例如，通过耦接式N型及P型通道栅FET 351至352)电连接至电流镜141的第二支路342的第二节点346(OUT)。
状态闩锁器143可以是取样保持闩锁器，其耦接至电压闩锁器142的感测节点A及感测节点B。图3B为绘示例示性状态闩锁器143的示意图，可将例示性状态闩锁器143并入比较器电路140。如图所示，此状态闩锁器143包括三态反相器，其为由反相器401与402及通道栅FET 411至415所形成的闩锁器。
如上述，在应力模式期间，STRESSP时脉信号164将处高，并且STRESSN时脉信号162将处低；而在测试模式期间，STRESSP时脉信号164将处低，并且STRESSN时脉信号162将处高。
因此，在应力条件期间，可截断电流镜141的NFET 358(脚装置)，以使得内部节点浮动至VDD或稍低于VDD。然而，在测试模式期间，电流镜141的第一支路341及第二支路342的底端处的NFET 347及350(电流源)将分别以偏倚栅极电压(VBIAS)来偏倚，以便经过电流镜141的第一支路341中的PFET 361至362、以及经过电流镜141的第二支路342中的PFET363至364提供小电流。结果是，测试电流将流经第一支路341的PFET 361及节点343，并且流入测试电路120至测试装置121的漏极。电流镜141的第一支路341将感测此测试电流，并且将在节点345(MIRROR)处输出类比测试电压。另外，参考电流将流经第二支路342的PFET363及节点344，并且流入参考电路130至参考装置131的漏极。电流镜141的第二支路342将感测参考电流，并且将在节点346(OUT)处输出类比参考电压。
在测试模式期间，电压闩锁器142将对节点345(MIRROR)处的类比测试电压及节点346(OUT)处的类比参考电压进行感测，并且会进一步在感测节点A处将类比测试电压转换成数位测试电压，并且在感测节点B处将类比参考电压转换成数位参考电压。更具体而言，SETP时脉信号163(其与STRESSN时脉信号162一样通过时序电路160来输出)可控制NFET357，并且可进一步作为输入提供至信号产生器144，信号产生器144包括多个以串联方式连接的反相器371至374，用于内部产生以下信号：依序为通道栅信号165(SENSEP)、通道栅信号166(SENSEN)、闩锁信号167(SENSEP_D)及闩锁信号168(LATCHP_D)。时序电路160可进一步组配成用来确保在STRESSN时脉信号162走高之后，从而在可靠性监测器已进入测试模式之后，SETP时脉信号163将在短间隔内走高。这造成电流镜141的第一支路341的节点345(MIRROR)上的类比测试电压、及电流镜141的第二支路342的节点346(OUT)上的类比参考电压分别传递至电压闩锁器142的感测节点A及B。一发出闩锁信号SENSEP_D及LATCHP_D 167至168，电压闩锁器142便会将A与B之间的电压差闩锁为低或高(即，逻辑值“0”或“1”)。
另外，在测试模式期间，将电压闩锁器142的感测节点A及B的状态传递至状态闩锁器143。状态闩锁器143分别对感测节点A及B上的数位测试电压及数位参考电压进行感测，并基于这些电压之间的差异来输出状态信号。具体而言，请参阅图3B，致能信号(ENABLEP)将闩锁器初始化，以使得输出节点Q处低，以及从而使得状态信号152在电源接通后不久并且在CLKP时脉信号161的全周期出现之前处低(即，处于逻辑值“0”)。当CLKP时脉信号161走低时，感测节点A及B上的电压位准遭受闩锁。状态闩锁器143进一步组配成具有时脉抑制逻辑，使得一旦测试装置121削弱至状态闩锁器143检测到感测节点B处低并且感测节点A处高的时点，便使进一步时脉信号隔离，以便维持输出节点Q走高(即，变为逻辑值“1”)且状态信号152(旗标)亦从低切换到高(即，从逻辑值“0”切换到逻辑值“1”)的闩锁状态，由此指出测试装置121已承受长到足以展示衰减的应力。另外，当输出节点Q走高时，输出节点QN将走低。这锁定反及闸421，以使其输出处低(即，逻辑值为“0”)，并且使时脉信号CLKP保持低(即，处于逻辑值“0”)，以防止进一步改变状态闩锁状态。
再者，当输出节点Q走高时，致能电流镜141的迟滞功能。具体而言，一旦输出节点Q从低切换到高，并且从而当状态信号152亦已将值从低切换到高时，便启动迟滞。迟滞改变电流镜141内的平衡，有利于对测试装置121与参考装置131之间的饱和漏极电流差异高于预定阈值量进行感测。这样一来，防止噪声造成电流镜141的节点345及346上的类比测试电压及类比参考电压分别在测试模式开始时出现颤动及短时脉冲波形干扰。迟滞继续提供此类噪声抗扰度，以便只要IC芯片100电源接通，便确保状态信号152(旗标)维持高。再者，即使电源循环(也就是说，即使将供应VDD从电路系统移除并随后还原)，仍将维持状态信号152的状态。也就是说，当IC芯片电源关闭并重新电源接通时，由状态闩锁器143输出的状态信号152(旗标)的状态将重设至其最后保持状态。
图4为例示性时序图，其绘示一些信号的时序，如上述，这些信号控制图3A至图3B所示可靠性监测器150的操作。
当IC芯片100电源接通时，可自动将初始致能信号151设定为高(即，处于逻辑值“1”)。此致能信号ENABLEP致能比较器电路系统，并且特别的是，允许可靠性监测器150周期性地从应力模式下操作切换到测试模式下操作并且再切换回来。
如上述，时序电路160可接收CLKP时脉信号161，并且基于CLKP时脉信号161，可输出STRESSN时脉信号162及SETP时脉信号163。这三个时脉信号161至163可由可靠性监测器150所接收，并且搭配数个内部产生的信号(例如：信号164至168)控制可靠性监测器150的各个组件120、130及140的时序，以使得操作周期性地切换到测试模式，使测试模式的持续时间足以允许撷取测试装置121的状态(即，比较测试装置121与参考装置131的特定效能参数)，并且使可靠性监测器150按另一种方式在应力模式下操作。
CLKP时脉信号161可以是以某所欲频率振荡的自发时脉信号。时序电路160可包括N位元计数器以及控制逻辑。可设定N位元计数器，以将CLKP时脉信号161的频率转移成待用于周期性地对测试装置121进行测试(即，周期性地将可靠性监测器150的操作从应力模式切换到测试模式并且再切换回来)的所欲间隔。举例而言，对于1GHz时脉(即，1ns时脉周期)，可希望每1us对测试装置121进行一次测试。在这种情况下，可将N位元计数器设定为1000，使得每当计数器在1000个时钟脉冲(1000*1ns＝1us)之后递减至0时，可靠性监测器便从应力模式切换到测试模式。当计数器达到0时(即，当COUNTER＝0时)，控制逻辑将造成STRESSN时脉信号162走高。这进而将造成STRESSP时脉信号164走低(即，变为逻辑值“0”)，并且从而造成可靠性监测器150进入测试模式，在测试模式期间，将高应力条件从测试装置121移除，并且起始测试装置121与参考装置131的参数比较。控制逻辑可进一步造成SETP时脉信号163在STRESSN时脉信号162走高之后短间隔走高，并且在STRESSN时脉信号162走回低之前再次走低。高SETP时脉信号将造成比较器电路140闩锁测试装置121与参考装置131之间的差动电流，并且输出状态信号152(旗标)。如果测试装置121与参考装置131之间的所论参数(例如：饱和漏极电流)的差异低于预定阈值量，则状态信号152将维持低(请参阅时序图左侧)；然而，当该差异变为大于预定阈值量时，状态信号将从低切换到高(请参阅时序图右侧)。
应注意的是，上述图3A至图3B所示的例示性电路系统用意不在于限制。举例而言，可靠性监测器150可组配成具有不同测试电路120'，如图5所示，以便监测不同晶载功能装置(例如：不同NFET)，其经受使功能装置易受诸如正偏倚温度不稳定性(PBTI)热电子注入诱发型饱和漏极电流衰减等不同失效机制影响的不同应力条件。在这种情况下，例示性测试电路120'将取代图3A所示的测试电路120。测试电路120'包括测试装置121'，其为实质等同于待监测功能装置的NFET。正如前述测试电路120，例示性测试电路120'可组配成用来随着时间在测试装置121'上付与特定应力条件，而且，具体而言，是在可靠性监测器150受致能并且在应力模式下操作时付与。这些应力条件可与功能装置111并行遭遇的那些应力条件实质相同，使得测试装置121'类似地易受PBTI影响。具体而言，在应力模式期间，测试装置121'可受逆偏倚而易受PBTI影响。多工器，且尤其是分别受时脉信号STRESSN及STRESSP控制的耦接式N型及P型通道栅FET 501至502，可连接至测试装置121的栅极。在测试模式期间，多工器可将栅极电压VREAD施加至测试装置121'的栅极，由此使装置121'偏倚在饱和区中以用于测试，且尤其是用于与参考装置131作比较。
如上述，并且如图1所示，可在IC芯片100上使用单一可靠性监测器150，其中状态信号152(即，旗标)指出是否已达到预测EOL。然而，供选择地，当EOL参数移位小且难以检测时，多个实质等同的可靠性监测器1501-n可串接在一起，以便更准确地监测应力诱发型变化，尤其是在EOL附近的变化。
图6为更详细绘示三个此类串接式可靠性监测器1501-3的电路图。如图所示，串接式可靠性监测器1501-3包括当ENABLEP信号走高时通过初始致能信号151ENABLEP来致能的第一可靠性监测器1501。当第一可靠性监测器1501受致能时，CLKP、STRESSN及SETP信号造成第一可靠性监测器1501周期性地在应力与测试模式之间切换操作，并且输出状态信号1521，其最终从低切换到高，指出已达到初始X个POH(例如：10,000个POH)。串接式可靠性监测器1501-3更包括第二可靠性监测器1502，其从第一可靠性监测器1501接收状态信号1521，并且仅在状态信号1521已走高时才受致能。换句话说，状态信号1521作用为用于第二可靠性监测器1502的致能信号ENABLEP。当第二可靠性监测器1502受致能时，CLKP、STRESSN及SETP信号造成第二可靠性监测器1502周期性地在应力与测试模式之间切换操作，并且输出状态信号1522，其最终从低切换到高，指出已达到2X个POH(例如：20,000个POH)。串接式可靠性监测器1501-3更包括第三可靠性监测器1503，其从第二可靠性监测器1502接收状态信号1522，并且仅在状态信号1522已走高时才受致能。换句话说，状态信号1523作用为用于第三可靠性监测器1503的致能信号ENABLEP。当第三可靠性监测器1503受致能时，CLKP、STRESSN及SETP信号造成第三可靠性监测器1503周期性地在应力模式与测试模式之间切换操作，并且输出状态信号1523，其最终从低切换到高，指出已达到IC芯片100的3X个POH(例如：30,000个POH)及预测EOL。亦请参阅图4的时序图、以及以上关于造成可靠性监测器操作从应力模式切换到测试模式并且再切换回来所需的各种信号值的详细论述。
图7为具有离散曲线的曲线图，该等离散曲线绘示串接式可靠性监测器1501-3各者中的测试装置所呈现的阈值电压移位。这些曲线展示阈值电压移位未在给定可靠性监测器受致能之后出现，并且展示阈值电压移位在各情况下最初都很大，但是变化率却在大约20,000个POH之后急剧下降。凭借图6所示的组态，由于第三可靠性监测器1503中的测试装置仅在IC芯片100的最后X个POH期间才经受应力条件，因此其将呈现较大的效能参数变化。这种较大变化可予以轻易检测，并且将与所论晶载功能装置在其EOL附近的较小效能参数变化并行出现。因此，仅当状态信号1523将值切换(例如，从低切换到高、从逻辑值“0”切换到“1”)时，才将功能电路视为不再可靠并将IC芯片100视为已达到EOL。
本文中还为集成电路(IC)芯片上的功能装置、并从而为该IC芯片揭示一种可靠性监测方法。请搭配以上图1至图7参阅图8的流程图，本方法可包括提供IC芯片100，其在衬底101上包括功能装置111、用于功能装置111的一或多个可靠性监测器1501-3、以及用于对可靠性监测器1501-3的各个组件的时序进行控制的时序电路160，如以上关于结构具体实施例的详细论述。
本方法可更包括使IC芯片100电源接通(请参阅程序802)，并且在将IC芯片100电源接通之后，致能可靠性监测器150并使用时脉信号以控制可靠性监测器150，以使得可靠性监测器在应力及测试模式下交替操作(即，以使得当IC芯片电源接通时，可靠性监测器150周期性地从应力模式下操作切换到测试模式下操作并且再切换回来)(请参阅程序804)。在应力模式下操作可靠性监测器150(请参阅程序808)包括使可靠性监测器150的测试电路120的测试装置121经受对给定晶载功能装置111的操作条件进行仿真的应力条件。举例而言，在一项具体实施例中，功能装置111、及例示性测试电路120的测试装置121(请参阅图3A)可以是实质等同NFET，功能装置111可易受热电子注入诱发型饱和漏极电流衰减影响，并且在应力模式期间，应力条件使测试装置121偏倚，使得其类似地易受热电子注入诱发型饱和漏极电流衰减影响。在另一具体实施例中，功能装置111、及例示性测试电路120'的测试装置121'(请参阅图5)亦可以是实质等同NFET；然而，在这种情况下，功能装置111可易受正偏倚温度不稳定性(PBTI)影响，并且应力条件使测试装置121'逆偏倚，以使得测试装置类似地易受PBTI影响。应注意的是，在应力模式期间，可靠性监测器150的参考电路130的参考装置131维持未受应力。在任何情况下，可靠性监测器150可继续在应力模式下操作某个规则间隔，该间隔通过时序电路160来设定，并且尤其是基于时脉周期通过使计数器递减来设定(请参阅程序810)。只要计数器仍在倒数(即，未达到0)，可靠性监测器便可继续在应力模式下操作(请参阅程序812)。
计数器一旦倒数至0，便可重设(请参阅程序814)，并且可将可靠性监测器的操作切换到测试模式(请参阅程序816)。于程序816在测试模式下操作可靠性监测器包括将应力条件从测试装置121移除、将测试装置121的测试参数与参考装置131的参考参数作比较(请参阅程序818)、以及基于测试参数与参考参数之间的差异来输出状态信号152。将测试装置121的测试参数与参考装置131的参考参数作比较的程序818举例而言，可包括：基于流动至测试装置121的测试电流来产生类比测试电压，并且基于流动至参考装置131的参考电流来产生类比参考电压；将类比测试电压转换成数位测试电压，并且将类比参考电压转换成数位参考电压；以及当数位测试电压与数位参考电压相同时使状态信号152的值保持低，或当数位测试电压与数位参考电压不同时将状态信号152的值切换到高。具体而言，于程序818发现数位测试电压与数位参考电压相同表示测试参数与参考参数之间的差异低于预定阈值量。因此，状态信号152的值将维持低，并且可于程序808重新起始可靠性监测器150在应力模式下的操作。然而，于程序818发现数位测试电压与数位参考电压不同表示测试参数与参考参数之间的差异于程序818高于预定阈值量。因此，会将状态信号152的值切换(例如，从低切换到高)，从而为该可靠性监测器150设定旗标(请参阅程序820)。于程序820，本方法可更包括确保此状态信号152一旦切换到高便维持恒定。状态信号152的值的这种切换将指出晶载功能装置111电源接通某预定小时数(例如，X个电源接通小时(POH))。
如果这是IC芯片100上唯一的可靠性监测器，则可判定IC芯片处于EOL(请参阅程序822及826)。然而，如果如图1及6所示，IC芯片100包括多个串接式可靠性监测器1501-3(例如：至少第一可靠性监测器1501、耦接至第一可靠性监测器1501的第二可靠性监测器1502，依此类推)，以及如果并未将所有可靠性监测器的所有旗标全都设定，则可起始串接式可靠性监测器1501-3中下一个可靠性监测器的操作(请参阅程序822及824)。在这种情况下，本方法可包括将初始致能信号151用于致能第一可靠性监测器1501，使得第一可靠性监测器1501在应力及测试模式下交替操作。本方法可更包括将第一可靠性监测器1501输出的状态信号1521用于致能第二可靠性监测器1502。也就是说，本方法可包括：当输出自第一可靠性监测器1501的状态信号1521将值切换时，自动致能第二可靠性监测器1502，以使得第二可靠性监测器1502在应力及测试模式下交替操作。在这种情况下，由第一可靠性监测器1501输出的状态信号1521的值的切换(例如，从低切换到高、从0切换到1)将指出晶载功能装置电源接通某预定小时数(例如：X个电源接通小时(POH))。由第二可靠性监测器1502输出的状态信号1522的值的后续切换(例如，从低到高、从0切换到1)将指出晶载功能装置电源接通另X个电源接通小时(POH)(即，2X个电源接通小时)。供选择地，本方法可更包括将第二可靠性监测器1502输出的状态信号1522用于致能第三可靠性监测器1503。也就是说，本方法可更包括：当输出自第二可靠性监测器1502的状态信号1522将值切换时，自动致能第三可靠性监测器1503，以使得第三可靠性监测器1503在应力及测试模式下交替操作。由第三可靠性监测器1503输出的状态信号1523的值的后续切换(例如，从低到高、从0切换到1)将指出晶载功能装置电源接通又另X个电源接通小时(POH)(即，3X个电源接通小时)。在这种情况下，仅当程序822判定已设定可靠性监测器串接中所有可靠性监测器的所有旗标时，才于程序826判定IC芯片处于EOL。
应了解的是本文中使用的术语是为了说明所揭示的结构及方法的目的，并且用意不在于限制。举例而言，单数形的“一”(及其变形)及“该”于本文中使用时，用意在于同样包括复数形，除非内容另有清楚指示。另外，“包含”及/或“包括”(及其变形)等词于本文中使用时，指明所述特征、整体、步骤、操作、元件及/或组件的存在，但并未排除一或多个其它特征、整体、步骤、操作、元件、组件及/或其群组的存在或新增。再者，诸如“右”、“左”、“垂直”、“水平”、“顶端”、“底端”、“上”、“下”、“底下”、“下面”、“下层”、“上方”、“上层”、“平行”、“垂直”等用语用意在于说明这些用语在图式中取向及绘示时的相对位置(除非另有所指)，而“触及”、“直接接触”、“毗连”、“直接相邻于”、“紧密相邻于”等用语用意在于指出至少一个元件实体接触另一元件(这些所述元件之间没有用其它元件来分隔)。由于元件是在图式中配向及绘示，“侧向”一词在本文中用于描述元件的相对位置，并且更特别的是，用于指出一元件置于另一元件的侧边，与在该另一元件上面或下面截然不同。举例而言，相邻于另一元件侧向安置的一元件将位于该另一元件旁边，紧密相邻于另一元件侧向安置的一元件将直接位于该另一元件旁边，并且侧向围绕另一元件的一元件将相邻于该另一元件的外侧壁并与的设立边界。下文权利要求中所有手段或步骤加上功能元件的对应结构、材料、动作、及均等物用意在于包括搭配如具体主张的其它主张元件用于进行该功能的任何结构、材料、或动作。
本发明的各项具体实施例已为了说明而介绍，但不是意味着穷举或受限于所揭示的具体实施例。许多修改及变例对所属领域技术人员将会显而易见，但不会脱离所述具体实施例的范畴及精神。本文中选用的术语是为了最佳阐释具体实施例的原理、实际应用、或对市场现有技术的技术改良，或是为了让所属领域技术人员能够理解本文中所揭示的具体实施例。

Claims (20)

1.一种集成电路(IC)，包括：
电子电路，包括多个电子组件；以及
可靠性监测电路，组配成在主机系统中的该集成电路的操作期间评估从该电子组件中选择的指出一个或多个感兴趣组件的可靠性的一个或多个参数，并提供指出该可靠性的输出。
2.根据权利要求1所述的集成电路，其中，该集成电路还包括被组配成仿效该一个或多个感兴趣组件的一个或多个复制组件，并且其中，该可靠性监测电路耦接至该一个或多个复制组件并组配成评估该一个或多个复制组件上的一个或多个参数。
3.根据权利要求2所述的集成电路，其中，复制组件组配成通过经历一使用模式来仿效相应的感兴趣组件，该使用模式仿效该相应的感兴趣组件的该使用模式。
4.根据权利要求1所述的集成电路，其中，该感兴趣组件中的至少一个包括场效应晶体管(FET)，并且其中，该可靠性监测电路组配成针对该场效应晶体管评估下列的一或两者：(i)漏极侧饱和电流和(ii)阈值电压。
5.根据权利要求1所述的集成电路，其中，该可靠性监测电路组配成回应于该可靠性违反预定条件而发出警报。
6.根据权利要求1所述的集成电路，其中，该一个或多个感兴趣组件包括主动半导体装置。
7.根据权利要求1所述的集成电路，其中，该输出指出该一个或多个感兴趣组件的电源接通小时。
8.根据权利要求1所述的集成电路，其中，该输出指示该一个或多个感兴趣组件的寿命终止。
9.根据权利要求2所述的集成电路，其中，该可靠性监测电路组配成：
使该一个或多个复制组件的第一复制组件经受使用模式，该使用模式仿效相应的感兴趣组件的使用模式，而不使该一个或多个复制组件的第二复制组件经受该使用模式；
比较在该第一复制组件上评估的该一个或多个参数的第一参数与在该第二复制组件上评估的该一个或多个参数的第二参数；以及
基于该比较提供该输出。
10.根据权利要求2所述的集成电路，其中，该可靠性监测电路组配成：
在该一个或多个感兴趣组件的操作的第一小时期间，评估该一个或多个复制组件的第一复制组件上的该一个或多个参数的第一参数；
在该第一小时之后的该一个或多个感兴趣组件的操作的第二小时期间，评估该一个或多个复制组件的第二复制组件上的该一个或多个参数的第二参数；以及
基于该第一参数和该第二参数提供第二输出，该第二输出指出该一个或多个感兴趣组件的寿命终止。
11.根据权利要求2所述的集成电路，其中，仿效相同的感兴趣组件的多个该复制组件被串接，并且其中，该可靠性监测电路组配成基于该多个该复制组件上评估的对应参数来评估所述相同的感兴趣组件的该一个或多个参数。
12.一种用于在包括多个电子组件的集成电路(IC)中进行可靠性监测的方法，该方法包括：
使用该集成电路中的可靠性监测电路，在主机系统中的该集成电路的操作期间，评估选自该电子组件中的指出一个或多个感兴趣组件的可靠性的一个或多个参数；以及
提供指出该可靠性的输出。
13.根据权利要求12所述的方法，其中，评估该一个或多个参数包括评估该集成电路中的一个或多个复制组件上的该一个或多个参数，该一个或多个复制组件组配成仿效该一个或多个感兴趣组件。
14.根据权利要求13所述的方法，其中，复制组件组配成通过经历一使用模式来仿效相应的感兴趣组件，该使用模式仿效该相应的感兴趣组件的该使用模式。
15.根据权利要求12所述的方法，还包括回应于该可靠性违反预定条件而发出警报。
16.根据权利要求12所述的方法，其中，该一个或多个感兴趣组件包括主动半导体装置。
17.根据权利要求12所述的方法，其中，该输出指出该一个或多个感兴趣组件的电源接通小时和寿命终止中的至少一者。
18.根据权利要求13所述的方法，还包括：
使该一个或多个复制组件的第一复制组件经受仿效该相应的感兴趣组件的该使用模式的使用模式，而不使该一个或多个复制组件的的第二复制组件经受该使用模式；
比较在该第一复制组件上评估的该一个或多个参数的第一参数与在该第二复制组件上评估的该一个或多个参数的第二参数；以及
基于该比较提供该输出。
19.根据权利要求13所述的方法，还包括：
在该一个或多个感兴趣组件的操作的第一小时期间，评估该一个或多个复制组件的第一复制组件上的该一个或多个参数的第一参数；
在该第一小时之后的该一个或多个感兴趣组件的操作的第二小时期间，评估该一个或多个复制组件的第二复制组件上的该一个或多个参数的第二参数；以及
基于该第一参数和该第二参数提供第二输出，该第二输出指出该一个或多个感兴趣组件的寿命终止。
20.根据权利要求13所述的方法，还包括：
串接仿效相同的感兴趣组件的多个该复制组件；以及
基于该多个该复制组件上评估的对应参数来评估所述相同的感兴趣组件的该一个或多个参数。
CN202011294412.2A 2018-02-23 2019-01-23 晶载可靠性监测器及方法 Pending CN112363047A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/903,231 2018-02-23
US15/903,231 US10429434B2 (en) 2018-02-23 2018-02-23 On-chip reliability monitor and method
CN201910063350.5A CN110187254A (zh) 2018-02-23 2019-01-23 晶载可靠性监测器及方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910063350.5A Division CN110187254A (zh) 2018-02-23 2019-01-23 晶载可靠性监测器及方法

Publications (1)

Publication Number Publication Date
CN112363047A true CN112363047A (zh) 2021-02-12

Family

ID=67550581

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910063350.5A Pending CN110187254A (zh) 2018-02-23 2019-01-23 晶载可靠性监测器及方法
CN202011294412.2A Pending CN112363047A (zh) 2018-02-23 2019-01-23 晶载可靠性监测器及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910063350.5A Pending CN110187254A (zh) 2018-02-23 2019-01-23 晶载可靠性监测器及方法

Country Status (4)

Country Link
US (1) US10429434B2 (zh)
CN (2) CN110187254A (zh)
DE (1) DE102019200216A1 (zh)
TW (2) TWI771727B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11073551B2 (en) * 2018-08-16 2021-07-27 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for wafer-level testing
US20230366925A1 (en) * 2018-08-16 2023-11-16 Taiwan Semiconductor Manufacturing Company Ltd. Method and device for wafer-level testing
US11448692B2 (en) * 2018-08-16 2022-09-20 Taiwann Semiconductor Manufacturing Company Ltd. Method and device for wafer-level testing
US11132469B2 (en) * 2019-04-17 2021-09-28 Micron Technology, Inc. Suspicious activity monitoring memory system
US11774490B1 (en) * 2019-07-02 2023-10-03 Marvell Asia Pte Ltd Real-time, in-situ reliability monitoring in an integrated circuit
US20210389754A1 (en) * 2020-06-10 2021-12-16 Alan Paul Aronoff System for Optimizing Semiconductor Yield and enabling Product Traceability throughout Product Life
CN115248999A (zh) 2021-06-21 2022-10-28 台湾积体电路制造股份有限公司 控制时钟信号的方法和装置
US12026001B2 (en) * 2021-06-25 2024-07-02 University Of Florida Research Foundation, Incorporated LDO-based odometer to combat ic recycling
US11967358B2 (en) * 2022-05-26 2024-04-23 Micron Technology, Inc. Apparatuses and methods for bias temperature instability mitigation
TWI804342B (zh) * 2022-06-10 2023-06-01 瑞鼎科技股份有限公司 動態電壓切換測試方法
TWI824947B (zh) * 2022-06-10 2023-12-01 瑞鼎科技股份有限公司 動態電壓切換測試方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604326A (zh) * 2003-08-29 2005-04-06 因芬尼昂技术股份公司 集成电路系统及其制造方法
US20060267621A1 (en) * 2005-05-27 2006-11-30 Harris Edward B On-chip apparatus and method for determining integrated circuit stress conditions
US20060292845A1 (en) * 2004-09-17 2006-12-28 Chiang Tony P Processing substrates using site-isolated processing
CN103197226A (zh) * 2013-03-15 2013-07-10 中国电子科技集团公司第二十四研究所 评价引线键合气密性封装模拟集成电路贮存寿命的方法
CN103955579A (zh) * 2014-04-28 2014-07-30 天津大学仁爱学院 基于spice软件的模拟/射频集成电路设计方法
CN106529026A (zh) * 2016-11-08 2017-03-22 中国电子产品可靠性与环境试验研究所 混合集成电路模块可靠性评估方法和系统
CN107256299A (zh) * 2017-06-02 2017-10-17 上海望友信息科技有限公司 集成电路设计的可制造性评分方法、装置、介质及设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731179B2 (en) 2002-04-09 2004-05-04 International Business Machines Corporation System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI)
US8095907B2 (en) 2007-10-19 2012-01-10 International Business Machines Corporation Reliability evaluation and system fail warning methods using on chip parametric monitors
US7710141B2 (en) 2008-01-02 2010-05-04 International Business Machines Corporation Method and apparatus for dynamic characterization of reliability wearout mechanisms
US7737717B2 (en) * 2008-03-05 2010-06-15 Texas Instruments Incorporated Current-voltage-based method for evaluating thin dielectrics based on interface traps
US8081003B2 (en) 2009-02-02 2011-12-20 Infineon Technologies Ag Circuit arrangement with a test circuit and a reference circuit and corresponding method
CN101706551B (zh) * 2009-10-30 2012-01-04 西安电子科技大学 预报集成电路负偏压不稳定性失效的测试电路
US8347728B2 (en) * 2010-07-07 2013-01-08 Arm Limited Stress detection within an integrated circuit having through silicon vias
DE102010040068A1 (de) * 2010-08-31 2012-03-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme
US9310426B2 (en) 2012-09-25 2016-04-12 Globalfoundries Inc. On-going reliability monitoring of integrated circuit chips in the field
US9494657B2 (en) 2012-10-16 2016-11-15 University Of Utah Research Foundation State of health estimation of power converters
US9054793B2 (en) 2013-07-19 2015-06-09 International Business Machines Corporation Structure, system and method for device radio frequency (RF) reliability
CN105759190B (zh) * 2016-02-23 2018-09-28 工业和信息化部电子第五研究所 Mos管参数退化的检测电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604326A (zh) * 2003-08-29 2005-04-06 因芬尼昂技术股份公司 集成电路系统及其制造方法
US20060292845A1 (en) * 2004-09-17 2006-12-28 Chiang Tony P Processing substrates using site-isolated processing
US20060267621A1 (en) * 2005-05-27 2006-11-30 Harris Edward B On-chip apparatus and method for determining integrated circuit stress conditions
CN103197226A (zh) * 2013-03-15 2013-07-10 中国电子科技集团公司第二十四研究所 评价引线键合气密性封装模拟集成电路贮存寿命的方法
CN103955579A (zh) * 2014-04-28 2014-07-30 天津大学仁爱学院 基于spice软件的模拟/射频集成电路设计方法
CN106529026A (zh) * 2016-11-08 2017-03-22 中国电子产品可靠性与环境试验研究所 混合集成电路模块可靠性评估方法和系统
CN107256299A (zh) * 2017-06-02 2017-10-17 上海望友信息科技有限公司 集成电路设计的可制造性评分方法、装置、介质及设备

Also Published As

Publication number Publication date
US20190265293A1 (en) 2019-08-29
US10429434B2 (en) 2019-10-01
TW201937184A (zh) 2019-09-16
DE102019200216A1 (de) 2019-08-29
TWI771727B (zh) 2022-07-21
CN110187254A (zh) 2019-08-30
TW202101015A (zh) 2021-01-01
TWI707149B (zh) 2020-10-11

Similar Documents

Publication Publication Date Title
CN112363047A (zh) 晶载可靠性监测器及方法
US10514417B2 (en) IC degradation management circuit, system and method
Stott et al. Degradation in FPGAs: measurement and modelling
US8692571B2 (en) Apparatus and method for measuring degradation of CMOS VLSI elements
US6724214B2 (en) Test structures for on-chip real-time reliability testing
Vazquez et al. Low-sensitivity to process variations aging sensor for automotive safety-critical applications
Vazquez et al. Predictive error detection by on-line aging monitoring
Oommen et al. Study and analysis of various LFSR architectures
Ketchen et al. Product-representative “at speed” test structures for CMOS characterization
WO2016040356A2 (en) Devices under test
Raychowdhury et al. A novel on-chip delay measurement hardware for efficient speed-binning
US7627839B1 (en) Process corner indicator and estimation circuit
Chen et al. Gate-oxide early life failure prediction
Vazquez et al. Built-in aging monitoring for safety-critical applications
Kim et al. Gate-oxide early-life failure identification using delay shifts
KR100372661B1 (ko) 직류 스트레스 인가 회로 및 이를 이용한 반도체 회로
da Silva et al. On-chip circuit for massively parallel BTI characterization
Núñez et al. Experimental Characterization of Time-Dependent Variability in Ring Oscillators
Vazquez et al. Delay sensing for long-term variations and defects monitoring in safety–critical applications
Chang et al. Detecting bridging faults in dynamic CMOS circuits
Matsuda et al. A test structure for reliability analysis of CMOS devices under DC and high frequency AC stress
Mason et al. A methodology for accurate assessment of soft-broken gate oxide leakage and the reliability of VLSI circuits
Aryan et al. Reliability monitoring of digital circuits by in situ timing measurement
Chun et al. A novel built-in aging detection architecture for mixed-signal integrated circuits
Keane et al. On-chip silicon odometers and their potential use in medical electronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination