DE102010040068A1 - Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme - Google Patents

Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme Download PDF

Info

Publication number
DE102010040068A1
DE102010040068A1 DE102010040068A DE102010040068A DE102010040068A1 DE 102010040068 A1 DE102010040068 A1 DE 102010040068A1 DE 102010040068 A DE102010040068 A DE 102010040068A DE 102010040068 A DE102010040068 A DE 102010040068A DE 102010040068 A1 DE102010040068 A1 DE 102010040068A1
Authority
DE
Germany
Prior art keywords
heating elements
semiconductor device
semiconductor
metallization system
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010040068A
Other languages
English (en)
Inventor
Michael Grillberger
Matthias Lehr
Frank Kuechenmeister
Steffen Koch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010040068A priority Critical patent/DE102010040068A1/de
Priority to US13/187,203 priority patent/US8920027B2/en
Publication of DE102010040068A1 publication Critical patent/DE102010040068A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345Arrangements for heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

In einem Halbleiterbauelement oder einer Teststruktur sind geeignete Heizelemente, beispielsweise in Form von Widerstandsstrukturen, so eingerichtet, dass eine verbesserte Flächenabdeckung erreicht wird, wodurch eine präzise Bewertung der thermischen Bedingungen innerhalb eines komplexen Halbleiterbauelements möglich ist. Insbesondere ermöglichen es die bauteilinternen Heizelemente, dass heiße Bereiche und die Reaktion eines komplexen Metallisierungssystems auf spezielle Temperaturprofile bewertet werden, insbesondere in kritischen Bereichen, etwa Randgebieten, in denen mechanische Verspannungskräfte typischerweise in Kontaktstrukturen am höchsten sind, in denen das Gehäusesubstrat und das Metallisierungssystem direkt miteinander verbunden sind.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der integrierten Schaltungen und betrifft insbesondere die Temperaturverwaltung und Überwachung von thermisch hervorgerufenen Verspannungskräften in Halbleiterbauelementen.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen wird eine sehr große Anzahl einzelner Schaltungselemente, etwa Feldeffekttransistoren in Form von CMOS-, NMOS-, PMOS-Elementen, etwa Widerstände, Kondensatoren und dergleichen, auf einer einzelnen Chipfläche hergestellt. Typischerweise werden die Strukturgrößen dieser Schaltungselemente mit der Einführung jeder neuen Schaltungsgeneration stetig verringert, so dass gegenwärtig verfügbare integrierte Schaltungen bereitstehen, die mittels Massenherstellungsverfahren hergestellt sind, wobei kritische Abmessungen von 50 nm oder weniger vorgesehen sind und wobei diese Schaltungen einen höheren Grad an Leistungsvermögen im Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme besitzen. Eine Verringerung der Größe der Transistoren ist ein wichtiger Aspekt beim stetigen Verbessern des Bauteilverhaltens komplexer integrierter Schaltungen, etwa von CPU's. Die Verringerung der Größe ist üblicherweise mit einer höheren Schaltgeschwindigkeit verknüpft, wodurch das Signalverarbeitungsverhalten auf Transistorebene verbessert wird.
  • Auf Grund der reduzierten Abmessungen der aktiven Schaltungselemente kann nicht nur das Leistungsverhalten der einzelnen Transistoren verbessert werden, sondern auch ihre Packungsdichte steigt an, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in eine gegebene Chipfläche zu integrieren. Aus diesem Grunde wurden sehr komplexe Schaltungen entwickelt, die unterschiedliche Schaltungsarten, etwa Analogschaltungen, Digitalschaltungen und dergleichen aufweisen können, wodurch auch vollständige Systeme auf einem einzelnen Chip (SoC) bereitgestellt werden.
  • Die erhöhte Packungsdichte der integrierten Schaltungen, die sich aus den kleineren Bauteilabmessungen ergibt, ist auch mit kürzeren Schaltgeschwindigkeiten der einzelnen Transistoren in komplexen Logikschaltungen verknüpft, wodurch jedoch zu einer höheren Leistungsaufnahme in MOS-Schaltungen beigetragen wird, da die kürzeren Schaltzeiten den Betrieb der Transistoren bei höheren Schaltfrequenzen ermöglichen, wodurch wiederum die Leistungsaufnahme des gesamten Bauelements erhöht wird. Daher kann in komplexen Anwendungen unter Anwendung dicht gepackter integrierter Schaltungen die Wärmeerzeugung extrem hohe Werte auf Grund der dynamischen Verluste erreichen, die durch die hohe Arbeitsgeschwindigkeiten hervorgerufen werden, wobei auch eine signifikante statische Leistungsaufnahme der stark größenreduzierten Transistorelemente auf Grund der erhöhten Leckstromverluste beitragen, die sich aus den extrem dünnen Gatedielektrika, Kurzkanaleffekten, und dergleichen ergeben. Daher werden große Anstrengungen unternommen, um die Gesamtleistungsaufnahme zu verringern, indem die Verwendung von Hochleistungstransistoren, die für gewöhnlich eine größere Wärmeerzeugung mit sich bringen, auf kritische Signalpfade im Schaltungsaufbau beschränkt wird, während weniger kritische Bauelemente in anderen Schaltungsbereichen verwendet werden. Ferner werden geeignete Mechanismen implementiert, um gewisse Schaltungsbereiche lediglich auf „Anfrage” zu betreiben und um die Betriebsbedingungen in Abhängigkeit der thermischen Situation in dem Halbleiterchip lokal oder global zu steuern.
  • Die während des Betriebs der inneren Schaltungselemente erzeugte Wärme wird typischerweise über das Substratmaterial und das komplexe Metallisierungssystem, das gut leitende Metalle und komplexe dielektrische Materialien in Abhängigkeit von dem Gesamtaufbau des Halbleiterbauelements enthält, durch dass das Halbleiterbauelement aufnehmende Gehäuse und durch das Kontaktthema zum Anschluss des Metallisierungssystems an das Verdrahtungssystems des Gehäuses abgeführt. Schließlich muss die intern erzeugte Wärme über das Gehäuse und ein externes Kühlsystem, das mit dem Gehäuse verbunden ist, abgeführt werden. Somit werden eine Vielzahl an Kühlsystemen mit komplexen passiven Architekturen, etwa speziell gestaltete Wärmesenken und Wärmeleitungen, und auch über teuere aktive Kühlanordnungen, beispielsweise in Form von Lüftern, Wasserkühlsysteme, Peltier-Elemente und dergleichen, verwendet. Mit dem Streben nach hoher Leistungsfähigkeit komplexer Halbleiterbauelemente hat die entsprechende Leistungsaufnahme von Halbleiterbauelementen, etwa von Mikroprozessoren, den Bereich von 100 Watt erreicht, wobei die Technologieentwurfsregeln mit kleineren Abmessungen zu einer größeren Wärmedichte dieser Halbleiterbauelemente führen, wenn immer mehr Transistoren in einem immer kleineren Chipgebiet angeordnet werden. Externe Wärmesteuersysteme, beispielsweise Systeme, die auf der Grundlage des inneren thermischen Zustands des Halbleiterbauelements betrieben werden, können nicht in zuverlässiger Weise die chipinterne Wärmeverteilung auf Grund der verzögerten thermischen Reaktion des Gehäuses des Halbleiterbauelements und möglicherweise auf Grund der unzureichenden räumlichen Temperaturauflösung der bauteilinternen Temperaturüberwachungssysteme abgeschätzt werden. Folglich müssen externe Kühlsysteme so aufgebaut werden, dass diese Beschränkungen berücksichtigt werden und dass ausreichende Betriebstoleranzen im Hinblick auf die Wärmesteuerung vorhanden sind, sofern ein gewisses Risiko der Überhitzung und somit der möglichen Schädigung spezieller kritischer Schaltungsbereiche vermieden werden soll.
  • Folglich wurde eine Vielzahl an Teststrategien entwickelt, um die Temperaturverteilung in komplexen Halbleiterchips zu bestimmen oder vorherzusagen, um in zuverlässiger Weise temperaturkritische Gebiete zu erkennen. Es zeigt sich jedoch, dass das Erkennen heißer Punkte bzw. Bereiche in komplexen integrierten Schaltungen auf der Grundlage der geometrischen Anordnung des Bauelements schwierig ist, so dass häufig geeignete Temperaturerfassungssysteme nicht für eine ausreichende Dichte an Temperaturwerten sorgen, wie dies auch zuvor erläutert ist. Aus diesem Grunde werden häufig spezielle Testalgorithmen ausgeführt, beispielsweise ein typisches Betreiben des betrachteten Bauelements mit hoher Leistung, um die thermische Verspannung des Bauelements unter gut definierten Bedingungen zu bestimmen. Beispielsweise wird ein im Gehäuse befindliches Halbleiterbauelement in einer gut definierten Weise betrieben, d. h. es werden spezielle Routinen oder Anwendungen abgearbeitet, etwa das Hochfahren eines Betriebssystems und dergleichen, wobei derartige Anwendungen so ausgewählt sind, dass eine reale Situation des Halbleiterbauelements, wenn dies in einer technischen Anwendung verwendet wird, simuliert wird. Die Temperaturdaten werden auf der Grundlage bauteilinterner Temperatursensoren erhalten, die, wie zuvor erläutert ist, die tatsächliche Temperaturverteilung in dem Bauelement nicht zuverlässig repräsentieren. Der ausgewählte Betriebsmodus des zu prüfenden Bauelements gibt ferner ebenfalls nicht notwendiger Weise den schlimmsten möglichen Fall während einer tatsächlichen technischen Anwendung dar, wodurch ebenfalls die Authentizität und somit die Zuverlässigkeit der entsprechend erhaltenen Messdaten verringert werden.
  • In jüngeren Entwicklungen werden Halbleiterchips und Gehäusesubstrate zunehmend direkt miteinander verbunden, was bewerkstelligt wird, indem eine geeignete Kontaktstruktur über der letzten Metallisierungsschicht des Metallisierungssystems des Halbleiterchips vorgesehen wird und indem eine komplementäre Struktur auf dem Gehäusesubstrat bereitgestellt wird. Auf diese Weise kann eine große Anzahl elektrischer und thermischer Kontakte über die gesamte Fläche des Halbleiterchips hinweg eingerichtet werden, wodurch das elektrische und das thermische Leistungsverhalten des Halbleiterbauelements im Gehäuse deutlich verbessert wird. D. h., auf Grund des direkten Kontakts der komplementären Kontaktstrukturen des Chips und des Gehäuses ergibt sich eine große Anzahl an elektrischen Verbindungen mit kleinem Widerstand und geringer Kapazität im Vergleich zu beispielsweise Drahtverbindungstechniken, wobei gleichzeitig die gesamte Chipfläche für das Bereitstellen der Kontakte im Gegensatz zu Drahtverbindungstechniken verfügbar ist, in denen die Verbindungsflächen im Wesentlichen auf den Rand des Halbleiterchips beschränkt sind. Obwohl dieses direkte Verbindungsschema zwischen dem Gehäuse und dem Halbleiterchip wesentliche Vorteile mit sich bringt und somit dazu führt, dass dieses Kontaktschema zunehmend in Fällen angewendet wird, in denen größere I/O-(Eingangs-/Ausgangs-)Ressourcen erforderlich sind. Zusätzliche Schwierigkeiten können sich ergeben, insbesondere wenn die gesamten Abmessungen der Schaltungsstrukturelemente verringert werden, was ebenfalls zu einer Verringerung der lateralen Größe der Kontaktelemente führt, die beispielsweise in Form von Lothöckern, Metallsäulen und dergleichen vorgesehen sind.
  • In komplexen Halbleiterbauelementen ist die gesamte Signalausbreitungsverzögerung nicht mehr durch die einzelnen halbleiterbasierten Schaltungselemente beschränkt, sondern diese ist durch das elektrische Leistungsvermögen des komplexen Metallisierungssystems begrenzt. D. h., auf Grund der voranschreitenden Verringerung der kritischen Abmessungen der Transistoren, wobei moderne Halbleiterbauelemente mit Feldeffekttransistoren mit einer Gatelänge von 50 nm oder weniger aktuell verfügbar sind, müssen auch die Metallisierungssysteme mit Metallleitungen mit geringerer Größe versehen werden, das typischerweise zu höheren Stromdichten führt. Aus diesem Grunde werden zunehmend Kupfer, Kupferlegierungen und dergleichen verwendet, um Aluminium zu ersetzen, so dass die besseren Eigenschaften des Kupfers im Hinblick auf die Leitfähigkeit und das Elektromigrationsverhalten vorteilhaft ausgenutzt werden können. Es ist gut bekannt, dass Kupfer eine höhere Leitfähigkeit besitzt und auch eine geringere Elektromigration im Vergleich zu Aluminium zeigt, wodurch eine Verringerung der Querschnittsflächen der entsprechenden Metallleitungen möglich ist. Bei einer Verringerung der Abmessungen der Metallleitungen wird auch der Abstand zwischen benachbarten Metallleitungen verringert, was wiederum zu einer Zunahme der parasitären Kapazität führt. Daher werden neue dielektrische Materialien zunehmend verwendet, um gut etablierte dielektrische Materialien, etwa Siliziumdioxid, Siliziumnitrid zu ersetzen, um damit die gesamte Dielektrizitätskonstante in dem Metallisierungssystem zu verringern. Die kleinere Dielektrizitätskonstante wird typischerweise erreicht, indem die Dichte der dielektrischen Materialien verringert wird, beispielsweise durch Vorsehen einer porösen Struktur und dergleichen, was wiederum typischerweise mit beeinträchtigten mechanischen Eigenschaften verknüpft ist. Beispielsweise sind derartige dielektrische Materialien mit kleinem ε brüchiger im Vergleich zu beispielsweise Siliziumdioxid, wobei auch generell die mechanische Stabilität dieser Materialien reduziert ist. In direkten Kontaktschemata (Flip-Chip), wie dies zuvor erläutert ist, sind jedoch das Gehäuse und das Halbleiterchip, d. h. dessen Metallisierungssystem, direkt über die Kontaktstruktur verbunden, so dass jegliche mechanische Verspannung, die in dem Gehäuse und/oder in dem Halbleiterchip hervorgerufen wird, effizienter in die andere Komponente übertragen wird. Es ist gut bekannt, dass für gewöhnlich verwendete Gehäusesubstrate einen deutlich unterschiedlichen thermischen Ausdehnungskoeffizienten (CET) im Vergleich zu dem Halbleitermaterial besitzen. Daher wird die thermische Ausdehnung der Komponenten für einen engen Bereich an Temperaturen angepasst, und die Temperatur unterhalb oder überhalb eines spezifizierten Temperaturbereichs kann zu einem ausgeprägten Unterschied im thermischen Ausdehnungsverhalten führen, was wiederum zu ausgeprägten mechanischen Verspannungskräften beiträgt, die zu einem gewissen Grad an Verwinden oder Verbiegen des Gehäusesubstrats führen. Auf Grund der direkten mechanischen Kopplung über die Kontaktstrukturen des Halbleiterchips und des Gehäusesubstrats können somit thermisch hervorgerufene mechanische Verspannungskräfte „effizient” in das Metallisierungssystem übertragen werden, das somit als ein Puffermaterial zum Aufnehmen der unterschiedlichen thermischen Ausdehnungsverhalten zwischen dem Gehäuse und dem Halbleiterchip dient. Auf Grund der sehr unterschiedlichen mechanischen Eigenschaften der komplexen dielektrischen Materialien mit kleinem ε führen die auftretenden Scherungskräfte in dem Metallisierungssystem zu einem ausgeprägten Schaden, etwa Ablösung von dielektrischen Schichten, die Erzeugung von Rissen und dergleichen. Diese Situation verschärft sich in jüngsten Entwicklungen noch weiter, in denen ein bleifreies Kontaktschema angewendet werden muss, beispielsweise im Hinblick auf gesetzliche Regelungen und dergleichen. Es ist gut bekannt, dass typische bleienthaltende Lotmaterialien, die häufig in einem direkten Kontaktschema in Form von Lotkugeln vorgesehen sind, einen gewissen Grad an Nachgiebigkeit besitzen, wodurch ein gewisses Maß an Unterschied zwischen den thermischen Ausdehnungsverhalten kompensiert wird. Andererseits sind bleifreie Lotmaterialien deutlich steifer, woraus ein direktes Übertragen der resultierenden Verspannungskräfte in das empfindliche Metallisierungssystem ergibt. In anderen Fällen ist der laterale Abstand zwischen dem Gehäusesubstrat und dem Metallisierungssystem, d. h. die Höhe der entsprechenden Kontaktelemente, verringert, indem beispielsweise Metallsäulen und dergleichen vorgesehen werden, die typischerweise aus Kupfer möglicherweise in Verbindung mit einem bleifreien Lotmaterial aufgebaut sind, wodurch die resultierende Steifigkeit des Kontaktelements weiter zunimmt, was wiederum zu noch ausgeprägteren mechanischen Verspannungskräften in dem Metallisierungssystem führt. Es wurde erkannt, dass insbesondere ausgeprägte mechanische Verspannungen am Rand des Halbleiterchips beobachtet wird, da dies beispielsweise durch den Lötprozess beim Verbinden des Gehäusesubstrats und des Halbleiterchips hervorgerufen wird, wodurch ein Schwachpunkt in Metallisierungssystemen erzeugt wird, der typischerweise nicht als kritischer Bereich betrachtet wird, wenn dieser im Hinblick auf die thermische Verspannung eines Halbleiterchips untersucht wird.
  • Aus diesem Grunde ist es wichtig, Schwachpunkte des Metallisierungssystems zu ermitteln, die durch mechanische Verspannungskräfte hervorgerufen werden, während gleichzeitig die thermische Verspannung berücksichtigt wird, die die mechanische Verspannung in einem komplexen Metallisierungssystem auf Grund der ausgeprägten Chip-Gehäuse-Wechselwirkung beeinflusst. In konventionellen Überwachungsstrategien werden jedoch typischerweise Zuverlässigkeitsprüfungen für im Gehäuse befindliche Halbleiterbauelemente auf der Grundlage von Teststrukturen ausgeführt, in denen die thermische Belastung von externen Quellen mit einer Temperaturverteilung verwendet wird, die gleichmäßig über den Halbleiterchip hinweg erfolgt. Folglich können entsprechende Auswahlmechanismen, die auf der Grundlage dieser Teststrukturen erkannt werden, nicht zuverlässig die tatsächliche Situation in dem im Gehäuse befindlichen Halbleiterbauelement wiedergeben, so dass zuverlässige Vorhersagen über das Funktionsverhalten eines entsprechenden Halbleiterbauelements auf der Grundlage dieser konventionellen Strategien schwer erreichbar sind.
  • Im Hinblick auf die zuvor beschriebene Situation stellt die vorliegende Erfindung Halbleiterbauelemente und Techniken bereit, um zuverlässigere Messdaten zu erhalten, die die thermischen und mechanischen Verspannungsbedingungen insbesondere in einem Metallisierungssystem komplexer Halbleiterbauelemente angeben, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Bauelemente, etwa Halbleiterbauelemente, Testbauelemente und Verfahren zum Bewerten der thermischen und mechanischen Eigenschaften von Halbleiterbauelementen und insbesondere von Metallisierungssystemen, die darin verwendet sind, bereit, wobei ein höherer Grad an Authentizität im Vergleich zu konventionellen Strategien erreicht wird. Dazu werden geeignete Strukturen in tatsächliche Produktbauelemente oder in Teststrukturen eingerichtet, die ein gesteuertes Erwärmen gewisser Bauteilbereiche ermöglichen, so dass Temperaturgradienten in dem Halbleiterchip eingerichtet werden können oder eine gewünschte Temperaturverteilung eingestellt wird, um einen weiten Bereich an Betriebsmodi des Halbleiterbauelements abzudecken. Folglich kann die thermisch hervorgerufene mechanische Wechselwirkung des Metallisierungssystems und des Gehäuses des Halbleiterbauelements abgeschätzt werden, beispielsweise unter Anwendung gut etablierter Messanlagen und Strategien, wie sie auch für Techniken zum zyklischen Betreiben mit hoher Leistung und dergleichen verwendet werden, wodurch zuverlässige Messdaten für sehr komplexe Halbleiterbauelemente geschaffen werden. Die Heizelemente werden in einigen anschaulichen hierin offenbarten Ausführungsformen in Form von Widerstandsstrukturen bereitgestellt, in einer geeigneten Weise innerhalb des Halbleiterchipgebiets angeordnet sind, um damit die gewünschte Abdeckung zu erhalten. Beispielsweise können Leitungen in einer oder mehreren Bauteilschichten eingerichtet werden und können geeignet beispielsweise in Form von Arrays und dergleichen miteinander verbunden werden, um damit eine gewisse „Dichte” an Heizelementen in einer vorgegebenen Fläche des Halbleiterchips bereitzustellen. Beispielsweise kann auf der Grundlage bauteilinterner oder externer Steuerschaltungen der Stromfluss in den Heizelementen gesteuert werden, wodurch die Möglichkeit geschaffen wird, die Temperatursituation innerhalb des Chipgebiets „dynamisch” zu steuern. Folglich kann eine „statische” Implementierung eines gewissen Temperaturprofils oder auch einer dynamischen Temperaturprofilierung oder auch eine Kombination davon eingerichtet werden, indem etwa in geeigneter Weise eine Dichte an Heizelementen über das Chipgebiet hinweg vorgesehen wird und/oder indem geeignete Steuermechanismen zum Aktivieren speziell ausgewählter Heizelemente eingerichtet werden und/oder indem die Größe des Stromes gesteuert wird. Somit kann die Wärmeenergie in dem Chipgebiet in einer beliebigen gewünschten Weise „deponiert” werden, wodurch beispielsweise vorhergesagte heiße Bereiche oder ein beliebiges Temperaturprofil, das aus der Halbleitergestalt ermittelt wird, simuliert werden, während andererseits andere Temperaturprofile eingerichtet werden können, um in effizienterer Weise Schwachstellen in dem Metallisierungssystem des Bauelements zu ermitteln, wodurch es möglich ist, eine Korrelation zwischen einem heißen Bereich, der durch den Bauteilentwurf vorhergesagt wird, und einem heißen Bereich, der durch ein Temperaturprofil erzeugt wird, das zu einem vorzeitigen Ausfall des Halbleiterbauelements führt, zu erstellen. Beispielsweise können heiße Bereiche an kritischen Stellen, etwa den Chiprand erzeugt werden, um damit in zuverlässigerer Weise die thermisch hervorgerufene mechanische Verspannung in kritischen Bereichen vorherzusagen.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst mehrere Transistoren, die in einem Chipgebiet angeordnet und in und über einer Halbleiterschicht ausgebildet sind, die über einem Substrat angeordnet ist. Das Halbleiterbauelement umfasst ferner ein Metallisierungssystem, das über der Halbleiterschicht gebildet ist. Des weiteren sind mehrere Heizelemente über dem Substrat vorgesehen und sind als nicht-Transistorstrukturen bereitgestellt. Das Halbleiterbauelement umfasst ferner einen oder mehrere thermische Fühlerbereiche, die in dem Chipgebiet ausgebildet und geeignet gestaltet sind, ein Ausgangssignal bereitzustellen, das eine lokale Temperatur innerhalb des Chipgebiets angibt.
  • Ein anschauliches Testbauelement, wie es hierin offenbart ist, ist ausgebildet, thermisch hervorgerufene Verspannung von Halbleiterbauelementen zu bewerten. Das Testbauelement umfasst eine Halbleiterschicht, die über einem Substratmaterial angeordnet ist, und umfasst ein Metallisierungssystem, das über der Halbleiterschicht ausgebildet ist. Des weiteren umfasst das Testbauelement ein Array aus Heizelementen, die über dem Substratmaterial ausgebildet sind. Ferner umfasst das Testbauelement auch ein Gehäuse, das direkt mit der Metallisierungsschicht verbunden ist. Ferner umfasst das Testbauelement mehrerer Temperatursensoren.
  • Ein anschauliches hierin offenbartes Verfahren betrifft das Bestimmen thermisch hervorgerufener Spannungen in einem Halbleiterbauelement. Das Verfahren umfasst das Hervorrufen eines Temperaturprofils in einer Metallisierungsschicht eines im Gehäuse befindlichen Halbleiters durch bauteilinterne Heizelemente, wobei zumindest einige dieser Heizelemente an einem Rand eines Chipgebiets des Halbleiterbauelements angeordnet sind. Das Verfahren umfasst ferner das Bestimmen zumindest eines Parameters, der einen Status des Metallisierungssystems angibt.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Draufsicht oder eine geometrische Anordnung eines Widerstandsheizelement zeigt, das in Produktbauelementen oder Testbauelementen gemäß anschaulicher Ausführungsformen eingerichtet wird;
  • 1b schematisch eine Draufsicht oder eine geometrische Anordnung eines weiteren Heizelements, das eine moderat hohe Dichte an Leitungselementen und entsprechende Kontaktflächen gemäß anschaulicher Ausführungsformen aufweist; und
  • 1c schematisch eine Draufsicht eines Arrays aus Heizelementen oder einer geometrischen Struktur davon zeigt, so dass eine Flächenabdeckung geschaffen wird und die Möglichkeit besteht, das Temperaturprofil gemäß anschaulicher Ausführungsformen lokal einzustellen;
  • 1d schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, in welchem ein oder mehrere Heizelemente in einer Metallisierungsschicht eines Metallisierungssystems gemäß anschaulicher Ausführungsformen eingerichtet sind;
  • 1e schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, wobei ein Heizelement in einem dielektrischen Zwischenschichtmaterial eingebaut ist, das über der Halbleiterschicht gemäß anschaulicher Ausführungsformen ausgebildet ist;
  • 1f schematisch eine Querschnittsansicht des Halbleiterbauelements zeigt, wobei mehrere Heizelemente oder ein Array davon auf der Grundlage einer gestapelten Konfiguration in dem Metallisierungssystems gemäß anschaulicher Ausführungsformen ausgebildet sind;
  • 1g und 1h schematisch eine Draufsicht von Thermoelementen zeigen, die in einer geeigneten Bauteilschicht, etwa eine Metallisierungsschicht, der Kontaktebene und dergleichen, vorgesehen sind, um ein temperaturempfindliches Element und/oder ein Heiz/Kühlelement gemäß noch weiterer anschaulicher Ausführungsformen zu bilden;
  • 1i schematisch eine Draufsicht des Halbleiterbauelements in Form eines Produktbauelements oder eines Testbauelements zeigt, das darin eingebaut mehrere Heizelemente mit einer unterschiedlichen „Dichte” aufweist, um damit heiße Bereiche an kritischen Chipgebieten zu erzeugen, wobei auch geeignet angeordnete Temperaturerfassungselemente gemäß anschaulicher Ausführungsformen vorgesehen sind; und
  • 1j schematisch eine Querschnittsansicht des Halbleiterbauelements in einem Zustand mit Gehäuse zeigt, wobei das Bauelement beispielsweise mit einer externen Steuerschaltung verbunden ist, um Messdaten zu erhalten und/oder um Steuersignale dem Halbleiterbauelement gemäß noch weiterer anschaulicher Ausführungsformen zuzuleiten.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patenansprüche definiert ist.
  • Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente bereit, beispielsweise in Form von Produkten und Testbauelementen, die eine höhere Effizienz beim Bestimmen des Einflusses thermisch hervorgerufener Verspannungskräfte in einem Halbleiterbauelement mit Gehäuse ermöglichen. Dazu werden geeignete Heizelemente in einem oder mehreren Bauteilbereichen mit einem gewünschten Grad an Flächenabdeckung vorgesehen, um damit ein gewünschtes Temperaturprofil mit den bauteilinternen Heizelementen zu erzeugen. Folglich kann eine Vielzahl an unterschiedlichen Temperaturprofilen über die gesamte Chipfläche oder zumindest über einen ausgeprägten Anteil davon eingerichtet werden, um das Verhalten kritischer Schaltungsbereiche insbesondere des Metallisierungssystems des Bauelements für eine Vielzahl diverser Temperatursituationen zu bestimmen. Beispielsweise können heiße Bereiche in Bauteilgebieten erzeugt werden, die als kritisch im Hinblick auf mechanische Verspannungskräfte, etwa Randgebiete des Halbleiterchips betrachtet werden, insbesondere wenn die Bauteilkonfigurationen betrachtet werden, in denen der Halbleiterchip direkt mit einem Gehäusesubstrat auf der Grundlage bleifreier Kontaktschemata verbunden ist. Die bauteilinternen Heizelemente können in Verbindung mit geeignet positionierten Temperaturerfassungselementen, etwa Dioden, Widerstandsstrukturen, Thermoelementen und dergleichen bereitgestellt werden, wodurch zusätzlich wertvolle Temperaturinformation von zumindest kritischen Bauteilbereichen erhalten wird. In einigen anschaulichen Ausführungsformen werden die Temperaturerfassungsbereiche „innerhalb” der Heizelemente eingerichtet, beispielsweise unter Anwendung eines oder mehrerer Heizelemente als effizienten Temperatursensor. Ferner kann eine geeignete Steuerschaltung innerhalb des Halbleiterbauelements vorgesehen werden, um den Stromfluss innerhalb der Heizelemente zu steuern, indem beispielsweise spezielle Heizelemente aktiviert oder deaktiviert werden, indem die Größe des Stromflusses gesteuert wird, beispielsweise durch Anlegen einer geschalteten Schaltung an Widerstandsheizelemente, und dergleichen.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Draufsicht eines Teils eines Halbleiterbauelements 100, das ein Produktbauelement repräsentiert, d. h. es sind eine oder mehrere integrierte Schaltungsbereiche auf einem Chipgebiet (nicht gezeigt) ausgebildet, während in anderen Fällen das Bauelement 100 ein spezielles Testbauelement repräsentiert, das grundsätzlich den gleichen Aufbau wie ein eigentliches Produktbauelement aufweisen kann, beispielsweise im Hinblick auf die Gesamtgröße, eine Metallisierung, die auf dem Bauelement 100 (nicht gezeigt) ausgebildet ist, und dergleichen, um zuverlässige und authentische Daten im Hinblick auf thermisch hervorgerufene Verspannungskräfte zu erhalten, die in dem Halbleiterbauelement 100 beim Ausführen geeigneter Testprozeduren erzeugt werden. Wie gezeigt, kann das Halbleiterbauelement 100 ein Heizelement 110 aufweisen, das in einer geeigneten Bauteilebene eingerichtet ist, beispielsweise in dem aktiven Halbleitermaterial (nicht gezeigt), direkt auf der Halbleiterschicht oder darin ausgebildeten Isolationsgebieten, wie dies nachfolgend detaillierter erläutert ist, oder in einer oder mehreren weiteren Bauteilschichten, die leitende Elemente aufweisen, etwa die Kontaktebene des Halbleiterbauelements 100 (nicht gezeigt), dessen Metallisierungssystem und dergleichen. Wie gezeigt, ist das Heizelement 110 in der gezeigten Form generell eine Widerstandsstruktur mit mehreren länglichen Leitungselementen 111a, die durch entsprechende kurze Leitungselemente 111b verbunden sind, wodurch sich eine serpentinenartige Konfiguration ergibt, die somit einen moderat hohen Widerstand innerhalb einer speziellen Fläche ermöglicht, wodurch ebenfalls das Erzeugen einer ausgeprägten Abwärme beim Verbinden des Heizelements 110 mit einer geeigneten Spannungsquelle möglich ist. Die Leitungselemente 111b, 111a weisen somit ein beliebiges geeignetes Material auf, etwa ein dotiertes Halbleitermaterial, eine Halbleiter/Metallverbindung, etwa ein Metallsilizid, Kontaktmetalle, etwa Wolfram, und dergleichen, gut leitende Metalle, etwa Aluminium, Kupfer, Silber, Nickel und dergleichen, oder Kombinationen davon. Ferner können die Leitungen 111a, 111b in einem geeigneten dielektrischen Material 111 eingebettet sein, etwa einem dielektrischen Material mit kleinem ε, einem konventionellen dielektrischen Material und dergleichen, wobei dies von der Lage des Heizelements 110 innerhalb des Heizelements 100 abhängt.
  • 1b zeigt schematisch eine Draufsicht des Heizelements 110 gemäß anschaulicher Ausführungsformen, in denen eine moderat hohe Flächenabdeckung mittels des Ätzelements 110 erreicht wird, indem die Leitungselemente 111b, 111a mit geeignet geringeren lateralen Abmessungen und mit einem geringeren Abstand vorgesehen werden, um damit eine ausgeprägte Leistungsaufnahme beim Betreiben des Heizelements 110 zu erreichen. Beispielsweise wird das Element 110 in eine von mehreren Metallisierungsschichten eingebaut, wobei beispielsweise die Leitungen 111a, 111b auf der Grundalge lateraler Abmessungen vorgesehen sind, die der kritischen Abmessung in der betrachteten Metallisierungsschicht entsprechen können. Auf diese Weise wird eine „maximale” Dichte an Metallleitungen innerhalb des Heizelements 110 erreicht, wodurch für eine hohe Leistungsaufnahme und somit Heizeffizienz gesorgt ist. Es sollte jedoch beachtet werden, dass in anderen Fallen die Dichte der Leitungsbereiche 111b, 111a unterschiedlich gewählt werden kann, um damit eine weniger ausgeprägte Wärmeerzeugung durch das Element 110 zu erreichen, wodurch ebenfalls der Gesamtflächenverbrauch verringert wird, der in der entsprechenden Bauteilschicht hervorgehoben wird, wenn beispielsweise das Heizelement 110 in einem Produktbauelement eingerichtet wird. Durch das Bereitstellen des Heizelements 110 mit einer geringeren Dichte von eigentlich leitenden Elementen gelingt es folglich, eine gewisse „Hintergrundheizkapazität” zu schaffen, während in interessierenden Bereichen, in denen „heiße Bereiche” zu erzeugen sind, das Heizelement 110 mit „maximalen” Dichte vorgesehen werden kann, wie dies beispielsweise in 1b gezeigt ist. Ferner umfasst das Heizelement 110 Kontaktbereiche 112a, 112b, die eine Kontaktanschlussfläche 112c umfassen, die mit einer Spannungsversorgungsquelle verbunden ist oder die mit einem anderen Heizelement verbunden ist, um damit ein Array aus Heizelementen zu schaffen, wodurch ein gewünschter Grad an Flächenabdeckung auf der Grundlage einzelner Heizelemente möglich ist.
  • 1c zeigt schematisch eine Draufsicht eines Arrays aus Heizelementen, das mehrere Heizelemente 110a, ..., 110d aufweist, wovon jedes im Wesentlichen den gleichen Aufbau besitzt, wie dies auch in 1b gezeigt ist. Das Array 120 kann in geeigneter Weise so angeschlossen sein, dass eine Profilierung der Temperaturverteilung innerhalb des Arrays 120 möglich ist, beispielsweise durch individuelles Steuern des Stromflusses in Reihen und/oder Spalten mit einer geeigneten Steuerschaltung oder durch individuelles Aktivieren oder Deaktivieren der entsprechenden Zeilen oder Spalten. Beispielsweise kann die Gesamtheit der Heizelemente 110a, ..., 110d in Reihe mittels der Steuerschaltung verbunden sein, wodurch der maximale Widerstand und somit der minimale Stromfluss erreicht wird, der durch das Array 120 fließen kann. In an deren Fällen ist die Größe des Stromes in einzelnen Reihen oder Spalten eingestellt, um damit ein unterschiedliches Temperaturprofil innerhalb des Arrays 120 zu erhalten. In noch anderen Fallen können die Heizelemente 110a, ..., 110d individuell innerhalb des Arrays 120 angesprochen werden, wodurch die Möglichkeit geschaffen wird, ein Temperaturprofil mit einer räumlichen Auflösung bereitzustellen, die durch die laterale Größe der einzelnen Heizelemente 110a, ..., 110d gegeben ist. Es sollte beachtet werden, dass generell die räumliche Auflösung zum Erzeugen eines gewünschten Temperaturprofils auf der Grundlage der individuellen Größe der Heizelemente 110a, ..., 110d, der entsprechenden Dichte zugehöriger Leitungen, die darin vorgesehen sind und/oder auf der Grundlage des Aufbaus des Arrays 110, etwa im Hinblick auf die Zugriffsmöglichkeit auf einzelne Heizelemente und/oder Gruppen davon, durch die Art der Heizelemente, die darin vorgesehen sind, und dergleichen eingestellt werden kann.
  • 1d zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100, das ein Substrat 101 und eine Halbleiterschicht 102, etwa eine Siliziumschicht, eine Silizium/Germaniumschicht, und dergleichen, aufweist, wie dies zur Herstellung von halbleiterbasierten Schaltungselementen 103, etwa von Transistoren und dergleichen, in diesen Schichten und darüber erforderlich ist. Das Substrat 101 und die Halbleiterschicht 102 können eine SOI-(Silizium-auf-Isolator-)Konfiguration bilden, wenn eine vergrabene isolierende Materialschicht (nicht gezeigt) direkt unter der Halbleiterschicht 102 ausgebildet ist. In diesem Falle sind die Wärmeableiteigenschaften des Bauelements 100 über das Substrat 101 deutlich geringer im Vergleich zu Vollsubstratkonfigurationen, d. h. zu Halbleiterbauelementen, in denen die Halbleiterschicht 102 direkt mit dem kristallinen Halbleitermaterial des Substrats 101 in Verbindung stehen. Folglich muss in diesem Falle eine große Wärmemenge ggf. über ein Metallisierungssystem 150 des Bauelements 100 abgeleitet werden, was zu einer noch ausgeprägteren Kenntnis jeglicher thermisch hervorgerufener Verspannungsausfallmechanismen Anlass gibt.
  • Das Halbleiterbauelement 100 kann ferner eine Kontaktebene 130 aufweisen, die als eine Schnittstelle zwischen den Schaltungselementen 103, die in und über der Halbleiterschicht 103 ausgebildet sind, und dem Metallisierungssystem 150 betrachtet werden kann. Die Kontaktebene 130 umfasst typischerweise ein oder mehrere dielektrische Materialien, etwa Schichten 131, 122, beispielsweise in Form von Siliziumdioxid, Siliziumnitrid, und dergleichen, in denen geeignete Kontaktelemente 133 vorgesehen sind, die etwa aus Wolfram und dergleichen aufgebaut sind, das ein häufig verwendetes Kontaktmetall ist. In den gezeigten Ausführungsformen sind ein oder mehrere der Heizelemente 110 in dem Metallisierungssystem 150 eingebaut, beispielsweise in der ersten Metallisierungsschicht 160, die in Verbindung mit der Kontaktebene 130 steht. Es ist jedoch zu beachten, dass das Heizelement 110 auch in einer anderen Metallisierungsschicht des Systems 150 vorgesehen sein kann. Wie gezeigt, umfasst das Heizelement 110 die mehreren Metallleitungsbereiche 111a, die in dem dielektrischen Material 111 eingebettet sind, das somit das dielektrische Material oder die Materialien der Metallisierungsschicht 160 repräsentiert. Zu beachten ist, dass das Heizelement 110 an einer beliebigen Position innerhalb des Halbleiterbauelements 100 angeordnet ist, d. h. innerhalb eines entsprechenden Chipgebiets, wie dies nachfolgend detaillierter erläutert ist. Ferner sind in der gezeigten Ausführungsform in 1d zumindest einige der Schaltungselemente 103 Transistoren, die als Steuerschaltung verwendet werden können, um einen Stromfluss durch das Heizelement 110 zu steuern. Dazu ist zumindest einer der Transistoren 103 mit der Versorgungsspannung über das Metallisierungssystem 150 verbunden und ist auch mit dem Heizelement 110 verbunden. Es sollte beachtet werden, dass der eine oder die mehreren Transistoren 103, die die Steuerschaltung bilden, eine ausreichende Treiberstromfähigkeit besitzen, um damit einen gewünschten Stromfluss durch das Heizelement 110 zu erzeugen, wodurch eine gewünschte Wärme innerhalb des Metallisierungssystems 150 erzeugt wird. In diesem Falle kann die von dem Halbleiterbauelement 110 hervorgerufene Wärme in unmittelbarer Nähe zu der Halbleiterschicht 102 bereitgestellt werden und kann über das Substrat 101 und das Metallisierungssystem 150 abhängig von den gesamten Bauteilaufbau abgeführt werden, wodurch ähnliche Prozessbedingungen erreicht werden, wie sie auch beim Betreiben anderer Schaltungselemente oder regulärer Schaltungsbereiche auftreten, die in anderen Bauteilbereichen vorgesehen sind oder die weggelassen sind, wenn das Bauelement 100 ein Testbauelement ist.
  • Das in 1d gezeigte Halbleiterbauelement 100 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise werden die Schaltungselemente 103 und über der Halbleiterschicht 102 auf Basis geeigneter Fertigungstechniken gemäß den Entwurfsregeln hergestellt, wenn tatsächliche Produktbauelemente auszubilden sind. In anderen Fällen werden die Schaltungselemente 103 so hergestellt, dass sie mit den Durchlassstromerfordernissen verträglich sind, um das eine oder die mehreren Heizelemente 110 zu betreiben, wenn andere funktionale Schaltungsbereiche in dem Bauelement 100 nicht vorgesehen sind. Wie zuvor erläutert ist, werden in tatsächlichen Produktbauelementen zumindest einige der Schaltungselemente 103 ggf. auf der Grundlage von kritischen Abmessungen von 50 nm oder weniger hergestellt. Danach wird die Kontaktebene 130 vorgesehen, beispielsweise durch Abscheiden der Materialien 131, 132 und durch Strukturieren dieser Materialien, um darin Öffnungen zu erzeugen, die nachfolgend mit einem geeigneten leitenden Material gefüllt werden. Nach dem Entfernen von jeglichen Überschussmaterial werden die Kontaktelemente 133 so vorgesehen, dass sie mit den Schaltungselementen 103 in Verbindung stehen. Als nächstes wird das dielektrische Material 111 aufgebracht, beispielsweise in Form eines geeigneten dielektrischen Materials, wozu ein dielektrisches Material mit kleinem ε oder ein ULK-(sehr kleines ε) Material gehört, wenn komplexe Halbleiterbauelemente betrachtet werden, wie dies zuvor erläutert ist. Daraufhin wird das dielektrische Material 111 strukturiert unter Anwendung gut bekannter Lithographie- und Ätztechniken, wodurch die laterale Größe und Lage von leitenden Elementen des Heizelements 110 festgelegt werden, beispielsweise in Form, wie dies zuvor mit Bezug zu den 1a und 1b erläutert ist. Gleichzeitig können andere Metallstrukturen hergestellt werden, die mit Schaltungselementen in Verbindung stehen, wie dies durch den gesamten betrachteten Schaltungsaufbau erforderlich ist. Daraufhin werden die Öffnungen, die in dem dielektrischen Material 111 ausgebildet sind, mit geeigneten Materialien aufgefüllt, etwa leitenden Barrierenmaterialien, gut leitenden Metallen, etwa Kupfer und dergleichen, woran sich das Entfernen von überschüssigen Material anschließt, um die Metallleitungen, etwa die Metallleitungsbereiche 110a, bereitzustellen. Als nächstes wird eine weitere Metallisierungsschicht 140 hergestellt, beispielsweise durch Abscheiden eines geeigneten dielektrischen Materials, etwa eines dielektrischen Materials mit kleinem ε und dergleichen, und durch Strukturieren des Materials, so dass geeignet eine Verbindung zu der darunter liegenden Metallisierungsschicht 160, die das Heizelement 110 enthält, hergestellt wird.
  • 1e zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen das Heizelement 110 direkt über der Halbleiterschicht 102 vorgesehen ist, beispielsweise in Form von Leitungen mit einem Aufbau von Gateelektrodenstrukturen von Feldeffekttransistoren der Schaltungselemente 103. In der gezeigten Ausführungsform umfasst die Halbleiterschicht 102 mehrere aktive Gebiete 102a, die als Halbleitergebiete zu verstehen sind, in und über welchem die Schaltungselemente 103 hergestellt sind. Ferner ist ein Isolationsgebiet 102b vorgesehen, wenn eine verbesserte thermische Verkopplung im Hinblick auf das Substrat 101 als vorteilhaft erachtet wird. D. h., durch das Vorsehen des Isolationsgebiets 102b in Form von beispielsweise eines Siliziumoxidmaterials, das eine deutlich geringere Wärmeleitfähigkeit im Vergleich zu Siliziummaterial besitzt, kann das Heizelement 110 vorzugsweise zum Aufheizen von darüber liegenden Bereichen, etwa einem noch herzustellenden Metallisierungssystem, beitragen. In anderen Fällen sind die Leitungsbereiche 110a auf einem Halbleitergebiet der Schicht 102 ausgebildet, wenn dies als erachtet wird. Wie ferner gezeigt ist, kann der Transistor 103 als ein Steuerschalter dienen, der direkt mit dem Heizelement 110 in Verbindung steht, um damit einen Stromfluss darin zu erzeugen.
  • Das in 1e gezeigte Halbleiterbauelement 100 kann auf der Grundlage einer beliebigen Fertigungstechnik hergestellt werden, die auch angewendet werden kann, um Gateelektrodenstrukturen der Transistoren 103 zu bilden. Beispielsweise können die Leitungsbereiche 110a in Form eines Polysiliziummaterials, eines Silizium/Germanium-Materials und dergleichen möglicherweise in Verbindung mit einem Metallsilizid bereitgestellt werden, das häufig zum Erhöhen der Leitfähigkeit von Gateelektrodenstrukturen eingesetzt wird. In anderen Fällen wird die Silizidierung der Leitungselemente 111a unterdrückt, indem eine geeignete Maske vorgesehen wird, wenn der Silizidierungsprozess ausgeführt wird. Danach wird die Kontaktebene 103 erzeugt, beispielsweise auf der Grundlage von Fertigungstechniken, wie sie zuvor erläutert sind. Es sollte beachtet werden, dass in anderen anschaulichen Ausführungsformen das Heizelement 110 direkt in der Halbleiterschicht 102 bereitgestellt wird, beispielsweise in Form von sepentinenartigen dotierten Bereichen, die in einem entsprechenden Isolationsgebiet eingebettet sind.
  • Wenn das Halbleiterbauelement 100 hergestellt wird, werden typischerweise Sensorelemente eingerichtet, beispielsweise in Form von Dioden, Widerstandsstrukturen und dergleichen, und jede dieser gut etablierten Sensorstrukturen kann in dem Bauelement 100 eingerichtet werden. Beispielsweise werden Diodenstrukturen in der Schicht 102 oder in dem Substrat 101 bei der Herstellung der Schaltungselemente 103 eingebaut. Die entsprechenden Sensorstrukturen können, im Gegensatz zu konventionellen Strategien, innerhalb des Halbleiterbauelements 100 in Korrelation zu den Heizelementen 110 vorgesehen werden, so dass eine bessere Information im Hinblick auf die resultierenden Temperaturprofile erreicht wird, die durch die Heizelemente 110 erzeugt werden. In anderen Fällen werden geeignete Temperatursensorelemente in dem Metallisierungssystem des Halbleiterbauelements 100 oder in der Kontaktebene 103 eingerichtet, wie dies nachfolgend detaillierter beschrieben ist. In anderen anschaulichen Ausführungsformen werden ein oder mehrere Heizelemente 110, die in dem Bauelement 100 vorgesehen sind, tatsächlich als Temperatursensorelemente verwendet, was bewerkstelligt werden kann, indem das entsprechende Element geeignet mit einer Steuerschaltung verbunden wird, die geeignete elektrische Signale empfängt oder die einen Stromfluss durch das entsprechende Element erzeugt, während gleichzeitig ein Spannungssignal erhalten wird.
  • 1f zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 gemäß weiterer anschaulicher Ausführungsformen, in denen zumindest ein Teil des Arrays 120 der Heizelemente, etwa der Heizelemente 110a, 110b in Form einer gestapelten Konfiguration bereitgestellt ist. Wie gezeigt, sind die Heizelemente 110a, 110b in zwei aufeinanderfolgenden Metallisierungsschichten des Systems 150 ausgebildet und sind geeignet so verbunden, dass ein Stromfluss durch die Elemente 110a, 110b erzeugbar ist. Auf diese Weise kann der laterale Flächenverbrauch des Arrays 120 verringert werden, während gleichzeitig die Wärmeerzeugung innerhalb des Metallisierungssystems 150 in mehr lokaler Weise in Gang gesetzt wird. Es sollte beachtet werden, dass der Aufbau der entsprechenden Metallleitungsbereiche der Elemente 110a, 110b sich in jeder der Metallisierungsschichten unterscheiden kann, wenn dies als geeignet erachtet wird. Ferner werden die Elemente 110a, 110b nicht notwendiger Weise in benachbarten Metallisierungsschichten ausgebildet, sondern diese können über mehrere Metallisierungsschichten verteilt sein, wobei eine weitere Metallisierungsschicht zwischen angeordnet sein kann, ohne dass diese zu der aktiven Wärmeerzeugung beiträgt.
  • Der gestapelte Aufbau des Arrays 120, wie dies in 1f gezeigt ist, kann gemäß gut etablierter Prozesstechniken zur Herstellung des Metallisierungssystems 150 gebildet werden.
  • 1g zeigt schematisch eine Draufsicht von Temperatursensorelementen 105a, 105b, die in Form von Thermoelementen vorgesehen sind. Dazu weisen die Sensoren 105a, 105b zwei unterschiedliche Metallmaterialien 106a, 106b auf, die an einer Grenzfläche 106i verbunden sind. Es ist gut bekannt, dass durch Kombinieren geeigneter Metallmaterialien ein elektrisches Signal erhalten werden kann, das von dem Temperaturgradienten über den Sensoren 105a abhängt. Beispielsweise liefert Kupfer Konstantan, d. h. Kupfer/Nickel-Legierung, ein geeignetes thermoelektrisches Spannungssignal, das effizient erfasst und als ein Temperatursignal zum Bewerten der Bedingungen innerhalb des Halbleiterbauelements verwendet werden kann. Die Sensorelemente 105a, 105b können in einer beliebigen geeigneten Bauteilebene eingebaut sein, beispielsweise in der Kontaktebene 130 (siehe 1d) oder innerhalb einer oder mehrerer der Metallisierungsschichten des Metallisierungssystems 150 (siehe 1d). Da gut etablierte Metallmaterialien für die Sensoren 105a, 105b verwendet werden können, sind entsprechende Ressourcen typischerweise gut verfügbar in Halbleiterfertigungsstätten.
  • 1h zeigt schematisch eine Draufsicht eines Arrays 105 aus mehreren Thermoelementen, beispielsweise in Form der Thermoelemente 105a, 105b, wie sie in 1g gezeigt sind. In diesem Falle sind die mehreren Thermoelemente in Reihe miteinander verschaltet, um damit die resultierende temperaturhervorgerufene Spannung zu erhöhen, die einer geeigneten Steuerschaltung zugeleitet ist, während andererseits das Array 105 im Wesentlichen die gleichen thermischen Bedingungen erfährt. Beispielsweise besteht ein Temperaturgradient 107 über das Array 105 hinweg, wobei dieser Gradient im Wesentlichen gleich ist für jedes der einzelnen Thermoelemente. Es sollte jedoch beachtet werden, dass auch einzelne Thermoelemente mit einer entsprechenden Steuerschaltung verbunden sein können, wenn das resultierende temperaturabhängige Signal als ausreichend hoch für eine Bewertung erachtet wird. Das Bereitstellen der Temperatursensorelemente in Form von Thermoelementen ermöglicht das geeignete Positionieren des ersten Bereichs an einer geeigneten lateralen Position, ohne dass wertvolle Chipfläche verbraucht wird. Beispielsweise können die Metallleitungen für die Thermoelemente effizient in der Kontaktebene 130 (siehe 1g) hergestellt werden, in der die „Dichte” der Metallstrukturelemente deutlich geringer ist als die Dichte von halbleiterbasierten Schaltungselementen in der darunter liegenden Halbleiterschicht. Ferner kann die Routenführung der Leitungen eines Thermoelements mit besserer Flexibilität erreicht werden, wodurch eine effiziente Temperaturüberwachung selbst an lateralen Positionen möglich ist, die generell eine höhere Dichte an Schaltungselementen in und über der Halbleiterschicht besitzen.
  • In anderen Fällen können die Thermoelemente in einer oder mehreren Metallisierungsschichten eines Metallisierungssystems eingerichtet sein.
  • In einigen anschaulichen Ausführungsformen wird das Array 105 als ein Heizelement verwendet, indem ein geeigneter Strom eingeprägt wird, wodurch ein Temperaturgradient erzeugt wird, indem beispielsweise Wärme transportiert wird, wodurch ein Bauteilbereich abgekühlt wird, während ein anderer Bauteilbereich erwärmt wird.
  • 1i zeigt schematisch eine Draufsicht des Halbleiterbauelements 100, das in Form eines Halbleiterchips bereitgestellt ist. D. h., das Bauelement 100 umfasst das Chipgebiet in Form eines Randgebietes 100f, das somit eigentliche Chipgebiete lateral begrenzt, das für das Vorsehen von Schaltungselementen und Metallstrukturelementen verfügbar ist. In dem gezeigten Beispiel ist das interne Chipgebiet in Teilgebiete 100a, 100b und 100c unterteilt, die beispielsweise entsprechende funktionale Schaltungsbereiche oder Chipbereiche des Bauelements 100 repräsentieren. Es sollte jedoch beachtet werden, dass jede andere Unterteilung innerhalb des Gebiets 100f abhängig von den gesamten Bauteilerfordernissen möglich ist. In der gezeigten Ausführungsform umfasst jedes der Teilgebiete 100a, 100b, 100c mehrere Arrays 120 aus Heizelementen, die über die entsprechenden Teilbereiche unterteilt sind, um damit einen gewissen Grad an „Hintergrundabdeckung” und somit Wärmeerzeugung zu erhalten, wobei beispielsweise die Dichte der entsprechenden Metallleitungsbereiche geringer sein kann, wie dies auch zuvor erläutert ist. Es sollte beachtet werden, dass der Grad an Flächenabdeckung in den diversen Teilgebieten unterschiedlich sein kann, wobei auch die Dichte der entsprechenden Arrays 120 sich in den Teilgebieten abhängig von den gesamten Erfordernissen unterscheiden kann. Ferner sind in jedem der Teilgebiete oder Chipbereiche 100a, 100b, 100c mehrere Arrays 120 ein Paar mit größerer Dichte vorgesehen, um damit einen heißen Bereich beim Betreiben der Arrays 120 zu erzeugen. Beispielsweise sind drei „heiße” Arrays 120h vorgesehen, beispielsweise in der Mitte jedes Teilgebiets an einem Rand und auch an einer Ecke der jeweiligen Teilgebiete. In diesem Falle sind die kritischsten Bauteilgebiete im Hinblick auf die thermische Verspannung durch eines der Arrays für heiße Flecke 120h abgedeckt. Ferner sind in der gezeigten Ausführungsform mehrere Temperatursensoren 105 vorgesehen, beispielsweise von Dioden, Widerstandsstrukturen, Thermoelementen und dergleichen, wie dies auch zuvor erläutert ist. In der gezeigten Ausführungsform sind 6 Bereiche mit einem oder mehreren temperaturempfindlichen Elementen 105 so vorgesehen, dass ein gewisser Grad an Abdeckung erreicht wird, wobei insbesondere entsprechende Temperatursensorelemente 105 in unmittelbarer Nähe zu oder innerhalb der Bereiche, die den Array für heiße Flecke 120h entsprechen, angeordnet sind.
  • Es sollte jedoch beachtet werden, dass eine andere räumliche Verteilung der Arrays für die heißen Bereiche 120h und der Temperatursensorelemente 105 abhängig von der speziellen Bauteilkonfiguration verwendet werden kann. Beispielsweise können, wie zuvor erläutert ist, die Heizarrays 120 mit den Arrays für heiße Bereiche 120h und die Temperatursensorelemente 105 in eigentlichen Produktbauelementen eingerichtet werden, so dass das Beschränken von dicht gepackten Arrays für heiße Bereiche auf kritische Gebiete den Verbrauch der Chipfläche beschränken kann. In anderen Fällen wird eine ausgeprägtere Abdeckung erreicht, beispielsweise für eine spezielle Teststruktur.
  • 1j zeigt schematisch eine Querschnittsansicht des Bauelements 100 in einem Zustand mit Gehäuse. Wie gezeigt, ist ein Gehäusesubstrat 107 direkt mit dem Metallisierungssystem 150 des Bauelements 100 mittels einer geeigneten Kontaktstruktur 180 verbunden. Dazu umfasst das Gehäusesubstrat 107 eine geeignete komplementäre Struktur (nicht gezeigt), die mit entsprechenden Lotkugeln, Metallsäulen und dergleichen, die über dem Metallisierungssystem 150 vorgesehen sind, verbunden ist, wodurch die Kontaktstruktur 180 gebildet wird. Beispielsweise sind Kontaktelemente 181 in Form von Lotverbindungen und dergleichen in der Struktur 180 vorgesehen. Wie zuvor erläutert ist, wird in komplexen Anwendungen die Kontaktstruktur 180 in Form einer bleifreien Kontaktstruktur vorgesehen, um damit die Verwendung von bleienthaltenden Lotmaterialien zu vermeiden. In diesem Falle können die thermisch hervorgerufenen Wechselwirkungen zwischen dem Metallisierungssystem 150 und dem Gehäusesubstrat 107 auf Grund der größeren Steifheit der Kontaktelemente 181 im Vergleich zu bleienthaltenden Lotverbindungen stärker ausgeprägt sein. Durch Einrichten der bauteilinternen Heizelemente, wie dies zuvor beschrieben ist, können gesteuert geeignete Messdaten von dem Bauelement 100 durch Ausführen geeigneter Algorithmen gewonnen werden. Z. B. werden die bauteilinternen Heizelemente aktiviert, um ein gewünschtes Temperaturprofil zu erzeugen, was durch ein entsprechendes Steuersignal bewerkstelligt werden kann, das von einer externen Steuerschaltung 190 zugeleitet wird, oder das auf der Grundlage einer bauteilinternen Selbsttestroutine initiiert wird, die von der Steuerschaltung 190 aktiviert wird. Folglich können geeignete Messdaten gewonnen werden, wenn beispielsweise die Änderung des Widerstands von Kontaktelementen 181 mittels der Steuerschaltung 190 und dergleichen bestimmt wird, die somit auch den Status des Metallisierungssystems 150 angeben. In anderen Fällen wird das Bauelement 100 zyklisch durch eine vordefinierte Anzahl an Aufheiz- und Abkühlvorgängen belastet und nachfolgend wird das Bauelement 100 einer weiteren Analyse unterzogen, beispielsweise einer Querschnittsanalyse und dergleichen, um einen geeigneten Parameter zu bestimmen, die einen Zustand des Metallisierungssystems 150 angibt. Beispielsweise wird beim Aktivieren des bauteilinternen Heizsystems insbesondere das Randgebiet 100e des Halbleiterchips im Hinblick auf thermisch hervorgerufene mechanische Verspannung bewertet.
  • Im Hinblick auf die Fähigkeit, ein gewünschtes Temperaturprofil über zumindest einen größeren Teil des Bauelements 100 und somit über das Metallisierungssystem 150 hinweg einzurichten, so kann dazu der mögliche Betriebmodus simuliert werden und es können Szenarien im schlimmsten Fall überwacht werden, wodurch statistisch relevante Aussagen im Hinblick auf Schwachpunkte und im Hinblick auf die Zuverlässigkeit insbesondere des Metallisierungssystems 150 gewonnen werden. Ferner können durch Erzeugen unterschiedlicher Temperaturprofile die Messdaten, die mittels der Steuerschaltung 190 gewonnen werden, mit entsprechenden Simulationsprogrammen verglichen werden, wodurch eine entsprechende Anpassung der Simulationsparameter möglich ist, um damit zuverlässiger die thermisch und mechanische Antwort komplexer Halbleiterbauelemente und insbesondere komplexer Metallisierungssysteme vorherzusagen.
  • Es gilt also: Die vorliegende Erfindung stellt Halbleiterbauelemente bereit, beispielsweise in Form von Produktbauelementen oder Teststrukturen, in denen ein bauteilinternes Heizsystem das Überwachen und Bewerten der thermischen und mechanischen Verspannungsbedingungen innerhalb komplexer Halbleiterbauelemente ermöglicht. Beispielsweise wird eine gewünschte Flächenabdeckung erreicht, indem entsprechende Heizelemente oder Arrays davon innerhalb einer Bauteilschicht vorgesehen werden, beispielsweise im Metallisierungssystem, wobei die Aktivierung des Ätzsystems auf der Grundlage einer internen oder externen Steuerschaltung gesteuert werden kann. Ferner können heiße Bereich effizient innerhalb des Halbleiterchips „angeordnet” werden, wodurch eine breite Simulation von Betriebsmodie möglich ist, wobei auch die Erkennung von Szenarien im schlimmsten Fall im Hinblick auf das thermische Verhalten des Halbleiterbauelements möglich ist.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der Ausführungsformen vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (21)

  1. Halbleiterbauelement mit: mehreren Transistoren, die in einem Chipgebiet angeordnet und in und über einer Halbleiterschicht ausgebildet sind, die über einem Substrat hergestellt ist; einem Metallisierungssystem, das über der Halbleiterschicht ausgebildet ist; mehreren Heizelementen, die über dem Substrat ausgebildet sind und als nicht-Transistorstrukturen bereitgestellt sind; und einem oder mehreren thermischen Sensorbereichen, die in dem Chipgebiet ausgebildet und geeignet aufgebaut sind, um ein Ausgangssignal bereitzustellen, das eine lokale Temperatur innerhalb des Chipgebiets angibt.
  2. Halbleiterbauelement nach Anspruch 1, das ferner eine Steuerschaltung aufweist, die aus einigen der mehreren Transistoren aufgebaut und geeignet gestaltet ist, eine Energiezufuhr zu den mehreren Heizelementen zu steuern.
  3. Halbleiterbauelement nach Anspruch 1, wobei die mehreren Heizelemente als ein oder mehrere Arrays angeordnet sind.
  4. Halbleiterbauelement nach Anspruch 3, wobei mindestens eines der einen oder mehreren Arrays aus Heizelementen über der Halbleiterschicht und unter dem Metallisierungssystem ausgebildet ist.
  5. Halbleiterbauelement nach Anspruch 3, wobei eines der einen oder der mehreren Arrays aus Heizelementen in dem Metallisierungssystem ausgebildet ist.
  6. Halbleiterbauelement nach Anspruch 5, wobei das eine des einen oder der mehreren Arrays aus Heizelementen als eine gestapelte Konfiguration vorgesehen ist, die in mindestens zwei gestapelten Metallisierungsschichten ausgebildet ist.
  7. Halbleiterbauelement nach Anspruch 1, wobei mindestens eines der mehreren Heizelemente eine Widerstandsstruktur aufweist.
  8. Halbleiterbauelement nach Anspruch 1, wobei mindestens eines der mehreren Heizelementen mehrere Thermoelemente umfasst.
  9. Halbleiterbauelement nach Anspruch 1, wobei eine erste Teilmenge der mehreren Heizelemente an einem Rand des Chipgebiets angeordnet ist.
  10. Halbleiterbauelement nach Anspruch 9, wobei eine zweite Teilmenge und eine dritte Teilmenge der mehreren Heizelemente an einer Ecke des Chipgebiets bzw. an einem Zentrum davon angeordnet sind.
  11. Halbleiterbauelement nach Anspruch 1, wobei das Chipgebiet mehrere Chipteilgebiete umfasst und wobei jedes der Chipteilgebiete eine Teilmenge der mehreren Heizelemente aufweist.
  12. Halbleiterbauelement nach Anspruch 1, das ferner ein Gehäuse aufweist, das direkt mit dem Metallisierungssystem verbunden ist.
  13. Halbleiterbauelement nach Anspruch 12, wobei das Gehäuse direkt an dem Metallisierungssystem mittels einer bleifreien Kontaktstruktur angebracht ist.
  14. Testbauelement zum Bewerten einer thermisch hervorgerufenen Verspannung von Halbleiterbauelementen, wobei das Testbauelement umfasst: eine Halbleiterschicht, die über einem Substratmaterial angeordnet ist; ein Metallisierungssystem, das über der Halbleiterschicht ausgebildet ist; ein Array aus Heizelementen, das über dem Substratmaterial gebildet ist; ein Gehäuse, das direkt mit dem Metallisierungssystem verbunden ist; und mehrere Temperatursensoren.
  15. Testbauelement nach Anspruch 14, wobei die Heizelemente eine Widerstandsstruktur, die in dem Metallisierungssystem ausgebildet ist, aufweisen.
  16. Testbauelement nach Anspruch 14, wobei die Heizelemente und/oder die Temperatursensoren ein Thermoelement aufweisen.
  17. Testbauelement nach Anspruch 14, wobei das Array aus Heizelementen über einem Randgebiet des Substratmaterials angeordnet ist.
  18. Testbauelement nach Anspruch 17, wobei das Gehäuse mittels einer bleifreien Kontaktstruktur an dem Metallisierungssystem angebracht ist.
  19. Verfahren zum Bestimmen einer thermisch hervorgerufenen Verspannung in einem Halbleiterbauelement, wobei das Verfahren umfasst: Hervorrufen eines Temperaturprofils in einer Metallisierungsschicht eines in einem Gehäuse befindlichen Halbleiterbauelements durch bauteilinterne Heizelemente, wovon mindestens einige an einem Rand eines Chipgebiets des Halbleiterbauelements angeordnet sind; und Bestimmen mindestens eines Parameters, der einen Status des Metallisierungssystems repräsentiert.
  20. Verfahren nach Anspruch 19, wobei der mindestens eine Parameter eine mechanische Verspannung in dem Metallisierungssystem angibt.
  21. Verfahren nach Anspruch 19, wobei Hervorrufen eines Temperaturprofils umfasst: Ausführen einer vordefinierten Anzahl Temperaturzyklen.
DE102010040068A 2010-08-31 2010-08-31 Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme Withdrawn DE102010040068A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010040068A DE102010040068A1 (de) 2010-08-31 2010-08-31 Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme
US13/187,203 US8920027B2 (en) 2010-08-31 2011-07-20 Assessing thermal mechanical characteristics of complex semiconductor devices by integrated heating systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010040068A DE102010040068A1 (de) 2010-08-31 2010-08-31 Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme

Publications (1)

Publication Number Publication Date
DE102010040068A1 true DE102010040068A1 (de) 2012-03-01

Family

ID=45566242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010040068A Withdrawn DE102010040068A1 (de) 2010-08-31 2010-08-31 Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme

Country Status (2)

Country Link
US (1) US8920027B2 (de)
DE (1) DE102010040068A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2840386A1 (de) * 2004-12-16 2015-02-25 Atlantic Business Centre of Excellence and Commercialization of Innovation Ltd. Vorrichtung zur Überwachung von Materialien
US9347985B2 (en) * 2011-08-04 2016-05-24 Nanya Technology Corp. Via chain testing structure and method
FR2984008B1 (fr) * 2011-12-13 2014-01-10 Commissariat Energie Atomique Dispositif electronique
US20130270255A1 (en) * 2012-04-17 2013-10-17 Gerald Ho Kim Silicon-Based Cooling Package With Preheating Capability For Compact Heat-Generating Devices
KR102254104B1 (ko) 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
KR102380823B1 (ko) * 2017-08-16 2022-04-01 삼성전자주식회사 발열체를 포함하는 칩 구조체
US10429434B2 (en) * 2018-02-23 2019-10-01 Globalfoundries Inc. On-chip reliability monitor and method
US11774490B1 (en) 2019-07-02 2023-10-03 Marvell Asia Pte Ltd Real-time, in-situ reliability monitoring in an integrated circuit
CN113257788B (zh) * 2020-02-12 2024-07-23 北京时代全芯存储技术股份有限公司 测试结构及其测试方法
CN113432737A (zh) * 2020-03-19 2021-09-24 长鑫存储技术有限公司 晶圆卡盘温度量测及温度校准的方法和温度量测系统
CN113155313B (zh) * 2021-03-16 2023-04-07 中国电子科技集团公司第二十九研究所 一种扇出型封装温度分布原位模拟结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005043270A1 (de) * 2005-09-12 2007-03-15 Infineon Technologies Ag Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
US20070168818A1 (en) * 2004-09-28 2007-07-19 Agere Systems, Inc. Semiconductor test device with heating circuit
US20070286255A1 (en) * 2006-06-07 2007-12-13 Fujitsu Limited Temperature measuring device for semiconductor manufacturing apparatus, method of measuring temperature in semiconductor manufacturing apparatus, and semiconductor manufacturing apparatus
DE102008053956A1 (de) * 2008-10-31 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3667064A (en) * 1969-05-19 1972-05-30 Massachusetts Inst Technology Power semiconductor device with negative thermal feedback
US5357148A (en) * 1992-12-29 1994-10-18 Sgs-Thomson Microelectronics, Inc. Device for biasing an RF device operating in quasi-linear modes with voltage compensation
US20090285261A1 (en) * 2008-05-17 2009-11-19 Lsi Corporation Integrated Circuit System Monitor
DE102008026135B4 (de) * 2008-05-30 2012-02-16 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Steuerung für tiefe Temperaturen in einem Halbleiterbauelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070168818A1 (en) * 2004-09-28 2007-07-19 Agere Systems, Inc. Semiconductor test device with heating circuit
DE102005043270A1 (de) * 2005-09-12 2007-03-15 Infineon Technologies Ag Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
US20070286255A1 (en) * 2006-06-07 2007-12-13 Fujitsu Limited Temperature measuring device for semiconductor manufacturing apparatus, method of measuring temperature in semiconductor manufacturing apparatus, and semiconductor manufacturing apparatus
DE102008053956A1 (de) * 2008-10-31 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Richtlinie 2002/95/EG des Europäischen Parlaments und des Rates vom 27. Januar 2003. In: Amtsblatt der Europäischen Union, 13.02.2003, L37/19 - L37/23. *

Also Published As

Publication number Publication date
US8920027B2 (en) 2014-12-30
US20120051392A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
DE102010040068A1 (de) Bewertung der thermisch-mechanischen Eigenschaften komplexer Halbleiterbauelemente durch integrierte Heizsysteme
Roesch et al. Cycling copper flip chip interconnects
US8125233B2 (en) Parametric testline with increased test pattern areas
DE102014117723B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008049726B4 (de) Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
DE102017209770B4 (de) Leistungsmodul mit doppelseitiger Kühlung
CN100559585C (zh) 半导体器件
DE102007063228B4 (de) Temperaturüberwachung in einem Halbleiterbauelement durch Thermoelemente, die in der Kontaktstruktur verteilt sind
US20110074459A1 (en) Structure and method for semiconductor testing
JP4343892B2 (ja) 半導体集積回路のレイアウト解析方法及びレイアウト解析装置
CN100385666C (zh) 带有内置单片温度传感器的集成电路器件
US20080128693A1 (en) Reliability test structure for multilevel interconnect
DE112006002909B4 (de) Geschichtetes Wafer- oder Die-Packaging mit verbesserter Wärme- und Bauteil-Leistungsfähigkeit
US20130221353A1 (en) Methods and Apparatus for Testing Pads on Wafers
CN101740543A (zh) 用于集成电路器件的熔丝结构
DE102010002453B4 (de) Verfahren und Messystem zur Bewertung der Metallstapelintegrität in komplexen Halbleiterbauelementen durch mechanisches Verspannen von Chipkontakten
CN100394588C (zh) 带有内置单片温度传感器的集成电路器件
JP4995512B2 (ja) 半導体装置
JP2008135496A (ja) 半導体装置
DE102005043270B4 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
JPH0773106B2 (ja) 半導体装置の製造方法
US10090215B2 (en) System and method for dual-region singulation
US6635515B2 (en) Method of manufacturing a semiconductor device having signal line above main ground or main VDD line
JP5492929B2 (ja) 半導体装置の製造方法
Sukharev et al. An accurate assessment of Chip-Package Interaction is a key factor for designing resilient 3D IC systems

Legal Events

Date Code Title Description
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee