DE102014117723B4 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102014117723B4
DE102014117723B4 DE102014117723.1A DE102014117723A DE102014117723B4 DE 102014117723 B4 DE102014117723 B4 DE 102014117723B4 DE 102014117723 A DE102014117723 A DE 102014117723A DE 102014117723 B4 DE102014117723 B4 DE 102014117723B4
Authority
DE
Germany
Prior art keywords
semiconductor device
detection wiring
substrate
electrically conductive
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014117723.1A
Other languages
English (en)
Other versions
DE102014117723A1 (de
Inventor
Dietrich Bonart
Alfred Goerlach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Infineon Technologies AG
Original Assignee
Robert Bosch GmbH
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH, Infineon Technologies AG filed Critical Robert Bosch GmbH
Priority to DE102014117723.1A priority Critical patent/DE102014117723B4/de
Priority to US14/953,302 priority patent/US9698107B2/en
Publication of DE102014117723A1 publication Critical patent/DE102014117723A1/de
Application granted granted Critical
Publication of DE102014117723B4 publication Critical patent/DE102014117723B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)

Abstract

Halbleitervorrichtung, wobei die Halbleitervorrichtung umfasst:einen an einem Substrat (102, 201, 501) ausgebildeten Halbleitervorrichtungs-Chip (100), wobei der Halbleitervorrichtungs-Chip (100) eine in einer Mitte des Substrats (102, 201, 501) ausgebildete aktive Region (103) und eine Randregion (105) umfasst, die frei von aktiven Komponenten des Halbleitervorrichtungs-Chips ist; undeine Erkennungsverdrahtung (106, 306, 401, 403), die in der Randregion des Substrats (102, 201, 501) angeordnet ist und die aktive Region zumindest teilweise umgibt,wobei die Erkennungsverdrahtung (106, 306, 401, 403) und der Halbleitervorrichtungs-Chip elektrisch voneinander isoliert sind;wobei die Erkennungsverdrahtung (106, 306, 401, 403) und das Substrat (102, 201, 501) über einen Verbindungspfad mit einem hohen elektrischen Widerstand elektrisch miteinander verbunden sind; undwobei die Erkennungsverdrahtung (106, 306, 401, 403) von einer Lotschicht kontaktierbar ist, sodass eine Fehlanordnung des Halbleitervorrichtungschips (100) und/oder der Lotschicht durch einen Leckstrom erkannt werden kann.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen eine Halbleitervorrichtung, insbesondere ein Schaltelement, eine Halbleitervorrichtungs-Anordnung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Hintergrund
  • Auf dem Gebiet von Halbleitervorrichtungen oder dem Herstellen von Halbleiterkomponenten, z.B. sogenannten Einpress-Leistungsdioden, ist bekannt, Lotschichten zu verwenden, um einen Halbleiterchip oder ein Halbleiterbauteil elektrisch zu verbinden.
  • Zum Beispiel ist aus US 8 350 378 B2 eine Diode, zum Beispiel eine Einpress-Leistungsdiode für einen Gleichrichter in einem Motorfahrzeug, bekannt, die einen Halbleiterchip einschließt, der über Lotschichten mit einem Kopfdraht und einer Basis verbunden ist. Eine Kunststoffumhüllung, die mindestens im Chipbereich angeordnet ist und eine Kunststoffmanschette einschließt, ermöglicht es, dass eine harte Gussmasse verwendet wird, und stellt eine mechanische Verbindung zwischen der Basis und dem Kopfdraht her und bildet zusammen mit der Basis ein Gehäuse aus. Eine Hinterschneidung, die sich in die Gussmasse erstreckt, und eine Lücke zwischen der Manschette und dem Rand der Basis erzielen eine kompakte Gestaltung. Auf beiden Seiten bereitgestellte Fasen ermöglichen es der Diode, von zwei Seiten in den Gleichrichter gepresst zu werden.
  • US 6 046 433 A liefert ein integriertes Schaltungs-Die mit einem Metallheizwiderstand. Der Heizwiderstand wird hergestellt unter Verwendung von Interconnect-Metall, das als Teil eines Herstellungsprozesses für eine integrierte Schaltung verfügbar ist.
  • US 6 094 144 A betrifft eine Schaltung, die elektrische Charakteristiken eines Schutzrings (guard ring) abfühlt, um eines oder mehrere Signale zu erzeugen, die einen Hinweis auf die Zuverlässigkeit der integrierten Schaltung geben.
  • US 7 196 294 B2 betrifft eine Lötverbindungs-Detektionsschaltung, die eine resistive Brücke und einen differenziellen Detektor verwendet zum Detektieren von Fehlern in einem Lötverbindungsnetzwerk innerhalb und außerhalb eines digitalen elektronischen Packages während dessen Betriebes.
  • DE 10 2012 100 429 A1 offenbart ein Verfahren, welches aufweist: Bereitstellen eines Halbleiterchips mit einer ersten Hauptfläche und einer Schicht Lötmaterial, die auf die erste Hauptfläche aufgebracht ist, wobei die Schicht Lötmaterial eine Rauigkeit von mindestens 1 µm aufweist; Platzieren des Halbleiterchips auf einem Träger, so dass die erste Hauptfläche des Halbleiterchips den Träger zugewandt ist, wobei der Halbleiterchip mit einem Druck von mindestens 1 Newton pro Quadratmillimeter des Flächeninhalts der ersten Hauptfläche auf den Träger gepresst wird; und Zuführen von Wärme zu dem Lötmaterial.
  • US 7 948 249 B2 offenbart einen Halbleiterchip, welcher eine Linienstruktur aufweist, die entlang eines Peripheriegebietes des Halbleiterchipgebietes angeordnet ist, um einen Riss zu inspizieren.
  • US 2012 / 0 032 167 A1 offenbart eine integrierte Schaltung, die an einer Oberfläche eines Substrates befestigt ist und elektrisch verbunden ist mit einem Drahtlayoutmuster. Ein Verkapselungsmaterial bedeckt mindestens die integrierte Schaltung und eine Lötmaskenschicht. Ein oder mehrere Risssiegelringe sind auf der Lötmaskenoberfläche angeordnet. Die Risssiegelringe sind Kupferspuren mit Anschlüssen, die es erlauben, Strom an die Spuren anzulegen. Eine kaputte Spur (offener Stromkreis) weist auf einen Riss in dem Package hin.
  • Zusammenfassung
  • Verschiedene Ausführungsformen stellen eine Halbleitervorrichtung bereit, wobei die Halbleitervorrichtung einen an einem Substrat ausgebildeten Halbleitervorrichtungs-Chip, wobei der Halbleitervorrichtungs-Chip eine in einer Mitte des Substrats ausgebildete aktive Region und eine Randregion umfasst, die frei von aktiven Komponenten des Halbleitervorrichtungs-Chips ist; und eine Erkennungsverdrahtung umfasst, die in der Randregion des Substrats angeordnet ist und die aktive Region zumindest teilweise umgibt, wobei die Erkennungsverdrahtung und der Halbleitervorrichtungs-Chip elektrisch voneinander isoliert sind; wobei die Erkennungsverdrahtung und das Substrat über einen Verbindungspfad mit einem hohen elektrischen Widerstand elektrisch miteinander verbunden sind; und wobei die Erkennungsverdrahtung von einer Lotschicht kontaktierbar ist, sodass eine Fehlanordnung des Halbleitervorrichtungschips und/oder der Lotschicht durch einen Leckstrom erkannt werden kann.
  • Des Weiteren stellen verschiedene Ausführungsformen eine Halbleitervorrichtungs-Anordnung bereit, wobei die Anordnung die Halbleitervorrichtung und einen eine Basis umfassenden Träger umfasst, wobei die Lotschicht eine von einer ersten Lotschicht und einer weiteren Lotschicht bildet; und wobei die Halbleitervorrichtung durch die erste Lotschicht an der Basis des Trägers angebracht ist.
  • Darüber hinaus stellen verschiedene Ausführungsformen ein Verfahren zum Herstellen einer Halbleitervorrichtung bereit, wobei das Verfahren ein Ausbilden einer Halbleitervorrichtung in einer Mittelregion eines Substrats; und ein Ausbilden einer Erkennungsverdrahtung, die zumindest einen Abschnitt der Mittelregion des Substrats umgibt, indem eine elektrisch leitfähige Bahn auf dem Substrat in einer Randregion ausgebildet wird, welche die Mittelregion umgibt, umfasst, wobei die Erkennungsverdrahtung und der Halbleitervorrichtungs-Chip elektrisch voneinander isoliert sind; und wobei die Erkennungsverdrahtung und das Substrat über einen Verbindungspfad mit einem hohen elektrischen Widerstand elektrisch miteinander verbunden sind; und wobei die Erkennungsverdrahtung von einer Lotschicht kontaktierbar ist, sodass eine Fehlanordnung des Halbleitervorrichtungschips und/oder der Lotschicht durch einen Leckstrom erkannt werden kann.
  • Figurenliste
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein über die verschiedenen Ansichten hinweg auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht. Stattdessen liegt der Schwerpunkt allgemein darauf, die Grundgedanken der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
    • 1 schematisch eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel veranschaulicht;
    • 2A bis 2C schematisch Draufsichten einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel veranschaulichen;
    • 3A und 3B schematisch Ansichten einer Halbleitervorrichtungs-Anordnung gemäß einem Ausführungsbeispiel veranschaulichen;
    • 4A und 4B schematisch eine Detektionsschaltung veranschaulichen; und
    • 5 einen Ablaufplan eines Verfahrens zum Herstellen einer Halbleitervorrichtung zeigt.
  • Detaillierte Beschreibung
  • Im Folgenden werden weitere Ausführungsbeispiele einer Halbleitervorrichtung, einer Halbleitervorrichtungs-Anordnung und eines Verfahrens zum Herstellen einer Halbleitervorrichtung beschrieben. Es sollte beachtet werden, dass die Beschreibung von im Kontext eines bestimmten Ausführungsbeispiels beschriebenen spezifischen Merkmalen auch mit anderen Ausführungsbeispielen kombiniert werden kann.
  • Das Wort „beispielhaft“ wird hierin im Sinne von „als ein Beispiel, Fallbeispiel oder der Veranschaulichung dienend“ verwendet. Alle hierin als „beispielhaft“ oder „Beispiel“ beschriebenen Ausführungsformen oder Gestaltungsformen sind nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungsformen aufzufassen.
  • Verschiedene Ausführungsbeispiele stellen eine Halbleitervorrichtung bereit. Die Halbleitervorrichtung umfasst einen Diodenchip, der in oder auf einem Mittelabschnitt oder einer Mittenregion eines (Halbleiter-)Substrats angeordnet oder ausgebildet ist, wobei die Mittenregion eine aktive Region oder einen aktiven Abschnitt der Halbleitervorrichtung bildet. Diese Mittenregion zumindest teilweise umgebend ist eine Bondingverdrahtung auf dem Substrat in einer Rand- oder peripheren Region des Substrats ausgebildet. Die Detektionsverdrahtung und der Halbleitervorrichtungs-Chip sind elektrisch voneinander isoliert (oder in anderen Worten ist kein elektrisch leitfähiger Pfad zwischen der Detektionsverdrahtung und dem Halbleitervorrichtungs-Chip ausgebildet oder kein Metallisierungspfad zwischen diesen Elementen ausgebildet). Des Weiteren sind die Detektionsverdrahtung und das Substrat über eine Verbindung mit einem hohen elektrischen Widerstand elektrisch miteinander verbunden. Die Halbleitervorrichtung kann in einer Halbleitervorrichtungs-Anordnung verwendet werden.
  • Insbesondere kann es sich bei der Halbleitervorrichtung um ein Schaltelement wie eine (Leistungs-)Diode oder einen (Leistungs-)Transistor handeln, z.B. einen MOSFET oder IGBT oder irgendeine Halbleiterschaltung, die als ein Schaltelement dient. In manchen Ausführungsbeispielen kann die (Leistungs-)Halbleitervorrichtung, z.B. ein Schaltelement, für eine Einpressverbindung konfiguriert sein. Bei der Halbleitervorrichtung kann es sich jedoch auch um eine Halbleitervorrichtung handeln, die für andere Verbindungstechnologien konfiguriert ist, z.B. Löt-, Bonding- oder Klammerbonding-Prozesse. Indem eine zusätzliche Detektionsverdrahtung bereitgestellt wird, die eine aktive Region der Halbleitervorrichtung umgibt, kann es im Allgemeinen möglich sein, Lot, das in Regionen fließt, in denen es nicht vorhanden sein sollte, z.B. ist ein Überfließen oder Herausschwappen oder eine Fehlanordnung möglich, auf eine einfache und effiziente Weise zu erkennen. Somit kann die Bereitstellung der zusätzlichen Detektionsverdrahtung für jede eine Halbleitervorrichtung umfassende Struktur vorteilhaft sein, bei der übergelaufenes oder herausgeschwapptes Lot erkennbar sein sollte, um z.B. einen möglichen fehlerhaften Zustand im Voraus zu erkennen, z.B. in einer Testphase vor dem normalen Betrieb. Der Ausdruck „hoher elektrischer Widerstand“ kann insbesondere angeben, dass ein entsprechender leitfähiger Pfad einen elektrischen Widerstand von mindestens 10 k Ω besitzt. Insbesondere kann dieser Widerstandswert bei der Betriebstemperatur (z.B. in einem Temperaturbereich zwischen 100 °C und 200 °C) der entsprechenden Vorrichtung gemessen werden, von der der leitfähige Pfad einen Anteil bildet.
  • Solch eine Halbleitervorrichtungs-Anordnung kann zum Beispiel eine Einpress- oder gebondete Halbleitervorrichtung ausbilden. Die Halbleitervorrichtungs-Anordnung kann getestet werden, indem eine Testspannung (die niedriger ist als die festgelegte Betriebsspannung) an die Halbleitervorrichtung angelegt wird und ein Leckstrom durch die Halbleitervorrichtung gemessen wird. Im Falle, dass die gemessene Leckspannung über einem gegebenen Schwellenwert liegt, ist es wahrscheinlich, dass sich (nach dem Löten) einiges Lot zu weit in die Randregion erstreckt und die entsprechende Halbleitervorrichtungs-Anordnung oder Einpress-Halbleitervorrichtung als fehlerhaft zurückgewiesen werden kann.
  • Insbesondere ist die Detektionsverdrahtung in der Randregion oder Peripherie- oder Umfangsregion des Substrats ausgebildet. Zum Beispiel kann die Detektionsverdrahtung durch leitfähige Metallpfade und/oder Halbleiterpfade ausgebildet sein, die auf oder in dem Substrat ausgebildet sind. Insbesondere kann die Detektionsverdrahtung oder zumindest ein Abschnitt der Detektionsverdrahtung oben auf dem Substrat angeordnet sein. Somit kann es möglich sein, dass eine Lotschicht, die während des Herstellens der Halbleitervorrichtung und/oder des Befestigens des Halbleitervorrichtungs-Chips auf dem Träger, z.B. in eine Umhüllung oder ein Gehäuse, ausgebildet wird, auf eine einfache Weise mit der Detektionsverdrahtung kontaktiert werden kann, sodass eine Fehlanordnung des Halbleitervorrichtungs-Chips und/oder der Lotschicht einfach durch einen Leckstrom erkannt werden kann. Insbesondere kann sich bei der Halbleitervorrichtungs-Anordnung um eine Einpress-Halbleitervorrichtungs-Anordnung handeln, d.h. sie kann konfiguriert sein, mit einer weiteren Komponente, z.B. einem Gleichrichter, durch ein Einpressen verbunden oder in Kontakt gebracht zu werden. Die Umhüllung kann eine napfartige Struktur ausbilden, die einen Hohlraum oder eine Vertiefung umfassen kann, in der die Halbleitervorrichtung platziert ist. Es sollte jedoch beachtet werden, dass neben einer Einpressverbindung alternativ eine Löt-, Bonding- oder Klammerbondingverbindung verwendet werden kann. In diesen Fällen kann alternativ dazu keine Umhüllung, sondern ein Träger verwendet werden, der vorzugsweise eine im Wesentlichen plane Oberfläche besitzt.
  • Indem somit eine zusätzliche Detektionsverdrahtung oder Detektionsverdrahtungsstruktur auf dem Substrat einer Halbleitervorrichtung bereitgestellt wird, kann es möglich sein, eine Erkennung einer fehlplatzierten Lotschicht oder Lotplatte zu ermöglichen, die zum elektrischen Verbinden oder Bonden eines Halbleiterchips oder Halbleiterbauteils, z.B. eines Diodenchips oder Transistorchips, verwendet wird. Zum Beispiel kann es sich bei dem Substrat um ein Halbleiter(z.B. Silizium)-Substrat handeln. Insbesondere kann solch eine Detektionsverdrahtung mit einer Detektionsschaltung verbunden sein oder ist damit verbunden und kann in einem Testprozess oder Testzyklus verwendet werden, um zu erkennen, ob Lot an Positionen angeordnet oder vorhanden ist, die von der Mitte (wo die Diode angeordnet ist) des Substrats weit entfernt sind, was (z.B. aufgrund eines zusätzlichen Strompfades) die Funktion der Halbleitervorrichtung während des normalen Betriebs beeinträchtigen oder stören kann. Aufgrund der Bereitstellung der zusätzlichen Detektionsverdrahtung kann es möglich sein, eine Tiefe oder Breite der Randregion zu verringern. Diese Randregion ist typischerweise (bei bekannten Halbleitervorrichtungen) ziemlich breit, um eine Unsicherheit eines Platzierens von Lotschichten oder Lotplatten auszugleichen, die beim Herstellen von Halbleitervorrichtungs-Anordnungen, z.B. Leistungsdiodenanordnungen, verwendet werden.
  • Im Folgenden werden Ausführungsbeispiele der Halbleitervorrichtung beschrieben. Die Merkmale und Elemente, welche in Hinblick auf diese Ausführungsformen beschrieben werden, können jedoch mit Ausführungsbeispielen der Halbleitervorrichtungs-Anordnung und der Verfahren zum Herstellen einer Halbleitervorrichtungs-Anordnung kombiniert werden.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung umgibt die Detektionsverdrahtung die in der Mittenregion des Substrats ausgebildete aktive Region.
  • Es sollte beachtet werden, dass der Ausdruck „umgibt die aktive Region“ insbesondere angeben kann, dass die aktive Region im Wesentlichen vollständig durch die Verdrahtung umgeben oder umschlossen ist. Es können jedoch kleine Lücken in der Detektionsverdrahtung vorhanden sein, sodass die Umschließung nicht vollständig ist. Es sollte beachtet werden, dass sich insbesondere das Umgeben oder die Umschließung auf eine zweidimensionale Umschließung bezieht, z.B. eine seitliche Umschließung, während unter Umständen keine Detektionsverdrahtung über und/oder unter der aktiven Region des Halbleitervorrichtungs-Chips, z.B. einem (Leistungs-)Schaltelementchip wie einer Leistungsdiode oder einem Leistungstransistor, angeordnet ist. Das heißt, die Detektionsverdrahtung kann eine seitliche oder zweidimensionale Umschließung der Halbleitervorrichtung ausbilden, während die Ober- und/oder die Unterseite der Halbleitervorrichtung noch kontaktierbar oder verbindbar sein kann. In anderen Worten kann die Detektionsverdrahtung einen Ring oder eine ringartige Struktur ausbilden. Indem eine Detektionsverdrahtung bereitgestellt wird, welche die gesamte aktive Region (im Wesentlichen) umgibt oder umschließt, kann es möglich sein, vollständig zu prüfen, ob überflüssiges Lot in Bereichen oder Regionen außerhalb der aktiven Region oder Mittenregion des Substrats vorhanden ist, was zu einer Fehlfunktion der Halbleitervorrichtung während des Betriebs führen kann.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung umfasst die Detektionsverdrahtung ein Material, das aus der Gruppe ausgewählt ist bestehend aus Metall und Halbleitermaterial. Insbesondere kann Kupfer zumindest für Abschnitte der Detektionsverdrahtung verwendet werden, z.B. für die Detektionsverdrahtungsbahn oder den Detektionsverdrahtungspfad, der oben auf dem Substrat angeordnet ist und die aktive Region der Halbleitervorrichtung vollständig umgibt.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung ist die Detektionsverdrahtung so ausgebildet, dass ein Leckstrom, der durch die Detektionsverdrahtung fließt, verglichen mit einem Diodenleckstrom bei Betriebstemperatur der Halbleitervorrichtung klein ist.
  • Insbesondere kann der Ausdruck „klein“ in diesem Kontext angeben, dass der Leckstrom durch die Detektionsschaltung um einen Faktor von mindestens 10, insbesondere mindestens 50, vorzugsweise im Bereich von 100 bis 1000, kleiner als der Diodenleckstrom ist. Das Verhältnis der Leckströme kann insbesondere angepasst oder eingestellt werden, indem eine Breite der Detektionsverdrahtung modifiziert wird, d.h. indem ein elektrischer Widerstand der Detektionsverdrahtung oder von Anteilen davon modifiziert oder angepasst wird. Dies kann insbesondere ein geeigneter Weg sein, den Widerstand anzupassen und somit den relativen Leckstrom, der durch die Detektionsverdrahtung fließt, falls die Detektionsverdrahtung Bahnen oder Pfade umfasst, die ein Halbleitermaterial, wie Polysilizium, umfassen oder daraus bestehen. Insbesondere kann ein Material der Verdrahtungsschaltung und/oder eine Abmessung, z.B. eine Breite der Detektionsverdrahtung oder des Detektionsverdrahtungspfades, so ausgewählt werden, dass ein kleiner Leckstromfluss sichergestellt ist.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung umfasst die Detektionsverdrahtung eine erste elektrisch leitfähige Bahn und eine zweite elektrisch leitfähige Bahn.
  • Insbesondere ist die erste elektrisch leitfähige Bahn oder der erste elektrisch leitfähige Pfad oben auf dem Substrat in der Randregion angeordnet (und kreist die aktive Region vollständig ein), während eine zweite elektrisch leitfähige Bahn oder ein zweiter elektrisch leitfähiger Pfad in dem Substrat in der Randregion angeordnet sein kann. Das heißt, die erste leitfähige Bahn und die zweite leitfähige Bahn können übereinander angeordnet sein. Gemäß manchen Ausführungsbeispielen können die zwei elektrisch leitfähigen Bahnen jedoch Seite an Seite oder versetzt angeordnet sein.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung besitzt ein Material der zweiten elektrisch leitfähigen Bahn eine geringere Temperaturabhängigkeit des Widerstandes als eine Temperaturabhängigkeit des Widerstandes der Halbleitervorrichtung.
  • Indem solch ein Verhältnis der Temperaturabhängigkeit dieser zwei Elemente der Halbleitervorrichtung bereitgestellt wird, kann es möglich sein, sicherzustellen, dass bei niedrigeren Temperaturen (z.B. ungefähr Raumtemperatur), bei denen ein Testprozess stattfinden kann, der Widerstand der zweiten elektrisch leitfähigen Bahn verglichen mit dem Widerstand eines Hauptstrompfades, z.B. durch eine Verbindung der Halbleitervorrichtung (z.B. einer Diodenverbindung) relativ niedrig ist, während bei einer höheren Betriebstemperatur der Widerstand des Hauptstrompfades (z.B. einer Diodenverbindung) viel kleiner ist als derjenige der zweiten elektrisch leitfähigen Bahn. Somit kann es möglich sein, dass bei der Betriebstemperatur ein möglicher Leckstrom durch die Detektionsverdrahtung (d.h. die zweite elektrisch leitfähige Bahn) verglichen mit dem durch die Halbleitervorrichtung fließenden Strom klein ist.
  • Es sollte beachtet werden, dass der Ausdruck „Widerstand der Halbleitervorrichtung“ insbesondere nur den Widerstand angeben kann, der durch die aktive Region der Halbleitervorrichtung, z.B. eine p-n-Verbindung, gebildet wird, und den durch die Detektionsverdrahtung und/oder die Detektionsschaltung verursachten Widerstand nicht einschließt. Somit kann es möglich sein, dass ein Gesamtleckstrom einer Halbleitervorrichtungs-Anordnung, in der die Halbleitervorrichtung verwendet wird, durch einen potenziellen Leckstrom durch die Detektionsverdrahtung bei niedriger Temperatur dominiert wird, während bei höherer (d.h. Betriebstemperatur) der (Leck-)Strom durch den (Leck-)Strom durch die Halbleitervorrichtung dominiert werden kann.
  • Im Falle, dass der Hauptstrompfad und die zweite elektrisch leitfähige Bahn durch einen Halbleiter (mit typischerweise negativen Temperaturkoeffizienten des Widerstandswerts) ausgebildet sind, kann dies insbesondere bedeuten, dass der Temperaturkoeffizient des Widerstandswerts der zweiten elektrisch leitfähigen Bahn höher ist (einen niedrigeren Betrag besitzt) als der Hauptstrompfad (mit einem niedrigeren Wert aber höheren Betrag).
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung ist die erste elektrisch leitfähige Bahn über der zweiten elektrisch leitfähigen Bahn angeordnet.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung umfasst die erste elektrisch leitfähige Bahn ein Metall und die zweite elektrisch leitfähige Bahn umfasst Polysilizium.
  • Insbesondere kann die erste elektrisch leitfähige Bahn Kupfer, Silber, Aluminium oder ein anderes geeignetes Material umfassen oder daraus bestehen, während die zweite elektrisch leitfähige Bahn Polysilizium umfasst oder daraus besteht. Die Verwendung von Polysilizium oder einem anderen Halbleitermaterial kann bevorzugt werden, um einen leichteren Weg zu ermöglichen, den Widerstand der entsprechenden Bahn anzupassen oder einzustellen, indem z.B. die Breite und/oder die Dotierung der Bahnen angepasst werden. Insbesondere können die erste elektrisch leitfähige Bahn und die zweite elektrisch leitfähige Bahn durch eine Durchkontaktierung elektrisch verbunden sein. Die Verwendung von Polysilizium kann ein effizienter Weg sein, dass während des Betriebs, d.h. bei verglichen mit Raum- oder Testtemperaturen erhöhten Temperaturen, der exponentiell ansteigende Leckstrom durch die Halbleitervorrichtung, z.B. eine Diode oder einen Transistor, dominiert, sodass der kleine zusätzliche Leckstrom, der durch das Polysilizium fließt, vernachlässigbar sein kann. Somit kann es möglich sein, dass die Funktion der Halbleitervorrichtung selbst in einem Fall nicht bedroht ist, in dem die Detektionsverdrahtung später während des Betriebs der Halbleitervorrichtung in Kontakt mit einer Lotschicht gerät (weil der sich ergebende Leckstrom durch die Detektionsverdrahtung verglichen mit dem Diodenleckstrom klein ist).
  • Polysilizium kann ein geeignetes Material für die zweite Bahn der Detektionslüftung sein, da es nur eine relativ kleine Temperaturabhängigkeit des Widerstands besitzt. Im Allgemeinen kann jedes Material, das eine kleine Temperaturabhängigkeit des Widerstands zeigt, ein geeignetes Material für die zweite elektrisch leitfähige Bahn sein. Eine potenzielle Obergrenze für die Temperaturabhängigkeit des Widerstands kann ungefähr bei 50•10-3/K für den Betrag liegen. Das heißt, im Falle eines Halbleiters, der typischerweise einen negativen Temperaturkoeffizienten des Widerstandswerts besitzt, kann die Grenze -50•10-3/K betragen, d.h. der Temperaturkoeffizient des Widerstandswerts kann -50•10-3/K oder mehr betragen, z.B. im Bereich von -1•10-3/K bis -15•10-3/K, insbesondere ungefähr -2•10-3/K, betragen. Alternativ dazu kann die Temperaturabhängigkeit des Widerstands für die zweite elektrisch leitfähige Bahn mit der Temperaturabhängigkeit der Widerstands des Hauptstrompfades oder des Betriebs in dem Sinne abgeglichen werden, dass sie sicherstellt, dass der Widerstand durch die zweite elektrisch leitfähige Bahn mit zunehmender Temperatur verglichen mit dem Widerstand des Hauptstrompfads steigt.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung umfasst das Substrat Silizium und einen Kontakt, der durch Abschnitte der zweiten elektrisch leitfähigen Bahn und des Siliziums des Substrats ausgebildet wird.
  • Somit kann ein Kontakt oder leitfähiger Pfad zwischen Polysilizium und Silizium (des Substrats) in oder auf dem Substrat ausgebildet werden, der einen Abschnitt oder Anteil einer Detektionsschaltung bildet. Es sollte jedoch beachtet werden, dass der Kontakt durch eine dünne Isolierschicht, z.B. Siliziumoxid, unterbrochen oder abgeschnitten werden kann, was verursacht, dass ein Leckstrom durch den Kontakt nur auftritt, falls eine Spannung angelegt wird, die über einem gegebenen oder bestimmten Schwellenwert liegt. Solch eine Schwellenwertspannung kann während eines Testprozesses der Halbleitervorrichtung angelegt werden und kann einer Durchbruchspannung entsprechen. Zum Beispiel kann der Schwellenwert im Bereich von 2 V bis 50 V liegen, insbesondere im Bereich von 5 V bis 25 V, z.B. ungefähr 10 V. Solch ein Schwellenwert kann durch eine Oxidschicht einer Dicke im Bereich von 2 Mikrometer bis 50 Mikrometer erzeugt werden, insbesondere im Bereich von 4 Mikrometer bis 25 Mikrometer, z.B. ungefähr 7,5 Mikrometer. Ein Widerstand des Kontakts kann im Bereich von 100 kΩ bis 10 MΩ, insbesondere im Bereich von 500 kΩ bis 5 MΩ liegen, z.B. ungefähr 1 MΩ betragen.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung ist der Verbindungspfad durch eine dielektrische Schicht abgeschnitten, und wobei der Verbindungspfad konfiguriert ist, durch Durchbrechen der dielektrischen Schicht aktiviert zu werden.
  • Insbesondere kann der Verbindungspfad durch Anlegen einer Spannung an die dielektrische Schicht aktiviert werden, welche die dielektrische Schicht durchbricht oder durchreißt. Somit kann eine Verbindung mit hohem Widerstand durch den Durchbruch ausgebildet werden. Zum Beispiel kann die dielektrische Schicht während eines Tests durchgerissen werden, in dem eine Spannung an die dielektrische Schicht angelegt wird oder der Verbindungspfad einen vorgegebenen Schwellenwert überschreitet. Bei der dielektrischen Schicht kann es sich zum Beispiel um eine dünne Gate-Oxidschicht (z.B. Siliziumdioxid), eine Siliziumnitridschicht handeln, oder sie kann aus irgendeinem anderen geeigneten Material hergestellt sein, das auf dem Gebiet der Halbleiter verwendet wird. Es sollte beachtet werden, dass die Stärke und somit der Durchbruchwiderstand von der Anwendung und/oder dem Prozessablauf abhängen oder dementsprechend eingestellt sein kann. Geeignete Aktivierungsspannungen oder Durchbruchspannungen können im Bereich von 4 V bis 40 V, vorzugsweise im Bereich von 5 V bis 25 V, z.B. im Bereich von 6 V bis 12 V liegen. Falls eine Spannung über solch einer Durchbruchspannung, z.B. 18 V, angelegt wird (im Falle einer Durchbruchspannung von 6 V bis 12 V), wird die dielektrische Schicht elektrisch leitend, sodass ein möglicher Leckstrom erkannt werden kann.
  • Gemäß einem Ausführungsbeispiel umfasst die Halbleitervorrichtung ferner eine Detektionsschaltung, die konfiguriert ist, einen durch die Detektionsverdrahtung fließenden Leckstrom zu erkennen.
  • Insbesondere kann die Detektionsschaltung im Substrat des Halbleitervorrichtungs-Chips ausgebildet sein oder kann sogar für das Substrat extern ausgebildet sein. Zum Beispiel kann die Detektionsschaltung eine aktive Region ausbilden, d.h. sie kann durch aktive Halbleiterelemente oder -komponenten ausgebildet sein. Zum Beispiel kann die Detektionsschaltung direkt elektrisch mit der Detektionsverdrahtung verbunden sein. Alternativ oder zusätzlich dazu kann die Detektionsschaltung (anfangs) elektrisch durch ein Isolierelement oder eine Isolierschicht getrennt sein. Zum Beispiel kann (anfänglich) eine Oxidschicht (Gate-Oxid) zwischen der Detektionsschaltung und der Detektionsverdrahtung ausgebildet sein, die durchbrochen werden kann, oder ein Zusammenbruch kann während eines Testzyklus oder -prozesses auftreten, sodass die Isolierschicht zusammenbricht und ein Strom fließt.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung ist die Halbleitervorrichtung eines ausgewählt aus der Gruppe bestehend aus einem Schaltelement, einer Diode, einem Transistor, einem MOSFET, einem IGBT und einem Kondensator.
  • Insbesondere kann es sich bei den Vorrichtungen um Leistungsvorrichtungen handeln, d.h. Vorrichtungen, die konfiguriert sind, Spannungen über 10 oder 20 Volt und/oder Strömen über 10 Ampere zu widerstehen. Zum Beispiel kann es sich bei der Halbleitervorrichtung um eine Einpressdiode handeln, wie sie zum Beispiel oft auf dem Gebiet von Gleichrichtern für den Automobilsektor verwendet wird. Insbesondere kann das Schaltelement zum Beispiel durch eine Halbleiterschaltung ausgebildet sein, die als das Schaltelement dient und einen Transistor und/oder eine Diode und optional zusätzliche Elemente (z.B. Temperatursensoren) einschließt.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtung besitzt der Verbindungspfad einen elektrischen Widerstand zwischen 10 kΩ und 100 MΩ.
  • Insbesondere kann der Verbindungspfad einen elektrischen Widerstand zwischen 100 kΩ und 10 MΩ, z.B. ungefähr 1 MΩ, besitzen. Alle Widerstandswerte können in einem Temperaturbereich zwischen 100 °C und 200 °C gemessen werden, was typischen Betriebstemperaturen entspricht.
  • Im Folgenden werden Ausführungsbeispiele der Halbleitervorrichtungs-Anordnung beschrieben. Die Merkmale und Elemente, welche in Hinblick auf diese Ausführungsformen beschrieben werden, können jedoch mit Ausführungsbeispielen der Halbleitervorrichtung und der Verfahren zum Herstellen einer Halbleitervorrichtungsanordnung kombiniert werden.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtungs-Anordnung umfasst der Träger ein elektrisch leitfähiges Material.
  • Die Verwendung eines elektrisch leitfähigen Materials für den Träger, z.B. eine Umhüllung oder ein Gehäuse oder ein planer Träger, können insbesondere vorteilhaft sein, um einen elektrischen Kontakt mit einem Spannungspegel oder der Erdung bereitzustellen.
  • Gemäß einem Ausführungsbeispiel der Halbleitervorrichtungs-Anordnung handelt es sich bei dem elektrisch leitfähigen Material um ein Metall.
  • Insbesondere kann es sich bei dem Metall um Kupfer, Aluminium oder Ähnliches handeln. Alternativ dazu kann es sich bei dem elektrisch leitfähigen Material um ein Halbleitermaterial handeln. Ein Metall kann insbesondere vorteilhaft sein, weil ein Metall eine äußere Ummantelung oder äußeres Gehäuse bereitstellen kann, die oder das hart oder fest ist, sodass ein Einpressen der Anordnung möglich sein kann, ohne die Umhüllung oder das Gehäuse zu verformen.
  • Gemäß einem Ausführungsbeispiel umfasst die Halbleitervorrichtungs-Anordnung ferner einen Kopfdraht, der durch eine weitere Lotschicht elektrisch mit der Halbleitervorrichtung verbunden ist.
  • Gemäß einem Ausführungsbeispiel umfasst die Halbleitervorrichtungs-Anordnung ferner eine Formmasse, die eine Kapselung der Halbleitervorrichtung ausbildet.
  • Im Folgenden werden bestimmte Ausführungsformen der Halbleitervorrichtung, der Halbleitervorrichtungs-Anordnung und der Verfahren zum Herstellen einer Halbleitervorrichtung in Hinblick auf die Figuren detaillierter beschrieben.
  • 1 veranschaulicht schematisch eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Insbesondere zeigt 1 eine Leistungsdiode 100, die ein Substrat 102 umfasst, das aus Silizium hergestellt ist und eine Metallbasis 102 umfasst, die als eine Kontaktschicht fungieren kann oder bei der es sich auch um eine Lotschicht handeln kann. Es sollte jedoch beachtet werden, dass es sich bei der Halbleitervorrichtung um einen Transistor, wie einen MOSFET oder einen IGBT, handeln kann. Des Weiteren ist in der Mittenregion des Substrats eine p-dotierte Region 103 ausgebildet, die zusammen mit dem Substrat eine Diode ausbildet. Selbstverständlich kann es auch möglich sein, eine n-dotierte Mittenregion auszubilden. Oben auf der dotierten Region 103 ist eine Metallisierungsschicht 104 ausgebildet. Die dotierte Region 103 und die Metallisierungsschicht 104 umgebend ist am Substrat eine Randregion 105 vorhanden. In dieser Randregion 105 ist eine Detektionsverdrahtung 106 durch eine Metallbahn oder einen Pfad ausgebildet, die oder der die Mittenregion umgibt.
  • Wie in 1 zu sehen ist, ist zwischen der Mittenregion oder aktiven Region (durch die dotierte Region 103 und die Metallisierungsschicht 104 ausgebildet) und der Detektionsverdrahtung 106 kein leitfähiger Pfad ausgebildet. Das heißt, der Bereich zwischen der aktiven Region und der Detektionsverdrahtung ist frei von einer Metallisierungsschicht oder einem Metallisierungspfad. Die Detektionsverdrahtung steht jedoch in einem direkten elektrischen Kontakt (mit hohem Widerstand), das heißt, ein leitfähiger Pfad mit einem Widerstand zwischen 10 kΩ und 100 MΩ ist in der Halbleitervorrichtung ausgebildet. Zum Beispiel kann der Widerstandswert bei Raumtemperatur (25 °C) 1 MΩ betragen. Unter der Annahme eines Temperaturkoeffizienten des Widerstandswerts von ungefähr -2•10-3/K kann der Widerstand bei einer Betriebstemperatur von 125 °C auf ungefähr 800 kΩ absinken, d.h. eine Verringerung von 20 % des Widerstands, was einem Anstieg des Leckstroms durch die Detektionsverdrahtung von 25 % von 1 Mikroampere auf 1,25 Mikroampere entspricht (wenn 1 V an die Detektionsstruktur angelegt wird). Gleichzeitig kann der Strom durch die Diode um einen Faktor von ungefähr 100 ansteigen, sodass der Leckstrom durch die Detektionsverdrahtung bei Raumtemperatur messbar sein kann, aber bei Betriebstemperatur im Vergleich zum durch die Diode fließenden Strom irrelevant sein kann.
  • 2A bis 2C veranschaulichen schematisch Draufsichten einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel. Insbesondere zeigt 2A schematisch die Leistungsdiode 200, die ein Substrat 201 mit einer Mittenregion umfasst, auf der eine Metallisierung 204 (die eine lötbare Vorderseite ausbildet) und eine Randregion ausgebildet ist, auf/in der eine Detektionsverdrahtung 206 ausgebildet ist.
  • 2B veranschaulicht schematisch eine Einzelheit der Leistungsdiode 200 von 2A. Insbesondere zeigt 2B eine Einzelheit einer Ecke der Diode 200. Neben der Metallisierungsschicht 204 ist deutlich die Detektionsverdrahtung zu sehen. Es ist zudem zu sehen, dass keine Metallisierung (kein leitfähiger Pfad) zwischen der Metallisierungsschicht 204 und der Detektionsverdrahtung ausgebildet oder vorhanden ist. Die Detektionsverdrahtung umfasst eine erste Schicht oder einen ersten leitfähigen Pfad 206, die oder der oben auf dem Substrat 201 ausgebildet ist, und eine zweite leitfähige Bahn oder einen zweiten leitfähigen Pfad 212, die oder der unter der ersten leitfähigen Bahn 206 im Substrat ausgebildet ist. Vorzugsweise umfasst der erste leitfähige Pfad 206 Kupfer oder besteht daraus, während der zweite elektrisch leitfähige Pfad 212 durch einen Halbleiter, z.B. Polysilizium, ausgebildet ist. Zusätzlich ist ein erster Kontakt 213 zwischen dem ersten elektrisch leitfähigen Pfad 206 und dem zweiten elektrisch leitfähigen Pfad 212 ausgebildet, und ein zweiter Kontakt 214 ist zwischen dem zweiten elektrisch leitfähigen Pfad 212 und dem Substrat 201 ausgebildet. Der zweite elektrisch leitfähige Pfad 212 kann zum Beispiel im Falle eines Substrats von 5 × 5 Millimeter eine Breite von ungefähr 3 bis 5 Mikrometer besitzen. Eine geeignete Abmessung der Kontakte kann im Bereich von 10 × 10 Mikrometer liegen. 2C veranschaulicht schematisch eine vergrößerte Einzelheit der Leistungsdiode 200 von 2C.
  • 3A veranschaulicht schematisch eine Querschnittsansicht einer Halbleitervorrichtungs-Anordnung 300 gemäß einem Ausführungsbeispiel. Insbesondere zeigt 3 eine Leistungsdiodenanordnung 300, die eine Umhüllung oder ein Gehäuse 301 umfasst, das vorzugsweise aus einem Metall wie Kupfer hergestellt ist. In der Umhüllung 301 ist eine erste Lotschicht oder Lotplatte 302 platziert, auf der eine Leistungsdiode 303 oder ein Leistungsdiodenchip platziert ist, die oder der eine Detektionsverdrahtung 306 umfasst und worauf eine weitere Lotschicht oder Lotplatte 304 latziert ist. Zum Kontaktieren der Leistungsdiode 303 ist ein Kopfdraht 305 ausgebildet. Um die Anordnung herzustellen oder aufzubauen, werden die Elemente oder Komponenten, die in 3 separat gezeigt sind, unter Verwendung der Lotschichten 302 und 304 aneinander gelötet. Es sollte beachtet werden, dass die in 3A abgebildete Anordnung zeigt, dass die Detektionsverdrahtung auf der Seite des Kopfdrahtes (Oberseite in 3A) angeordnet ist. Diese Anordnung wird für eine Diode 303 mit der Polarität wie in 1 abgebildet (mit einer p-dotierten Mittenregion) bevorzugt. Im Falle der entgegengesetzten Polarität der Diode (mit einer n-dotierten Mittenregion) kann die Detektionsverdrahtung natürlich auf der anderen Seite der Diode angeordnet sein, d.h. der Unterseite in 3A.
  • 3B veranschaulicht schematisch eine perspektivische Ansicht der Leistungsdiodenanordnung von 3A nach dem Lötschritt. Zusätzlich ist in 3B eine Formmasse 310 gezeigt, welche die Leistungsdiode kapselt.
  • 4A und 4B veranschaulichen schematisch eine Detektionsschaltung. Insbesondere zeigt 4A einen ersten elektrisch leitfähigen Pfad 401 (z.B. eine Metallleitung), der durch eine Durchkontaktierung 402 mit einem zweiten elektrisch leitfähigen Pfad 403 (z.B. einem Polysiliziumpfad) verbunden ist. Beide elektrisch leitfähigen Pfade bilden eine Detektionsverdrahtung aus. Der zweite elektrisch leitfähige Pfad 403 Detektionsverdrahtung 401 steht wiederum mit einer aktiven oder Detektionsschaltung 405, z.B. über ein Oxid 404, in Kontakt.
  • 4B zeigt schematisch eine Äquivalenzschaltung der Detektionsschaltung von 4A. Im Prinzip bildet der zweite elektrisch leitfähige Pfad 403 einen Widerstand R aus, während das Oxid 404 einen Kondensator C ausbildet. Zusammen bilden die zwei Komponenten (R/C) eine RC-Schaltung mit einer Zeitkonstanten τ aus. Vorzugsweise sollte eine Testzeit t oder Zeit eines Testprozesses verglichen mit der Zeitkonstanten τ groß sein, sodass die durch das Oxid 404 gebildete Isolierung zusammenbricht.
  • Während die Oxidschicht (die eine dielektrische Schicht eines Kondensators ausbildet) anfänglich eine Abschneidung des Verbindungspfades ausbildet, kann die Oxidschicht während eines Hochspannungstests durchbrechen, und ein Verbindungspfad mit einem hohen Widerstand kann ausgebildet oder aktiviert werden. Insbesondere wird die dielektrische Schicht des Kondensators durchbrochen oder zerrissen, und somit wird der Verbindungspfad leitfähig (der noch einen relativ hohen elektrischen Widerstand besitzt). Die Durchbruchspannung hängt von der Stärke der Oxidschicht ab und kann (abhängig vom Herstellungsprozess) zum Beispiel im Bereich von 6 V bis 12 V liegen. In diesem Fall kann der Verbindungspfad während eines elektrischen Tests, während dessen eine Spannung von 18 V angelegt wird, elektrisch leitfähig werden, und somit kann ein Leckstrom erkannt werden.
  • 5 zeigt einen Ablaufplan eines Verfahrens zum Herstellen einer Halbleitervorrichtung. Insbesondere umfasst das Verfahren 500 ein Ausbilden einer Halbleitervorrichtung in einer Mittenregion eines Substrats (501); und umfasst ferner ein Ausbilden einer Detektionsverdrahtung (502), die zumindest einen Abschnitt der mittleren Region des Substrats umgibt, indem eine elektrisch leitfähige Bahn auf dem Substrat in einer Randregion aufgebracht wird, welche die Mittenregion umgibt. Nach dem Ausbilden der Halbleitervorrichtung kann die Halbleitervorrichtung auf einer Lotplatte platziert werden, die in einem Hohlraum oder einer Vertiefung einer Umhüllung angeordnet ist, und oben auf der Halbleitervorrichtung 303 (dem Bauteil) kann eine weitere Lotplatte 304 und/oder ein Kopfdraht 305 platziert werden. Dann kann die Baugruppe gelötet werden, und eine optionale Formmasse kann um die zusammengebaute Komponente geformt oder gegossen werden.
  • Es sollte auch beachtet werden, dass der Begriff „umfassend“ andere Elemente oder Merkmale nicht ausschließt und dass „ein“ oder „eine“ sowie deren Deklinationen eine Mehrzahl nicht ausschließt. Zudem können Elemente kombiniert werden, die im Zusammenhang mit unterschiedlichen Ausführungsformen beschrieben sind. Es sollte ebenfalls beachtet werden, dass Bezugszeichen nicht als den Umfang der Ansprüche einschränkend aufzufassen sind. Obwohl die Erfindung insbesondere unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben wurde, sollte es sich für den Fachmann verstehen, dass vielfältige Änderungen in Gestalt und Detail daran vorgenommen werden können, ohne vom Geist und Umfang der Erfindung abzuweichen, wie sie durch die beigefügten Ansprüche definiert ist. Der Umfang der Erfindung ist somit durch die angehängten Ansprüche angegeben.

Claims (19)

  1. Halbleitervorrichtung, wobei die Halbleitervorrichtung umfasst: einen an einem Substrat (102, 201, 501) ausgebildeten Halbleitervorrichtungs-Chip (100), wobei der Halbleitervorrichtungs-Chip (100) eine in einer Mitte des Substrats (102, 201, 501) ausgebildete aktive Region (103) und eine Randregion (105) umfasst, die frei von aktiven Komponenten des Halbleitervorrichtungs-Chips ist; und eine Erkennungsverdrahtung (106, 306, 401, 403), die in der Randregion des Substrats (102, 201, 501) angeordnet ist und die aktive Region zumindest teilweise umgibt, wobei die Erkennungsverdrahtung (106, 306, 401, 403) und der Halbleitervorrichtungs-Chip elektrisch voneinander isoliert sind; wobei die Erkennungsverdrahtung (106, 306, 401, 403) und das Substrat (102, 201, 501) über einen Verbindungspfad mit einem hohen elektrischen Widerstand elektrisch miteinander verbunden sind; und wobei die Erkennungsverdrahtung (106, 306, 401, 403) von einer Lotschicht kontaktierbar ist, sodass eine Fehlanordnung des Halbleitervorrichtungschips (100) und/oder der Lotschicht durch einen Leckstrom erkannt werden kann.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Erkennungsverdrahtung (106, 306, 401, 403) die in der Mittelregion des Substrats (102, 201, 501) ausgebildete aktive Region umgibt.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Erkennungsverdrahtung (106, 306, 401, 403) ein Material umfasst, ausgewählt aus der Gruppe bestehend aus: Metall; und Halbleitermaterial.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die Erkennungsverdrahtung (106, 306, 401, 403) so ausgebildet ist, dass ein durch die Erkennungsverdrahtung (106, 306, 401, 403) fließender Leckstrom verglichen mit einem Diodenleckstrom bei Betriebstemperatur der Halbleitervorrichtung klein ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die Erkennungsverdrahtung (106, 306, 401, 403) eine erste elektrisch leitfähige Bahn (206) und eine zweite elektrisch leitfähige Bahn (212) umfasst.
  6. Halbleitervorrichtung nach Anspruch 5, wobei ein Material der zweiten elektrisch leitfähigen Bahn (212) eine geringere Temperaturabhängigkeit des Widerstandes besitzt als eine Temperaturabhängigkeit des Widerstandes der Halbleitervorrichtung.
  7. Halbleitervorrichtung nach Anspruch 5, wobei die erste elektrisch leitfähige Bahn (206) über der zweiten elektrisch leitfähigen Bahn (212) angeordnet ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die erste elektrisch leitfähige Bahn (206) ein Metall umfasst und die zweite elektrisch leitfähige Bahn (212) Polysilicium umfasst.
  9. Halbleitervorrichtung nach Anspruch 8, wobei das Substrat (102, 201, 501) Silicium und einen Kontakt umfasst, der durch Abschnitte der zweiten elektrisch leitfähigen Bahn (212) und des Siliciums des Substrats (102, 201, 501) ausgebildet wird.
  10. Halbleitervorrichtung nach Anspruch 1, wobei der Verbindungspfad durch eine dielektrische Schicht (404) abgeschnitten ist und wobei der Verbindungspfad konfiguriert ist, durch Durchbrechen der dielektrischen Schicht aktiviert zu werden.
  11. Halbleitervorrichtung nach Anspruch 1, ferner umfassend eine Erkennungsschaltlogik (405), die konfiguriert ist, einen durch die Erkennungsverdrahtung (106, 306, 401, 403) fließenden Leckstrom zu erkennen.
  12. Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitervorrichtung eines ist ausgewählt aus der Gruppe bestehend aus: einem Schaltelement, einer Diode, einem Transistor, einem MOSFET, einem IGBT und einem Kondensator.
  13. Halbleitervorrichtung nach Anspruch 1, wobei der Verbindungspfad einen elektrischen Widerstand zwischen 10 kΩ und 100 MΩ besitzt.
  14. Halbleitervorrichtungs-Anordnung (300), umfassend: eine Halbleitervorrichtung nach Anspruch 1; einen Träger, der eine Basis umfasst, wobei die Lotschicht eine von einer ersten Lotschicht (302) und einer weiteren Lotschicht (304) bildet; und wobei die Halbleitervorrichtung durch die erste Lotschicht (302) an der Basis des Trägers angebracht ist.
  15. Halbleitervorrichtungs-Anordnung nach Anspruch 14, wobei der Träger ein elektrisch leitfähiges Material umfasst.
  16. Halbleitervorrichtungs-Anordnung nach Anspruch 15, wobei es sich bei dem elektrisch leitfähigen Material um Metall handelt.
  17. Halbleitervorrichtungs-Anordnung nach Anspruch 14, ferner umfassend einen Kopfdraht (305) der durch die weitere Lotschicht (304) elektrisch mit der Halbleitervorrichtung verbunden ist.
  18. Halbleitervorrichtungs-Anordnung nach Anspruch 14, ferner umfassend eine Formmasse (310), die eine Kapselung der Halbleitervorrichtung ausbildet.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden einer Halbleitervorrichtung in einer Mittelregion eines Substrats (102, 201, 501); und Ausbilden einer Erkennungsverdrahtung (106, 306, 401, 403), die zumindest einen Abschnitt der Mittelregion des Substrats (102, 201, 501) umgibt, indem eine elektrisch leitfähige Bahn (206, 212) auf dem Substrat (102, 201, 501) in einer Randregion ausgebildet wird, welche die Mittelregion umgibt, wobei die Erkennungsverdrahtung (106, 306, 401, 403) und der Halbleitervorrichtungs-Chip (100) elektrisch voneinander isoliert sind; und wobei die Erkennungsverdrahtung (106, 306, 401, 403)und das Substrat über einen Verbindungspfad mit einem hohen elektrischen Widerstand elektrisch miteinander verbunden sind; und wobei die Erkennungsverdrahtung (106, 306, 401, 403) von einer Lotschicht kontaktierbar ist, sodass eine Fehlanordnung des Halbleitervorrichtungschips und/oder der Lotschicht durch einen Leckstrom erkannt werden kann.
DE102014117723.1A 2014-12-02 2014-12-02 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102014117723B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014117723.1A DE102014117723B4 (de) 2014-12-02 2014-12-02 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US14/953,302 US9698107B2 (en) 2014-12-02 2015-11-28 Semiconductor device and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014117723.1A DE102014117723B4 (de) 2014-12-02 2014-12-02 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102014117723A1 DE102014117723A1 (de) 2016-06-02
DE102014117723B4 true DE102014117723B4 (de) 2019-01-24

Family

ID=55968225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117723.1A Active DE102014117723B4 (de) 2014-12-02 2014-12-02 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (2)

Country Link
US (1) US9698107B2 (de)
DE (1) DE102014117723B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446487B2 (en) * 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
JP2020503692A (ja) 2016-12-29 2020-01-30 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 集積された受動部品を有する接合構造物
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US20190250208A1 (en) * 2018-02-09 2019-08-15 Qualcomm Incorporated Apparatus and method for detecting damage to an integrated circuit
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
DE102019128930A1 (de) * 2019-10-25 2021-04-29 Infineon Technologies Ag Schaltung mit Transformator und entsprechendes Verfahren
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
DE102020130330A1 (de) 2020-11-17 2022-05-19 Elmos Semiconductor Se Verpackungsmaschine für mikroelektronische Bauteile mit einer Prüfung auf verdeckte mechanische Beschädigungen

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046433A (en) 1998-09-11 2000-04-04 Linear Technology Corporation Monolithic integrated circuit die heater and methods for using same
US6094144A (en) 1998-10-15 2000-07-25 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
US7196294B2 (en) 2005-02-28 2007-03-27 Ridgetop Group, Inc. Method and resistive bridge circuit for the detection of solder-joint failures in a digital electronic package
US7948249B2 (en) 2006-05-04 2011-05-24 Samsung Electronics Co., Ltd. Semiconductor chip having a crack test circuit and method of testing a crack of a semiconductor chip using the same
US20120032167A1 (en) * 2010-08-05 2012-02-09 Freescale Semiconductor, Inc Semiconductor package and method of testing same
DE102012100429A1 (de) 2011-02-10 2012-08-16 Infineon Technologies Ag Verfahren zur Montage eines Halbleiterchips auf einem Träger
US8350378B2 (en) 2003-11-10 2013-01-08 Robert Bosch Gmbh Press-fit power diode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452502B1 (en) * 1998-10-15 2002-09-17 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
JP5232367B2 (ja) * 2006-07-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体装置
JP6121965B2 (ja) * 2014-09-29 2017-04-26 ファナック株式会社 劣化検出用配線パターンを備えたプリント板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046433A (en) 1998-09-11 2000-04-04 Linear Technology Corporation Monolithic integrated circuit die heater and methods for using same
US6094144A (en) 1998-10-15 2000-07-25 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
US8350378B2 (en) 2003-11-10 2013-01-08 Robert Bosch Gmbh Press-fit power diode
US7196294B2 (en) 2005-02-28 2007-03-27 Ridgetop Group, Inc. Method and resistive bridge circuit for the detection of solder-joint failures in a digital electronic package
US7948249B2 (en) 2006-05-04 2011-05-24 Samsung Electronics Co., Ltd. Semiconductor chip having a crack test circuit and method of testing a crack of a semiconductor chip using the same
US20120032167A1 (en) * 2010-08-05 2012-02-09 Freescale Semiconductor, Inc Semiconductor package and method of testing same
DE102012100429A1 (de) 2011-02-10 2012-08-16 Infineon Technologies Ag Verfahren zur Montage eines Halbleiterchips auf einem Träger

Also Published As

Publication number Publication date
DE102014117723A1 (de) 2016-06-02
US20160155677A1 (en) 2016-06-02
US9698107B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
DE102014117723B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015120541B4 (de) Halbleiterchip
DE102009061841B3 (de) Halbleiterchip
DE10238265B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004022376B4 (de) Halbleitervorrichtung mit einer RESURF-Struktur, Verfahren zum Herstellen einer solchen Halbleitervorrichtung sowie Verfahren zum Auswerten eines Herstellungsprozesses einer solchen Halbleitervorrichtung
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE19619921B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe
KR100731270B1 (ko) 테스트 가능한 정전기 방전 보호 회로
DE10031115A1 (de) Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur
EP2636062A2 (de) Leistungshalbleitermodul und verfahren zur herstellung eines gesinterten leistungshalbleitermoduls mit temperaturfühler
DE102015118309B4 (de) Verfahren zum bearbeiten eines substrats
DE102012104304B4 (de) Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat
DE102007015295B4 (de) Leistungshalbleiterbauelement mit Temperatursensor und Verfahren zur Herstellung eines Leistungshalbleiterbauelements mit einem integrierten Temperatursensor
DE102015101566B4 (de) Mems-schalter mit konstanter kapazität und herstellungsverfahren hierfür
DE19507547C2 (de) Verfahren zur Montage von Chips
DE19511596B4 (de) Verfahren zum Ätzen von Halbleiterwafern
DE102014212455B4 (de) Diode mit einem plattenförmigen Halbleiterelement
DE102011087149B4 (de) Halbleitervorrichtung und Verfahren, um sie zu testen
US5614753A (en) Semiconductor device with leakage current prevention
DE102005043271B4 (de) Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit
DE102004028695B3 (de) Halbleiterbauelement mit einem Bruchsensor
DE102007002807A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE10315532B4 (de) Stromsensorvorrichtung in integrierter Ausführung und Verfahren zum Herstellen
DE69600945T2 (de) Arrangement für integrierte Kreise und Methode zur Montierung davon
DE102014114973B4 (de) Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative