DE102014114973B4 - Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben - Google Patents

Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102014114973B4
DE102014114973B4 DE102014114973.4A DE102014114973A DE102014114973B4 DE 102014114973 B4 DE102014114973 B4 DE 102014114973B4 DE 102014114973 A DE102014114973 A DE 102014114973A DE 102014114973 B4 DE102014114973 B4 DE 102014114973B4
Authority
DE
Germany
Prior art keywords
electrically conductive
conductive contact
contact structure
chip area
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102014114973.4A
Other languages
English (en)
Other versions
DE102014114973A1 (de
Inventor
Dietrich Bonart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Infineon Technologies AG
Original Assignee
Robert Bosch GmbH
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH, Infineon Technologies AG filed Critical Robert Bosch GmbH
Priority to DE102014114973.4A priority Critical patent/DE102014114973B4/de
Publication of DE102014114973A1 publication Critical patent/DE102014114973A1/de
Application granted granted Critical
Publication of DE102014114973B4 publication Critical patent/DE102014114973B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Elektronischer Chip (106) für ein Einpress-Package (100), wobei der elektronische Chip (106) Folgendes umfasst:• einen Chipkörper mit zwei einander gegenüberliegenden Hauptoberflächen (200), der zwischen einer Stützstruktur (102) und einer weiteren Stützstruktur (104) des Einpress-Packages (100) anzuordnen ist;• eine lötbare elektrisch leitfähige Kontaktstruktur (202), die eine aktive Chipfläche (600) in einem Teil von mindestens einer der Hauptoberflächen (200) zumindest teilweise bedeckt, wobei mindestens eine der elektrisch leitfähigen Kontaktstruktur (202) und der aktiven Chipfläche (600) einen Umfangsrand (206) mit einem umfänglich variierenden Abstand (D) in Bezug auf einen Umfangsrand (208) der jeweiligen Hauptoberfläche (200) des Chipkörpers hat, wobei mindestens eine der elektrisch leitenden Kontaktstruktur (202) und der aktiven Chipfläche (600) Paare von Einbuchtungen (210) umfasst, wobei jedes Paar neben einer jeweiligen von vier Ecken (220) von mindestens einer der elektrisch leitenden Kontaktstruktur (202) und der aktiven Chipfläche (600) angeordnet ist.

Description

  • Hintergrund
  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich im Allgemeinen aufeinen elektronischen Chip für ein Einpress-Package und ein Verfahren zur Herstellung eines Einpress-Packages.
  • Beschreibung des Stands der Technik
  • Packages können als verkapselte elektronische Chips mit einer elektrischen Anschlussstruktur bezeichnet werden, die aus der Verkapselung herausragt und an einer elektronischen Peripherie befestigt werden kann. Einpress-Packages umfassen einen elektronischen Chip, der zwischen zwei Stützstrukturen angeordnet und durch eine Verkapselung eingekapselt ist.
  • Aufgrund unterschiedlicher Wärmeausdehnungseigenschaften der verschiedenen Materialien der Packages können Bestandteile des Packages beschädigt werden. Es besteht daher noch potenzieller Raum zur Verbesserung der Robustheit von Packages.
  • US 4 928 162 A offenbart einen Halbleiter Die, welcher auf einem Leiterrahmen angeordnet ist und welcher in einer Kunststoffeinkapselung eingekapselt ist. Um die mechanische Belastung auf den Halbleiter Die zu reduzieren, welche während des Durchlaufens von Temperaturzyklen an den Ecken des Halbleiter Dies am größten ist, sind die Ecken frei von Betriebsschaltkreisen. Damit soll die Entstehung von Rissen und eine Zerstörung des Halbleiter Dies verhindert werden.
  • US 2012/0 241 969 A1 offenbart eine Halbleiter Vorrichtung. Die Halbleiter Vorrichtung weist einen Eckenbereich auf, welcher keine Schaltkreise enthält. Damit soll in diesem Bereich die mechanische Belastung als Folge unterschiedlicher thermischer Ausdehnungskoeffizienten reduziert werden.
  • US 6 163 065 A offenbart einen integrierten Schaltkreis. Der integrierte Schaltkreis weist einen rechteckigen aktiven Bereich auf, welcher mittig in dem integrierten Schaltkreis angeordnet ist. Ferner weist der integrierte Schaltkreis einen Schutzring auf, welcher dem Schutz des aktiven Bereichs dient und welcher um den rechteckigen aktiven Bereich herum angeordnet ist. Ausrichtungsstrukturen zur Mustererkennung sind zwischen dem rechteckigen aktiven Bereich und dem Schutzring angeordnet. Der Schutzring weist Einbuchtungen auf.
  • JP 2001-135 749 A offenbart eine Halbleitervorrichtung. Die Halbleitervorrichtung weist einen Halbleiterchip auf, welcher zwischen einem Verstärkungssubstrat und einem Zwischensubstrat angeordnet ist. Die Halbleitervorrichtung kann mittels Lötkugeln mit einer Hauptplatine verbunden sein.
  • DE 10 2012 202 281 A1 offenbart eine Halbleiteranordnung mit einem Halbleiterchip. Der Halbleiterchip enthält einen Körper, auf dessen Hauptoberflächen Metallisierungsschichten angeordnet sind. Ein Rand der Metallisierungsschichten kann gegenüber einem Rand des Körpers zurückversetzt sein.
  • DE 33 35 836 A1 offenbart eine Kotaktelektrode zur Kontaktierung von Leistungshalbleiterbauelementen, die eine verteilte Elektrodenstruktur aufweisen. Die Kontaktelektrode besteht aus einem Keramikplättchen, das Öffnungen zur Durchführung von Anschlußelementen aufweist. Eine Seite des Keramikplättchens weist strukturierte metallische Kontaktflächen auf, deren Form der Struktur der Elektroden eines Leistungshalbleiterbauelementes angepaßt ist, mit dem die Kontaktelektrode verlötet werden soll. Jede einer Elektrode entsprechende Struktur der Kontaktflächen überdeckt eine Öffnung in dem Keramikplättchen.
  • Zusammenfassung
  • Möglicherweise besteht Bedarf an einem robusten Package.
  • Gemäß einer beispielhaften Ausführungsform wird ein Verfahren zur Herstellung eines Einpress-Packages bereitgestellt, wobei das Verfahren das Ermitteln von Informationen umfasst, die auf die mechanische Beanspruchung hinweisen, welche unter vorgegebenen Betriebsbedingungen des herzustellenden Packages auf verschiedene Oberflächenstellen von mindestens einem elektronischen Chip einwirkt. Der mindestens eine elektronische Chip des herzustellenden Packages hat zwei einander gegenüberliegende Hauptflächen, von denen mindestens eine eine aktive Chipfläche umfasst, die zumindest teilweise mit einer lötbaren elektrisch leitfähigen Kontaktstruktur bedeckt ist. Das Verfahren umfasst weiterhin das Herstellen des mindestens einen elektronischen Chips in Übereinstimmung mit (insbesondere unter Berücksichtigung von) den ermittelten Informationen, so dass mindestens entweder die elektrisch leitfähige Kontaktstruktur oder die aktive Chipfläche sich ausschließlich in derartigen Oberflächenbereichen der jeweiligen Hauptoberfläche befindet, dass die zugehörige mechanische Beanspruchung, die auf mindestens entweder die elektrisch leitfähige Kontaktstruktur oder die aktive Chipfläche einwirkt, mindestens ein vorgegebenes Kriterium für die mechanische Beanspruchung erfüllt. Ferner umfasst das Verfahren das Anordnen des hergestellten mindestens einen elektronischen Chips derart, dass der Chipkörper mit zwei einander gegenüberliegendnen Hauptflächen zwischen einer Stützstruktur und einer weiteren Stützstruktur der Einpress-Package angeordnet ist, wobei mindestens eine der elektrisch leitfähigen Kontaktstruktur und der aktiven Chipfläche einen Umfangsrand mit einem umfänglich variierenden Abstand in Bezug auf einen Umfangsrand der jeweiligen Hauptoberfläche des Chipkörpers hat. Mindestens eine der elektrisch leitenden Kontaktstruktur und der aktiven Chipfläche Paare von umfasst Einbuchtungen, wobei jedes Paar neben einer jeweiligen von vier Ecken von mindestens einer der elektrisch leitenden Kontaktstruktur und der aktiven Chipfläche angeordnet ist. Ferner weist das Verfahren das zumindest teilweise Einkapseln des mindestens einen elektronischen Chips durch eine Verkapselung
  • Gemäß einer weiteren beispielhaften Ausführungsform wird ein elektronischer Chip für ein Einpress-Package bereitgestellt, wobei der elektronische Chip einen Chipkörper mit zwei einander gegenüberliegenden Hauptoberflächen umfasst und zwischen einer Stützstruktur und einer weiteren Stützstruktur des Einpress-Packages angeordnet werden kann, und eine lötbare elektrisch leitfähige Kontaktstruktur, die zumindest teilweise eine aktive Chipfläche im Teil von mindestens einer der Hauptoberflächen bedeckt, wobei mindestens entweder die elektrisch leitfähige Kontaktstruktur oder die aktive Chipfläche einen Umfangsrand mit einem umfänglich variierenden Abstand in Bezug auf einen Umfangsrand der jeweiligen Hauptoberfläche des Chipkörpers hat. Mindestens eine der elektrisch leitenden Kontaktstruktur und der aktiven Chipfläche umfasst Paare von Einbuchtungen, wobei jedes Paar neben einer jeweiligen von vier Ecken von mindestens einer der elektrisch leitenden Kontaktstruktur und der aktiven Chipfläche angeordnet ist.
  • Gemäß einer beispielhaften Ausführungsform wird ein Package bereitgestellt, in dem eine aktive Chipfläche und/oder eine elektrisch leitfähige Kontaktstruktur darauf selektiv in denjenigen Bereichen eines elektronischen Chips konzipiert und angeordnet ist oder sind, in denen die mechanische Beanspruchung, die während eines Temperaturzyklus auf die aktive Chipfläche und/oder die elektrisch leitfähige Kontaktstruktur einwirkt, klein genug ist, um eine Beeinträchtigung oder Beschädigung der aktiven Chipfläche und/oder der elektrisch leitfähigen Kontaktstruktur zu verhindern. Mit anderen Worten, die aktive Chipfläche und/oder die elektrisch leitfähige Kontaktstruktur wird oder werden in der Entwurfsphase des Packages auf derartigen Oberflächenbereichen des elektronischen Chips angeordnet oder in Richtung auf diese Oberflächenbereiche des elektronischen Chips zu verschoben (und insbesondere ausreichend entfernt vom Umfangsrand der Hauptfläche des elektronischen Chips), dass sie sich außerhalb von einer oder mehreren Regionen mit mechanischer Beanspruchung befinden, in denen die aktive Chipfläche und/oder die elektrisch leitfähige Kontaktstruktur aufgrund der lokal erhöhten mechanischen Beanspruchung unter thermischer Belastung leicht beschädigt werden könnte. Daher kann zunächst eine Analyse erfolgen, um zu klären, welche Oberflächenbereiche speziell einer hohen mechanischen Beanspruchung unterliegen, wenn sich die Temperatur über einen Betriebstemperaturbereich verändert. Dann kann die Positionierung der aktiven Chipfläche und/oder der elektrisch leitfähigen Kontaktstruktur definiert werden, um die aktive Chipfläche ausreichend weit von einem oder mehreren Chipflächen anzuordnen, in denen die aktive Chipfläche anfällig für einen Ausfall unter thermischer Belastung sein würde.
  • Die speziellen Oberflächenbereiche oder Positionen mit intensiver Beanspruchung können von der spezifischen Verpackungstechnologie und der verwendeten Geometrie abhängen. Durch das Identifizieren von thermisch kritischen Chipabschnitten und selektives Weglassen einer Platzierung von integrierten Schaltungskomponenten in diesen Bereichen des elektronischen Chips (insbesondere eines Halbleiterhauptkörpers hiervon) können Risse in diesen Komponenten und damit Schäden am Package vermieden werden. Insbesondere hat sich das lokale Vergrößern des Abstands zwischen Chiprand und Rand der aktiven Chipfläche/elektrisch leitfähigen Kontaktstruktur als eine wirksame Maßnahme zum Verrücken der aktiven Chipfläche/elektrisch leitfähigen Kontaktstruktur in Bezug auf diese kritischen Oberflächenbereiche und zum Erhöhen der Robustheit des Packages erwiesen. Letzteres kann daher Temperaturzyklen überstehen, in denen die unterschiedlichen Wärmeausdehnungseigenschaften der verschiedenen Materialien des Packages zu einer mechanischen Beanspruchung führen können.
  • Beschreibung weiterer exemplarischer Ausführungsformen
  • Im Folgenden werden weitere beispielhafte Ausführungsformen der Packages, des Verfahrens und des elektronischen Chips beschrieben.
  • In einer Ausführungsform hat der Umfangsrand von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche mindestens eine Einbuchtung (insbesondere einen Schwerpunkt der Einbuchtung) in einem Abstand von einer jeweiligen Ecke von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche, der in einem Bereich zwischen 5 % und 25 % einer entsprechenden Seitenlänge von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche liegt. Es hat sich herausgestellt, dass diese Region in vielen Fällen, insbesondere in einem Einpress-Package, besonders anfällig für eine übermäßige mechanische Beanspruchung unter thermischer Belastung ist.
  • In einer Ausführungsform von einem der Packages und des elektronischen Chips variiert der umfänglich variierende Abstand in Bezug auf den Umfangsrand der jeweiligen Hauptfläche um mindestens 10 µm, insbesondere um mindestens 100 µm. Für einen Fachmann ist klar, dass der umfänglich variierende Abstand derartig angepasst wird, dass er in einem Maß variiert, das größer ist als die technischen Herstellungstoleranzen (zum Beispiel in der Größenordnung von nur einigen Nanometern) bei der Herstellung des elektronischen Chips oder Packages.
  • In einer Ausführungsform umfasst mindestens eine Region mit mechanischer Beanspruchung (in der die mechanische Beanspruchung unter thermischer Belastung höher ist als in der direkten Nachbarschaft oder höher ist als ein vorgegebener Schwellenwert) mindestens eine Region mit maximaler mechanischer Beanspruchung, in der die mechanische Beanspruchung während des Durchlaufens des Temperaturzyklus ein lokales (insbesondere sogar ein globales) Maximum hat. Lokale oder globale Peaks in der mechanischen Beanspruchung führen besonders leicht zu einem Ausfall bei thermischer Belastung, so dass die Platzierung der aktive Chipfläche und/oder der elektrisch leitfähigen Kontaktstruktur außerhalb solcher Peak-Regionen die Zuverlässigkeit des Packages erhöht.
  • In einer Ausführungsform wird der Abstand lokal in mindestens einem Randbereich der jeweiligen Hauptoberfläche erhöht, um dadurch mindestens entweder die elektrisch leitfähige Kontaktstruktur oder die aktive Chipfläche außerhalb von mindestens einer zuvor ermittelten Region mit maximaler mechanischer Beanspruchung des mindestens einen elektronischen Chips anzuordnen, in der die mechanische Beanspruchung während eines Temperaturzyklus ein lokales Maximum hat. Somit ist es möglich, dass nur bestimmte Randbereiche von der Anordnung der aktiven Chipfläche/elektrisch leitfähigen Kontaktstruktur dort ausgeschlossen werden. Somit gehen nur beanspruchungskritische Oberflächenbereiche als nutzbare Chipfläche zum Anordnen aktiver Komponenten darauf verloren, wobei andere Bereiche nahe den Rändern, an denen keine Beanspruchungsmaxima auftreten, genutzt werden können. Dadurch wird eine effiziente Nutzung der Halbleiteroberfläche möglich, während gleichzeitig Schäden am Package aufgrund von Rissen verhindert werden, die auftreten könnten, wenn die aktive Chipfläche/elektrisch leitfähige Kontaktstruktur innerhalb dieser kritischen Oberflächenbereiche angeordnet wird.
  • In einer Ausführungsform ist die elektrisch leitfähige Kontaktstruktur eine kontinuierliche Struktur (statt aus mehreren separaten Inseln zu bestehen), wobei der lokal erhöhte Abstand in mindestens einem Randbereich der jeweiligen Hauptoberfläche eine oder mehrere seitliche Aussparungen oder Einbuchtungen bilden kann (statt die elektrisch leitfähige Kontaktstruktur in einzelne Inseln zu unterteilen). Somit kann eine kontinuierliche, örtlich vertiefte Kontaktstellenregion anstelle einer Lücke zwischen benachbarten Kontaktstellen (wie eine Gate-Kontaktstelle und einer Source-Kontaktstelle) gebildet werden.
  • Es ist auch möglich, dass ein inneres Durchgangsloch innerhalb der elektrisch leitfähigen Kontaktstruktur gebildet wird, das umfänglich vollständig von Material der elektrisch leitfähigen Kontaktstruktur umgeben ist.
  • In einer Ausführungsform umfasst das Package eine weitere Stützstruktur, wobei der mindestens eine elektronische Chip mit zwei einander gegenüberliegenden Hauptoberflächen zwischen der Stützstruktur und der weiteren Stützstruktur angeordnet ist. Wenn der Chip zwischen zwei einander gegenüberliegenden Stützstrukturen (wie beispielsweise einem Becher und einem Anschluss eines Einpress-Packages, siehe zum Beispiel 1) angeordnet ist, können Schäden durch eine übermäßige thermische Beanspruchung bestimmter Chiprandbereiche aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten der (beispielsweise metallischen) Stützstrukturen im Vergleich zu dem Material des (zum Beispiel aus einem Halbleiter bestehenden) Chips sicher verhindert werden, wenn die thermische Beanspruchungslandschaft über die Hauptoberfläche(n) des Chips eingeschätzt wird und die Platzierung der aktiven Chipfläche und/oder der elektrisch leitfähigen Kontaktstruktur entsprechend angepasst wird. Somit sind beispielhafte Ausführungs-formen besonders effizient für Einpress-Packages implementierbar, die zwei einander gegenüberliegende Stützstrukturen haben, welche einen elektronischen Chip sandwichartig zwischen sich einschließen.
  • In einer Ausführungsform umfasst mindestens entweder die Stützstruktur oder die weitere Stützstruktur, insbesondere sowohl die Stützstruktur als auch die weitere Stützstruktur, ein elektrisch leitfähiges Material. Beispielsweise kann das elektrisch leitfähige Kontaktmaterial der Stützstruktur und der weiteren Stützstruktur Kupfer sein. Da Kupfer einen wesentlich höheren Wärmeausdehnungskoeffizienten als Silizium (als ein bevorzugtes Material für den elektronischen Chip) hat, wirkt mechanische Beanspruchung auf das Halbleitermaterial des elektronischen Chips, das nicht der raschen Wärmeausdehnung des Metalls, insbesondere des Kupfers, der Stützstrukturen folgen kann. Dies hat zur Folge, dass Randbereiche der Hauptoberflächen einer lokal hohen mechanischen Beanspruchung ausgesetzt sein können. Gemäß beispielhaften Ausführungsformen können derartige Randbereiche beim Positionieren der aktiven Chipfläche/elektrisch leitfähigen Kontaktstruktur übergangen werden.
  • In einer Ausführungsform ist die elektrisch leitfähige Kontaktstruktur mit mindestens einem Element aus der Gruppe bestehend aus der Stützstruktur und der weiteren Stützstruktur durch eine Lötverbindung verbunden. Zu diesem Zweck können eine oder zwei Lötmittelplatten verwendet werden, die sandwichartig zwischen der jeweiligen Oberfläche des elektronischen Chips einerseits und der jeweiligen Stützstruktur andererseits eingeschlossen werden.
  • In einer Ausführungsform umfasst die Stützstruktur eine Aussparung, in der der mindestens eine elektronische Chip, ein Teil der weiteren Stützstruktur und mindestens ein Teil der Verkapselung untergebracht sind. Insbesondere kann die Stützstruktur eine im Wesentlichen becherförmige Struktur umfassen. Innerhalb dieses Bechers kann sich der elektronische Chip befinden, sandwichartig eingeschlossen zwischen zwei Lötmittelplatten.
  • In einer Ausführungsform umfasst die weitere Stützstruktur eine im Wesentlichen scheibenförmige Basis und einen mit der Basis verbundenen Stift. Eine derartige weitere Stützstruktur, die auch als Anschluss bezeichnet werden kann, kann von einer oberen Seite her auf dem oben erwähnten Sandwich aus dem elektronischen Chip, zwei Lötmittelplatten und der Stützstruktur angebracht werden kann, und kann insbesondere in der Aussparung des Bechers angeordnet werden. Folglich kann die Stützstruktur ein Becher und die weitere Stützstruktur ein Anschluss eines Einpress-Packages sein. Anschließend kann die so erhaltene Struktur einer Erwärmungsprozedur (beispielsweise in einem Ofen) unterzogen werden, um den elektronischen Chip zwischen Becher und Anschluss mit den Lötmittelplatten dazwischen zu löten.
  • In einer Ausführungsform umschließt der Umfangsrand der jeweiligen Hauptoberfläche des elektronischen Chips ein Rechteck, insbesondere ein Quadrat (obwohl alternative Formen, wie zum Beispiel eine andere polygonale Form oder eine kreisförmige Gestalt ebenfalls möglich sind). In einer Ausführungsform umschließt der Umfangsrand von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche eine nicht-rechteckige geometrische Form. Somit kann sich die äußere Form des Umfangs der Hauptoberfläche des elektronischen Chips von der Form der Außenfläche der aktiven Chipfläche/elektrisch leitfähigen Kontaktstruktur unterscheiden, um so die aktive Chipfläche/elektrisch leitfähige Kontaktstruktur außerhalb der beanspruchungskritischen Oberflächenbereiche der Hauptoberfläche des elektronischen Chips zu platzieren.
  • Der Umfangsrand von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche kann auch eine nichthexagonale geometrische Form umschließen.
  • In einer Ausführungsform hat der Umfangsrand von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche (in einer Draufsicht auf jeweiligen Hauptoberfläche) mindestens eine Einbuchtung in einem jeweiligen Bereich des mindestens einen elektronischen Chips, in dem während des Durchlaufens des Temperaturzyklus ein lokales Maximum (oder ein Wert oberhalb eines vorgegebenen kritischen Schwellenwerts) der mechanischen Beanspruchung auftritt. Eine oder mehrere solche Einbuchtungen in Randbereichen des elektronischen Chips können sicherstellen, dass die aktive Chipfläche/elektrisch leitfähige Kontaktstruktur keiner übermäßigen mechanischen Beanspruchung ausgesetzt wird und daher nicht anfällig für Risse während der Temperaturzyklen während des Betriebs des Packages ist.
  • In einer Ausführungsform hat der Umfangsrand von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche mindestens eine Einbuchtung mit einer Mitte in einem Abstand von einer jeweiligen Ecke von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche, der in einem Bereich zwischen 5 % und 20 %, insbesondere in einem Bereich zwischen 10 % und 15 %, einer entsprechenden Seitenlänge von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche liegt. Eine Analyse hat gezeigt, dass bei rechteckigen Hauptoberflächen des elektronischen Chips Peaks der mechanischen Beanspruchung überwiegend (i) in den vier Ecken und (ii) an den Rändern des Umfangs der rechteckigen Hauptoberfläche in den Regionen mit bestimmten Abständen von den Ecken auftreten. Untersuchungen haben ferner gezeigt, dass, obwohl auch in den Ecken eine erhebliche Beanspruchung auftritt, die Defektstellen der Packages in vielen Fällen in der Nähe der Beanspruchungspeaks an den Rändern mit einem Abstand in Bezug auf die Ecken liegen. Daher kann durch das Bilden von Einbuchtungen (die Opferregionen definieren) insbesondere in diesen Bereichen verhindert werden, dass die aktive Chipfläche/elektrisch leitfähige Kontaktstruktur einer übermäßigen mechanischen Beanspruchung ausgesetzt wird, während es gleichzeitig möglich wird, den Großteil der rechteckigen Hauptoberfläche zur Platzierung von integrierten Schaltungselementen zu nutzen. Insbesondere zwischen 10 % und 15 % der Seitenlänge von den Ecken entfernt treten solche Beanspruchungspeaks häufig auf, insbesondere bei Einpress-Packages wie zum Beispiel in 1 dargestellt.
  • In einer Ausführungsform erstreckt sich die mindestens eine Einbuchtung (in einer Richtung entlang benachbarter Ecken) entlang 5 % bis 15 % einer entsprechenden Seitenlänge von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche. Indem der Verlauf der Einbuchtung entlang des Verlaufs des jeweiligen Rands in der beschriebenen Weise strikt begrenzt wird, kann eine effiziente Nutzung der Chipoberfläche mit einem sicheren Schutz gegen Risse kombiniert werden.
  • In einer Ausführungsform erstreckt sich die mindestens eine Einbuchtung über 5 % bis 15 % einer entsprechenden Seitenlänge in das Innere von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche hinein. In einer Richtung senkrecht zum Verlauf des jeweiligen Rands kann die Einbuchtung auch streng räumlich auf kritische Bereiche des Oberflächenbereichs begrenzt sein, wodurch die Halbleiteroberfläche effizient genutzt wird.
  • In einer Ausführungsform ist der umfänglich variierende Abstand so gewählt, dass ein oder mehrere Bereiche von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche selektiv an einer oder mehreren Positionen weggelassen werden, an denen es bei einem Vergleichs-Package mit umfänglich konstantem Abstand zu Rissen kommt. Durch spezielles Analysieren der Auswirkung von thermisch induzierten mechanischen Beanspruchungen auf die verschiedenen Oberflächenbereiche der Hauptoberfläche und durch Weglassen der aktive Chipfläche/elektrisch leitfähigen Kontaktstruktur nur dort, wo die zerstörerischen Kräfte zu hoch sind, wird somit eine effiziente Nutzung der Halbleiteroberfläche erreicht, verglichen mit einem alternativen Ansatz, bei dem die aktive Chipfläche und/oder elektrisch leitfähige Kontaktstruktur als Ganzes entlang des gesamten Umfangs zur Mitte der rechteckigen Hauptoberfläche hin verschoben wird, wobei der letztgenannte Ansatz eine ineffiziente Nutzung des Halbleiteroberfläche zur Folge hat.
  • In einer Ausführungsform hat der Umfangsrand von mindestens entweder der elektrisch leitfähigen Kontaktstruktur oder der aktiven Chipfläche in allen Bereichen außerhalb von einer oder allen Regionen mit maximaler mechanischer Beanspruchung des mindestens einen elektronischen Chips, in denen die mechanische Beanspruchung ein lokales oder ein globales Maximum hat oder einen vorgegebenen maximal zulässigen Beanspruchungsschwellenwert während des Durchlaufens des Temperaturzyklus überschreitet, einen kleineren Abstand in Bezug auf den Umfangsrand der jeweiligen Hauptoberfläche. Daher können alle verbleibenden Oberflächenbereiche als aktive Chipfläche genutzt werden, also als Oberflächenregion des elektrisch leitfähigen Chips, in die ein oder mehrere integrierte Schaltungselemente monolithisch integriert werden können.
  • In einer Ausführungsform ist die elektrisch leitfähige Kontaktstruktur in Form einer Schicht ausgebildet. Die Schicht kann eine kontinuierliche Schicht oder eine strukturierte Schicht sein.
  • In einer Ausführungsform umfasst die aktive Chipfläche mindestens ein Element der Gruppe bestehend aus einem in ein Halbleitersubstrat, insbesondere in ein Siliziumsubstrat, integrierten Schaltungselement, insbesondere einer Diode, und einer dotierten Oberflächenregion eines Halbleitersubstrats, insbesondere eines Siliziumsubstrats. Somit kann die aktive Chipfläche die Fläche sein, in der tatsächliche Halbleiterverarbeitungsverfahren durchgeführt werden, um die Schaltungselemente wie Dioden, Transistoren usw. monolithisch zu integrieren. Im Falle einer Diode kann beispielsweise ein Substrat vom p-Typ in der aktiven Chipfläche selektiv n-dotiert sein oder umgekehrt.
  • In einer Ausführungsform umfasst das Package einen Schutzabstandshalter, der mindestens einen Teil einer Seitenwand von mindestens einem des mindestens elektronischen Chips bedeckt, um zumindest einen Teil der Seitenwand in Bezug auf die Verkapselung zu beabstanden. Ein derartiger Schutzabstandshalter kann zum Beispiel aus einem weichen Material hergestellt sein, insbesondere einem weichen Kunststoffmaterial, beispielsweise Polyimid, das beispielsweise in eine becherförmige Stützstruktur eingesetzt werden kann. Ein derartiges weiches Kunststoffmaterial kann einer hohen Temperatur ausgesetzt werden, so dass das Material schrumpft und Seitenflächen des elektronischen Chips, optional eine oder mehrere Lötmittelplatten, einen Teil einer weiteren Stützstruktur wie einen Anschluss, usw. bedeckt. Ein derartiger Schutzabstandshalter kann aus einem anderen Material als die Verkapselung hergestellt werden. Beispielsweise kann die Verkapselung (zum Beispiel eine Gussmasse) Füllpartikel (zum Beispiel zur Verbesserung der Wärmeleitfähigkeit) umfassen, die jedoch Reibungskräfte auf die Seitenflächen des elektronischen Chips, usw. ausüben können und diesen daher mechanisch beschädigen können. Der Schutzabstandshalter kann den Chip in Bezug auf die Verkapselung beabstanden, um dadurch den Chip vor Schäden durch einen direkten Kontakt mit der Verkapselung zu schützen. Da ein derartiger Schutzabstandshalter jedoch mechanische Beanspruchung aufgrund der hohen Wärmeausdehnung des Kupfermaterials der Stützstruktur(en) auf den elektronischen Chip mit seiner geringeren Wärmeausdehnung übertragen kann, macht die Anwesenheit eines derartigen Schutzabstandshalters die Beanspruchungsschutzfunktionen nach den beispielhaften Ausführungsformen besonders wichtig.
  • In einer Ausführungsform ist das Package als Einpress-Package konfiguriert. Ein derartiges Einpress-Package umfasst einen elektronischen Chip zwischen einer becherförmigen Stützstruktur und einer anschlussartigen Stützstruktur mit einer Verkapselung und kann als Ganzes in ein Zielstück eingepresst werden. Die Stützstruktur und die weitere Stützstruktur dienen dann als elektrische Kontakte, beispielsweise als ein Kathodenkontakt und ein Anodenkontakt eines Einpress-Packages vom Diodentyp.
  • In einer anderen Ausführungsform umfasst das Package einen Dichtring auf der Hauptoberfläche des mindestens einen elektronischen Chips, der die aktive Chipfläche, die zumindest teilweise mit der elektrisch leitfähigen Kontaktstruktur bedeckt ist, umfänglich umgibt, wobei der Dichtring mindestens eine Einbuchtung hat, durch die mindestens eine Region mit maximaler mechanischer Beanspruchung außerhalb des Dichtrings liegt (siehe 11). Bei einer anderen Verpackungstechnologie als Einpress-Package kann ein Dichtring die aktive Chipfläche umgeben, um so das Innere des Dichtrings in Bezug auf eine Umgebung mechanisch abzuschirmen und zu schützen. Ein derartiger Dichtring kann eine strukturierte Schicht oder Schichtenfolge sein, die auf der Hauptoberfläche des elektronischen Chips abgeschieden wird. Gemäß einer beispielhaften Ausführungsform ist ein derartiger Dichtring mit einer oder mehreren Einbuchtungen versehen, um einen oder mehrere Bereiche der Hauptoberfläche des elektronischen Chips (zum Beispiel Halbleiterbereiche), in denen es während des Durchlaufens des Temperaturzyklus zu einer ausgeprägten Beanspruchung kommt, funktional und räumlich auszuschließen.
  • In einer Ausführungsform bildet eine Oberflächenregion der Hauptoberfläche außerhalb des Dichtrings eine Opferhalbleiterregion, die frei von integrierten Schaltungselementen ist. Ein oder mehrere Bereiche der freiliegenden Hauptoberfläche des elektronischen Chips außerhalb des die Einbuchtung umfassenden Dichtrings können dann unbenutzt bleiben und geopfert werden, um die Zuverlässigkeit des Packages zu erhöhen.
  • In einer Ausführungsform ist der mindestens eine elektronische Chip als Leistungshalbleiter-Chip konfiguriert, der insbesondere mindestens ein Element der Gruppe bestehend aus einer Diode und einem Transistor, insbesondere einem Bipolartransistor mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistor, IGBT), umfasst. Insbesondere bei Leistungshalbleiteranwendungen, beispielsweise in Automobilanwendungen, ist die mechanische Beanspruchung, die in einem Betriebstemperaturbereich zwischen -40 °C und 200 °C ausgeübt wird, sehr hoch, insbesondere wegen der zusätzlichen Wärmeerzeugung während des Betriebs des (der) Leistungshalbleiterchips.
  • In einer Ausführungsform entsprechen die vorgegebenen Betriebsbedingungen einem Temperaturzyklus, dem das Package ausgesetzt ist. Der Temperaturbereich während eines derartigen Temperaturzyklus kann beispielsweise von -40 °C bis +200 °C reichen. Das untere Ende bei -40 °C entspricht einer sehr niedrigen Temperatur im Winter. Das obere Temperaturende bei +200 °C entspricht einem Volllastbetrieb im Sommer. In einer Ausführungsform sollte die Packung thermisch induzierten mechanischen Belastungen über diesen Temperaturzyklus standhalten, und die aktive Chipfläche kann dementsprechend positioniert werden.
  • In einer Ausführungsform entspricht das mindestens eine vorgegebene Kriterium für die mechanische Beanspruchung Rissbildungseigenschaften von mindestens entweder der aktiven Chipfläche oder der elektrisch leitfähigen Kontaktstruktur. Die Neigung zu einer derartigen Rissbildung kann gegeben sein, wenn eine elektrische Verbindung als Folge der mechanischen Beanspruchung beeinträchtigt oder vollständig beschädigt ist. Wenn Schwellenwerte für die Beanspruchung bekannt sind, der eine aktive Chipfläche/elektrisch leitfähige Kontaktstruktur noch standhalten kann, können Oberflächenbereiche der Hauptoberfläche als Position der aktiven Chipfläche/elektrisch leitfähigen Kontaktstruktur akzeptiert werden, wenn die Beanspruchung an diesen Positionen während des Durchlaufens des Temperaturzyklus nicht den Schwellenwert übersteigt.
  • In einer Ausführungsform wird der mindestens eine elektronische Chip mit einem umfänglich variierenden Abstand eines Umfangsrands von mindestens entweder der aktiven Chipfläche oder der elektrisch leitfähigen Kontaktstruktur in Bezug auf einen Umfangsrand der jeweiligen Hauptoberfläche hergestellt, so dass die entsprechende mechanische Beanspruchung, die auf mindestens entweder die aktive Chipfläche oder die elektrisch leitfähige Kontaktstruktur ausgeübt wird, das mindestens eine vorgegebene Kriterium für die mechanische Beanspruchung erfüllt. Abstandsänderung ist ein wirksames Mittel zur effizienten Nutzung der Oberfläche des elektronischen Chips und verhindert gleichzeitig, dass die Vorrichtung beim wiederholten Durchlaufen von Temperaturzyklen beschädigt wird.
  • In einer Ausführungsform ist mindestens entweder die aktive Chipfläche oder die elektrisch leitfähige Kontaktstruktur als ein Polygon mit mehr als vier Kanten geformt. Auf diese Weise bieten komplexere Umfangsstrukturen vom polygonalen Typ die Möglichkeit, kritische Oberflächenbereiche von der aktiven Chipfläche/elektrisch leitfähigen Kontaktstruktur auszuschließen.
  • In einer Ausführungsform umfasst mindestens entweder die elektrisch leitende Kontaktstruktur oder die aktive Chipfläche Paare von Einbuchtungen, wobei jedes Paar neben einer jeweiligen der vier Ecken von mindestens entweder der elektrisch leitenden Kontaktstruktur oder der aktiven Chipfläche angeordnet ist. Es hat sich gezeigt, dass Paare von Regionen, die jeder der vier Ecken einer rechteckigen Hauptoberfläche benachbart sind, besonders anfällig für hohe mechanische Beanspruchung sind und Schwachstellen darstellen, an denen häufig Defekte in Packages auftreten.
  • In einer Ausführungsform kann das Package als ein Gleichrichterdiodenpackage für die Lichtmaschine eines Fahrzeugs konfiguriert sein. Bei einer derartigen Anwendung kann eine Leistung von mehreren tausend Watt benötigt werden, die enorme Mengen an abzuführender thermischer Energie erzeugt, so dass das Durchlaufen eines Temperaturzyklus bei derartigen Leistungsanwendungen ein signifikantes Problem darstellt. In einer Ausführungsform wird der Abstand der aktiven Chipfläche des elektronischen Chips (insbesondere eines Halbleiterchips, noch spezieller eines Siliziumchips) zum Chiprand so angepasst, dass Kraft- oder Belastungspeaks aufgrund der thermischen Belastung nicht an die aktive Chipfläche heranreichen, und solche Maßnahmen werden selektiv bei lokalen Randregionen getroffen, so dass der Großteil der Hauptoberfläche für integrierte Schaltungselemente der aktiven Chipfläche genutzt werden kann. Es wird dann mit anderen Worten kein Sicherheitsabstand gleichförmig entlang des gesamten Umfangs der Hauptoberfläche des elektronischen Chips beibehalten, sondern es werden nur selektiv größere Abstände an einer oder mehreren kritischen Positionen vorgesehen, um zu verhindern, dass sich eine aktive Chipfläche in kritische Flächen hinein erstreckt. Gleichzeitig kann zugelassen werden, dass sich die aktive Chipfläche in alle Chipoberflächenregionen erstreckt, in denen die Kriterien für die kritische Belastung erfüllt sind.
  • In einer Ausführungsform kann die Verkapselung ein elektrisch isolierendes Material oder ein dielektrisches Material sein. Zum Beispiel kann eine solche Verkapselung eine Gussmasse oder eine Silikonmasse oder eine Sprühbeschichtung auf Polyimid-Basis sein. Die Verkapselung kann aus einem wärmehärtenden Material oder einem thermoplastischen Material bestehen. Die Verkapselung kann durch Spritzpressen, Spritzguss usw. ausgebildet werden. Die Verkapselung kann auch ein Laminat oder ein Folienstapel (zum Beispiel aus einem Polymermaterial) sein. Für die Packages, Formteile oder Verkapselung kann ein Kunststoffmaterial oder ein keramisches Material verwendet werden.
  • Der eine elektronische Chip oder die mehreren elektronischen Chips können Halbleiter-Chips sein, insbesondere Halbleiter-Mikroplättchen. In einer Ausführungsform ist der mindestens eine elektronische Chip als Leistungshalbleiter-Chip konfiguriert, der insbesondere mindestens ein Element aus der Gruppe bestehend aus einer Diode und einem Transistor, insbesondere einem Bipolartransistor mit isolierter Gate-Elektrode (Insulated Gate Bipolar Transistor, IGBT), umfasst. In einer Ausführungsform ist die Vorrichtung als Leistungsmodul konfiguriert. Zum Beispiel kann der eine oder die mehreren elektronischen Chips als Halbleiter-Chips für Leistungsanwendungen verwendet werden, zum Beispiel im Automobilbereich. In einer Ausführungsform kann mindestens ein elektronischer Chip ein Logik-IC oder einen elektronischen Chip für Hochfrequenz-Leistungsanwendungen umfassen. In einer Ausführungsform kann der oder können die elektronischen Chip(s) als ein oder mehrere Sensoren oder Aktuatoren in mikroelektromechanischen Systemen (MEMS)verwendet werden, zum Beispiel als Drucksensoren oder Beschleunigungssensoren.
  • Als Substrat oder Wafer für die elektronischen Chips kann ein Halbleitersubstrat, vorzugsweise ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Siliziumoxid oder ein anderes Isoliersubstrat vorgesehen sein. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleiter-Material zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in der GaN- oder SiC-Technologie implementiert werden.
  • Die oben genannten und andere Aufgaben, Merkmale und Vorteile werden aus der folgenden Beschreibung und den angehängten Ansprüchen in Verbindung mit den begleitenden Zeichnungen ersichtlich, in denen gleiche Teile oder Elemente mit den gleichen Bezugszeichen bezeichnet sind.
  • Figurenliste
  • Die begleitenden Zeichnungen, die für ein weitergehendes Verständnis der beispielhaften Ausführungsformen hinzugefügt wurden, stellen einen Teil der Patentschrift dar und veranschaulichen die beispielhaften Ausführungsformen.
  • In den Zeichnungen zeigen:
    • 1 eine dreidimensionale Ansicht eines Einpress-Packages gemäß einer beispielhaften Ausführungsform;
    • 2 eine Draufsicht auf eine elektrisch leitfähige Kontaktstruktur auf einer Hauptoberfläche eines elektronischen Chips des Einpress-Packages gemäß 1 mit einer hohen Widerstandsfähigkeit gegen Beschädigung während des Durchlaufens des Temperaturzyklus;
    • 3 ein Detail eines Teils der elektrisch leitfähigen Kontaktstruktur aus 2;
    • 4 eine Draufsicht auf eine elektrisch leitfähige Kontaktstruktur auf einer Hauptoberfläche eines elektronischen Chips eines herkömmlichen Einpress-Packages, das beim Durchlaufen des Temperaturzyklus für Schäden anfällig ist;
    • 5 ein Blockschaltbild, das einen Ablaufplan eines Verfahrens zum Herstellen eines Einpress-Packages gemäß einer beispielhaften Ausführungsform darstellt;
    • 6 eine Querschnittansicht eines Einpress-Packages gemäß einer beispielhaften Ausführungsform;
    • 7 ein Einpress-Package während eines Einpressvorgangs des Einpressens des Packages in eine Aufnahme einer Zielvorrichtung gemäß einer beispielhaften Ausführungsform;
    • 8 eine Draufsicht auf das Einpress-Package aus 6;
    • 9 eine Draufsicht auf elektrisch leitfähige Kontaktstrukturen auf einer Hauptoberfläche eines elektronischen Chips eines herkömmlichen, auf Drahtverbindungen basierenden Einpress-Packages, das beim Durchlaufen des Temperaturzyklus für Schäden anfällig ist;
    • 10 eine dreidimensionale Ansicht eines elektronischen Chips mit einem umlaufenden Dichtring;
    • 11 eine Draufsicht auf elektrisch leitfähige Kontaktstrukturen auf einer Hauptoberfläche eines elektronischen Chips eines auf Drahtverbindungen basierenden Packages nach einer beispielhaften Ausführungsform mit einer hohen Widerstandsfähigkeit gegen Beschädigung während des Durchlaufens des Temperaturzyklus;
    • 12 eine Querschnittansicht eines auf Drahtverbindungen basierenden Packages nach einer beispielhaften Ausführungsform mit dem elektronischen Chip aus 11.
  • Ausführliche Beschreibung
  • Die Abbildung in der Zeichnung ist schematisch und nicht maßstabsgetreu.
  • 1 zeigt eine dreidimensionale Ansicht eines Einpress-Packages 100 gemäß einer beispielhaften Ausführungsform. 2 zeigt eine Draufsicht auf eine elektrisch leitfähige Kontaktstruktur 202 auf einer Hauptoberfläche 200 eines elektronischen Chips 106 des Einpress-Packages 100 gemäß 1 mit einer hohen Widerstandsfähigkeit gegen Beschädigung während des Durchlaufens des Temperaturzyklus. Direkt unterhalb und durch die elektrisch leitfähige Kontaktstruktur 202 bedeckt und daher in 2 nicht sichtbar befindet sich eine aktive Chipfläche (siehe Bezugszeichen 600 in 6), die eine Diode bildet, welche monolithisch in einen Siliziumchipkörper des elektronischen Chips 106 integriert ist.
  • Das Package 100 umfasst eine Stützstruktur 102, die hier als ein becherförmiger Kupferkörper ausgebildet ist, und eine weitere Stützstruktur 104, die hier als Kupferkörper mit einer scheibenförmigen Basis 110 ausgebildet ist, welche einstückig mit einer stiftförmigen Struktur 112 gebildet ist. Der elektronische Chip 106 hat ein Siliziumsubstrat und zwei einander gegenüberliegende Hauptoberflächen 200 und ist zwischen der Stützstruktur 102 und der weiteren Trägerstruktur 104 angeordnet. Die elektrisch leitfähige Kontaktstruktur 202 ist auf die weitere Stützstruktur 104 gelötet. Eine Verkapselung 108, die hier als Gussmasse ausgebildet ist, ist in einem Aufnahmevolumen der becherförmigen Stütze 102 untergebracht, kapselt den elektronischen Chip 106 vollständig ein und kapselt die weitere Stütze 104 teilweise ein.
  • Eine der Hauptoberflächen 200 des elektronischen Chips 106 ist teilweise mit der elektrisch leitfähigen Kontaktstruktur 202 bedeckt, die hier als strukturierte Kupferschicht ausgebildet ist, welche wiederum die oben genannte aktive Chipfläche, die innerhalb der jeweiligen Hauptoberfläche 200 gebildet ist, bedeckt.
  • Sowohl die elektrisch leitfähige Kontaktstruktur 202 als auch die aktive Chipfläche haben einen nicht-rechteckigen, polygonalen Umfangsrand 206 mit einem umfänglich variierenden Abstand D in Bezug auf einen quadratischen Umfangsrand 208 von einer der Hauptoberflächen 200. Wie 2 entnommen werden kann, wird der Abstand D lokal in mehreren (in der gezeigten Ausführungsform: acht) Randbereichen der Hauptoberfläche 200 vergrößert, um dadurch die elektrisch leitfähige Kontaktstruktur 202 und die aktive Chipfläche (siehe Bezugszeichen 600 in 6) außerhalb der - speziell defektanfälligen - Regionen mit maximaler mechanischer Beanspruchung (siehe Bezugszeichen 400 in 4) des elektronischen Chips 106 anzuordnen. Die Regionen mit maximaler mechanischer Beanspruchung sind diejenigen Regionen, in denen die mechanische Beanspruchung während eines Temperaturzyklus ein lokales Maximum hat, das heißt in dem Szenario einer Temperaturänderung über den gesamten Betriebsbereich des Packages 100 (beispielsweise von -40 °C bis +200 °C). Zur Identifizierung einer oder mehrerer solcher Regionen mit maximaler mechanischer Beanspruchung, in denen die aktive Chipfläche (und vorzugsweise auch die elektrisch leitfähige Kontaktstruktur 202) gemäß einer beispielhaften Ausführungsform nicht angeordnet werden dürfen, können eine theoretische Analyse (beispielsweise durch Simulation oder Modellierung des Verhaltens des Packages 100 beim Durchlaufen von einem oder mehreren Temperaturzyklen) und/oder eine experimentelle Analyse (beispielsweise indem ein hergestelltes Package 100 einem oder mehreren Temperaturzyklen ausgesetzt wird und anschließend die Defektregionen des Packages 100, zum Beispiel Risse, analysiert werden) durchgeführt werden. Eine oder mehrere erkannte mechanische Schwachpunkte auf der jeweiligen Hauptoberfläche 200 des Packages 100, die bei thermischer Belastung besonders defektanfällig sind, können dann als ein potentieller Oberflächenbereich der jeweiligen Hauptoberfläche 200, in dem die Positionierung der aktiven Chipfläche und/oder der elektrisch leitfähigen Kontaktstruktur 202 zulässig ist, ausgeschlossen werden.
  • Der umfänglich variierende Abstand D zwischen dem Umfangsrand 208 der Hauptoberfläche 200 und dem Umfangsrand 206 der elektrisch leitfähigen Kontaktstruktur 202 und der aktiven Chipfläche bildet (in der dargestellten Ausführungsform acht) Einbuchtungen 210 in jeweiligen Regionen des elektronischen Chips 106, in denen während des Durchlaufens des Temperaturzyklus ein lokales Maximum der mechanischen Beanspruchung oder ein Wert der mechanischen Beanspruchung, der einen vorgegebenen akzeptablen Schwellenwert überschreitet, auftritt, und in diesen Regionen wurde eine Anhäufung von Defekten festgestellt.
  • In einer Ausführungsform kann die elektrisch leitfähige Kontaktstruktur 202 bündig mit der aktiven Chipfläche sein. In einer alternativen Ausführungsform kann jedoch die elektrisch leitfähige Kontaktstruktur 202 einen äußeren Rand haben, der nicht mit der aktiven Chipfläche bündig ist, insbesondere kann sich die aktive Chipfläche seitlich über die elektrisch leitfähige Kontaktstruktur 202 hinaus erstrecken und kann somit dem Umfangsrand des elektronischen Chips 106 näher sein als die elektrisch leitfähige Kontaktstruktur 202.
  • 3 zeigt ein Detail 250 der elektrisch leitfähigen Kontaktstruktur 202 aus 2.
  • 3 veranschaulicht speziell einen Abstand I, in dem eine jeweilige Mitte 300 der Einbuchtungen 210 von einer jeweiligen Ecke 220 der elektrisch leitfähigen Kontaktstruktur 202 entfernt liegt. Wie 3 entnommen werden kann, liegt die Mitte 300 in einem Abstand I in einem Bereich zwischen 5 % und 20 % einer entsprechenden Seitenlänge L der elektrisch leitfähigen Kontaktstruktur 202 und der aktiven Chipfläche von einer jeweiligen Ecke 220 entfernt. Weiterhin erstrecken sich die Einbuchtungen 210 entlang der Ränder 206, 208 über eine Länge d von 5 % bis 15 % der entsprechenden Seitenlänge L der elektrisch leitfähigen Kontaktstruktur 202 und der aktiven Chipfläche. Zusätzlich erstrecken sich die Einbuchtungen 210 bis zu einer Tiefe s von 5 % bis 15 % der entsprechenden Seitenlänge L in das Innere der elektrisch leitfähigen Kontaktstruktur 202 und der aktiven Chipfläche. Um den Siliziumarbeitsbereich der jeweiligen Hauptoberfläche 200 so effizient wie möglich zu nutzen, ohne Kompromisse bei der Zuverlässigkeit des hergestellten Einpress-Packages 100 in Hinblick auf thermisch induzierte mechanische Beanspruchung bei Betriebstemperaturänderungen einzugehen, haben der Umfangsrand 206 der elektrisch leitfähigen Kontaktstruktur 202 und die aktive Chipfläche in allen Regionen außerhalb der Regionen des elektronischen Chips 106, in denen eine maximale mechanische Beanspruchung auftritt, einen kleineren Abstand D in Bezug auf den Umfangsrand 208 der jeweiligen Hauptoberfläche 200. Die Schutzmaßnahme des lokalen Erhöhens des Abstands D wird also nur selektiv an potenziellen Defektpunkten getroffen, wie durch die theoretische und/oder experimentelle Analyse der mechanischen Belastungslandschaft auf die Hauptoberfläche 200 angegeben.
  • Das die Einpressdiode umfassende Package 100 gemäß der beispielhaften Ausführungsform in den 1 bis 3 hat ein robustes Layout. Eine solche Diode im Einpress-Package 100 erfährt während schneller Temperaturzyklen eine hohe mechanische Beanspruchung und Belastung. Es wird angenommen, dass eine derartige mechanische Beanspruchung, die vor allem auf den elektronischen Chip 106 ausgeübt wird, auf unterschiedlichen Wärmeausdehnungskoeffizienten des Materials des elektronischen Chips 106 (zum Beispiel Silizium: 2,3 ppm/K) im Vergleich zu anderen Komponenten des Packages 100, insbesondere des Kupfermaterials der Stützstruktur 102 und der weiteren Stützstruktur 104, (etwa 16 ppm/K) zurückzuführen ist. Wenn die Temperatur plötzlich erhöht wird, dehnen sich das Kupfermaterial der Stützstruktur 102 und der weiteren Stützstruktur 104 erheblich aus, während sich das Siliziummaterial des elektronischen Chips 106 bedeutend weniger ausdehnen wird. Dadurch kommt es zu Beanspruchung beim elektronischen Chip 106, weil er in die Verkapselung 108 eingekapselt ist. Die hohe Wärmeausdehnung des Materials der Stützstruktur 102 und insbesondere der weiteren Stützstruktur 104 übt Zug auf den eingekapselten elektronischen Chip 106 aus, der daher einer hohen mechanischen Beanspruchung unterliegt. Eine derartige mechanische Beanspruchung unter thermischer Belastung kann zu Rissen und anderen Defektereignissen bei oder um bestimmte(n) Positionen entlang des Umfangsrands 208 des elektronischen Chips 106 führen. Gemäß einer beispielhaften Ausführungsform können derartige unerwünschte Risse, die die Zuverlässigkeit des Packages 100 beeinträchtigen, durch eine Anpassung des Layouts auf Chipebene wirksam unterdrückt werden, bei der die beanspruchungsanfälligen Komponenten außerhalb der Regionen der Hauptoberfläche 200 positioniert werden, in denen eine hohe Beanspruchung auftritt.
  • Insbesondere werden die Einbuchtungen 210 an Positionen angeordnet, bei denen (i) laut Simulationen oder Experimenten eine hohe mechanische Beanspruchung aufgrund der thermischen Fehlanpassung während der Temperaturzyklen auftritt, und bei denen (ii) laut derartiger Simulationen oder Experimente die lokal hohe mechanische Beanspruchung auch in der Praxis die Zuverlässigkeit des Gehäuses 100 verschlechtert. An den Positionen, an denen die Einbuchtungen 210 dargestellt sind, das heißt paarweise um eine jeweilige Ecke 220, wird Material der elektrisch leitfähigen Kontaktstruktur 202 (und der darunter liegenden aktiven Chipfläche, in der die integrierten Schaltungselemente auf Halbleiterebene gebildet sind) weggelassen. Somit werden die Hauptoberflächenbereiche des elektronischen Chips 106 in den Regionen der Einbuchtungen 210 selektiv geopfert, um dadurch Defekte des Packages 100 auszuschließen oder zu unterdrücken, die darauf zurückzuführen sind, dass integrierte Schaltungskomponenten in Regionen mit hoher Beanspruchung angeordnet wurden. Die verlorenen Oberflächenbereiche sind jedoch auf diese Regionen mit maximaler mechanischer Beanspruchung beschränkt.
  • 4 zeigt im Vergleich dazu eine Draufsicht auf eine elektrisch leitfähige Kontaktstruktur 402 auf einer Hauptoberfläche 404 eines elektronischen Chips eines herkömmlichen Einpress-Packages, das beim Durchlaufen des Temperaturzyklus für Schäden anfällig ist.
  • 4 zeigt insbesondere, dass ein Abstand X zwischen einem äußeren Umfang der elektrisch leitfähigen Kontaktstruktur 402 und einem äußeren Umfang der Hauptfläche 404 konstant ist. In 4 ist ein herkömmlicher Chipentwurf dargestellt, bei dem sowohl der Umfang der elektrisch leitfähigen Kontaktstruktur 402 als auch der Umfang der dargestellten Hauptoberfläche 404 des elektronischen Chips quadratisch sind. Das Bezugszeichen 400 veranschaulicht Randregionen mit maximaler mechanischer Beanspruchung und das Bezugszeichen 410 veranschaulicht Eckenregionen mit maximaler mechanischer Beanspruchung, in denen laut Simulationen mechanische Beanspruchung festgestellt wurde. Die Bezugszeichen 400, 410 bezeichnen daher Regionen, in denen das betreffende Einpress-Package einer lokal hohen mechanischen Belastung unterliegt.
  • Im Hinblick auf diese Erwägungen wurden die Einbuchtungen 210, die gemäß einer beispielhaften Ausführungsform vorgesehen werden, speziell in entsprechenden Randbereichen angeordnet, in denen Regionen mit maximaler mechanischer Beanspruchung 400 vorhanden sind. Allerdings zeigen praktischen Untersuchungen auch, dass die Ecken, obwohl sie auch in Regionen mit maximaler mechanischer Beanspruchung 410 liegen, keine signifikante Quelle für Defekte des elektronischen Chips sind. Somit können Einbuchtungen 210 in der Nähe von Ecken 220 gemäß einer beispielhaften Ausführungsform weggelassen werden. Bei anderen Ausführungsformen, bei denen eine noch höhere Zuverlässigkeit gewünscht oder erforderlich ist, kann jedoch der Abstand D auch in den Eckregionen lokal erhöht werden. In einer Ausführungsform kann der variierende Abstand D von der lötbaren Vorderseite zum Chiprand auf eine kundenspezifische Weise während eines Lötprozesses definiert werden. Bei diesen Geometrien können an definierten Positionen (siehe Bezugszeichen 400) Risse in dem Einpress-Package 100 an definierten Positionen (am Chiprand in etwa 15 % Abstand zur Chipecke) auftreten. Die Position dieser Rissbildung entspricht nach thermomechanischen Simulationen Regionen mit maximaler mechanischer Beanspruchung. Daher erhöht die Form der elektrisch leitfähigen Kontaktstruktur 202 (und der darunter liegenden aktiven Chipfläche) gemäß 2 die Robustheit des Packages 100 im Hinblick auf Temperaturzyklen. Zu diesem Zweck ist der Abstand D zwischen dem Chiprand und der lötbaren Vorderseite nicht über den gesamten elektronischen Chip 106 konstant, sondern ändert sich in Abhängigkeit vom mechanischen Beanspruchungsfeld. Dieses gemäß den 1 bis 4 veranschaulichte Prinzip gilt nicht nur für Einpressdioden, sondern auch für andere Package-Entwürfe (siehe zum Beispiel die 9 bis 12 bezüglich eines auf Drahtverbindung basierenden Packages).
  • Das Ausführungsbeispiel nach 1 bis 4 bezieht sich auf eine HED (Hocheffizienz-Diode) mit einer Abmessung von 5 mm × 5 mm. Die Verschiebung der lötbaren Vorderseite zum Inneren hin (d. h. ein Maximalwert von D minus einen Minimalwert von D) kann so ausgewählt werden, dass sie 50 µm beträgt. Durch Ergreifen dieser Maßnahme wird die lötbare Vorderseite außerhalb der kritischen Felder mit mechanischer Beanspruchung positioniert. Die Länge der Verschiebung oder Einbuchtung 210 kann etwa 10 % der Chiprandlänge betragen. Der Verlust an aktiver Fläche durch die Einbuchtungen 210 beträgt dann etwa 8 × 50 µm × 0,1 × 5 mm = 0,2 mm2, was 0,8 % der gesamten Chipfläche entspricht. Somit wird die Zuverlässigkeit des Packages 100 bei nur sehr geringer Verkleinerung der nutzbaren Chipfläche signifikant erhöht. In einem anderen praktischen Beispiel kann die Verschiebung der lötbaren Vorderseite zum Inneren hin auf 75 µm festgelegt werden und die Länge der Verschiebung oder Einbuchtung 210 kann 800 µm betragen. Der Verlust an aktiver Fläche durch die Einbuchtungen 210 beträgt dann 8 × 75 µm × 800 µm, was 1,92 % der gesamten Chipfläche entspricht.
  • Somit wird in der Ausführungsform von 1 bis 3 der umfänglich variierende Abstand D so gewählt, dass Bereiche der elektrisch leitfähigen Kontaktstruktur 202 und der aktiven Chipfläche selektiv dort weggelassen werden, wo bei einem Vergleichs-Package (siehe 4) mit umfänglich konstantem Abstand Risse auftreten.
  • 5 zeigt ein Blockschaltbild 500, das einen Ablaufplan eines Verfahrens zum Herstellen eines Einpress-Packages 100 gemäß einer beispielhaften Ausführungsform darstellt.
  • Bezug nehmend auf einen Block 510 werden Informationen ermittelt, die die mechanische Beanspruchung angeben, welche unter vorgegebenen Betriebsbedingungen des herzustellenden Packages 100 auf verschiedene Oberflächenstellen des elektronischen Chips 106 wirkt. Die vorgegebenen Betriebsbedingungen können einem Temperaturzyklus entsprechen, dem das Package 100 während der praktischen Verwendung ausgesetzt ist (beispielsweise einem Temperaturbereich zwischen -40 °C und +200 °C). Die ermittelten Informationen weisen auf Regionen mit hoher mechanischer Beanspruchung 400 des elektronischen Chips 106 hin, in denen die mechanische Beanspruchung während des Durchlaufens von Temperaturzyklen einen vorgegebenen Schwellenwert überschreitet, und das mindestens eine Beanspruchungskriterium erfordert, dass die aktive Chipfläche und die elektrisch leitfähige Kontaktstruktur 202 außerhalb der Regionen mit hoher mechanischer Beanspruchung 400 angeordnet werden.
  • Bezug nehmend auf einen Block 520 wird der elektronische Chip 106 anschließend in Übereinstimmung mit den ermittelten Informationen so hergestellt, dass die elektrisch leitfähige Kontaktstruktur 202 und die aktive Chipfläche tatsächlich ausschließlich in solchen Oberflächenbereichen der jeweiligen Hauptoberfläche 200 positioniert werden, dass die entsprechende mechanische Beanspruchung, die auf die elektrisch leitfähige Kontaktstruktur 202 und die aktive Chipfläche wirkt, mindestens ein vorgegebenes Kriterium für die mechanischen Beanspruchung erfüllt (z. B. immer unter einem Schwellenwert liegt, von dem bekannt ist, dass die Beanspruchung hinreichend niedrig ist, damit keine Defekt in dem entsprechenden Package 100 auftreten). Das mindestens eine vorgegebene Kriterium für die mechanische Beanspruchung kann auch Rissbildungseigenschaften der aktiven Chipfläche und der elektrisch leitfähigen Kontaktstruktur 202 entsprechen. Wenn die Bedingungen (insbesondere die mechanischen Belastungswerte) bekannt sind, unter denen Risse oder andere Arten von Defekten in besonders empfindlichen Bestandteilen des elektronischen Chips 106 (insbesondere der aktiven Chipfläche hiervon) auftreten, und wenn das mechanische Belastungsfeld oder die mechanische Belastungslandschaft über die gesamte Hauptoberfläche 200 während eines Temperaturzyklus bekannt ist, kann ermittelt werden, in welchen Flächenbereichen der Hauptoberfläche 200 die entsprechenden Bestandteile angeordnet werden können und in welchen nicht. Der elektronische Chip 106 kann mit einem umfänglich variierenden Abstand D eines Umfangsrands 206 der aktiven Chipfläche und der elektrisch leitfähigen Kontaktstruktur 202 in Bezug auf einen Umfangsrand 208 der jeweiligen Hauptoberfläche 200 hergestellt werden, so dass die entsprechende mechanische Beanspruchung, die auf die aktive Chipfläche und die elektrisch leitfähige Kontaktstruktur 202 wirkt, das mindestens eine vorgegebene Kriterium für die mechanische Beanspruchung erfüllt (vgl. Beschreibung unter Bezugnahme auf 2 bis 4).
  • Bezug nehmend auf einen Block 530 wird der hergestellte elektronische Chip 106 anschließend auf einer Stützstruktur 102 angeordnet.
  • Bezug nehmend auf einen Block 540 wird der elektronische Chip 106 anschließend mit einer Verkapselung 108 eingekapselt.
  • Bezug nehmend auf 5 ist zu sagen, dass die Ermittlungsprozedur (siehe Bezugszeichen 510) optional ist und durch die Anwendung von vorgegebenem Wissen im Hinblick auf das mechanische Beanspruchungsverhalten ersetzt werden kann. Solche Informationen können durch das Durchführen von Simulationen, Berechnungen oder Versuchsmessungen an Packages ermittelt werden. Auch kann Expertenwissen für diese Ermittlung genutzt werden.
  • 6 zeigt eine Querschnittansicht eines Einpress-Packages 100 gemäß einer beispielhaften Ausführungsform.
  • Ein Beispiel für die oben erwähnte aktive Chipfläche 600 ist in 6 als eine Diode dargestellt, die monolithisch in ein Siliziumsubstrat als Chipkörper integriert ist. In der gezeigten Ausführungsform entspricht die aktive Chipfläche 600 einer p-dotierten Oberflächenregion des Siliziumsubstrats des elektronischen Chips 106, die eine Diode in Form eines pn-Übergang zwischen der aktiven Chipfläche 600 auf der einen Seite und einem n-dotierten Substrat des elektronischen Chips 106 auf der anderen Seite bildet.
  • Darüber hinaus umfasst das in 6 gezeigte Package 100 einen Schutzabstandshalter 602, zum Beispiel aus Polyimid, der die Seitenwände des elektronischen Chips 106 bedeckt, um die Seitenwände in Bezug auf die Verkapselung 108 zu beabstanden und einen direkten Kontakt zwischen der Verkapselung 108 und dem elektronische Chip 106 zu verhindern.
  • In der Querschnittansicht gemäß 6 geben Pfeile 650 schematisch Kräfte an, die auf Komponenten des Packages 100 wirken, wenn sich Kupfermaterial der weiteren Stützstruktur 104 stark thermisch ausdehnt, während die Reaktion des Siliziummaterials des elektronischen Chips 106 auf Temperaturänderungen deutlich schwächer ist. Insbesondere überträgt der Schutzabstandshalter 602 solche Kräfte von der weiteren Stützstruktur 104 auf den elektronischen Chip 106 und erzeugt dadurch maximale mechanische Beanspruchungen (siehe Bezugszeichen 400 in 4) an bestimmten Positionen des elektronischen Chips 106. Dies beeinträchtigt nicht nur die elektrisch leitfähige Kontaktstruktur 202, sondern auch die darunter liegende aktive Chipfläche 600. Indem die p-Region der aktiven Chipfläche 600 und der metallische Kontakt, der die elektrisch leitfähige Kontaktstruktur 202 bildet, ausreichend nach innen verschoben werden, kann vermieden werden, dass die hohe Beanspruchung auf die aktive Chipfläche 600 und die elektrisch leitfähige Kontaktstruktur 202 wirkt, wodurch wiederum die Zuverlässigkeit des gesamten elektronischen Packages 100 erhöht wird.
  • Das in 6 gezeigte Package 100 wird durch Einsetzen einer ersten Lötmittelplatte 660 in eine Aussparung der becherförmigen Stützstruktur 102 erlangt. Anschließend wird der elektronische Chip 106 auf der ersten Lötmittelplatte 660 platziert, wobei letztere mit einem unteren Chipkontakt 680 des elektronischen Chips 106 in Kontakt gebracht wird. Anschließend wird eine zweite Lötmittelplatte 662 auf dem elektronischen Chips 106 platziert, so dass sie sich in direktem Kontakt mit der elektrisch leitfähigen Kontaktstruktur 202 befindet. Dann wird die anschlussartige weitere Stützstruktur 104 oben auf die zweite Lötmittelplatte 662 aufgesetzt. Danach wird diese Anordnung in einen Ofen gestellt (nicht gezeigt) und bei etwa 300 °C bis 380 °C verlötet. Dann wird ein Vorläufer des Schutzabstandshalters 602 in den Hohlraum der becherförmigen Stützstruktur 102 gefüllt. Als nächstes wird dieser Vorläufer thermisch geschrumpft, um so den seitlichen Schutzabstandshalter 602 zum Schutz der seitlichen Chipoberflächen gegen Füllmaterial der Verkapselung 108 zu bilden. Nachdem die Seitenwandschutzabstandshalter 602 gebildet wurden, wird die Verkapselung 108 durch Gießen gebildet.
  • 7 zeigt ein Einpress-Package 100 gemäß einer beispielhaften Ausführungsform, wie der in 1 oder der in 6 dargestellten Ausführungsform, während einer Einpress-Verbindungsprozedur, bei der das Package 100 in eine enge Aufnahme 700 einer Zielvorrichtung 702 eingepresst wird. 7 zeigt daher, wie das als Einpressdiode ausgeführte Package 100 in eine Aufnahmeaussparung oder Aufnahme 700 der Zielvorrichtung 702 gepresst (beispielsweise gehämmert) werden kann, die eine Lichtmaschine eines Fahrzeugs sein oder einen Teil hiervon bilden kann.
  • 8 zeigt eine Draufsicht auf das Einpress-Package 100 gemäß 6 und veranschaulicht insbesondere die maximalen mechanischen Beanspruchungen (siehe Bezugszeichen 400 und 410), die sich aus dem Zusammenwirken der unterschiedlichen Wärmeausdehnungskoeffizienten der verschiedenen Komponenten und der Kraftübertragungseigenschaft des Schutzabstandshalters 602 ergeben.
  • 9 zeigt eine Draufsicht auf elektrisch leitfähige Kontaktstrukturen 902 auf einer Hauptoberfläche eines elektronischen Chips eines herkömmlichen, auf Drahtverbindungen basierenden Packages, das beim Durchlaufen des Temperaturzyklus für Schäden anfällig ist.
  • Vier elektrisch leitfähige Kontaktstrukturen 902 sind mit einem gleichbleibenden Abstand in Bezug auf einen umlaufenden Dichtring 904 angeordnet. Wenn jedoch eine maximale mechanische Beanspruchung auftritt, wie schematisch durch das Bezugszeichen 400 angegeben, kann dies das in 9 dargestellte Package beeinträchtigen.
  • 10 zeigt eine dreidimensionale Ansicht eines elektronischen Chips 106 mit einem umlaufenden Dichtring 1000 in einer Anordnung gemäß einer beispielhaften Ausführungsform.
  • Das in 10 gezeigte Package 100 hat den Dichtring 1000 auf einer Hauptoberfläche 200 des elektronischen Chips 106, um die aktive Chipfläche (nicht dargestellt), die durch die elektrisch leitfähige Kontaktstruktur 202 bedeckt ist, umfänglich zu umgeben. 10 zeigt ein Detail des Dichtrings 1000, der um einen Umfang der Hauptoberfläche 200 des in 9 dargestellten elektronischen Chips 106 verläuft. Der Dichtring 1000 als eine Folge von strukturierten Schichten ausgebildet, die die aktive Chipfläche in Hinblick auf eine Umgebung schützen.
  • 11 zeigt eine Draufsicht auf die elektrisch leitfähigen Kontaktstrukturen 202 auf der Hauptoberfläche 200 des elektronischen Chips 106 eines auf Drahtverbindungen basierenden Packages 100 nach einer beispielhaften Ausführungsform mit einer hohen Widerstandsfähigkeit gegen Beschädigung während des Durchlaufens des Temperaturzyklus.
  • Vorteilhafterweise hat der Dichtring 1000 eine Einbuchtung 1100, die eine Region mit maximaler mechanischer Beanspruchung (siehe Bezugszeichen 400) außerhalb des Dichtrings 1000 positioniert. Eine Oberflächenregion der Hauptoberfläche 200 außerhalb des geschlossenen Dichtring 1000 bildet eine Opferhalbleiterregion ohne integrierte Schaltungselemente, weil diese während Temperaturzyklen einer übermäßigen thermisch induzierten mechanischen Beanspruchung ausgesetzt wären.
  • 11 zeigt nun eine beispielhafte Ausführungsform, die auf der Packagearchitektur aus 9 basiert, aber die Tatsache widerspiegelt, dass eine maximale mechanische Beanspruchung (siehe Bezugszeichen 400) am Chiprand auf der linken Seite auftritt. Daher wurde der Dichtring 1000 mit einer Einbuchtung 1100 versehen, die die kritische Chipoberfläche, die der maximalen mechanischen Beanspruchung (siehe Bezugszeichen 400) entspricht, ausschließt. Auf diese Weise werden sowohl die elektrisch leitfähige Kontaktstruktur 202 als auch die aktive Chipfläche (in 11 nicht gezeigt) nur an der Position der maximalen mechanischen Beanspruchung lokal nach innen verschoben. Daher geht zwar ein Opfersiliziumoberflächenbereich an der Position der Einbuchtung 1100 verloren, aber die Zuverlässigkeit des Packages 100 wird deutlich erhöht.
  • 12 zeigt eine Querschnittsansicht eines auf Drahtverbindungen basierenden Packages 100 nach einer beispielhaften Ausführungsform mit dem elektronischen Chip 106 aus 11.
  • Das in 12 gezeigte Package 100 umfasst eine Stützstruktur 102, die hier als Leiterrahmen (engl. leadframe) ausgebildet ist. Der elektronische Chip 106 ist auf der Stützstruktur 102 angeordnet und durch eine Lötverbindung mit dieser verbunden. Bonddrähte 1200 verbinden elektrisch leitfähige Kontaktstrukturen 202 auf der Oberseite des elektronischen Chips 106 mit der Stützstruktur 102, die als Leiterrahmen ausgebildet ist. Die Verkapselung 108 kapselt den elektronischen Chip 106 und einen Teil der Stützstruktur 102 ein. Ein Teil einer oberen Hauptoberfläche 200 des elektronischen Chips 106 umfasst eine aktive Chipfläche (nicht dargestellt), die mit den elektrisch leitfähigen Kontaktstrukturen 202 bedeckt ist. Die aktive Chipfläche und die elektrisch leitfähigen Kontaktstrukturen 202 sind in Bezug auf einen Umfangsrand der Hauptoberfläche 200 beabstandet, so dass sich die Region mit maximaler mechanischer Beanspruchung (in 11 mit dem Bezugszeichen 400 veranschaulicht) des elektronischen Chips 106, bei der die mechanische Beanspruchung während des Durchlaufens des Temperaturzyklus ein lokales Maximum hat, zwischen dem Rand der Hauptoberfläche 200 und der aktiven Chipfläche befindet. Somit zeigt 12 eine Querschnittsansicht des Packages 100 in Übereinstimmung mit der Chiparchitektur gemäß 11.

Claims (7)

  1. Elektronischer Chip (106) für ein Einpress-Package (100), wobei der elektronische Chip (106) Folgendes umfasst: • einen Chipkörper mit zwei einander gegenüberliegenden Hauptoberflächen (200), der zwischen einer Stützstruktur (102) und einer weiteren Stützstruktur (104) des Einpress-Packages (100) anzuordnen ist; • eine lötbare elektrisch leitfähige Kontaktstruktur (202), die eine aktive Chipfläche (600) in einem Teil von mindestens einer der Hauptoberflächen (200) zumindest teilweise bedeckt, wobei mindestens eine der elektrisch leitfähigen Kontaktstruktur (202) und der aktiven Chipfläche (600) einen Umfangsrand (206) mit einem umfänglich variierenden Abstand (D) in Bezug auf einen Umfangsrand (208) der jeweiligen Hauptoberfläche (200) des Chipkörpers hat, wobei mindestens eine der elektrisch leitenden Kontaktstruktur (202) und der aktiven Chipfläche (600) Paare von Einbuchtungen (210) umfasst, wobei jedes Paar neben einer jeweiligen von vier Ecken (220) von mindestens einer der elektrisch leitenden Kontaktstruktur (202) und der aktiven Chipfläche (600) angeordnet ist.
  2. Elektronischer Chip (106) nach Anspruch 1, wobei mindestens eine der aktiven Chipfläche (600) und der elektrisch leitfähigen Kontaktstruktur (202) als ein Polygon mit mehr als vier Kanten geformt ist.
  3. Verfahren (500) zur Herstellen eines Einpress-Packages (100), wobei das Verfahren Folgendes umfasst: • Ermitteln (510) von Informationen, die auf die mechanische Beanspruchung hinweisen, welche unter vorgegebenen Betriebsbedingungen des herzustellenden Einpress-Packages (100) auf verschiedene Oberflächenstellen von mindestens einem elektronischen Chip (106) einwirkt, wobei der mindestens eine elektronische Chip (106) zwei einander gegenüberliegende Hauptoberflächen (200) aufweist, von denen mindestens eine eine aktive Chipfläche (600) umfasst, die zumindest teilweise mit einer lötbaren elektrisch leitfähigen Kontaktstruktur (202) bedeckt ist; • Herstellen (520) des mindestens einen elektronischen Chips (106) in Übereinstimmung mit den ermittelten Informationen, so dass mindestens eine der elektrisch leitfähigen Kontaktstruktur (202) und der aktiven Chipfläche (600) sich ausschließlich in derartigen Oberflächenbereichen der jeweiligen Hauptoberfläche (200) befindet, dass die zugehörige mechanische Beanspruchung, die auf mindestens eine der elektrisch leitfähigen Kontaktstruktur (202) und der aktiven Chipfläche (600) einwirkt, mindestens ein vorgegebenes Kriterium für die mechanische Beanspruchung erfüllt, und so dass ein Umfangsrand (206) von mindestens einer der elektrisch leitfähigen Kontaktstruktur (202) und der aktiven Chipfläche (600) mindestens eine Einbuchtung (210) in einer jeweiligen Region des mindestens einen elektronischen Chips (106) hat, in der während des Temperaturzyklus-Durchlaufens ein lokales Maximum der mechanischen Beanspruchung auftritt; • Anordnen (530) des hergestellten mindestens einen elektronischen Chips (106) derart, dass der Chipkörper mit zwei einander gegenüberliegendne Hauptflächen (200) zwischen einer Stützstruktur (102) und einer weiteren Stützstruktur (104) der Einpress-Package (100) angeordnet ist, wobei mindestens eine der elektrisch leitfähigen Kontaktstruktur (202) und der aktiven Chipfläche (600) einen Umfangsrand (206) mit einem umfänglich variierenden Abstand (D) in Bezug auf einen Umfangsrand (208) der jeweiligen Hauptoberfläche (200) des Chipkörpers hat, wobei mindestens eine der elektrisch leitenden Kontaktstruktur (202) und der aktiven Chipfläche (600) Paare von Einbuchtungen (210) umfasst, wobei jedes Paar neben einer jeweiligen von vier Ecken (220) von mindestens einer der elektrisch leitenden Kontaktstruktur (202) und der aktiven Chipfläche (600) angeordnet ist, zumindest teilweises Einkapseln des mindestens einen elektronischen Chips (106) durch eine Verkapselung (108).
  4. Verfahren nach Anspruch 3, wobei die vorgegebenen Betriebsbedingungen einem Temperaturzyklus entsprechen, dem das Package (100) ausgesetzt ist.
  5. Verfahren nach Anspruch 3 oder 4, wobei das mindestens eine vorgegebene Kriterium für die mechanische Beanspruchung Rissbildungseigenschaften von mindestens einer der aktiven Chipfläche (600) und der elektrisch leitfähigen Kontaktstruktur (202) entspricht.
  6. Verfahren nach einem der Ansprüche 3 bis 5, wobei der mindestens eine elektronische Chip (106) mit einem umfänglich variierenden Abstand (D) eines Umfangsrands (206) von mindestens einer der aktiven Chipfläche (600) und der elektrisch leitfähigen Kontaktstruktur (202) in Bezug auf einen Umfangsrand (208) der jeweiligen Hauptoberfläche (200) hergestellt wird, so dass die entsprechende mechanische Beanspruchung, die auf mindestens eine der aktiven Chipfläche (600) und der elektrisch leitfähigen Kontaktstruktur (202) ausgeübt wird, das mindestens eine vorgegebene Kriterium für die mechanische Beanspruchung erfüllt.
  7. Verfahren nach einem der Ansprüche 3 bis 6, • wobei die ermittelten Informationen auf mindestens eine Region mit hoher mechanischer Beanspruchung (400) des mindestens einen elektronischen Chips (106) hinweisen, in der die mechanische Beanspruchung während des Durchlaufens eines Temperaturzyklus einen vorgegebenen Schwellenwert überschreitet; und • wobei das mindestens eine Beanspruchungskriterium erfordert, dass mindestens eine der aktiven Chipfläche (600) und der elektrisch leitfähigen Kontaktstruktur (202) außerhalb der mindestens einen Region mit hoher mechanischer Beanspruchung (400) angeordnet wird.
DE102014114973.4A 2014-10-15 2014-10-15 Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben Expired - Fee Related DE102014114973B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014114973.4A DE102014114973B4 (de) 2014-10-15 2014-10-15 Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014114973.4A DE102014114973B4 (de) 2014-10-15 2014-10-15 Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102014114973A1 DE102014114973A1 (de) 2016-04-21
DE102014114973B4 true DE102014114973B4 (de) 2020-10-01

Family

ID=55637677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014114973.4A Expired - Fee Related DE102014114973B4 (de) 2014-10-15 2014-10-15 Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben

Country Status (1)

Country Link
DE (1) DE102014114973B4 (de)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335836A1 (de) * 1983-10-01 1985-04-18 Brown, Boveri & Cie Ag, 6800 Mannheim Kontaktelektrode fuer leistungshalbleiterbauelement
US4928162A (en) * 1988-02-22 1990-05-22 Motorola, Inc. Die corner design having topological configurations
US5846874A (en) * 1995-11-22 1998-12-08 Cypress Semiconductor Corp. Method and apparatus for preventing cracks in semiconductor die
US6163065A (en) * 1997-12-31 2000-12-19 Intel Corporation Energy-absorbing stable guard ring
JP2001135749A (ja) * 1999-11-10 2001-05-18 Nec Corp 半導体装置
US20120241969A1 (en) * 2005-06-17 2012-09-27 Rohm Co., Ltd. Semiconductor integrated circuit device
DE102012208246A1 (de) * 2011-05-31 2012-12-06 Mitsubishi Electric Corp. Halbleitervorrichtung
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
DE102012214056A1 (de) * 2012-08-08 2014-02-13 Robert Bosch Gmbh Hoch temperaturwechselfeste Einpressdiode

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335836A1 (de) * 1983-10-01 1985-04-18 Brown, Boveri & Cie Ag, 6800 Mannheim Kontaktelektrode fuer leistungshalbleiterbauelement
US4928162A (en) * 1988-02-22 1990-05-22 Motorola, Inc. Die corner design having topological configurations
US5846874A (en) * 1995-11-22 1998-12-08 Cypress Semiconductor Corp. Method and apparatus for preventing cracks in semiconductor die
US6163065A (en) * 1997-12-31 2000-12-19 Intel Corporation Energy-absorbing stable guard ring
JP2001135749A (ja) * 1999-11-10 2001-05-18 Nec Corp 半導体装置
US20120241969A1 (en) * 2005-06-17 2012-09-27 Rohm Co., Ltd. Semiconductor integrated circuit device
DE102012208246A1 (de) * 2011-05-31 2012-12-06 Mitsubishi Electric Corp. Halbleitervorrichtung
DE102012202281A1 (de) * 2012-02-15 2013-08-22 Infineon Technologies Ag Halbleiteranordnung für Druckkontaktierung
DE102012214056A1 (de) * 2012-08-08 2014-02-13 Robert Bosch Gmbh Hoch temperaturwechselfeste Einpressdiode

Also Published As

Publication number Publication date
DE102014114973A1 (de) 2016-04-21

Similar Documents

Publication Publication Date Title
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102013220880B4 (de) Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
DE102014117723B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014102118A1 (de) Halbleiterbauelement
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2017032772A1 (de) Laserbauelement und verfahren zu seiner herstellung
DE102016208034B4 (de) Halbleiterbauelement
DE102005004160A1 (de) Halbleiterbaustein und Verfahren zum Herstellen desselben
DE102015105575B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102012216738A1 (de) Optoelektronisches bauelement
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102013215650A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
WO2014166801A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2014170211A1 (de) Optoelektronisches bauelement
DE102013112708A1 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE112017007111B4 (de) Sensorelement
DE102014114973B4 (de) Einpress-Package mit Chipkontakt auf aktiver Fläche mit Beanspruchsschutz und Verfahren zur Herstellung desselben
DE102017223689B4 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102012207772A1 (de) Varistorpaste, elektronische bauelementevorrichtung, verfahren zum herstellen einer elektronischen bauelementevorrichtung und verfahren zum herstellen eines geometrisch flexiblen varistors
DE102013223110A1 (de) Laserbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Owner name: ROBERT BOSCH GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee