DE102013112708A1 - Verfahren zur Herstellung eines elektronischen Bauteils - Google Patents
Verfahren zur Herstellung eines elektronischen Bauteils Download PDFInfo
- Publication number
- DE102013112708A1 DE102013112708A1 DE102013112708.8A DE102013112708A DE102013112708A1 DE 102013112708 A1 DE102013112708 A1 DE 102013112708A1 DE 102013112708 A DE102013112708 A DE 102013112708A DE 102013112708 A1 DE102013112708 A1 DE 102013112708A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- electronic component
- carrier
- layer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 239000000945 filler Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 43
- 239000002245 particle Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000002654 heat shrinkable material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000002604 ultrasonography Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000010030 laminating Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83205—Ultrasonic bonding
- H01L2224/83207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Es werden ein Träger und ein Halbleiterchip bereitgestellt. Eine Verbindungsschicht wird auf eine erste Hauptfläche des Halbleiterchips aufgetragen. Die Verbindungsschicht umfasst eine Mehrzahl von Vertiefungen. Ein Füllmaterial wird auf die Verbindungsschicht oder den Träger aufgetragen. Der Halbleiterchip wird so am Träger befestigt, dass die Verbindungsschicht zwischen dem Halbleiterchip und dem Träger angeordnet ist. Der Halbleiterchip wird am Träger fixiert.
Description
- TECHNISCHES GEBIET
- Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauteils und ein elektronisches Bauteil.
- HINTERGRUND
- Bei vielen elektronischen Bauteilen muss ein Halbleiterchip auf einem Träger, insbesondere einem elektrisch leitenden Träger wie zum Beispiel einem Leiterrahmen, montiert werden. Es ist wichtig, dass die Verbindung zwischen dem Halbleiterchip und dem Träger von hoher Zuverlässigkeit ist und eine hohe elektrische und thermische Leitfähigkeit aufweist. Während und nach dem Prozess der Montage des Halbleiterchips auf dem Träger können jedoch abhängig von der angewendeten Fixiertechnik Probleme auftreten. Die Probleme können sich zum Beispiel aus verschiedenen Wärmeausdehnungskoeffizienten des Halbleitermaterials und des Trägermaterials ergeben, die zu thermomechanischen Spannungen führen können. Im Falle von gedünnten Halbleiterchips können diese Spannungsreaktionen sogar zu mikroskopischen Schäden des Halbleiterchips, wie die Bildung von Rissen, führen. In anderen Fällen kann die Spannung zu einer starken Verformung des Halbleitersubstrats führen, so dass die folgenden Prozessschritte, wie beispielsweise Laserbohren, Laminieren, Drahtbonden usw., nicht mehr möglich sind. Im Allgemeinen wirkt sich die im Halbleiterchip erzeugte Spannung stark auf die Zuverlässigkeit der folgenden Prozessschritte aus. Es besteht daher ein Bedarf an einer Verbindungstechnik, welche imstande ist, eine stabile und dauerhaft zuverlässige Verbindung zwischen einem Halbleiterchip und einem Träger mit hoher elektrischer und thermischer Leitfähigkeit bereitzustellen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die beiliegenden Zeichnungen sind zum besseren Verständnis von Ausführungsformen vorgesehen und bilden einen wesentlichen Bestandteil dieser Spezifikation. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen sind leicht zu erkennen, da sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser zu verstehen sind. Die Elemente der Zeichnungen sind nicht unbedingt im gleichen Maßstab in Bezug aufeinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
-
1 stellt ein Flussdiagramm eines Verfahrens zur Herstellung eines elektronischen Bauteils gemäß einer Ausführungsform dar; -
2A und B, zusammen2 , zeigen eine schematische Darstellung einer Seitenansicht im Querschnitt (2A ) bzw. eine Darstellung einer Ansicht von unten (2B ) eines Halbleiterchips mit Kontaktsäulen, um ein Verfahren zur Herstellung eines elektronischen Bauteils gemäß einer Ausführungsform zu veranschaulichen; -
3 zeigt eine schematische Darstellung einer Seitenansicht im Querschnitt der Anordnung von2 nach dem Füllen eines Füllmaterials in die Zwischenräume zwischen den Kontaktsäulen; -
4 zeigt eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils, das nach dem Befestigen der Anordnung von3 an einem Leiterrahmen erhalten wird; -
5 zeigt eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils gemäß einer Ausführungsform; und -
6 zeigt eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils gemäß einer Ausführungsform. - AUSFÜHRLICHE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
- Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei im Allgemeinen durchgehend gleiche Bezugszeichen verwendet werden, um sich auf gleiche Elemente zu beziehen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein umfassendes Verständnis eines oder mehrerer Aspekte der Ausführungsformen zu vermitteln. Für Fachleute versteht es sich jedoch von selbst, dass ein oder mehr Aspekte der Ausführungsformen mit einem niedrigeren Grad der spezifischen Details umgesetzt werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form dargestellt, um die Beschreibung eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. Es versteht sich von selbst, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich ferner von selbst, dass die Zeichnungen nicht maßstabsgetreu oder nicht unbedingt maßstabsgetreu sind.
- Obwohl außerdem ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform möglicherweise nur in Bezug auf eine von mehreren Implementierungen offenbart wird, kann solch ein Merkmal oder Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wenn es für eine beliebige oder bestimmte Anwendung erwünscht und vorteilhaft ist. Ferner sollen, insofern als die Begriffe „aufweisen“, „haben“, „mit“ oder andere Varianten davon in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, diese Begriffe in einer ähnlichen Weise einschließend sein wie der Begriff „umfassend“. Die Begriffe „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet werden. Es versteht sich von selbst, dass diese Begriffe verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander zusammenwirken oder interagieren, ungeachtet dessen, ob sie in direktem physischem oder elektrischem Kontakt oder nicht in direktem Kontakt miteinander stehen. Außerdem bezieht sich der Begriff „beispielhaft“ eher nur auf ein Beispiel als auf das Beste oder Optimale. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
- Die Ausführungsformen eines elektronischen Bauteils und ein Verfahren zur Herstellung eines elektronischen Bauteils können verschiedene Typen von Halbleiterchips oder in die Halbleiterchips integrierten Schaltungen, darunter integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Schaltungen für Mischsignale, Sensorschaltungen, MEMS (mikroelektromechanische Systeme), integrierte Leistungsschaltungen, Chips mit integrierten passiven Bauelementen usw., verwenden. Die Ausführungsformen können außerdem Halbleiterchips verwenden, die MOS-Transistorstrukturen oder Vertikaltransistorstrukturen, wie beispielsweise IGBT(Bipolartransistor mit isolierter Gate-Elektrode)-Strukturen, oder im Allgemeinen Transistor- oder andere Strukturen oder Bauelemente umfassen, bei welchen mindestens eine Kontaktstelle auf einer ersten Hauptfläche des Halbleiterchips angeordnet ist und mindestens eine andere Kontaktstelle auf einer zweiten Hauptfläche des Halbleiterchips gegenüber der ersten Hauptfläche des Halbleiterchips angeordnet ist.
- In mehreren Ausführungsformen werden Schichten oder Schichtstapel aufeinander aufgetragen, oder es werden Materialien auf Schichten aufgetragen oder aufgebracht. Es versteht sich von selbst, dass solche Begriffe wie „aufgetragen“ oder „aufgebracht“ buchstäblich alle Arten und Techniken des Auftragens von Schichten aufeinander umfassen sollen. Insbesondere sollen sie Techniken, bei welchen Schichten auf einmal als Ganzes aufgetragen werden, wie beispielsweise Laminiertechniken, sowie Techniken umfassen, bei welchen Schichten z.B. durch Sputtern, Plattieren, Spritzgießen, CVD usw. sequentiell aufgebracht werden.
- Die Halbleiterchips können Kontaktelemente oder Kontaktstellen auf einer oder mehreren ihrer Außenflächen umfassen, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiterchips dienen. Die Kontaktelemente können jede gewünschte Form oder Gestalt aufweisen. Sie können zum Beispiel die Form von Kontaktflecken, d.h. flachen Kontaktschichten, auf einer Außenfläche des Halbleiterchips aufweisen. Die Kontaktelemente oder Kontaktstellen können aus einem beliebigen elektrisch leitenden Material, z.B. aus einem Metall wie beispielsweise Aluminium, Gold oder Kupfer oder einer Metalllegierung, oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial hergestellt sein.
- In den Ansprüchen und in der folgenden Beschreibung werden verschiedene Ausführungsformen eines Verfahrens zur Herstellung eines elektronischen Bauteils als eine bestimmte Reihenfolge von Prozessen oder Maßnahmen, insbesondere im Flussdiagramm, beschrieben. Es ist zu erwähnen, dass die Ausführungsformen nicht auf die bestimmte beschriebene Reihenfolge beschränkt werden sollten. Bestimmte oder alle der verschiedenen Prozesse oder Maßnahmen können auch gleichzeitig oder in jeder anderen sinnvollen und geeigneten Reihenfolge durchgeführt werden.
- Unter Bezugnahme auf
1 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines elektronischen Moduls dargestellt. Das Verfahren100 von1 umfasst ein Bereitstellen eines Trägers (110 ), Bereitstellen eines Halbleiterchips (120 ), Auftragen einer Verbindungsschicht auf eine erste Hauptfläche des Halbleiterchips, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst (130 ), Auftragen eines Füllmaterials auf die Verbindungsschicht oder den Träger (140 ), Befestigen des Halbleiterchips mit der Verbindungsschicht am Träger (150 ) und Anwenden von einem oder mehreren von Wärme, Druck und Ultraschall zum Fixieren des Halbleiterchips am Träger (160 ). - Das Füllmaterial kann entweder direkt in die Vertiefungen der Verbindungsschicht gefüllt werden, oder es kann auf die Verbindungsschicht über den Säulen, welche die Vertiefungen zwischen ihnen definieren, aufgetragen werden, oder es kann auf den Träger aufgetragen werden. Infolge der anschließenden Behandlung kann das Füllmaterial in die Vertiefungen fließen, so dass die Vertiefungen vollständig mit dem Füllmaterial gefüllt werden können.
- Gemäß einer Ausführungsform des Verfahrens
100 von1 umfasst der Träger ein elektrisch leitendes Material. Insbesondere kann der Träger einen Leiterrahmen oder einen beliebigen anderen Metallträger umfassen. Der Träger kann außerdem ein Isoliermaterial mit metallisierten Bereichen auf einer Hauptfläche davon oder eine gedruckte Leiterplatte (PCB) oder ein beliebiges anderes Substrat umfassen. - Gemäß einer Ausführungsform des Verfahrens
100 von1 umfasst der Halbleiterchip eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche, wobei mindestens eine elektrische Kontaktstelle auf der ersten Hauptfläche angeordnet ist, und mindestens eine elektrische Kontaktstelle auf der zweiten Hauptfläche angeordnet ist. Gemäß einer Ausführungsform davon umfasst der Halbleiterchip eine Vertikaltransistorstruktur wie zum Beispiel eine IGBT(Bipolartransistor mit isolierter Gate-Elektrode)-Struktur. - Gemäß einer Ausführungsform des Verfahrens
100 von1 kann der Halbleiterchip jede Art von elektrischem Bauelement oder elektrischer Schaltung in den Halbleiterchip integriert umfassen, insbesondere eines oder mehr von einer integrierten Logikschaltung, einer integrierten Analogschaltung, einer integrierten Schaltung für Mischsignale, einem MEMS (mikroelektromechanisches System), einer integrierten Leistungsschaltung, einem Transistor wie zum Beispiel einem MOS-Transistor, einem Leistungstransistor, einem IGBT-Transistor oder einem vertikalen Transistor. - Gemäß einer Ausführungsform des Verfahrens
100 von1 können die Vertiefungen der Verbindungsschicht jede gewünschte Form und Gestalt aufweisen. Insbesondere können die Vertiefungen eine gleiche Form und Gestalt aufweisen, oder sie können eine unterschiedliche Form und Gestalt aufweisen, wobei außerdem ein Teil der Mehrzahl von Vertiefungen eine gleiche Form und Gestalt aufweisen kann. Die Vertiefungen oder ein Teil von ihnen können eine derartige Tiefe aufweisen, dass sie durch die Schicht bis zur ersten Hauptfläche des Halbleiterchips reichen, oder die Vertiefungen oder ein Teil von ihnen können eine derartige Tiefe aufweisen, dass sie nicht durch die Schicht bis zur ersten Hauptfläche des Halbleiterchips reichen. Die Vertiefungen oder ein Teil von ihnen können vertikale Seitenwände aufweisen. Die Vertiefungen können einen rechteckförmigen Querschnitt aufweisen. Die Topologie der Säulen kann außerdem an die Topologie des Trägers angepasst werden, z.B. können die Bondhügelspitzen mindestens eine Ebene für einen Planarträger definieren. - Gemäß einer Ausführungsform des Verfahrens
100 von1 können die Vertiefungen durch Säulen der Verbindungsschicht definiert werden, wobei die Vertiefungen Zwischenräume zwischen den Säulen umfassen. Die Säulen können zum Beispiel eine seitliche Größe in einem Bereich von 5 µm bis 50 µm und eine Höhe in einem Bereich von 10 µm bis 30 µm aufweisen. Die Abstände zwischen den Säulen können in einem Bereich von 5 µm bis 50 µm liegen. Die Größe der Säulen und die Abstände zwischen den Säulen können derart gewählt werden, dass die durch die Zwischenräume zwischen den Säulen gebildeten Vertiefungen benachbart oder nicht benachbart sind. Gemäß einem Beispiel werden die Säulen und die Zwischenräume zwischen ihnen zu einem regelmäßigen Muster, insbesondere einem schachbrettartigen Muster, ausgebildet, in welchem Fall die Säulen und die Zwischenräume zwischen ihnen identische Raumvolumina einnehmen, oder im Falle von sehr vielen Säulen oder großflächigen Säulen können die Säulen nur einen Teil der Gesamtfläche mit vergrößertem Abstand zwischen den Säulen einnehmen. - Gemäß einer Ausführungsform des Verfahrens
100 von1 kann die Verbindungsschicht durch Auftragen einer Basisverbindungsschicht auf die Hauptfläche des Halbleiterchips und anschließendes Entfernen von vorbestimmten Abschnitten der Basisverbindungsschicht erzeugt werden. Die vorbestimmten Abschnitte der Basisverbindungsschicht können durch Laserstrukturieren oder durch Ätzen entfernt werden. - Gemäß einer Ausführungsform des Verfahrens
100 von1 kann die Basisverbindungsschicht ein elektrisch leitendes Material wie beispielsweise Kupfer oder ein beliebiges anderes metallisches Material umfassen. - Gemäß einer Ausführungsform des Verfahrens
100 von1 kann die Basisverbindungsschicht eine Isolierschicht umfassen. - Gemäß einer Ausführungsform des Verfahrens
100 von1 kann die Verbindungsschicht, welche die Mehrzahl von Vertiefungen umfasst, durch ein fotolithografisches Verfahren oder ein Abhebeverfahren (Lift-Off) hergestellt werden. - Gemäß einer Ausführungsform des Verfahrens
100 von1 umfasst das Füllmaterial eines oder mehrere von einem wärmeschrumpffähigen Material, einem elektrisch leitenden Material, einem Isoliermaterial, einem Polymermaterial, einem Klebematerial, und einem beliebigen der zuvor erwähnten Materialien als ein Wirtsmaterial, das mit Teilchen, insbesondere einem oder mehreren von elektrisch leitenden Teilchen, isolierenden Teilchen und mikroskopischen oder nanoskopischen Teilchen, gefüllt wird. - Gemäß einer Ausführungsform des Verfahrens
100 von1 umfasst der Halbleiterchip eine Halbleiterchipregion einer Halbleiterscheibe, wobei die Halbleiterscheibe mehrere Halbleiterchipregionen umfasst. Die mehreren Halbleiterchipregionen können eine gemeinsame erste Hauptfläche umfassen. Die Verbindungsschicht kann in einem Waferlevel-Stadium oder auf einer Halbleiter-Scheibenebenenbasis aufgetragen werden, und insbesondere kann auch das Füllen des Füllmaterials in die Vertiefungen in einem Waferlevel-Stadium oder auf einer Halbleiterscheibenebenenbasis durchgeführt werden. Danach kann die Halbleiterscheibe in einzelne Halbeiterchips getrennt werden. Einer der Halbleiterchips kann dann an einem Träger befestigt und so fixiert werden, wie zuvor beschrieben. - Unter Bezugnahme auf
2 bis4 sind schematische Darstellungen zum Veranschaulichen eines Verfahrens zur Herstellung eines elektronischen Bauteils abgebildet.2A und2B zeigen eine schematische Darstellung im Querschnitt (A) und eine Darstellung einer Ansicht von unten (B) eines Halbleiterchips200 und einer Verbindungsschicht250 , die auf den Halbleiterchip200 aufgetragen ist.2A ist ein Querschnitt entlang Linie A-A von2B . Der Halbleiterchip200 kann zum Beispiel einen Siliziumchip umfassen, und er kann ferner einen Chip mit einer ersten Kontaktschicht210 , die auf einer ersten Hauptfläche des Halbleiterchips200 angeordnet ist, und zweite und dritte Kontaktschichten220 und230 umfassen, die auf einer zweiten Hauptfläche gegenüber der ersten Hauptfläche angeordnet sind. Der Halbleiterchip200 kann zum Beispiel einen Vertikaltransistorchip wie beispielsweise einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) umfassen. Die ersten, zweiten und dritten Kontaktschichten210 ,220 und230 können die Drain-, Source- und Gate-Kontaktschichten eines IGBTs sein. Der Halbleiterchip200 kann eine Dicke in einem Bereich von 50 µm bis 800 µm, insbesondere 50 µm bis 300 µm, insbesondere 50 µm bis 100 µm oder weniger als 50 µm aufweisen. Der Halbleiterchip200 kann entweder ein einzelner Halbleiterchip oder eine Halbleiterchipregion innerhalb einer Halbleiterscheibe sein. - Die Verbindungsschicht
250 kann ein regelmäßiges Feld von Kontaktsäulen251 und Zwischenräumen (Vertiefungen)252 zwischen den Kontaktsäulen251 umfassen. Wie in2B dargestellt, kann die Anordnung von Kontaktsäulen251 und Zwischenräumen252 die eines Schachbrettmusters sein, was bedeutet, dass die Gesamtzahl von Kontaktsäulen251 und die Gesamtzahl von Zwischenräumen252 identische Raumvolumina einnehmen. In der in2B dargestellten Ausführungsform sind die Zwischenräume252 voneinander getrennt. Es kann jedoch auch der Fall sein, dass die Kontaktsäulen251 kleinere seitliche Abmessungen oder größere Abstände zwischen einander haben, so dass die Zwischenräume252 zwischen den Kontaktsäulen251 miteinander verbunden sind und einen zusammenhängenden Leerraum zwischen den Kontaktsäulen251 bilden. Die Kontaktsäulen251 können einen rechteckigen Querschnitt und vertikale Seitenwände aufweisen, und die Zwischenräume252 können ebenfalls rechteckige Querschnitte und vertikale Seitenwände aufweisen. Die Säulen251 können auch beliebige andere gewünschte Formen, z.B. Y-, U-, I- oder X-ähnliche Formen, sowie nichtvertikale Seitenwände, vorzugsweise jene mit einem Winkel von über 90° auf die Ebene, aufweisen. Die Säulen251 können eine Breite, d.h. eine seitliche Kantenlänge, in einem Bereich von 5 µm bis 50 µm und eine Höhe in einem Bereich von 5 µm bis 30 µm aufweisen. Die Kontaktsäulen251 können aus einem metallischen Material, wie beispielsweise Kupfer, hergestellt sein. Sie können durch Aufbringen einer Kupferschicht und anschließendes Entfernen von vorbestimmten Abschnitten zum Beispiel durch fotolithografische Technik und Ätzen hergestellt werden. Die vorbestimmten Abschnitte sind dazu bestimmt, die Zwischenräume252 zu werden. Als eine Alternative ist es auch möglich, die Kupferschicht durch eine Maske aufzubringen, wobei die Maskierungsabschnitte der Maske Bereiche definieren, in welchen kein Kupfer aufgetragen werden soll, d.h. Regionen, die den Zwischenräumen252 entsprechen. - Unter Bezugnahme auf
3 ist eine schematische Querschnittsdarstellung der Anordnung, wie in2A dargestellt, nach dem Aufbringen eines Füllmaterials300 in die Zwischenräume252 abgebildet. Bei dem Füllmaterial300 kann es sich um eines oder mehrere von einem wärmeschrumpffähigen Material, einem elektrisch leitenden Material, einem Isoliermaterial, einem Polymermaterial, einer nichtleitenden Paste (NCP), einer nichtleitenden Folie und einer beliebigen Art von Wirtsmaterial handeln, das mit Teilchen, insbesondere leitenden oder isolierenden Teilchen, insbesondere mikroskopischen oder nanoskopischen Teilchen gefüllt ist. Das Füllmaterial kann insbesondere ein eigenleitendes Polymer wie beispielsweise dotiertes oder undotiertes Polythiophen (Poly-(3,4-ethylendioxythiophen) umfassen, das mit elektrisch leitenden oder isolierenden Teilchen gefüllt sein kann. Das Füllmaterial300 kann je nach Art und Beschaffenheit des Füllmaterials300 durch verschiedene Verfahren und Techniken aufgebracht werden. Das Füllmaterial300 kann zum Beispiel durch Aufschleudern, Laminieren, Drucken oder Beschichten mittels eines Streichmessers oder einer Rakel in oder auf die Zwischenräume252 gefüllt werden. - Unter Bezugnahme auf
4 ist eine Querschnittsdarstellung der Anordnung von3 nach ihrem Befestigen an einem Träger400 , wie beispielsweise einem Leiterrahmen, abgebildet. Der Leiterrahmen400 kann zum Beispiel aus Kupfer oder einer Kupferlegierung hergestellt sein. Der Leiterrahmen400 kann eine erste, obere Oberfläche410 und eine zweite, untere Oberfläche420 gegenüber der oberen Oberfläche410 umfassen. Der Leiterrahmen400 kann eine Silber- oder Nickelplattierung mit einer Dicke in einem Bereich von 500 nm bis 5 µm an einer Gesamtoberfläche davon oder nur auf der ersten Oberfläche410 aufweisen, an welcher elektrische Bauelemente angeschlossen werden sollen. - Die in
3 dargestellte Anordnung, die den Halbleiterchip200 , die Verbindungsschicht250 und das Füllmaterial300 umfasst, wird an der ersten Oberfläche410 des Leiterrahmens400 befestigt. Dann kann eines oder mehr von Druck, Wärme und Ultraschall angewendet werden, um den Halbleiterchip am Leiterrahmen400 so zu fixieren, dass zunächst nur eine formschlüssige Verbindung zwischen dem Halbleiterchip200 , der Verbindungsschicht250 , dem Füllmaterial300 und dem Leiterrahmen400 hergestellt wird. Es kann von oben oder unten Druck ausgeübt werden, um den Halbleiterchip200 und den Leiterrahmen400 zusammenzupressen, und für 1 bis 10 min. kann eine Temperatur in einem Bereich von 100°C bis 250°C oder 150°C bis 200°C angewendet werden, um die untere Oberfläche der Verbindungsschicht250 und des Füllmaterials300 an der oberen Oberfläche des Leiterrahmens400 zu fixieren. Alternativ oder zusätzlich zur Wärmebehandlung kann Ultraschallstrahlung auf den Übergang zwischen dem Halbleiterchip200 und dem Leiterrahmen400 gerichtet werden. - Ein Ergebnis solch einer Behandlung, wie zuvor beschrieben, ist, dass eine Klebeverbindung zwischen dem Füllmaterial
300 und den Kontaktsäulen251 , zwischen dem Füllmaterial300 und dem Leiterrahmen400 und zwischen den Kontaktsäulen251 und dem Leiterrahmen400 entwickelt wird. Die Wärmeschrumpffähigkeit des Füllmaterials300 kann durch die Beschaffenheit des Füllmaterials unumkehrbar sein, so dass die Klebeverbindung zwischen diesen Komponenten stabil und dauerhaft zuverlässig ist. Im Betrieb des elektrischen Bauelements des Halbleiterchips, insbesondere eines vertikalen Transistors, kann die Klebeverbindung infolge der angelegten Spannung und des Stroms, der infolge von Elektrodiffusion und Elektromigration durch die Kontakte fließt, und der resultierenden Diffusion von Atomen von einer Seite eines der Kontaktübergänge zur anderen Seite noch verstärkt werden. Außerdem kann das Füllmaterial300 als eine Barriere für mechanisch induzierte Sprünge oder Risse fungieren, die in der Verbindungsschicht, d.h. den Säulen251 , auftreten können. Folglich besteht nicht nur ein Vorteil hinsichtlich der Stabilität der Verbindung sondern auch in Bezug auf Elektromigrationsprobleme, die sich aus lotbasierter Kontaktierung ergeben. - Unter Bezugnahme auf
5 ist eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils gemäß einer Ausführungsform abgebildet. Das elektronische Bauteil500 umfasst einen Träger510 , einen Halbleiterchip520 , der eine Hauptfläche521 und eine erste Kontaktschicht522 auf der Rückseitenfläche umfasst, eine Verbindungsschicht530 , die auf die Hauptfläche521 des Halbleiterchips520 aufgetragen ist, wobei die Verbindungsschicht530 eine Mehrzahl von Vertiefungen531 umfasst, ein Füllmaterial540 , das innerhalb der Vertiefungen531 angeordnet ist, wobei die Verbindungsschicht530 zwischen dem Halbleiterchip520 und dem Träger510 angeordnet ist. - Das elektronische Bauteil kann jedes weitere Merkmal, wie zuvor in Verbindung mit dem Herstellungsverfahren beschrieben, aufweisen. Im Folgenden werden nur ein paar Merkmale beschrieben.
- Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 umfasst der Träger510 ein elektrisch leitendes Material. Insbesondere kann der Träger510 einen Leiterrahmen oder einen beliebigen anderen Metallträger umfassen. Der Träger510 kann außerdem ein Isoliermaterial mit metallisierten Bereichen auf einer Hauptfläche davon oder eine gedruckte Leiterplatte (PCB) oder ein beliebiges anderes Substrat umfassen. - Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 umfasst der Halbleiterchip520 eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche, wobei mindestens eine elektrische Kontaktstelle auf der ersten Hauptfläche angeordnet ist, und mindestens eine elektrische Kontaktstelle auf der zweiten Hauptfläche angeordnet ist. Gemäß einer Ausführungsform davon umfasst der Halbleiterchip520 eine Vertikaltransistorstruktur wie zum Beispiel eine IGBT (Bipolartransistor mit isolierter Gate-Elektrode)-Struktur. - Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 kann der Halbleiterchip520 eine beliebige Art von elektrischem Bauelement oder elektrischer Schaltung in den Halbleiterchip integriert umfassen, darunter eine integrierte Logikschaltung, eine integrierte Analogschaltung, eine integrierte Schaltung für Mischsignale, ein MEMS (mikroelektromechanisches System), eine integrierte Leistungsschaltung, einen Transistor wie zum Beispiel einen MOS-Transistor, einen IGBT-Transistor oder einen vertikalen Transistor. - Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 können die Vertiefungen531 der Verbindungsschicht530 jede gewünschte Form und Gestalt aufweisen. Insbesondere können die Vertiefungen531 eine gleiche Form und Gestalt aufweisen, oder sie können eine unterschiedliche Form und Gestalt aufweisen, wobei außerdem ein Teil der Mehrzahl von Vertiefungen531 eine gleiche Form und Gestalt aufweisen kann. Die Vertiefungen531 oder ein Teil von ihnen können eine derartige Tiefe aufweisen, dass sie durch die Schicht530 bis zur ersten Hauptfläche521 des Halbleiterchips520 reichen, oder die Vertiefungen531 oder ein Teil von ihnen können eine derartige Tiefe aufweisen, dass sie nicht durch die Schicht530 bis zur ersten Hauptfläche521 des Halbleiterchips520 reichen. Die Vertiefungen531 oder ein Teil von ihnen können vertikale Seitenwände aufweisen. Die Vertiefungen531 können einen rechteckförmigen Querschnitt aufweisen. - Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 können die Vertiefungen531 durch Säulen550 der Verbindungsschicht530 definiert sein, wobei die Vertiefungen Zwischenräume zwischen den Säulen550 umfassen. Die Säulen550 können zum Beispiel eine seitliche Größe in einem Bereich von 5 µm bis 50 µm und eine Höhe in einem Bereich von 10 µm bis 30 µm aufweisen. Die Abstände zwischen den Säulen550 können in einem Bereich von 5 µm bis 500 µm oder darüber hinaus liegen. Die Größe der Säulen550 und die Abstände zwischen den Säulen550 können derart gewählt sein, dass die durch die Zwischenräume zwischen den Säulen550 gebildeten Vertiefungen531 benachbart oder nicht benachbart sind. Gemäß einem Beispiel können die Säulen550 und die Zwischenräume zwischen ihnen zu einem regelmäßigen Muster, insbesondere einem schachbrettartigen Muster, ausgebildet sein, in welchem Fall die Säulen550 und die Zwischenräume zwischen ihnen identische Raumvolumina einnehmen. Gemäß einer Ausführungsform ist die durch die Säulen550 eingenommene Fläche im Vergleich zur Gesamtfläche wesentlich kleiner. - Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 können die Verbindungsschicht530 oder die Säulen550 ein elektrisch leitendes Material wie beispielsweise Kupfer oder ein beliebiges anderes metallisches Material umfassen. - Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 können die Verbindungsschicht530 oder die Säulen550 eine Isolierschicht umfassen. - Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 kann die Verbindungsschicht530 , welche die Mehrzahl von Vertiefungen umfasst, durch ein fotolithografisches Verfahren oder ein Abhebeverfahren (Lift-Off) hergestellt sein. - Gemäß einer Ausführungsform des elektronischen Bauteils
500 von5 umfasst das Füllmaterial540 eines oder mehrere von einem wärmeschrumpffähigen Material, einem elektrisch leitenden Material, einem Isoliermaterial, einem Polymermaterial, einem Klebematerial und einem beliebigen der zuvor erwähnten Materialien als ein Wirtsmaterial, das mit Teilchen, insbesondere einem oder mehreren von elektrisch leitenden Teilchen, isolierenden Teilchen und mikroskopischen oder nanoskopischen Teilchen gefüllt ist. - Unter Bezugnahme auf
6 ist eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils gemäß einer Ausführungsform abgebildet. Das elektronische Bauteil600 von6 ist eine Weiterentwicklung des elektronischen Bauteils500 von5 . Soweit die gleichen Bezugszeichen verwendet werden, wird die Beschreibung der jeweiligen Elemente hier nicht wiederholt. Das elektronische Bauelement600 umfasst außerdem zweite und dritte Kontaktschichten523 und524 auf einer Vorderseitenfläche des Halbleiterchips520 , wobei eine weitere Verbindungsschicht560 auf die Kontaktschichten523 und524 aufgetragen ist. Die Verbindungsschicht560 kann auf die gleiche Art und Weise wie die Verbindungsschicht530 ausgebildet sein, nämlich durch Umfassen von Vertiefungen570 , die durch Säulen580 definiert sind. In einer späteren Phase können Verbindungselemente durch Verwendung eines Füllmaterials auf die gleiche wie zuvor für die Rückseite des Halbleiterchips beschriebene Art und Weise mit der Verbindungsschicht560 verbunden werden. - Obwohl die Erfindung in Bezug auf eine oder mehrere Implementierungen veranschaulicht und beschrieben wurde, können Abänderungen und/oder Modifikationen an den veranschaulichten Beispielen vorgenommen werden, ohne vom Erfindungsgedanken und Schutzumfang der angehängten Ansprüche abzuweichen. Es ist insbesondere hinsichtlich der verschiedenen Funktionen, die durch die zuvor beschriebenen Komponenten oder Strukturen (z.B. Anordnungen, Bauelemente, Schaltungen, Systeme usw.) ausgeführt werden, beabsichtigt, dass die Begriffe (einschließlich einer Bezugnahme auf „Mittel“), die zur Beschreibung solcher Komponenten verwendet werden, sofern nichts anderes angegeben, jeglicher Komponente oder Struktur entsprechen, welche die spezifizierte Funktion der beschriebenen Komponente ausführt (d.h. welche funktionell gleichwertig ist), auch wenn sie mit der offenbarten Struktur, welche die Funktion in den hierin veranschaulichten beispielhaften Implementierungen der Offenbarung ausführt, strukturell nicht gleichwertig ist.
Claims (27)
- Verfahren zur Herstellung eines elektronischen Bauteils, wobei das Verfahren umfasst: Bereitstellen eines Trägers; Bereitstellen eines Halbleiterchips; Auftragen einer Verbindungsschicht auf eine erste Hauptfläche des Halbleiterchips, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst; Auftragen eines Füllmaterials auf die Verbindungsschicht oder den Träger; derartiges Befestigen des Halbleiterchips am Träger, dass die Verbindungsschicht zwischen dem Halbleiterchip und dem Träger angeordnet ist; und Anwenden von einem oder mehreren von Wärme und Druck, um den Halbleiterchip am Träger zu fixieren.
- Verfahren nach Anspruch 1, wobei das Auftragen der Verbindungsschicht ein Auftragen einer Schicht auf die erste Hauptfläche des Halbleiterchips und Entfernen von vorbestimmten Abschnitten der Schicht umfasst.
- Verfahren nach Anspruch 2, wobei das Entfernen der vorbestimmten Abschnitte ein Entfernen der vorbestimmten Abschnitte durch Laserstrukturieren oder Ätzen umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei die Vertiefungen eines oder mehrere von gleicher Form, gleichen Abmessungen und gleichen Abständen voneinander aufweisen.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein wärmeschrumpffähiges Material umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein elektrisch leitendes Material umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein Isoliermaterial umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein Klebematerial umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein mit leitenden Teilchen gefülltes Wirtsmaterial umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei: das Bereitstellen des Halbleiterchips ein Bereitstellen einer Halbleiterscheibe umfasst; die Halbleiterscheibe mehrere Chipregionen umfasst; die Verbindungsschicht auf eine erste Hauptfläche der Halbleiterscheibe aufgetragen wird; das Füllmaterial in die Vertiefungen gefüllt wird; und das Verfahren ferner ein Trennen der Halbleiterscheibe in einzelne Halbleiterchips umfasst.
- Verfahren zur Herstellung eines elektronischen Bauteils, wobei das Verfahren umfasst: Bereitstellen eines Trägers; Bereitstellen einer Halbleiterscheibe mit einer Mehrzahl von Chipregionen; Auftragen einer Verbindungsschicht auf eine erste Hauptfläche der Halbleiterscheibe, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst; Füllen der Vertiefungen mit einem Füllmaterial; Trennen der Scheibe in einzelne Halbleiterchips; und Befestigen eines der Halbleiterchips mit der Hauptfläche am Träger.
- Verfahren nach Anspruch 11, ferner umfassend ein Anwenden von einem oder mehreren von Wärme, Druck und Ultraschall, um den Halbleiterchip am Träger zu fixieren.
- Elektronisches Bauteil, umfassend: einen Träger; einen Halbleiterchip, der eine erste Hauptfläche umfasst; eine Verbindungsschicht, die auf die erste Hauptfläche des Halbleiterchips aufgetragen ist, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst, die Verbindungsschicht, die zwischen dem Halbleiterchip und dem Träger angeordnet ist; und ein Füllmaterial, das zwischen dem Träger und der Verbindungsschicht angeordnet ist.
- Elektronisches Bauteil nach Anspruch 13, wobei die Vertiefungen eines oder mehrere von gleicher Form, gleichen Abmessungen und gleichen Abständen voneinander aufweisen.
- Elektronisches Bauteil nach Anspruch 13 oder 14, wobei das Füllmaterial ein wärmeschrumpffähiges Material umfasst.
- Elektronisches Bauteil nach einem der Ansprüche 13 bis 15, wobei das Füllmaterial ein elektrisch leitendes Material umfasst.
- Elektronisches Bauteil nach einem der Ansprüche 13 bis 16, wobei das Füllmaterial ein Isoliermaterial umfasst.
- Elektronisches Bauteil nach einem der Ansprüche 13 bis 17, wobei das Füllmaterial ein Klebematerial umfasst.
- Elektronisches Bauteil nach einem der Ansprüche 13 bis 18, wobei das Füllmaterial ein mit leitenden Teilchen gefülltes Wirtsmaterial umfasst.
- Elektronisches Bauteil nach einem der Ansprüche 13 bis 19, wobei der Halbleiterchip ein elektrisches Bauelement mit einem ersten elektrischen Kontaktelement an der ersten Hauptfläche und einem zweiten elektrischen Kontaktelement an einer zweiten Hauptfläche gegenüber der ersten Hauptfläche umfasst.
- Elektronisches Bauteil nach Anspruch 20, wobei das elektrische Bauelement einen vertikalen Transistor, einen MOS-Transistor, einen IGB-Transistor oder einen Leistungstransistor umfasst.
- Elektronisches Bauteil nach Anspruch 20 oder 21, ferner umfassend eine elektrisch leitende Schicht, die auf dem ersten elektrischen Kontaktelement angeordnet ist, wobei die Vertiefungen in die elektrisch leitende Schicht gebildet sind.
- Elektronisches Bauteil nach einem der Ansprüche 13 bis 22, wobei der Halbleiterchip ferner eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, das elektronische Bauteil ferner eine weitere Verbindungsschicht umfasst, die auf die zweite Hauptfläche des Halbleiterchips aufgetragen ist, die weitere Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst.
- Elektronisches Bauteil, umfassend: einen Träger; einen Halbleiterchip, der eine Hauptfläche umfasst; eine Verbindungsschicht, die auf die Hauptfläche des Halbleiterchips aufgetragen ist, wobei die Verbindungsschicht eine Mehrzahl von Erhebungen umfasst, wobei die Verbindungsschicht zwischen dem Halbleiterchip und dem Träger angeordnet ist; und ein Füllmaterial, das in Zwischenräumen zwischen den Erhebungen angeordnet ist.
- Elektronisches Bauteil nach Anspruch 24, wobei die Erhebungen als Säulen ausgebildet sind, wobei die Säulen vertikale Seitenflächen aufweisen.
- Elektronisches Bauteil nach Anspruch 24 oder 25, wobei die Erhebungen eines oder mehrere von gleicher Form, gleichen Abmessungen und gleichen Abständen voneinander aufweisen.
- Elektronisches Bauteil nach einem der Ansprüche 24 bis 26, wobei die Erhebungen in regelmäßiger Weise angeordnet sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/681,079 | 2012-11-19 | ||
US13/681,079 US9171804B2 (en) | 2012-11-19 | 2012-11-19 | Method for fabricating an electronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013112708A1 true DE102013112708A1 (de) | 2014-05-22 |
DE102013112708B4 DE102013112708B4 (de) | 2022-06-15 |
Family
ID=50625736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013112708.8A Active DE102013112708B4 (de) | 2012-11-19 | 2013-11-18 | Verfahren zur Herstellung eines elektronischen Bauteils |
Country Status (3)
Country | Link |
---|---|
US (1) | US9171804B2 (de) |
CN (1) | CN103839842B (de) |
DE (1) | DE102013112708B4 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9067779B1 (en) | 2014-07-14 | 2015-06-30 | Butterfly Network, Inc. | Microfabricated ultrasonic transducers and related apparatus and methods |
US9559056B2 (en) * | 2014-09-18 | 2017-01-31 | Infineon Technologies Austria Ag | Electronic component |
DE102014115882B3 (de) * | 2014-10-31 | 2016-02-25 | Infineon Technologies Ag | Elektronikbauelement und ein Verfahren zum Herstellen eines Elektronikbauelements und ein Verfahren zum Anbringen eines Halbleiter-Die an einem Träger |
US10044171B2 (en) * | 2015-01-27 | 2018-08-07 | TeraDiode, Inc. | Solder-creep management in high-power laser devices |
US10923454B2 (en) * | 2015-06-09 | 2021-02-16 | Seyed Amir Paknejad | Method and apparatus for creating a bond between objects based on formation of inter-diffusion layers |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4033027A (en) | 1975-09-26 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Dividing metal plated semiconductor wafers |
EP0477600A1 (de) | 1990-09-26 | 1992-04-01 | Siemens Aktiengesellschaft | Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat |
US6081037A (en) * | 1998-06-22 | 2000-06-27 | Motorola, Inc. | Semiconductor component having a semiconductor chip mounted to a chip mount |
US6104062A (en) | 1998-06-30 | 2000-08-15 | Intersil Corporation | Semiconductor device having reduced effective substrate resistivity and associated methods |
US6168972B1 (en) * | 1998-12-22 | 2001-01-02 | Fujitsu Limited | Flip chip pre-assembly underfill process |
DE19940564C2 (de) | 1999-08-26 | 2002-03-21 | Infineon Technologies Ag | Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls |
JP3450236B2 (ja) * | 1999-09-22 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP3854103B2 (ja) | 2001-06-28 | 2006-12-06 | 住友ベークライト株式会社 | 導電性ペースト及び該ペーストを用いてなる半導体装置 |
US8518304B1 (en) * | 2003-03-31 | 2013-08-27 | The Research Foundation Of State University Of New York | Nano-structure enhancements for anisotropic conductive material and thermal interposers |
DE102004027074B4 (de) * | 2004-06-02 | 2009-06-04 | Infineon Technologies Ag | Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie |
KR101109221B1 (ko) * | 2005-03-29 | 2012-01-30 | 파나소닉 주식회사 | 플립칩 실장방법 및 범프형성방법 |
JP4836483B2 (ja) | 2005-04-15 | 2011-12-14 | セイコーインスツル株式会社 | 半導体装置 |
US8335084B2 (en) | 2005-08-01 | 2012-12-18 | Georgia Tech Research Corporation | Embedded actives and discrete passives in a cavity within build-up layers |
WO2008132559A1 (en) | 2007-04-27 | 2008-11-06 | Freescale Semiconductor, Inc. | Semiconductor wafer processing |
US8009439B2 (en) * | 2007-11-30 | 2011-08-30 | Raytheon Company | Metal foil interconnection of electrical devices |
DE102009022660B3 (de) | 2009-05-26 | 2010-09-16 | Semikron Elektronik Gmbh & Co. Kg | Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung |
DE112010002901T5 (de) | 2009-07-13 | 2012-08-30 | Georgia Tech Research Corp. | Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben |
US8058108B2 (en) * | 2010-03-10 | 2011-11-15 | Ati Technologies Ulc | Methods of forming semiconductor chip underfill anchors |
EP2536799A4 (de) * | 2010-05-14 | 2017-04-19 | Empire Technology Development LLC | Laminierte zusammensetzungen und verfahren |
US8552567B2 (en) * | 2011-07-27 | 2013-10-08 | Micron Technology, Inc. | Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication |
US9842798B2 (en) * | 2012-03-23 | 2017-12-12 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a PoP device with embedded vertical interconnect units |
-
2012
- 2012-11-19 US US13/681,079 patent/US9171804B2/en not_active Expired - Fee Related
-
2013
- 2013-11-18 DE DE102013112708.8A patent/DE102013112708B4/de active Active
- 2013-11-19 CN CN201310757117.XA patent/CN103839842B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9171804B2 (en) | 2015-10-27 |
CN103839842B (zh) | 2017-01-04 |
CN103839842A (zh) | 2014-06-04 |
DE102013112708B4 (de) | 2022-06-15 |
US20140138843A1 (en) | 2014-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014115653B4 (de) | Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips | |
DE102014111829B4 (de) | Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien | |
DE102015121044B4 (de) | Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend | |
DE102014116382B4 (de) | Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102014102118A1 (de) | Halbleiterbauelement | |
DE102008039388A1 (de) | Gestapelte Halbleiterchips | |
DE102013112708B4 (de) | Verfahren zur Herstellung eines elektronischen Bauteils | |
DE112012004185T5 (de) | Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten | |
DE102014103050B4 (de) | Halbleiter-Bauelement und Verfahren zu dessen Herstellung | |
DE102008039389A1 (de) | Halbleiterbauelement | |
WO2006021191A1 (de) | Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip | |
DE102015110530A1 (de) | Elektronisches Bauteil und Verfahren zum elektrischen Koppeln eines Halbleiterchips mit einer Kontaktfläche | |
DE10345247B4 (de) | Verwendung von Leiterbahnen als Krallkörper | |
DE102013100339B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur | |
DE102013217801B4 (de) | Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE102013103351B4 (de) | Elektronikmodul | |
DE10324615A1 (de) | Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils | |
DE102013113917A1 (de) | Verfahren zum Fertigen eines Schichtstapels | |
DE102006024147B3 (de) | Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben | |
DE102012106431B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
WO2009010440A1 (de) | Elektronisches bauelement und vorrichtung mit hoher isolationsfestigkeit sowie verfahren zu deren herstellung | |
DE102014115882B3 (de) | Elektronikbauelement und ein Verfahren zum Herstellen eines Elektronikbauelements und ein Verfahren zum Anbringen eines Halbleiter-Die an einem Träger | |
DE102012108610B4 (de) | Chipmodul und Verfahren zum Herstellen eines Chipmoduls |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |