DE102013112708B4

DE102013112708B4 - Verfahren zur Herstellung eines elektronischen Bauteils

Info

Publication number: DE102013112708B4
Application number: DE102013112708.8A
Authority: DE
Inventors: Georg Meyer-Berg; Khalil Hosseini; Joachim Mahler; Edward Fuergut
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-11-19
Filing date: 2013-11-18
Publication date: 2022-06-15
Anticipated expiration: 2033-11-19
Also published as: US9171804B2; DE102013112708A1; CN103839842B; US20140138843A1; CN103839842A

Abstract

Verfahren zur Herstellung eines elektronischen Bauteils, wobei das Verfahren umfasst:
Bereitstellen eines Trägers;
Bereitstellen eines Halbleiterchips;
Auftragen einer Verbindungsschicht auf eine erste Hauptfläche des Halbleiterchips, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst;
Auftragen eines wärmeschrumpffähigen Füllmaterials auf die Verbindungsschicht oder den Träger;
derartiges Befestigen des Halbleiterchips am Träger, dass die Verbindungsschicht zwischen dem Halbleiterchip und dem Träger angeordnet ist; und
Anwenden von einem oder mehreren von Wärme und Druck, um den Halbleiterchip am Träger zu fixieren.

Description

TECHNISCHES GEBIET
Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauteils und ein elektronisches Bauteil.
HINTERGRUND
Bei vielen elektronischen Bauteilen muss ein Halbleiterchip auf einem Träger, insbesondere einem elektrisch leitenden Träger wie zum Beispiel einem Leiterrahmen, montiert werden. Es ist wichtig, dass die Verbindung zwischen dem Halbleiterchip und dem Träger von hoher Zuverlässigkeit ist und eine hohe elektrische und thermische Leitfähigkeit aufweist. Während und nach dem Prozess der Montage des Halbleiterchips auf dem Träger können jedoch abhängig von der angewendeten Fixiertechnik Probleme auftreten. Die Probleme können sich zum Beispiel aus verschiedenen Wärmeausdehnungskoeffizienten des Halbleitermaterials und des Trägermaterials ergeben, die zu thermomechanischen Spannungen führen können. Im Falle von gedünnten Halbleiterchips können diese Spannungsreaktionen sogar zu mikroskopischen Schäden des Halbleiterchips, wie die Bildung von Rissen, führen. In anderen Fällen kann die Spannung zu einer starken Verformung des Halbleitersubstrats führen, so dass die folgenden Prozessschritte, wie beispielsweise Laserbohren, Laminieren, Drahtbonden usw., nicht mehr möglich sind. Im Allgemeinen wirkt sich die im Halbleiterchip erzeugte Spannung stark auf die Zuverlässigkeit der folgenden Prozessschritte aus. Es besteht daher ein Bedarf an einer Verbindungstechnik, welche imstande ist, eine stabile und dauerhaft zuverlässige Verbindung zwischen einem Halbleiterchip und einem Träger mit hoher elektrischer und thermischer Leitfähigkeit bereitzustellen.
Die Druckschrift US 2006 / 0 231 934 A1 beschreibt das Befestigen von Halbleiterchips auf Trägern und zeigt in 8 eine Rückseitenelektrode als Drain eines vertikalen Transistors und als Verbindungsschicht mit Vertiefungen bzw. Erhebungen innerhalb der Rückseitenelektrode. Eine Paste als Füllmaterial füllt die Vertiefungen bzw. Erhebungen zwischen dem Träger und der Rückseitenelektrode, um den Halbleiterchip am Träger zu befestigen.
Die Druckschrift US 2003/0122257 A1 beschreibt eine elektrisch leitfähige Paste und eine Halbleitervorrichtung, die unter Verwendung der Paste hergestellt wird. Insbesondere wird eine elektrisch leitfähige Paste beschrieben, die verwendet wird für das Kleben von Halbleiterelementen wie einem IC und einem LSI an Metallrahmen und für elektrisch leitfähige Verbindungen von Halbleiterelementen mit äußeren Elektroden.
Figurenliste
Die beiliegenden Zeichnungen sind zum besseren Verständnis von Ausführungsformen vorgesehen und bilden einen wesentlichen Bestandteil dieser Spezifikation. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen sind leicht zu erkennen, da sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser zu verstehen sind. Die Elemente der Zeichnungen sind nicht unbedingt im gleichen Maßstab in Bezug aufeinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.

1 stellt ein Flussdiagramm eines Verfahrens zur Herstellung eines elektronischen Bauteils gemäß einer Ausführungsform dar;
2A und B, zusammen 2, zeigen eine schematische Darstellung einer Seitenansicht im Querschnitt (2A) bzw. eine Darstellung einer Ansicht von unten (2B) eines Halbleiterchips mit Kontaktsäulen, um ein Verfahren zur Herstellung eines elektronischen Bauteils gemäß einer Ausführungsform zu veranschaulichen;
3 zeigt eine schematische Darstellung einer Seitenansicht im Querschnitt der Anordnung von 2 nach dem Füllen eines Füllmaterials in die Zwischenräume zwischen den Kontaktsäulen;
4 zeigt eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils, das nach dem Befestigen der Anordnung von 3 an einem Leiterrahmen erhalten wird;
5 zeigt eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils gemäß einer Ausführungsform; und
6 zeigt eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils gemäß einer Ausführungsform.

AUSFÜHRLICHE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei im Allgemeinen durchgehend gleiche Bezugszeichen verwendet werden, um sich auf gleiche Elemente zu beziehen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein umfassendes Verständnis eines oder mehrerer Aspekte der Ausführungsformen zu vermitteln. Für Fachleute versteht es sich jedoch von selbst, dass ein oder mehr Aspekte der Ausführungsformen mit einem niedrigeren Grad der spezifischen Details umgesetzt werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form dargestellt, um die Beschreibung eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. Es versteht sich von selbst, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich ferner von selbst, dass die Zeichnungen nicht maßstabsgetreu oder nicht unbedingt maßstabsgetreu sind.
Obwohl außerdem ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform möglicherweise nur in Bezug auf eine von mehreren Implementierungen offenbart wird, kann solch ein Merkmal oder Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wenn es für eine beliebige oder bestimmte Anwendung erwünscht und vorteilhaft ist. Ferner sollen, insofern als die Begriffe „aufweisen“, „haben“, „mit“ oder andere Varianten davon in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, diese Begriffe in einer ähnlichen Weise einschließend sein wie der Begriff „umfassend“. Die Begriffe „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet werden. Es versteht sich von selbst, dass diese Begriffe verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander zusammenwirken oder interagieren, ungeachtet dessen, ob sie in direktem physischem oder elektrischem Kontakt oder nicht in direktem Kontakt miteinander stehen. Außerdem bezieht sich der Begriff „beispielhaft“ eher nur auf ein Beispiel als auf das Beste oder Optimale.
Die Ausführungsformen eines elektronischen Bauteils und ein Verfahren zur Herstellung eines elektronischen Bauteils können verschiedene Typen von Halbleiterchips oder in die Halbleiterchips integrierten Schaltungen, darunter integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Schaltungen für Mischsignale, Sensorschaltungen, MEMS (mikroelektromechanische Systeme), integrierte Leistungsschaltungen, Chips mit integrierten passiven Bauelementen usw., verwenden. Die Ausführungsformen können außerdem Halbleiterchips verwenden, die MOS-Transistorstrukturen oder Vertikaltransistorstrukturen, wie beispielsweise IGBT (Bipolartransistor mit isolierter Gate-Elektrode)-Strukturen, oder im Allgemeinen Transistor- oder andere Strukturen oder Bauelemente umfassen, bei welchen mindestens eine Kontaktstelle auf einer ersten Hauptfläche des Halbleiterchips angeordnet ist und mindestens eine andere Kontaktstelle auf einer zweiten Hauptfläche des Halbleiterchips gegenüber der ersten Hauptfläche des Halbleiterchips angeordnet ist.
In mehreren Ausführungsformen werden Schichten oder Schichtstapel aufeinander aufgetragen, oder es werden Materialien auf Schichten aufgetragen oder aufgebracht. Es versteht sich von selbst, dass solche Begriffe wie „aufgetragen“ oder „aufgebracht“ buchstäblich alle Arten und Techniken des Auftragens von Schichten aufeinander umfassen sollen. Insbesondere sollen sie Techniken, bei welchen Schichten auf einmal als Ganzes aufgetragen werden, wie beispielsweise Laminiertechniken, sowie Techniken umfassen, bei welchen Schichten z.B. durch Sputtern, Plattieren, Spritzgießen, CVD usw. sequentiell aufgebracht werden.
Die Halbleiterchips können Kontaktelemente oder Kontaktstellen auf einer oder mehreren ihrer Außenflächen umfassen, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiterchips dienen. Die Kontaktelemente können jede gewünschte Form oder Gestalt aufweisen. Sie können zum Beispiel die Form von Kontaktflecken, d.h. flachen Kontaktschichten, auf einer Außenfläche des Halbleiterchips aufweisen. Die Kontaktelemente oder Kontaktstellen können aus einem beliebigen elektrisch leitenden Material, z.B. aus einem Metall wie beispielsweise Aluminium, Gold oder Kupfer oder einer Metalllegierung, oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial hergestellt sein.
In den Ansprüchen und in der folgenden Beschreibung werden verschiedene Ausführungsformen eines Verfahrens zur Herstellung eines elektronischen Bauteils als eine bestimmte Reihenfolge von Prozessen oder Maßnahmen, insbesondere im Flussdiagramm, beschrieben. Es ist zu erwähnen, dass die Ausführungsformen nicht auf die bestimmte beschriebene Reihenfolge beschränkt werden sollten. Bestimmte oder alle der verschiedenen Prozesse oder Maßnahmen können auch gleichzeitig oder in jeder anderen sinnvollen und geeigneten Reihenfolge durchgeführt werden.
Unter Bezugnahme auf 1 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines elektronischen Moduls dargestellt. Das Verfahren 100 von 1 umfasst ein Bereitstellen eines Trägers (110), Bereitstellen eines Halbleiterchips (120), Auftragen einer Verbindungsschicht auf eine erste Hauptfläche des Halbleiterchips, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst (130), Auftragen eines wärmeschrumpffähigen Füllmaterials auf die Verbindungsschicht oder den Träger (140), Befestigen des Halbleiterchips mit der Verbindungsschicht am Träger (150) und Anwenden von einem oder mehreren von Wärme, Druck und Ultraschall zum Fixieren des Halbleiterchips am Träger (160).
Das Füllmaterial kann entweder direkt in die Vertiefungen der Verbindungsschicht gefüllt werden, oder es kann auf die Verbindungsschicht über den Säulen, welche die Vertiefungen zwischen ihnen definieren, aufgetragen werden, oder es kann auf den Träger aufgetragen werden. Infolge der anschließenden Behandlung kann das Füllmaterial in die Vertiefungen fließen, so dass die Vertiefungen vollständig mit dem Füllmaterial gefüllt werden können.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 umfasst der Träger ein elektrisch leitendes Material. Insbesondere kann der Träger einen Leiterrahmen oder einen beliebigen anderen Metallträger umfassen. Der Träger kann außerdem ein Isoliermaterial mit metallisierten Bereichen auf einer Hauptfläche davon oder eine gedruckte Leiterplatte (PCB) oder ein beliebiges anderes Substrat umfassen.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 umfasst der Halbleiterchip eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche, wobei mindestens eine elektrische Kontaktstelle auf der ersten Hauptfläche angeordnet ist, und mindestens eine elektrische Kontaktstelle auf der zweiten Hauptfläche angeordnet ist. Gemäß einer Ausführungsform davon umfasst der Halbleiterchip eine Vertikaltransistorstruktur wie zum Beispiel eine IGBT (Bipolartransistor mit isolierter Gate-Elektrode)-Struktur.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann der Halbleiterchip jede Art von elektrischem Bauelement oder elektrischer Schaltung in den Halbleiterchip integriert umfassen, insbesondere eines oder mehr von einer integrierten Logikschaltung, einer integrierten Analogschaltung, einer integrierten Schaltung für Mischsignale, einem MEMS (mikroelektromechanisches System), einer integrierten Leistungsschaltung, einem Transistor wie zum Beispiel einem MOS-Transistor, einem Leistungstransistor, einem IGBT-Transistor oder einem vertikalen Transistor.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 können die Vertiefungen der Verbindungsschicht jede gewünschte Form und Gestalt aufweisen. Insbesondere können die Vertiefungen eine gleiche Form und Gestalt aufweisen, oder sie können eine unterschiedliche Form und Gestalt aufweisen, wobei außerdem ein Teil der Mehrzahl von Vertiefungen eine gleiche Form und Gestalt aufweisen kann. Die Vertiefungen oder ein Teil von ihnen können eine derartige Tiefe aufweisen, dass sie durch die Schicht bis zur ersten Hauptfläche des Halbleiterchips reichen, oder die Vertiefungen oder ein Teil von ihnen können eine derartige Tiefe aufweisen, dass sie nicht durch die Schicht bis zur ersten Hauptfläche des Halbleiterchips reichen. Die Vertiefungen oder ein Teil von ihnen können vertikale Seitenwände aufweisen. Die Vertiefungen können einen rechteckförmigen Querschnitt aufweisen. Die Topologie der Säulen kann außerdem an die Topologie des Trägers angepasst werden, z.B. können die Bondhügelspitzen mindestens eine Ebene für einen Planarträger definieren.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 können die Vertiefungen durch Säulen der Verbindungsschicht definiert werden, wobei die Vertiefungen Zwischenräume zwischen den Säulen umfassen. Die Säulen können zum Beispiel eine seitliche Größe in einem Bereich von 5 µm bis 50 µm und eine Höhe in einem Bereich von 10 µm bis 30 µm aufweisen. Die Abstände zwischen den Säulen können in einem Bereich von 5 µm bis 50 µm liegen. Die Größe der Säulen und die Abstände zwischen den Säulen können derart gewählt werden, dass die durch die Zwischenräume zwischen den Säulen gebildeten Vertiefungen benachbart oder nicht benachbart sind. Gemäß einem Beispiel werden die Säulen und die Zwischenräume zwischen ihnen zu einem regelmäßigen Muster, insbesondere einem schachbrettartigen Muster, ausgebildet, in welchem Fall die Säulen und die Zwischenräume zwischen ihnen identische Raumvolumina einnehmen, oder im Falle von sehr vielen Säulen oder großflächigen Säulen können die Säulen nur einen Teil der Gesamtfläche mit vergrößertem Abstand zwischen den Säulen einnehmen.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann die Verbindungsschicht durch Auftragen einer Basisverbindungsschicht auf die Hauptfläche des Halbleiterchips und anschließendes Entfernen von vorbestimmten Abschnitten der Basisverbindungsschicht erzeugt werden. Die vorbestimmten Abschnitte der Basisverbindungsschicht können durch Laserstrukturieren oder durch Ätzen entfernt werden.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann die Basisverbindungsschicht ein elektrisch leitendes Material wie beispielsweise Kupfer oder ein beliebiges anderes metallisches Material umfassen.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann die Basisverbindungsschicht eine Isolierschicht umfassen.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 kann die Verbindungsschicht, welche die Mehrzahl von Vertiefungen umfasst, durch ein fotolithografisches Verfahren oder ein Abhebeverfahren (Lift-Off) hergestellt werden.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 umfasst das wärmeschrumpffähige Füllmaterial eines oder mehrere von einem elektrisch leitenden Material, einem Isoliermaterial, einem Polymermaterial, einem Klebematerial, und einem beliebigen der zuvor erwähnten Materialien als ein Wirtsmaterial, das mit Teilchen, insbesondere einem oder mehreren von elektrisch leitenden Teilchen, isolierenden Teilchen und mikroskopischen oder nanoskopischen Teilchen, gefüllt wird.
Gemäß einer Ausführungsform des Verfahrens 100 von 1 umfasst der Halbleiterchip eine Halbleiterchipregion einer Halbleiterscheibe, wobei die Halbleiterscheibe mehrere Halbleiterchipregionen umfasst. Die mehreren Halbleiterchipregionen können eine gemeinsame erste Hauptfläche umfassen. Die Verbindungsschicht kann in einem Waferlevel-Stadium oder auf einer Halbleiter-Scheibenebenenbasis aufgetragen werden, und insbesondere kann auch das Füllen des Füllmaterials in die Vertiefungen in einem Waferlevel-Stadium oder auf einer Halbleiterscheibenebenenbasis durchgeführt werden. Danach kann die Halbleiterscheibe in einzelne Halbeiterchips getrennt werden. Einer der Halbleiterchips kann dann an einem Träger befestigt und so fixiert werden, wie zuvor beschrieben.
Unter Bezugnahme auf 2 bis 4 sind schematische Darstellungen zum Veranschaulichen eines Verfahrens zur Herstellung eines elektronischen Bauteils abgebildet. 2A und 2B zeigen eine schematische Darstellung im Querschnitt (A) und eine Darstellung einer Ansicht von unten (B) eines Halbleiterchips 200 und einer Verbindungsschicht 250, die auf den Halbleiterchip 200 aufgetragen ist. 2A ist ein Querschnitt entlang Linie A-A von 2B. Der Halbleiterchip 200 kann zum Beispiel einen Siliziumchip umfassen, und er kann ferner einen Chip mit einer ersten Kontaktschicht 210, die auf einer ersten Hauptfläche des Halbleiterchips 200 angeordnet ist, und zweite und dritte Kontaktschichten 220 und 230 umfassen, die auf einer zweiten Hauptfläche gegenüber der ersten Hauptfläche angeordnet sind. Der Halbleiterchip 200 kann zum Beispiel einen Vertikaltransistorchip wie beispielsweise einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) umfassen. Die ersten, zweiten und dritten Kontaktschichten 210, 220 und 230 können die Drain-, Source- und Gate-Kontaktschichten eines IGBTs sein. Der Halbleiterchip 200 kann eine Dicke in einem Bereich von 50 µm bis 800 µm, insbesondere 50 µm bis 300 µm, insbesondere 50 µm bis 100 µm oder weniger als 50 µm aufweisen. Der Halbleiterchip 200 kann entweder ein einzelner Halbleiterchip oder eine Halbleiterchipregion innerhalb einer Halbleiterscheibe sein.
Die Verbindungsschicht 250 kann ein regelmäßiges Feld von Kontaktsäulen 251 und Zwischenräumen (Vertiefungen) 252 zwischen den Kontaktsäulen 251 umfassen. Wie in 2B dargestellt, kann die Anordnung von Kontaktsäulen 251 und Zwischenräumen 252 die eines Schachbrettmusters sein, was bedeutet, dass die Gesamtzahl von Kontaktsäulen 251 und die Gesamtzahl von Zwischenräumen 252 identische Raumvolumina einnehmen. In der in 2B dargestellten Ausführungsform sind die Zwischenräume 252 voneinander getrennt. Es kann jedoch auch der Fall sein, dass die Kontaktsäulen 251 kleinere seitliche Abmessungen oder größere Abstände zwischen einander haben, so dass die Zwischenräume 252 zwischen den Kontaktsäulen 251 miteinander verbunden sind und einen zusammenhängenden Leerraum zwischen den Kontaktsäulen 251 bilden. Die Kontaktsäulen 251 können einen rechteckigen Querschnitt und vertikale Seitenwände aufweisen, und die Zwischenräume 252 können ebenfalls rechteckige Querschnitte und vertikale Seitenwände aufweisen. Die Säulen 251 können auch beliebige andere gewünschte Formen, z.B. Y-, U-, I- oder X-ähnliche Formen, sowie nichtvertikale Seitenwände, vorzugsweise jene mit einem Winkel von über 90° auf die Ebene, aufweisen. Die Säulen 251 können eine Breite, d.h. eine seitliche Kantenlänge, in einem Bereich von 5 µm bis 50 µm und eine Höhe in einem Bereich von 5 µm bis 30 µm aufweisen. Die Kontaktsäulen 251 können aus einem metallischen Material, wie beispielsweise Kupfer, hergestellt sein. Sie können durch Aufbringen einer Kupferschicht und anschließendes Entfernen von vorbestimmten Abschnitten zum Beispiel durch fotolithografische Technik und Ätzen hergestellt werden. Die vorbestimmten Abschnitte sind dazu bestimmt, die Zwischenräume 252 zu werden. Als eine Alternative ist es auch möglich, die Kupferschicht durch eine Maske aufzubringen, wobei die Maskierungsabschnitte der Maske Bereiche definieren, in welchen kein Kupfer aufgetragen werden soll, d.h. Regionen, die den Zwischenräumen 252 entsprechen.
Unter Bezugnahme auf 3 ist eine schematische Querschnittsdarstellung der Anordnung, wie in 2A dargestellt, nach dem Aufbringen eines Füllmaterials 300 in die Zwischenräume 252 abgebildet. Bei dem wärmeschrumpffähigen Füllmaterial 300 kann es sich um eines oder mehrere von einem elektrisch leitenden Material, einem Isoliermaterial, einem Polymermaterial, einer nichtleitenden Paste (NCP), einer nichtleitenden Folie und einer beliebigen Art von Wirtsmaterial handeln, das mit Teilchen, insbesondere leitenden oder isolierenden Teilchen, insbesondere mikroskopischen oder nanoskopischen Teilchen gefüllt ist. Das Füllmaterial kann insbesondere ein eigenleitendes Polymer wie beispielsweise dotiertes oder undotiertes Polythiophen (Poly-(3,4-ethylendioxythiophen) umfassen, das mit elektrisch leitenden oder isolierenden Teilchen gefüllt sein kann. Das Füllmaterial 300 kann je nach Art und Beschaffenheit des Füllmaterials 300 durch verschiedene Verfahren und Techniken aufgebracht werden. Das Füllmaterial 300 kann zum Beispiel durch Aufschleudern, Laminieren, Drucken oder Beschichten mittels eines Streichmessers oder einer Rakel in oder auf die Zwischenräume 252 gefüllt werden.
Unter Bezugnahme auf 4 ist eine Querschnittsdarstellung der Anordnung von 3 nach ihrem Befestigen an einem Träger 400, wie beispielsweise einem Leiterrahmen, abgebildet. Der Leiterrahmen 400 kann zum Beispiel aus Kupfer oder einer Kupferlegierung hergestellt sein. Der Leiterrahmen 400 kann eine erste, obere Oberfläche 410 und eine zweite, untere Oberfläche 420 gegenüber der oberen Oberfläche 410 umfassen. Der Leiterrahmen 400 kann eine Silber- oder Nickelplattierung mit einer Dicke in einem Bereich von 500 nm bis 5 µm an einer Gesamtoberfläche davon oder nur auf der ersten Oberfläche 410 aufweisen, an welcher elektrische Bauelemente angeschlossen werden sollen.
Die in 3 dargestellte Anordnung, die den Halbleiterchip 200, die Verbindungsschicht 250 und das Füllmaterial 300 umfasst, wird an der ersten Oberfläche 410 des Leiterrahmens 400 befestigt. Dann kann eines oder mehr von Druck, Wärme und Ultraschall angewendet werden, um den Halbleiterchip am Leiterrahmen 400 so zu fixieren, dass zunächst nur eine formschlüssige Verbindung zwischen dem Halbleiterchip 200, der Verbindungsschicht 250, dem Füllmaterial 300 und dem Leiterrahmen 400 hergestellt wird. Es kann von oben oder unten Druck ausgeübt werden, um den Halbleiterchip 200 und den Leiterrahmen 400 zusammenzupressen, und für 1 bis 10 min. kann eine Temperatur in einem Bereich von 100°C bis 250°C oder 150°C bis 200°C angewendet werden, um die untere Oberfläche der Verbindungsschicht 250 und des Füllmaterials 300 an der oberen Oberfläche des Leiterrahmens 400 zu fixieren. Alternativ oder zusätzlich zur Wärmebehandlung kann Ultraschallstrahlung auf den Übergang zwischen dem Halbleiterchip 200 und dem Leiterrahmen 400 gerichtet werden.
Ein Ergebnis solch einer Behandlung, wie zuvor beschrieben, ist, dass eine Klebeverbindung zwischen dem Füllmaterial 300 und den Kontaktsäulen 251, zwischen dem Füllmaterial 300 und dem Leiterrahmen 400 und zwischen den Kontaktsäulen 251 und dem Leiterrahmen 400 entwickelt wird. Die Wärmeschrumpffähigkeit des Füllmaterials 300 kann durch die Beschaffenheit des Füllmaterials unumkehrbar sein, so dass die Klebeverbindung zwischen diesen Komponenten stabil und dauerhaft zuverlässig ist. Im Betrieb des elektrischen Bauelements des Halbleiterchips, insbesondere eines vertikalen Transistors, kann die Klebeverbindung infolge der angelegten Spannung und des Stroms, der infolge von Elektrodiffusion und Elektromigration durch die Kontakte fließt, und der resultierenden Diffusion von Atomen von einer Seite eines der Kontaktübergänge zur anderen Seite noch verstärkt werden. Außerdem kann das Füllmaterial 300 als eine Barriere für mechanisch induzierte Sprünge oder Risse fungieren, die in der Verbindungsschicht, d.h. den Säulen 251, auftreten können. Folglich besteht nicht nur ein Vorteil hinsichtlich der Stabilität der Verbindung sondern auch in Bezug auf Elektromigrationsprobleme, die sich aus lotbasierter Kontaktierung ergeben.
Unter Bezugnahme auf 5 ist eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils gemäß einer Ausführungsform abgebildet. Das elektronische Bauteil 500 umfasst einen Träger 510, einen Halbleiterchip 520, der eine Hauptfläche 521 und eine erste Kontaktschicht 522 auf der Rückseitenfläche umfasst, eine Verbindungsschicht 530, die auf die Hauptfläche 521 des Halbleiterchips 520 aufgetragen ist, wobei die Verbindungsschicht 530 eine Mehrzahl von Vertiefungen 531 umfasst, ein Füllmaterial 540, das innerhalb der Vertiefungen 531 angeordnet ist, wobei die Verbindungsschicht 530 zwischen dem Halbleiterchip 520 und dem Träger 510 angeordnet ist.
Das elektronische Bauteil kann jedes weitere Merkmal, wie zuvor in Verbindung mit dem Herstellungsverfahren beschrieben, aufweisen. Im Folgenden werden nur ein paar Merkmale beschrieben.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 umfasst der Träger 510 ein elektrisch leitendes Material. Insbesondere kann der Träger 510 einen Leiterrahmen oder einen beliebigen anderen Metallträger umfassen. Der Träger 510 kann außerdem ein Isoliermaterial mit metallisierten Bereichen auf einer Hauptfläche davon oder eine gedruckte Leiterplatte (PCB) oder ein beliebiges anderes Substrat umfassen.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 umfasst der Halbleiterchip 520 eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche, wobei mindestens eine elektrische Kontaktstelle auf der ersten Hauptfläche angeordnet ist, und mindestens eine elektrische Kontaktstelle auf der zweiten Hauptfläche angeordnet ist. Gemäß einer Ausführungsform davon umfasst der Halbleiterchip 520 eine Vertikaltransistorstruktur wie zum Beispiel eine IGBT (Bipolartransistor mit isolierter Gate-Elektrode)-Struktur.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 kann der Halbleiterchip 520 eine beliebige Art von elektrischem Bauelement oder elektrischer Schaltung in den Halbleiterchip integriert umfassen, darunter eine integrierte Logikschaltung, eine integrierte Analogschaltung, eine integrierte Schaltung für Mischsignale, ein MEMS (mikroelektromechanisches System), eine integrierte Leistungsschaltung, einen Transistor wie zum Beispiel einen MOS-Transistor, einen IGBT-Transistor oder einen vertikalen Transistor.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 können die Vertiefungen 531 der Verbindungsschicht 530 jede gewünschte Form und Gestalt aufweisen. Insbesondere können die Vertiefungen 531 eine gleiche Form und Gestalt aufweisen, oder sie können eine unterschiedliche Form und Gestalt aufweisen, wobei außerdem ein Teil der Mehrzahl von Vertiefungen 531 eine gleiche Form und Gestalt aufweisen kann. Die Vertiefungen 531 oder ein Teil von ihnen können eine derartige Tiefe aufweisen, dass sie durch die Schicht 530 bis zur ersten Hauptfläche 521 des Halbleiterchips 520 reichen, oder die Vertiefungen 531 oder ein Teil von ihnen können eine derartige Tiefe aufweisen, dass sie nicht durch die Schicht 530 bis zur ersten Hauptfläche 521 des Halbleiterchips 520 reichen. Die Vertiefungen 531 oder ein Teil von ihnen können vertikale Seitenwände aufweisen. Die Vertiefungen 531 können einen rechteckförmigen Querschnitt aufweisen.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 können die Vertiefungen 531 durch Säulen 550 der Verbindungsschicht 530 definiert sein, wobei die Vertiefungen Zwischenräume zwischen den Säulen 550 umfassen. Die Säulen 550 können zum Beispiel eine seitliche Größe in einem Bereich von 5 µm bis 50 µm und eine Höhe in einem Bereich von 10 µm bis 30 µm aufweisen. Die Abstände zwischen den Säulen 550 können in einem Bereich von 5 µm bis 500 µm oder darüber hinaus liegen. Die Größe der Säulen 550 und die Abstände zwischen den Säulen 550 können derart gewählt sein, dass die durch die Zwischenräume zwischen den Säulen 550 gebildeten Vertiefungen 531 benachbart oder nicht benachbart sind. Gemäß einem Beispiel können die Säulen 550 und die Zwischenräume zwischen ihnen zu einem regelmäßigen Muster, insbesondere einem schachbrettartigen Muster, ausgebildet sein, in welchem Fall die Säulen 550 und die Zwischenräume zwischen ihnen identische Raumvolumina einnehmen. Gemäß einer Ausführungsform ist die durch die Säulen 550 eingenommene Fläche im Vergleich zur Gesamtfläche wesentlich kleiner.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 können die Verbindungsschicht 530 oder die Säulen 550 ein elektrisch leitendes Material wie beispielsweise Kupfer oder ein beliebiges anderes metallisches Material umfassen.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 können die Verbindungsschicht 530 oder die Säulen 550 eine Isolierschicht umfassen.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 kann die Verbindungsschicht 530, welche die Mehrzahl von Vertiefungen umfasst, durch ein fotolithografisches Verfahren oder ein Abhebeverfahren (Lift-Off) hergestellt sein.
Gemäß einer Ausführungsform des elektronischen Bauteils 500 von 5 umfasst das wärmeschrumpffähige Füllmaterial 540 eines oder mehrere von einem elektrisch leitenden Material, einem Isoliermaterial, einem Polymermaterial, einem Klebematerial und einem beliebigen der zuvor erwähnten Materialien als ein Wirtsmaterial, das mit Teilchen, insbesondere einem oder mehreren von elektrisch leitenden Teilchen, isolierenden Teilchen und mikroskopischen oder nanoskopischen Teilchen gefüllt ist.
Unter Bezugnahme auf 6 ist eine schematische Darstellung einer Seitenansicht im Querschnitt eines elektronischen Bauteils gemäß einer Ausführungsform abgebildet. Das elektronische Bauteil 600 von 6 ist eine Weiterentwicklung des elektronischen Bauteils 500 von 5. Soweit die gleichen Bezugszeichen verwendet werden, wird die Beschreibung der jeweiligen Elemente hier nicht wiederholt. Das elektronische Bauelement 600 umfasst außerdem zweite und dritte Kontaktschichten 523 und 524 auf einer Vorderseitenfläche des Halbleiterchips 520, wobei eine weitere Verbindungsschicht 560 auf die Kontaktschichten 523 und 524 aufgetragen ist. Die Verbindungsschicht 560 kann auf die gleiche Art und Weise wie die Verbindungsschicht 530 ausgebildet sein, nämlich durch Umfassen von Vertiefungen 570, die durch Säulen 580 definiert sind. In einer späteren Phase können Verbindungselemente durch Verwendung eines Füllmaterials auf die gleiche wie zuvor für die Rückseite des Halbleiterchips beschriebene Art und Weise mit der Verbindungsschicht 560 verbunden werden.

Claims

Verfahren zur Herstellung eines elektronischen Bauteils, wobei das Verfahren umfasst: Bereitstellen eines Trägers; Bereitstellen eines Halbleiterchips; Auftragen einer Verbindungsschicht auf eine erste Hauptfläche des Halbleiterchips, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst; Auftragen eines wärmeschrumpffähigen Füllmaterials auf die Verbindungsschicht oder den Träger; derartiges Befestigen des Halbleiterchips am Träger, dass die Verbindungsschicht zwischen dem Halbleiterchip und dem Träger angeordnet ist; und Anwenden von einem oder mehreren von Wärme und Druck, um den Halbleiterchip am Träger zu fixieren.
Verfahren nach Anspruch 1, wobei das Auftragen der Verbindungsschicht ein Auftragen einer Schicht auf die erste Hauptfläche des Halbleiterchips und Entfernen von vorbestimmten Abschnitten der Schicht umfasst.
Verfahren nach Anspruch 2, wobei das Entfernen der vorbestimmten Abschnitte ein Entfernen der vorbestimmten Abschnitte durch Laserstrukturieren oder Ätzen umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Vertiefungen eines oder mehrere von gleicher Form, gleichen Abmessungen und gleichen Abständen voneinander aufweisen.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein elektrisch leitendes Material umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein Isoliermaterial umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein Klebematerial umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Füllmaterial ein mit leitenden Teilchen gefülltes Wirtsmaterial umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei: das Bereitstellen des Halbleiterchips ein Bereitstellen einer Halbleiterscheibe umfasst; die Halbleiterscheibe mehrere Chipregionen umfasst; die Verbindungsschicht auf eine erste Hauptfläche der Halbleiterscheibe aufgetragen wird; das Füllmaterial in die Vertiefungen gefüllt wird; und das Verfahren ferner ein Trennen der Halbleiterscheibe in einzelne Halbleiterchips umfasst.
Verfahren zur Herstellung eines elektronischen Bauteils, wobei das Verfahren umfasst: Bereitstellen eines Trägers; Bereitstellen einer Halbleiterscheibe mit einer Mehrzahl von Chipregionen; Auftragen einer Verbindungsschicht auf eine erste Hauptfläche der Halbleiterscheibe, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst; Füllen der Vertiefungen mit einem wärmeschrumpffähigen Füllmaterial; Trennen der Scheibe in einzelne Halbleiterchips; und Befestigen eines der Halbleiterchips mit der Hauptfläche am Träger.
Verfahren nach Anspruch 10, ferner umfassend ein Anwenden von einem oder mehreren von Wärme, Druck und Ultraschall, um den Halbleiterchip am Träger zu fixieren.
Elektronisches Bauteil, umfassend: einen Träger; einen Halbleiterchip, der eine erste Hauptfläche umfasst; eine Verbindungsschicht, die auf die erste Hauptfläche des Halbleiterchips aufgetragen ist, wobei die Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst, die Verbindungsschicht, die zwischen dem Halbleiterchip und dem Träger angeordnet ist; und ein wärmeschrumpffähiges Füllmaterial, das zwischen dem Träger und der Verbindungsschicht angeordnet ist.
Elektronisches Bauteil nach Anspruch 12, wobei die Vertiefungen eines oder mehrere von gleicher Form, gleichen Abmessungen und gleichen Abständen voneinander aufweisen.
Elektronisches Bauteil nach einem der Ansprüche 12 bis 13, wobei das Füllmaterial ein elektrisch leitendes Material umfasst.
Elektronisches Bauteil nach einem der Ansprüche 12 bis 14, wobei das Füllmaterial ein Isoliermaterial umfasst.
Elektronisches Bauteil nach einem der Ansprüche 12 bis 15, wobei das Füllmaterial ein Klebematerial umfasst.
Elektronisches Bauteil nach einem der Ansprüche 12 bis 16, wobei das Füllmaterial ein mit leitenden Teilchen gefülltes Wirtsmaterial umfasst.
Elektronisches Bauteil nach einem der Ansprüche 12 bis 17, wobei der Halbleiterchip ein elektrisches Bauelement mit einem ersten elektrischen Kontaktelement an der ersten Hauptfläche und einem zweiten elektrischen Kontaktelement an einer zweiten Hauptfläche gegenüber der ersten Hauptfläche umfasst.
Elektronisches Bauteil nach Anspruch 18, wobei das elektrische Bauelement einen vertikalen Transistor, einen MOS-Transistor, einen IGB-Transistor oder einen Leistungstransistor umfasst.
Elektronisches Bauteil nach Anspruch 18 oder 19, ferner umfassend eine elektrisch leitende Schicht, die auf dem ersten elektrischen Kontaktelement angeordnet ist, wobei die Vertiefungen in die elektrisch leitende Schicht gebildet sind.
Elektronisches Bauteil nach einem der Ansprüche 12 bis 20, wobei der Halbleiterchip ferner eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, das elektronische Bauteil ferner eine weitere Verbindungsschicht umfasst, die auf die zweite Hauptfläche des Halbleiterchips aufgetragen ist, die weitere Verbindungsschicht eine Mehrzahl von Vertiefungen umfasst.
Elektronisches Bauteil, umfassend: einen Träger; einen Halbleiterchip, der eine Hauptfläche umfasst; eine Verbindungsschicht, die auf die Hauptfläche des Halbleiterchips aufgetragen ist, wobei die Verbindungsschicht eine Mehrzahl von Erhebungen umfasst, wobei die Verbindungsschicht zwischen dem Halbleiterchip und dem Träger angeordnet ist; und ein wärmeschrumpffähiges Füllmaterial, das in Zwischenräumen zwischen den Erhebungen angeordnet ist.
Elektronisches Bauteil nach Anspruch 22, wobei die Erhebungen als Säulen ausgebildet sind, wobei die Säulen vertikale Seitenflächen aufweisen.
Elektronisches Bauteil nach Anspruch 22 oder 23, wobei die Erhebungen eines oder mehrere von gleicher Form, gleichen Abmessungen und gleichen Abständen voneinander aufweisen.
Elektronisches Bauteil nach einem der Ansprüche 22 bis 24, wobei die Erhebungen in regelmäßiger Weise angeordnet sind.