DE102012108610B4 - Chipmodul und Verfahren zum Herstellen eines Chipmoduls - Google Patents

Chipmodul und Verfahren zum Herstellen eines Chipmoduls Download PDF

Info

Publication number
DE102012108610B4
DE102012108610B4 DE102012108610.9A DE102012108610A DE102012108610B4 DE 102012108610 B4 DE102012108610 B4 DE 102012108610B4 DE 102012108610 A DE102012108610 A DE 102012108610A DE 102012108610 B4 DE102012108610 B4 DE 102012108610B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
carrier
main surface
rod
contact element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012108610.9A
Other languages
English (en)
Other versions
DE102012108610A1 (de
Inventor
Ralf Otremba
Josef Hoeglauer
Martin Standing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012108610A1 publication Critical patent/DE102012108610A1/de
Application granted granted Critical
Publication of DE102012108610B4 publication Critical patent/DE102012108610B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

Chipmodul (30, 40), das Folgendes umfasst:einen Halbleiterchip (31, 41) mit einem ersten Kontaktelement (31A) auf einer ersten Hauptfläche (31B) und einem zweiten Kontaktelement (31C, 41C.1) auf einer zweiten Hauptfläche (31D, 41D);einen Träger (32, 42), der einen oder mehrere stabförmige Endabschnitte umfasst, wobei der eine stabförmige Endabschnitt oder jeder der stabförmigen Endabschnitte eine Stirnfläche umfasst, die sich in einer Ebene über einer Ebene der zweiten Hauptfläche des Halbleiterchips befindet, wobei der Halbleiterchip (31, 41) derart auf dem Träger (32, 42) angeordnet ist, dass die erste Hauptfläche (31B) des Halbleiterchips dem Träger (32, 42) zugewandt ist; undeine Isolationsschicht (33, 43), welche die zweite Hauptfläche (31D, 41D) des Halbleiterchips und den Träger (32, 42) bedeckt, wobei der eine stabförmige Endabschnitt oder jeder der stabförmigen Endabschnitte freiliegend sind; undeinen elektrischen Durchgangsverbinder (33A, 43A), der mit dem zweiten Kontaktelement (31C, 41C.1) des Halbleiterchips (31, 41) verbunden ist und sich durch die Isolationsschicht (33, 43) erstreckt, wobei sich die jeweilige Stirnfläche des einen oder der mehreren stabförmigen Endabschnitte koplanar mit einer oberen exponierten Stirnfläche des Durchgangsverbinders (33A, 43A) erstrecken.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft ein Chipmodul und ein Verfahren zum Herstellen eines Chipmoduls.
  • ALLGEMEINER STAND DER TECHNIK
  • Bei einem Chipmodul ist ein Halbleiterchip auf einem Träger angeordnet, und Kontaktelemente des Halbleiterchips können auf beiden Hauptoberflächen davon angeordnet sein. Die Kontaktelemente des Halbleiterchips müssen mit äußeren elektrischen Kontaktbereichen des Moduls verbunden werden, so dass das Modul auf einer Elektronikplatine wie etwa beispielsweise einer gedruckten Leiterplatte (PCB- Printed Circuit Board) angeordnet werden kann.
  • Die Druckschrift DE 10 2010 039 148 A1 beschreibt in der 1 ein Chipmodul, das einen Halbleiterchip aufweist mit einem ersten Kontaktelement auf einer ersten Hauptfläche und einem zweiten Kontaktelement auf einer zweiten Hauptfläche, ferner einen Träger, wobei der Halbleiterchip derart auf dem Träger angeordnet ist, dass die erste Hauptfläche des Halbleiterchips dem Träger zugewandt ist, und einen oder mehrere elektrische Verbinder, die mit dem Träger verbunden sind, wobei jeder elektrische Verbinder eine Stirnfläche umfasst, die sich in einer Ebene über einer Ebene der zweiten Hauptfläche des Halbleiterchips befindet.
  • Die Druckschrift US 2009 / 0 227 071 A1 beschreibt ein Verfahren, umfassend Bereitstellen eines Halbleiterchips mit einem ersten Kontaktelement auf einer ersten Hauptoberfläche und einem zweiten Kontaktelement auf einer zweiten Hauptoberfläche, Aufbringen des Halbleiterchips auf einen Träger in einer solchen Weise, dass die erste Hauptoberfläche des Halbleiterchips dem Träger zugewandt ist; und Aufbringen einer ersten Isolierschicht und einer Verdrahtungsschicht auf die zweite Hauptfläche des Halbleiterchips in der Weise, dass die erste Isolierschicht und die Verdrahtungsschicht die zweite Hauptoberfläche und den Träger bedecken.
  • Die Druckschrift US 2010 / 0 044 842 A1 beschreibt ein Halbleiterbauelement mit einem Träger, einen mit dem Träger verbundenen Chip, eine mit dem Träger und dem Chip verbundene dielektrische Schicht und leitende Elemente, die sowohl mit dem Träger als auch mit den Kontakten des Chips verbunden sind. Der Chip enthält eine erste Fläche mit einem ersten Kontakt, der von einem zweiten Kontakt beabstandet ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Patentschrift aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen ergeben sich ohne weiteres, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • 1 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines nicht zur Erfindung gehörigen Chipmoduls;
    • 2 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines nicht zur Erfindung gehörigen Chipmoduls;
    • 3 zeigt eine schematische Querschnittsseitenansichtsdarstellung eines Chipmoduls gemäß einer Ausführungsform;
    • 4a-4c zeigen eine schematische Draufsichtsdarstellung eines Halbleiterchips gemäß einer Ausführungsform (4a), eine schematische Querschnittsseitenansichtsdarstellung eines Chipmoduls gemäß einer Ausführungsform (4b) und eine perspektivische Ansicht des Chipmoduls (4c);
    • 5 zeigt ein Flussdiagramm zum Veranschaulichen eines nicht zur Erfindung gehörigen Verfahrens zum Herstellen eines Chipmoduls;
    • 6 zeigt ein Flussdiagramm zum Veranschaulichen eines nicht zur Erfindung gehörigen Verfahrens zum Herstellen eines Chipmoduls gemäß einer Ausführungsform; und
    • 7a und 7b zeigen perspektivische Ansichten von Zwischenprodukten zum Veranschaulichen eines Verfahrens zum Herstellen eines Chipmoduls gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG DER VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszahlen allgemein verwendet werden, um sich durchweg auf gleiche Elemente zu beziehen. In der folgenden Beschreibung werden zu Zwecken der Erläuterung zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis von einem oder mehreren Aspekten der Ausführungsformen zu vermitteln. Für einen Fachmann kann es jedoch offensichtlich sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad der spezifischen Details praktiziert werden können. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form gezeigt, um das Beschreiben von einem oder mehreren Aspekten der Ausführungsformen zu erleichtern. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Es ist weiter anzumerken, dass die Zeichnungen nicht maßstabsgetreu oder nicht notwendigerweise maßstabsgetreu sind.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin soll in dem Ausmaß, in dem die Ausdrücke „enthalten“, „haben“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ einschließend sein. Die Ausdrücke „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um anzugeben, dass zwei Elemente unabhängig davon, ob sie in direktem physischen oder elektrischen Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen, miteinander kooperieren oder interagieren. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Die Ausführungsformen eines Chipmoduls und eines Verfahrens zum Herstellen eines Chipmoduls können verschiedene Arten von Halbleiterchips oder Schaltungen, die in die Halbleiterchips integriert sind, verwenden, unter ihnen integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, Sensorschaltungen, MEMS (Micro-Electro-Mechanical Systems), integrierte Leistungsschaltungen, Chips mit integrierten passiven Elementen usw. Die Ausführungsformen können auch Halbleiterchips verwenden, die MOS-Transistorstrukturen oder vertikale Transistorstrukturen wie etwa beispielsweise IGBT-Strukturen (Insulated Gate Bipolar Transistor) oder allgemein Transistorstrukturen umfassen, bei denen mindestens ein elektrisches Kontaktpad auf einer ersten Hauptfläche des Halbleiterchips und mindestens ein anderes elektrisches Kontaktpad auf einer zweiten Hauptfläche des Halbleiterchips gegenüber der ersten Hauptfläche des Halbleiterchips angeordnet ist.
  • Bei mehreren Ausführungsformen werden Schichten oder Schichtenstapel aufeinander aufgebracht oder Materialien werden auf Schichten aufgebracht oder abgeschieden. Es versteht sich, dass alle solche Ausdrücke wie „aufgebracht“ oder „abgeschieden“ buchstäblich alle Arten und Techniken des Aufbringens von Schichten aufeinander abdecken sollen. Insbesondere sollen sie Techniken abdecken, bei denen Schichten auf einmal als Ganzes aufgebracht werden, wie etwa beispielsweise Laminierungstechniken sowie Techniken, bei denen Schichten auf sequenzielle Weise abgeschieden werden, wie etwa beispielsweise Sputtern, Plattieren, Ausformen, CVD usw.
  • Die Halbleiterchips können Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen umfassen, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiterchips dienen. Die Kontaktelemente können eine beliebige gewünschte Form oder Gestalt aufweisen. Sie können beispielsweise die Form von Kontaktflecken aufweisen, d.h. flache Kontaktschichten auf einer äußeren Oberfläche des Halbleiter-Package. Die Kontaktelemente oder Kontaktpads können aus einem beliebigen elektrisch leitenden Material hergestellt sein, zum Beispiel aus einem Metall wie Aluminium, Gold oder Kupfer, als Beispiel, oder einer Metalllegierung oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial.
  • In den Ansprüchen und in der folgenden Beschreibung werden verschiedene Ausführungsformen eines Verfahrens zum Herstellen eines Halbleiterchips oder eines Elektronikbauelements als eine bestimmte Sequenz von Prozessen oder Maßnahmen beschrieben, insbesondere in den Flussdiagrammen. Es ist anzumerken, dass die Ausführungsformen nicht auf die beschriebene bestimmte Sequenz beschränkt sein sollten. Bestimmte einzelne oder alle der verschiedenen Prozesse oder Maßnahmen können auch gleichzeitig oder in irgendeiner anderen nützlichen und angebrachten Sequenz ausgeführt werden.
  • Die Chipmodule, wie in dieser Anmeldung beschrieben, umfassen einen Träger. Der Träger kann eine beliebige Sorte von elektrisch leitendem Material umfassen oder daraus bestehen, beispielsweise Kupfer oder Kupferlegierung oder Eisen-Nickel-Legierung. Der Träger kann mechanisch und elektrisch mit einem Kontaktelement des Halbleiterchips verbunden sein. Der Halbleiterchip kann durch Aufschmelzlöten, Vakuumlöten, Diffusionslöten und/oder Haften mit Hilfe eines leitenden Klebers mit dem Träger verbunden werden. Falls Diffusionslöten als die Verbindungstechnologie zwischen dem Halbleiterchip und dem Träger verwendet wird, können Lotmaterialien verwendet werden, die an der Grenzfläche zwischen dem Halbleiter und dem Träger aufgrund von Grenzflächendiffusionsprozessen nach dem Lötprozess zu intermetallischen Phasen führen. Im Fall von Kupfer- oder Eisen-Nickel-Trägern ist es deshalb wünschenswert, Lotmaterialien zu verwenden, die AuSn, AgSn, CuSn, AgIn, AuIn oder CuIn umfassen oder daraus bestehen. Falls der Halbleiterchip an den Träger geheftet werden soll, können alternativ leitende Kleber verwendet werden. Die Kleber können beispielsweise auf Epoxidharzen basieren, die mit Partikeln aus Gold, Silber, Nickel oder Kupfer angereichert sein können, um ihre elektrische Leitfähigkeit zu steigern.
  • Die Kontaktelemente des Halbleiterchips können eine Diffusionsbarriere umfassen. Die Diffusionsbarriere verhindert im Fall des Diffusionslötens, dass das Lotmaterial von dem Träger in den Halbleiterchip diffundiert. Eine dünne Titanschicht auf dem Kontaktelement kann beispielsweise eine derartige Diffusionsbarriere bewirken.
  • Unter Bezugnahme auf 1 wird eine schematische Querschnittsseitenansichtsdarstellung eines nicht zur Erfindung gehörigen Chipmoduls gezeigt. Ein Chipmodul 10 gemäß 1 umfasst einen Halbleiterchip 1 mit einem ersten Kontaktelement 1A auf einer ersten Hauptfläche 1B und ein zweites Kontaktelement 1C auf einer zweiten Hauptfläche 1D, einen Träger 2, auf dem der Halbleiterchip 1 derart angeordnet ist, dass die erste Hauptfläche 1B des Halbleiterchips 1 dem Träger 2 zugewandt ist, und einen oder mehrere elektrische Verbinder 2A, die mit dem Träger 2 verbunden sind und die Stirnflächen umfassen, die sich in einer Ebene über einer Ebene der zweiten Hauptfläche 1D des Halbleiterchips 1 befinden.
  • Gemäß einer Ausführungsform des Chipmoduls 10 von 1 hängen der eine oder die mehreren elektrischen Verbinder 2A mit dem Träger 2 zusammen. Insbesondere können sie durch Aufwärtsbiegen der jeweiligen Endabschnitte des Trägers 2 ausgebildet werden. Gemäß einem Beispiel können der eine oder die mehreren elektrischen Verbinder 2A aus dem gleichen Material wie der Träger 2 hergestellt sein.
  • Gemäß eines Beispiels des Chipmoduls 10 von 1 umfassen der eine oder die mehreren elektrischen Verbinder 2A jeweils eine Stirnfläche, die sich in einer Ebene parallel zu der ersten und zweiten Hauptfläche 1B und 1D des Halbleiterchips 1 befindet. Eine etwas detailliertere Ausführungsform wird später dargelegt.
  • Gemäß eines Beispiels des Chips 10 von 1 umfasst das Modul eine gerade Anzahl von elektrischen Leitern, die mit zwei gegenüberliegenden Seitenflächen des Trägers 2 auf symmetrische Weise verbunden sind. Insbesondere kann das Modul 10 zwei elektrische Verbinder auf jeweiligen zwei gegenüberliegenden Seitenflächen des Trägers 2 umfassen.
  • Gemäß eines Beispiels des Chipmoduls 10 von 1 umfasst das Modul weiterhin eine nicht gezeigte Isolationsschicht, die die zweite Hauptfläche 1D des Halbleiterchips 1 bedeckt. Gemäß einer Ausführungsform davon ist ein elektrischer Durchgangsverbinder in der Isolationsschicht ausgebildet, der sich durch die Isolationsschicht erstreckt und der mechanisch und elektrisch mit dem zweiten Kontaktelement 1C des Halbleiterchips 1 verbunden ist. Der elektrische Durchgangsverbinder kann derart ausgebildet sein, dass er eine exponierte obere Oberfläche über oder koplanar mit der oberen Oberfläche der Isolationsschicht umfasst, wobei die exponierte obere Oberfläche mit oberen Stirnflächen des einen oder der mehreren elektrischen Verbinder 2A des Trägers 2 koplanar sein kann.
  • Gemäß eines Beispiels des Chipmoduls 10 bedeckt die Isolationsschicht auch den Träger 2. Insbesondere bedeckt die Isolationsschicht die zweite Hauptfläche 1D des Halbleiterchips 1, mindestens zwei gegenüberliegende Seitenflächen des Halbleiterchips 1 und Abschnitte des Trägers 2, die sich bei den gegenüberliegenden Seitenflächen des Halbleiterchips 1 befinden.
  • Unter Bezugnahme auf 2 wird eine schematische Querschnittsseitenansichtsdarstellung eines nicht zur Erfindung gehörigen Chipmoduls gezeigt. Das Chipmodul 20 von 2 umfasst einen Halbleiterchip 21 mit einem ersten Kontaktelement 21A auf einer ersten Hauptfläche 21B und einem zweiten Kontaktelement 21C auf einer zweiten Hauptfläche 21D, einen Träger 22, auf dem der Halbleiterchip 21 derart angeordnet ist, dass die erste Hauptfläche 21B des Halbleiterchips 21 dem Träger 22 zugewandt ist, und eine Isolationsschicht 23, die die zweite Hauptfläche 21D des Halbleiterchips 21 und den Träger 22 bedeckt.
  • Gemäß eines Beispiels des Chipmoduls 20 von 2 bedeckt die Isolationsschicht 23 Abschnitte des Trägers 22 bei zwei gegenüberliegenden Seitenflächen des Halbleiterchips 21. Insbesondere bedeckt die Isolationsschicht 23 die zweite Hauptfläche 21D des Halbleiterchips 21, zwei gegenüberliegende Seitenflächen des Halbleiterchips 21 und Abschnitte der oberen Oberfläche des Trägers 22, die sich bei den beiden gegenüberliegenden Seitenflächen des Halbleiterchips 21 befinden.
  • Gemäß eines Beispiels des Chipmoduls 20 von 2 bedeckt die Isolationsschicht 23 die zweite Hauptfläche 21D und alle vier Seitenflächen des Halbleiterchips 21 sowie Abschnitte der oberen Oberfläche des Trägers bei allen vier Seitenflächen des Halbleiterchips 21.
  • Gemäß eines Beispiels des Chipmoduls 20 von 2 umfasst das Modul weiterhin einen nichtgezeigten elektrischen Durchgangsverbinder, der so in der Isolationsschicht 23 ausgebildet ist, dass er mechanisch und elektrisch mit dem zweiten Kontaktelement 21C des Halbleiterchips 21 verbunden ist und sich durch die Isolationsschicht 23 zu einer oberen Oberfläche der Isolationsschicht 23 erstreckt. Insbesondere umfasst der elektrische Durchgangsverbinder eine obere exponierte Oberfläche, die sich in einer horizontalen Ebene über oder koplanar mit einer oberen Oberfläche der Isolationsschicht und parallel zu den Hauptflächen des Halbleiterchips 21 befindet.
  • Gemäß eines Beispiels des Chipmoduls 20 von 2 umfasst das Modul weiterhin einen oder mehrere nichtgezeigte elektrische Verbinder, die mit dem Träger 22 verbunden sind und die Stirnflächen umfassen, die sich in einer Ebene über einer Ebene der zweiten Hauptfläche 21D des Halbleiterchips 21 befinden. Gemäß einer Ausführungsform davon umfassen der eine oder die mehreren elektrischen Verbinder jeweils obere horizontale Stirnflächen, die sich koplanar mit der oberen exponierten Oberfläche des in der Isolationsschicht ausgebildeten elektrischen Durchgangsverbinders erstrecken.
  • Gemäß eines Beispiels sind der eine oder die mehreren elektrischen Verbinder zusammenhängend mit dem Träger ausgebildet und/oder bestehen aus dem gleichen Material wie der Träger. Insbesondere können der eine oder die mehreren elektrischen Verbinder durch Hochbiegen von Endabschnitten des Trägers in einer Richtung zu der zweiten Hauptfläche 21D des Halbleiterchips 21 ausgebildet werden.
  • Gemäß eines Beispiels des Chipmoduls 20 von 2 besteht die Isolationsschicht 23 aus einer Lötmaskenschicht, d.h. aus einem Material hergestellt, dass in der Regel in dem diesbezüglichen technologischen Bereich als eine Lötmaskenschicht verwendet wird. Die Isolationsschicht 23 kann aus einem fotostrukturierbaren Material wie beispielsweise einem Fotolack hergestellt werden. Die Isolationsschicht 23 kann auch aus einer beliebigen Sorte von Polymermaterial wie einem Polyimidmaterial hergestellt werden.
  • Unter Bezugnahme auf 3 wird eine schematische Querschnittsseitenansichtsdarstellung eines Chipmoduls gemäß einer Ausführungsform gezeigt. Das Chipmodul 30 von 3 umfasst einen Halbleiterchip 31 mit einem ersten Kontaktelement 31A auf einer ersten Hauptfläche 31B und zweiten Kontaktelementen 31C auf einer zweiten Hauptfläche 31D. Der Halbleiterchip 31 ist derart auf einem Träger 32 angeordnet, dass die erste Hauptfläche 31B des Halbleiterchips 31 dem Träger 32 zugewandt ist. Der Träger 32 umfasst einen oder mehrere elektrische Verbinder 32A, die mit dem Träger 32 verbunden sind und die Stirnflächen umfassen, die sich in einer Ebene über einer Ebene der zweiten Hauptfläche 31D des Halbleiterchips 31 befinden. Das Chipmodul 30 umfasst weiterhin eine Isolationsschicht 33, die die zweite Hauptfläche 31D des Halbleiterchips 31 bedeckt und auch den Träger 32 bedeckt. Die Isolationsschicht 33 umfasst elektrische Durchgangsverbinder 33A, von denen jeder mechanisch und elektrisch mit einem der zweiten Kontaktelemente 31C des Halbleiterchips 31 verbunden ist. Die elektrischen Durchgangsverbinder 33A erstrecken sich durch die Isolationsschicht 33 und umfassen obere exponierte Oberflächen, die sich in einer Ebene koplanar mit oberen Endflächen der elektrischen Verbinder 32a des Trägers 32 befinden.
  • Weitere Ausführungsformen des Chipmoduls 30 von 3 können entlang den Merkmalen und Ausführungsformen wie zuvor in Verbindung mit den in 1 und 2 gezeigten Ausführungsformen ausgebildet werden.
  • Unter Bezugnahme auf 4a-4c werden eine schematische Draufsichtsdarstellung eines Halbleiterchips gemäß einer Ausführungsform (4a), eine schematische Querschnittsseitenansichtsdarstellung eines Chipmoduls gemäß einer Ausführungsform (4b) und eine perspektivische Ansicht des Chipmoduls (4c) gezeigt. Der Halbleiterchip 41 von 4a ist in einer Draufsicht auf seine zweite Oberfläche 41D gezeigt. Der Halbleiterchip 41 umfasst eine vertikale Transistorstruktur mit Kontaktelementen sowohl auf der ersten Hauptfläche (nicht gezeigt) als auch auf der zweiten Hauptfläche 41D. Wohingegen der Halbleiterchip 41 auf der ersten Hauptfläche ein nicht gezeigtes Drain-Kontaktelement umfasst, umfasst die zweite Hauptfläche 41D ein Source-Kontaktelement 41C.1, ein Gate-Kontaktelement 41C.2 und ein Source-Sense-Kontaktelement 41C.3. Das Source-Kontaktelement 41C.1 bedeckt fast die ganze zweite Hauptfläche 41D des Halbleiterchips 41 neben zwei Bereichen, in denen sich das Gate-Kontaktelement 41C.2 und das Source-Sense-Kontaktelement 41C.3 befinden. Das Gate-Kontaktelement 41C.2 und das Source-Sense-Kontaktelement 41C.3 sind durch isolierende ringartige Gebiete, die jedes einzelne des Gate-Kontaktelements 41C.2 und des Source-Sense-Kontaktelements 41C.3 umgeben, von dem Source-Kontaktelement 41C.1 elektrisch isoliert.
  • 4b zeigt eine schematische Querschnittsseitenansichtsdarstellung eines Chipmoduls 40, das den Halbleiterchip 41 von 4a umfasst. Die Querschnittsansicht von 4b zeigt den Halbleiterchip 41 in einer Ebene, die das Gate-Kontaktelement 41C.2 schneidet. Das Chipmodul 40 umfasst einen Träger 42, der elektrische Verbinder 42A und eine Isolationsschicht 43 umfasst, die die zweite Oberfläche 41D des Halbleiterchips 41 und Abschnitte der oberen Oberfläche des Trägers 42 bei Seitenflächen des Halbleiterchips 41 bedeckt. Die Isolationsschicht 43 umfasst elektrische Durchgangsverbinder 43A, von denen einer mit dem Gate-Kontaktelement 41C.2 verbunden ist und der andere mit dem Source-Kontaktelement 41C.1 verbunden ist. Die elektrischen Durchgangsverbinder 43A bestehen aus einer beliebigen Sorte von Lotmaterial und umfassen obere exponierte elektrische Oberflächen, die koplanar mit oberen Stirnflächen der elektrischen Verbinder 42A des Trägers 42 verlaufen.
  • Die perspektivische Darstellung von 4c zeigt, dass der Träger 42 vier elektrische Verbinder 42A umfasst, wobei zwei von ihnen auf einer der beiden gegenüber liegenden kurzen Seiten des Systemträgers angeordnet sind. Die elektrischen Verbinder 42A wurden durch Hochbiegen kleiner Stäbe aus Systemträgermaterial in der Richtung zu der oberen Oberfläche der Isolationsschicht hergestellt mit dem Ergebnis, dass sich die oberen Stirnflächen der elektrischen Verbinder 42A koplanar mit oberen Stirnflächen der elektrischen Durchgangsverbinder 43A befinden. Als Ergebnis kann das Chipmodul leicht auf einer PCB-Platine montiert werden, wobei die Stirnflächen der elektrischen Verbinder 42A und die elektrischen Durchgangsverbinder 43A der PCB-Platine zugewandt sind.
  • Unter Bezugnahme auf 5 wird ein Flussdiagramm eines nicht zur Erfindung gehörigen Verfahrens zum Herstellen eines Chipmoduls gemäß einer Ausführungsform gezeigt. Das Verfahren 500 umfasst das Bereitstellen eines Halbleiterchips mit einem ersten Kontaktelement auf einer ersten Hauptfläche und einem zweiten Kontaktelement auf einer zweiten Hauptfläche (501), das Bereitstellen eines Trägers, der einen oder mehrere Endabschnitte umfasst (502), das Aufbringen des Halbleiterchips auf dem Träger derart, dass die erste Hauptfläche des Halbleiterchips dem Träger zugewandt ist (503) und das Biegen des einen oder der mehreren Endabschnitte des Trägers so, dass sich Stirnflächen der Endabschnitte in einer Ebene über oder oberhalb einer Ebene des Halbleiterchips befinden (504).
  • Erfindungsgemäß umfasst das Verfahren weiterhin das Aufbringen einer Isolationsschicht auf der zweiten Hauptfläche des Halbleiterchips. Gemäß einer weiteren Ausführungsform davon wird die Isolationsschicht auch auf dem Träger aufgebracht, insbesondere auf Abschnitten einer oberen Oberfläche des Trägers, die sich bei Seitenflächen des Halbleiterchips befinden, insbesondere gegenüber von Seitenflächen des Halbleiterchips.
  • Erfindungsgemäß umfasst das Verfahren weiterhin das Ausbilden eines elektrischen Durchgangsverbinders in der Isolationsschicht, wobei der elektrische Durchgangsverbinder mit dem zweiten Kontaktelement des Halbleiterchips verbunden ist und sich durch die Isolationsschicht erstreckt. Erfindungsgemäß werden die Isolationsschicht und der elektrische Durchgangsverbinder derart ausgebildet, dass sich eine exponierte obere Oberfläche des elektrischen Durchgangsverbinders koplanar mit einer oberen Oberfläche des Endabschnitts des Trägers befindet.
  • Gemäß einer weiteren Ausführungsform wird die Isolationsschicht durch Drucken und/oder Schleudern ausgebildet. Gemäß einer weiteren Ausführungsform kann das Material der Isolationsschicht eine beliebige Sorte von Polymermaterial sein, insbesondere ein Polyimidmaterial, oder ein photoempfindliches oder photostrukturierbares Material wie etwa ein Photolackmaterial, das durch herkömmliche Photolithographie strukturiert werden kann.
  • Es ist jedoch Wert anzumerken, dass der Schritt 504 des Biegens des einen oder der mehreren Endabschnitte nicht notwendigerweise am Ende des Verfahrens durchgeführt werden muss. Es ist auch möglich, dass der Schritt 504 des Biegens vor dem Schritt 503 des Aufbringens des Halbleiterchips auf dem Träger oder des Aufbringens der Isolationsschicht durchgeführt wird.
  • Gemäß einer Ausführungsform des Verfahrens von 5 wird das Verfahren derart durchgeführt, dass ein Modul wie oben in Verbindung mit 1 beschrieben und insbesondere ein Modul gemäß einer oder mehrerer der in Verbindung mit 1 beschriebenen Ausführungsformen hergestellt wird.
  • Unter Bezugnahme auf 6 wird ein Flussdiagramm eines nicht zur Erfindung gehörigen Verfahrens zum Herstellen eines Chipmoduls gezeigt. Das Verfahren 600 von 6 umfasst das Bereitstellen eines Halbleiterchips mit einem ersten Kontaktelement auf einer ersten Hauptfläche und einem zweiten Kontaktelement auf einer zweiten Hauptfläche (601), das Bereitstellen eines Trägers (602), das Aufbringen des Halbleiterchips auf einem Träger derart, dass die erste Hauptfläche des Halbleiterchips dem Träger zugewandt ist (603), und das Aufbringen einer Isolationsschicht auf der zweiten Hauptfläche des Halbleiterchips und auf dem Träger (604).
  • Erfindungsgemäß umfasst das Verfahren weiterhin das Bereitstellen des Trägers mit einem oder mehreren Endabschnitten und das Biegen des einen oder der mehreren Endabschnitte des Trägers derart, dass sich Stirnflächen der Endabschnitte in einer Ebene über einer Ebene der zweiten Hauptfläche des Halbleiterchips befinden.
  • Erfindungsgemäß umfasst das Verfahren weiterhin das Ausbilden eines elektrischen Durchgangsverbinders in der Isolationsschicht, wobei der elektrische Durchgangsverbinder mit dem zweiten Kontaktelement des Halbleiterchips verbunden ist und sich durch die Isolationsschicht erstreckt. Erfindungsgemäß ist der elektrische Durchgangsverbinder derart ausgebildet, dass er eine obere exponierte Stirnfläche umfasst, die koplanar mit der Stirnfläche des elektrischen Verbinders des Trägers ist.
  • Gemäß eines nicht zur Erfindung gehörigen Verfahrens von 6 wird das Verfahren derart durchgeführt, dass ein Modul wie oben in Verbindung mit 2 beschrieben und insbesondere ein Modul gemäß einer oder mehrerer der in Verbindung mit 2 beschriebenen Ausführungsformen hergestellt wird.
  • Weitere Ausführungsformen des Verfahrens von 6 können entlang der Merkmale und Ausführungsformen wie oben in Verbindung mit 5 beschrieben ausgebildet werden.
  • Unter Bezugnahme auf die 7a und 7b werden Perspektivansichten von Zwischenprodukten gezeigt, um ein Verfahren zum Herstellen eines Chipmoduls gemäß einer Ausführungsform zu veranschaulichen. Das Verfahren umfasst das Bereitstellen eines Basissystemträgers 70, der mehrere einzelne Systemträger 72 enthält, wobei jeder einzelne dem Systemträger 42 des in 4 gezeigten Chipmoduls 40 entspricht. In 7a ist eine Sektion dieses Basissystemträgers 70 gezeigt, die lediglich aus Gründen der Klarheit der Zeichnung nur vier einzelne Systemträger 72 enthält. Jeder einzelne der einzelnen Systemträger 72 enthält einen Hauptkörper, der mit gegenüberliegenden langen Stäben des Basissystemträgers 70 verbunden ist. Der Hauptkörper umfasst zwei gegenüberliegende kleine Seitenkanten, von denen jede durch zwei kleine Stäbe mit einem der langen Stäbe verbunden ist. Diese beiden kleinen Stäbe sollen die elektrischen Verbinder werden, die mit Bezugszeichen 42A in 4 gezeigt und bezeichnet wurden. In 7a ist der Basissystemträger 70 in einem Zustand nach dem Anbringen des Halbleiterchips 71 auf den oberen Oberflächen jedes einzelnen der Hauptkörper der einzelnen Systemträger 72 gezeigt. Gemäß der in 7a und 7b gezeigten Ausführungsform weisen die Halbleiterchips 71 die gleiche Form und Struktur wie etwa die in 4a gezeigte auf.
  • In 7b ist der Basissystemträger 70 nach dem Aufbringen einer Isolationsschicht 73 über jedem einzelnen der Halbleiterchips 71 und den jeweiligen einzelnen Systemträgern gezeigt. Die Isolationsschicht 73 kann durch Drucken oder Schleudern wie oben beschrieben aufgebracht werden. Insbesondere ist es im Fall des Druckens möglich, beispielsweise das Material der Isolationsschicht 73 mit Hilfe eines Druckkopfs zuzuführen und den Basissystemträger 70 seitlich so zu bewegen, dass in aufeinander folgenden Schritten jeder einzelne der einzelnen Systemträger 72 mit einem daran angebrachten Halbleiterchip 71 in eine Position unter dem Druckkopf bewegt wird, sodass das Isolationsschichtmaterial auf dem Halbleiterchip 71 und dem einzelnen Systemträger 72 aufgebracht werden kann. Danach werden die elektrischen Durchgangsverbinder in der Isolationsschicht ausgebildet, indem zuerst Durchgangslöcher in der Isolationsschicht ausgebildet werden und dann die Durchgangslöcher durch ein elektrisch leitendes Material wie Zinn oder ein beliebiges anderes Lotmaterial gefüllt werden.
  • Nachdem die einzelnen Systemträger 72 bearbeitet worden sind, werden sie von dem Basissystemträger 70 getrennt, indem die kleinen Stäbe an einer Grenzfläche zwischen ihnen und den langen Stäben des Basissystemträgers 70 geschnitten werden. In einem letzten Schritt werden die kleinen Stäbe jedes einzelnen Systemträgers 72 nach oben in eine Form wie etwa die in 4 gezeigte gebogen, um die elektrischen Verbinder 42A zu werden.

Claims (4)

  1. Chipmodul (30, 40), das Folgendes umfasst: einen Halbleiterchip (31, 41) mit einem ersten Kontaktelement (31A) auf einer ersten Hauptfläche (31B) und einem zweiten Kontaktelement (31C, 41C.1) auf einer zweiten Hauptfläche (31D, 41D); einen Träger (32, 42), der einen oder mehrere stabförmige Endabschnitte umfasst, wobei der eine stabförmige Endabschnitt oder jeder der stabförmigen Endabschnitte eine Stirnfläche umfasst, die sich in einer Ebene über einer Ebene der zweiten Hauptfläche des Halbleiterchips befindet, wobei der Halbleiterchip (31, 41) derart auf dem Träger (32, 42) angeordnet ist, dass die erste Hauptfläche (31B) des Halbleiterchips dem Träger (32, 42) zugewandt ist; und eine Isolationsschicht (33, 43), welche die zweite Hauptfläche (31D, 41D) des Halbleiterchips und den Träger (32, 42) bedeckt, wobei der eine stabförmige Endabschnitt oder jeder der stabförmigen Endabschnitte freiliegend sind; und einen elektrischen Durchgangsverbinder (33A, 43A), der mit dem zweiten Kontaktelement (31C, 41C.1) des Halbleiterchips (31, 41) verbunden ist und sich durch die Isolationsschicht (33, 43) erstreckt, wobei sich die jeweilige Stirnfläche des einen oder der mehreren stabförmigen Endabschnitte koplanar mit einer oberen exponierten Stirnfläche des Durchgangsverbinders (33A, 43A) erstrecken.
  2. Chipmodul (30, 40) nach Anspruch 1, wobei sich die Stirnfläche jedes der einen oder mehreren stabförmige Endabschnitte in einer Ebene parallel zu der ersten und zweiten Hauptfläche des Halbleiterchips (31, 41) befindet.
  3. Chipmodul (30, 40) nach einem der vorhergehenden Ansprüche, wobei das Chipmodul (30, 40) eine gerade Anzahl von stabförmigen Endabschnitten umfasst, die auf symmetrische Weise mit zwei gegenüberliegenden Seitenflächen des Trägers (32, 42) verbunden sind.
  4. Verfahren zum Herstellen eines Chipmoduls (30, 40), wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleiterchips (31, 41) mit einem ersten Kontaktelement (31A) auf einer ersten Hauptfläche (31B) und einem zweiten Kontaktelement (31C, 41C.1) auf einer zweiten Hauptfläche (31D, 41D); Bereitstellen eines Trägers (32, 42), der einen oder mehrere stabförmige Endabschnitte umfasst; Anordnen des Halbleiterchips (31, 41) auf dem Träger (32, 42) derart, dass die erste Hauptfläche des Halbleiterchips dem Träger zugewandt ist; und anschließendes Biegen des einen oder der mehreren Endabschnitte des Trägers (32, 42) so, dass sich Stirnflächen des einen stabförmigen Endabschnitts oder jeder der stabförmigen Endabschnitte in einer Ebene über einer Ebene der zweiten Hauptfläche des Halbleiterchips befinden; Aufbringen einer Isolationsschicht (33, 43) auf der zweiten Hauptfläche (31D, 41D) des Halbleiterchips; Ausbilden eines elektrischen Durchgangsverbinders in der Isolationsschicht (33, 43), wobei der elektrische Durchgangsverbinder elektrisch mit dem zweiten Kontaktelement (31C, 41C.1) des Halbleiterchips verbunden ist und sich durch die Isolationsschicht erstreckt, wobei der elektrische Durchgangsverbinder so ausgebildet ist, dass er eine exponierte Stirnfläche umfasst, die koplanar mit einer Stirnfläche des einen oder der mehreren stabförmigen Endabschnitte ist.
DE102012108610.9A 2011-09-21 2012-09-14 Chipmodul und Verfahren zum Herstellen eines Chipmoduls Active DE102012108610B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/239,059 US8970032B2 (en) 2011-09-21 2011-09-21 Chip module and method for fabricating a chip module
US13/239,059 2011-09-21

Publications (2)

Publication Number Publication Date
DE102012108610A1 DE102012108610A1 (de) 2013-03-21
DE102012108610B4 true DE102012108610B4 (de) 2022-11-24

Family

ID=47751479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012108610.9A Active DE102012108610B4 (de) 2011-09-21 2012-09-14 Chipmodul und Verfahren zum Herstellen eines Chipmoduls

Country Status (3)

Country Link
US (1) US8970032B2 (de)
CN (1) CN103021980A (de)
DE (1) DE102012108610B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653322B2 (en) * 2014-06-23 2017-05-16 Infineon Technologies Austria Ag Method for fabricating a semiconductor package
CN107394448B (zh) * 2017-07-14 2019-01-22 番禺得意精密电子工业有限公司 电连接器及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090227071A1 (en) 2007-04-16 2009-09-10 Infineon Technologies Ag Semiconductor module
US20100044842A1 (en) 2008-08-25 2010-02-25 Infineon Technologies Ag Semiconductor device
DE102010039148A1 (de) 2009-08-19 2011-02-24 Denso Corporation, Kariya-City Elektronische Vorrichtung und Verfahren zu deren Fertigung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871574B2 (ja) 1996-01-19 1999-03-17 日本電気株式会社 対物レンズアクチュエータ装置
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US7141457B2 (en) 2004-11-18 2006-11-28 International Business Machines Corporation Method to form Si-containing SOI and underlying substrate with different orientations
US7202113B2 (en) 2005-06-09 2007-04-10 Ming Sun Wafer level bumpless method of making a flip chip mounted semiconductor device package
US7405106B2 (en) 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
DE102007017831B8 (de) 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US7662726B2 (en) * 2007-09-13 2010-02-16 Infineon Technologies Ag Integrated circuit device having a gas-phase deposited insulation layer
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090227071A1 (en) 2007-04-16 2009-09-10 Infineon Technologies Ag Semiconductor module
US20100044842A1 (en) 2008-08-25 2010-02-25 Infineon Technologies Ag Semiconductor device
DE102010039148A1 (de) 2009-08-19 2011-02-24 Denso Corporation, Kariya-City Elektronische Vorrichtung und Verfahren zu deren Fertigung

Also Published As

Publication number Publication date
DE102012108610A1 (de) 2013-03-21
US20130069243A1 (en) 2013-03-21
US8970032B2 (en) 2015-03-03
CN103021980A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102006050291B4 (de) Elektronische Baugruppe und Verfahren, um diese zu bestücken
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE3913221A1 (de) Halbleiteranordnung
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102005003477A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Elektroden an Haupt- und Rückseiten eines Halbleiterchips
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102005049687A1 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
DE102013112708B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE102013103351B4 (de) Elektronikmodul
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative