CN103021980A - 芯片模块和用于制造芯片模块的方法 - Google Patents

芯片模块和用于制造芯片模块的方法 Download PDF

Info

Publication number
CN103021980A
CN103021980A CN2012103538854A CN201210353885A CN103021980A CN 103021980 A CN103021980 A CN 103021980A CN 2012103538854 A CN2012103538854 A CN 2012103538854A CN 201210353885 A CN201210353885 A CN 201210353885A CN 103021980 A CN103021980 A CN 103021980A
Authority
CN
China
Prior art keywords
semiconductor chip
carrier
electric connector
interarea
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103538854A
Other languages
English (en)
Inventor
J.赫格劳尔
R.奥特伦巴
M.施坦丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103021980A publication Critical patent/CN103021980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及芯片模块和用于制造芯片模块的方法。一种芯片模块包括具有在第一主面上的第一接触元件和在第二主面上的第二接触元件的半导体芯片。该半导体芯片被以这样的方式布置于角部上，使得半导体芯片的第一主面面对载体。一个或者多个电连接器被连接到载体并且包括位于在半导体芯片的第二主面的平面上方的平面中的端面。

Description

芯片模块和用于制造芯片模块的方法
技术领域
本发明涉及一种芯片模块和一种用于制造芯片模块的方法。
背景技术
在芯片模块中，半导体芯片被布置于载体上并且半导体芯片的接触元件能够被布置在其两个主表面上。半导体芯片的接触元件必须被与该模块的外部电接触区域连接从而该模块能够被布置于电子板诸如例如印刷电路板（PCB）上。
附图说明
附图被包括用于提供对实施例的进一步的理解并且结合在本说明书中且构成它的一个部分。附图示意实施例并且与说明书一起用于解释实施例的原理。将易于理解其它实施例和实施例的很多预期优点，因为通过参考以下详细说明，它们变得更好理解。附图的元件不必相对于彼此按比例。类似的引用数字标注相应的类似的部分。
图1示出根据一个实施例的芯片模块的概略截面侧视图表示；
图2示出根据一个实施例的芯片模块的概略截面侧视图表示；
图3示出根据一个实施例的芯片模块的概略截面侧视图表示；
图4a-4c示出根据一个实施例的半导体芯片的概略顶视图表示（图4a）、根据一个实施例的芯片模块的概略截面侧视图表示（图4b）和芯片模块的透视图（图4c）；
图5示出用于示意根据一个实施例的用于制造芯片模块的方法的流程图；
图6示出用于示意根据一个实施例的用于制造芯片模块的方法的流程图；并且
图7a和7b示出用于示意根据一个实施例的用于制造芯片模块的方法的中间产物的透视图。
具体实施方式
现在参考附图描述方面和实施例，其中贯穿始终一般地利用类似的引用数字来指代类似的元件。在以下说明中，为了解释的意图，阐述了多个具体细节以便提供对实施例的一个或者多个方面的彻底理解。然而，本领域技术人员可以清楚，可以利用较少程度的具体细节实践实施例的一个或者多个方面。在其它情形中，已知的结构和元件被以概略的形式示出以便促进描述实施例的一个或者多个方面。要理解，在不偏离本发明的范围的情况下可以利用其它的实施例并且可以作出结构或者逻辑变化。应该进一步指出，附图未按比例或者不必按比例。
另外，虽然可能关于几种实现中的仅仅一种公开了实施例的具体特征或者方面，但是这种特征或者方面可以如可能对于任何给定的或者具体的应用所期望的并且有利的那样被与其它实现的一个或者多个其它特征或者方面组合。此外，在详细说明或者权利要求中使用术语“包括”、“具有”、“带有”或者其其它变型的程度上，这种术语旨在以类似于术语“包含”的方式是包括性的。可以使用术语“耦合”和“连接”以及派生词。应该理解这些术语可以被用于指示两个元件彼此配合或者交互，而不管它们是直接物理接触或者电接触还是它们并非彼此直接接触。而且，术语“示例性”仅仅意味着作为一个实例而非最好或者最佳。因此，不要在限制性的意义上考虑以下详细说明，并且本发明的范围由所附权利要求限定。
芯片模块和用于制造芯片模块的方法的实施例可以使用各种类型的半导体芯片或者在半导体芯片中结合的电路，在它们之中有逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS（微机电系统）、功率集成电路、带有集成无源器件的芯片等。实施例还可以使用包括MOS晶体管结构或者垂直晶体管结构的半导体芯片，诸如例如IGBT（绝缘栅双极晶体管）结构或者通常是其中至少一个电接触垫被布置在半导体芯片的第一主面上并且至少一个另外的电接触垫被布置在与半导体芯片的第一主面相对的该半导体芯片的第二主面上的晶体管结构。
在几个实施例中，层或者叠层被施加到彼此或者材料被施加或者沉积到层上。应该理解，任何这样的术语如“施加”或者“沉积”意味着照字面地覆盖把层施加到彼此上的所有种类和技术。特别地，它们意味着覆盖其中层整体上被同时施加的技术诸如例如层叠技术以及其中层被以顺序方式沉积的技术诸如例如溅射、电镀、模制、CVD等。
半导体芯片可以在它们的外表面中的一个或者多个上包括接触元件或者接触垫，其中接触元件用于电接触半导体芯片。接触元件可以具有任何所期形式或者形状。它们能够例如具有平台（land）的形式，即在半导体封装的外表面上的平坦接触层。接触元件或者接触垫可以由任何导电材料制成，例如由金属如铝、金或者铜，例如或者金属合金，或者导电有机材料，或者导电半导体材料制成。
在权利要求中和在以下说明中，特别地在流程图中作为具体顺序的过程或者措施描述了用于制造半导体芯片或者电子器件的方法的不同实施例。要指出，实施例不应该限于所描述的具体顺序。还能够同时地或者按照任何其它有用的和适当的顺序执行具体某些或者所有的不同过程或者措施。
如在该申请中描述的芯片模块包括载体。载体可以包括或者由任何种类的导电材料如例如铜或者铜合金或者铁/镍合金组成。载体能够被与半导体芯片的一个接触元件机械和电连接。能够通过回流焊接、真空焊接、扩散焊接或者利用传导粘结剂的附着中的一种或者多种而将半导体芯片连接到载体。如果作为在半导体芯片和载体之间的连接技术使用扩散焊接，则能够使用由于在焊接过程之后的界面扩散过程而在半导体和载体之间的界面处产生金属间相的焊接材料。在铜或者铁/镍载体的情形中，因此期望使用包括或者由AuSn、AgSn、CuSn、AgIn、AuIn或者CuIn组成的焊接材料。可替代地，如果半导体芯片将被附着到载体，则能够使用传导粘结剂。粘结剂能够例如是基于环氧树脂，该环氧树脂能够富含金、银、镍或者铜的颗粒以增强它们的导电性。
半导体芯片的接触元件可以包括扩散阻挡层。扩散阻挡层在扩散焊接的情形中防止焊接材料在半导体芯片中从载体扩散。在接触元件上的薄的钛层可以例如影响这种扩散阻挡层。
参考图1，示出根据一个实施例的芯片模块的概略截面侧视图表示。根据图1的芯片模块10包括具有在第一主面1B上的第一接触元件1A和在第二主面1D上的第二接触元件1C的半导体芯片1，在其上以使得半导体芯片1的第一主面1B面对载体2的这种方式布置半导体芯片1的载体2，和被连接到载体2并且包括位于在半导体芯片1的第二主面1D的平面上方的平面中的端面的一个或者多个电连接器2A。
根据图1的芯片模块10的一个实施例，该一个或者多个电连接器2A与载体2邻接。特别地，它们能够通过向上弯曲载体2的对应端部而得以形成。根据一个实施例，该一个或者多个电连接器2A能够由与载体2相同的材料制成。
根据图1的芯片模块10的一个实施例，该一个或者多个电连接器2A每一个均包括处于与半导体芯片1的第一和第二主面1B和1D平行的平面中的端面。将在以后阐述稍稍更加详细的实施例。
根据图1的芯片模块10的一个实施例，该模块包括被以对称的方式连接到载体2的两个相对侧面的偶数个电导体。特别地，模块10可以在载体2的对应两个相对侧面上包括两个电连接器。
根据图1的芯片模块10的一个实施例，该模块进一步包括覆盖半导体芯片1的第二主面1D的绝缘层（未示出）。根据其一个实施例，在绝缘层中形成通过绝缘层延伸并且被机械和电连接到半导体芯片1的第二接触元件1C的直通电连接器。直通电连接器可以被以这样的方式形成，使得它包括在绝缘层的上表面上方或者与之共面的暴露的上表面，其中该暴露的上表面能够与载体2的该一个或者多个电连接器2A的上端面共面。
根据芯片模块10的一个实施例，该绝缘层还覆盖载体2。特别地，该绝缘层覆盖半导体芯片1的第二主面1D、半导体芯片1的至少两个相对侧面和载体2的邻近于半导体芯片1的相对侧面的部分。
参考图2，示出根据一个实施例的芯片模块的概略截面侧视图表示。图2的芯片模块20包括具有在第一主面21B上的第一接触元件21A和在第二主面21D上的第二接触元件21C的半导体芯片21，在其上以使得半导体芯片21的第一主面21B面对载体22的这种方式布置半导体芯片21的载体22，以及覆盖半导体芯片21的第二主面21D和载体22的绝缘层23。
根据图2的芯片模块20的一个实施例，绝缘层23覆盖载体22的、邻近于半导体芯片21的两个相对侧面的部分。更加具体地，绝缘层23覆盖半导体芯片21的第二主面21D、半导体芯片21的两个相对侧面和载体22的上表面的邻近于半导体芯片21的两个相对侧面的部分。
根据图2的芯片模块20的一个实施例，绝缘层23覆盖半导体芯片21的第二主面21D和所有四个侧面以及载体的上表面的邻近于半导体芯片21的所有四个侧面的部分。
根据图2的芯片模块20的一个实施例，该模块进一步包括直通电连接器（未示出），该直通电连接器被以这样的方式在绝缘层23中形成，使得它被机械和电连接到半导体芯片21的第二接触元件21C并且通过绝缘层23延伸到绝缘层23的上表面。特别地，该直通电连接器包括处于在绝缘层的上表面上方或者与之共面的水平平面中并且平行于半导体芯片21的主面的暴露上表面。
根据图2的芯片模块20的一个实施例，该模块进一步包括被连接到载体22并且包括位于在半导体芯片21的第二主面21D的平面上方的平面中的端面的一个或者多个电连接器（未示出）。根据其一个实施例，该一个或者多个电连接器每一个均包括与在绝缘层中形成的直通电连接器的暴露上表面共面的水平上端面。
根据一个实施例，该一个或者多个电连接器被与载体邻接地形成和/或由与载体相同的材料制成。特别地，能够通过沿着朝向半导体芯片21的第二主面21D的方向向上弯曲载体的端部而形成该一个或者多个电连接器。
根据图2的芯片模块20的一个实施例，绝缘层23由焊接掩模层构成，即由在与此有关的技术领域中通常被用作焊接掩模层的材料制成。绝缘层23能够由可光结构化材料如例如光刻胶制造。绝缘层23还能够由任何种类的聚合物材料如聚酰亚胺材料制造。
参考图3，示出根据一个实施例的芯片模块的概略截面侧视图表示。图3的芯片模块30包括具有在第一主面31B上的第一接触元件31A和在第二主面31D上的第二接触元件31C的半导体芯片31。半导体芯片31被以这样的方式布置于载体32上，使得半导体芯片31的第一主面31B面对载体32。载体32包括一个或者多个电连接器32A，该一个或者多个电连接器被连接到载体32并且包括位于在半导体芯片31的第二主面31D的平面上方的平面中的端面。芯片模块30进一步包括覆盖半导体芯片31的第二主面31D并且还覆盖载体32的绝缘层33。绝缘层33包括直通电连接器33A，每一个直通电连接器均被机械和电连接到半导体芯片31的第二接触元件31C之一。直通电连接器33A通过绝缘层33延伸并且包括处于与载体32的电连接器32A的上端面共面的平面中的暴露上表面。
能够根据如之前结合图1和2所示实施例描述的特征和实施例形成图3的芯片模块30的进一步的实施例。
参考图4a-4c，示出根据一个实施例的半导体芯片的概略顶视图表示（图4a）、根据一个实施例的芯片模块的概略截面侧视图表示（图4b）、和该芯片模块的透视图（图4c）。图4a的半导体芯片41在它的第二表面41D上的顶视图中示出。半导体芯片41包括在第一主面（未示出）和第二主面41D这两者上带有接触元件的垂直晶体管结构。在第一主面上半导体芯片41包括漏极接触元件（未示出），而第二主面41D包括源极接触元件41C.1、栅极接触元件41C.2和感测接触元件41C.3。除了栅极接触元件41C.2和感测接触元件41C.3位于其中的两个区域，源极接触元件41C.1几乎覆盖半导体芯片41的整个第二主面41D。栅极接触元件41C.2和感测接触元件41C.3被包围栅极接触元件41C.2和感测接触元件41C.3中的每一个的绝缘环状区域从源极接触元件41C.1电隔离。
图4b示出包括图4a的半导体芯片41的芯片模块40的概略截面侧视图表示。图4b的截面视图在与栅极接触元件41C.2交叉的平面中示出半导体芯片41。芯片模块40包括包含电连接器42A的载体42和覆盖半导体芯片41的第二表面41D和载体42的上表面的邻近于半导体芯片41的侧面的部分的绝缘层43。绝缘层43包括直通电连接器43A，直通电连接器之一被连接到栅极接触元件41C.2并且直通电连接器之另一个被连接到源极接触元件41C.1。直通电连接器43A由任何种类的焊接材料构成并且包括与载体42的电连接器42A的上端面共面的暴露的电学上表面。
图4c的透视表示示出了载体42包括四个电连接器42A，其中它们中的两个被布置于引线框架的两个相对的短侧中的任一个上。通过沿着朝向绝缘层的上表面的方向向上弯曲引线框架材料的短杆（small bar）制造电连接器42A，结果是电连接器42A的上端面被置放成与直通电连接器43A的上端面共面。结果，该芯片模块能够被容易地安装在PCB板上，其中电连接器42A的端面和直通电连接器43A面向PCB板。
参考图5，示出根据一个实施例的用于制造芯片模块的方法的流程图。方法500包括提供具有在第一主面上的第一接触元件和在第二主面上的第二接触元件的半导体芯片（501）；提供包括一个或者多个端部的载体（502）；以这样的方式将半导体芯片施加到载体，使得半导体芯片的第一主面面对载体（503）；和，弯曲载体的一个或者多个端部从而端部的端面变得位于在半导体芯片的平面上方的平面中（504）。
根据图5的方法的一个实施例，该方法进一步包括将绝缘层施加到半导体芯片的第二主面。根据其进一步的实施例，该绝缘层还被施加到载体，特别地被施加到该载体的上表面的邻近于半导体芯片的侧面（特别地是半导体芯片的相对侧面）的部分。
根据进一步的实施例，该方法进一步包括在绝缘层中形成直通电连接器，该直通电连接器被连接到半导体芯片的第二接触元件并且通过绝缘层延伸。根据其进一步的实施例，绝缘层和直通电连接器被以这样的方式形成，使得直通电连接器的暴露的上表面与载体的端部的上表面共面。
根据进一步的实施例，通过印刷或者旋涂中的一个或多个形成绝缘层。根据进一步的实施例，绝缘层的材料能够是任何种类的聚合物材料，特别地是聚酰亚胺材料或者光敏或者可光结构化材料如能够通过传统的光刻结构化的光刻胶材料。
然而，值得指出的是，弯曲一个或者多个端部的步骤504不必必须在该方法结束时进行。在将半导体芯片施加到载体或者施加绝缘层的步骤503之前执行弯曲步骤504也是可能的。
根据图5的方法的一个实施例，以用于制造如上面结合图1所描述的模块并且特别地是根据结合图1描述的一个或者多个实施例的模块的这种方式执行该方法。
参考图6，示出根据一个实施例的用于制造芯片模块的方法的流程图。图6的方法600包括提供具有在第一主面上的第一接触元件和在第二主面上的第二接触元件的半导体芯片（601）；提供载体（602）；以这样的方式将半导体芯片施加到载体，使得半导体芯片的第一主面面对载体（603）；和，将绝缘层施加到半导体芯片的第二主面和载体（604）。
根据图6的方法的一个实施例，该方法进一步包括：提供带有一个或者多个端部的载体，并且弯曲载体的该一个或者多个端部从而端部的端面变得位于在半导体芯片的第二主面的平面上方的平面中。
根据图6的方法的一个实施例，该方法进一步包括在绝缘层中形成直通电连接器，该直通电连接器被连接到半导体芯片的第二接触元件并且通过绝缘层延伸。特别地，直通电连接器可以被形成为使得它包括与载体的电连接器的端面共面的暴露上端面。
根据图6的方法的一个实施例，以用于制造如上面结合图2所描述的模块并且特别地是根据结合图2描述的一个或者多个实施例的模块的这种方式执行该方法。
能够根据如上面结合图5所描述的特征和实施例形成图6的方法的进一步的实施例。
参考图7a和7b，示出用于示意根据一个实施例的用于制造芯片模块的方法的中间产物的透视图。该方法包括提供包含多个单一引线框架72的基础引线框架70，每一个单一引线框架对应于图4所示芯片模块40的引线框架42。在图7a中，示出了只是由于绘图清楚的原因而包含仅仅四个单一引线框架72的这个基础引线框架70的片段。每一个单一引线框架72均包含被连接到基础引线框架70的相对长杆的主体。该主体包括两个相对的短侧边缘，每一个短侧边缘均被两个短杆连接到长杆之一。这两个短杆旨在成为在图4中以参考符号42A示出和标注的电连接器。在图7a中，在将半导体芯片71联结到单一引线框架72的每一个主体的上表面上之后的状态中示出基础引线框架70。根据图7a和7b所示实施例，半导体芯片71具有诸如与图4a所示相同的形式和结构。
在图7b中，在每一个半导体芯片71和对应单一引线框架之上施加绝缘层73之后示出基础引线框架70。能够如上所述通过印刷或者旋涂来施加绝缘层73。特别地，在印刷的情形中，例如能够利用印刷头给付绝缘层73的材料并且横向地移动基础引线框架70，从而在相继的步骤中，具有被联结于此的半导体芯片71的每一个单一引线框架72被移动到在印刷头下面的位置从而绝缘层材料能够被施加到半导体芯片71和单一引线框架72。然后，首先通过在绝缘层中形成通孔并且然后通过利用导电材料如锡或者任何其它焊接材料填充通孔而在绝缘层中形成直通电连接器。
在已经处理了单一引线框架72之后，通过切割在它们之间的界面处的短杆和基础引线框架70的长杆，它们将被从基础引线框架70分离。在最后的步骤中，每一个单一引线框架72的短杆将被向上弯曲成诸如图4所示的形式以成为电连接器42A。
虽然已经关于一种或者多种实现示意并且描述了本发明，但是在不偏离所附权利要求的精神和范围的情况下可以对所示意的实例作出更改和/或修改。特别地关于由上述构件或者结构（组件、器件、电路、系统等）执行的各种功能，用于描述这种构件的术语（包括对“装置”的引用），除非另有指示，旨在对应于即使在结构上并不等价于执行在这里示意的本发明的示例性实现中的功能的所公开的结构也执行所描述的构件的规定功能的任何构件或者结构（例如，在功能上等价）。

Claims (25)

1.一种芯片模块，包括：
半导体芯片，所述半导体芯片具有在第一主面上的第一接触元件和在第二主面上的第二接触元件；
载体，其中所述半导体芯片被以这样的方式布置于所述载体上，使得所述半导体芯片的所述第一主面面对所述载体；和
被连接到所述载体的一个或者多个电连接器，每一个电连接器包括位于在所述半导体芯片的所述第二主面的平面上方的平面中的端面。
2.根据权利要求1所述的芯片模块，其中所述一个或者多个电连接器与所述载体邻接。
3.根据权利要求1所述的芯片模块，其中所述一个或者多个电连接器由与所述载体相同的材料制成。
4.根据权利要求1所述的芯片模块，其中每一个电连接器的端面处于与所述半导体芯片的第一和第二主面平行的平面中。
5.根据权利要求1所述的芯片模块，其中所述芯片模块包括被以对称的方式连接到所述载体的两个相对侧面的偶数个电连接器。
6.根据权利要求1所述的芯片模块，进一步包括覆盖所述半导体芯片的所述第二主面的绝缘层。
7.根据权利要求6所述的芯片模块，进一步包括被连接到所述半导体芯片的所述第二接触元件并且通过所述绝缘层延伸的直通电连接器。
8.根据权利要求7所述的芯片模块，其中所述直通电连接器的表面与所述一个或者多个电连接器的表面共面。
9.根据权利要求6所述的芯片模块，其中所述绝缘层覆盖所述载体。
10.一种芯片模块，包括：
半导体芯片，所述半导体芯片具有在第一主面上的第一接触元件和在第二主面上的第二接触元件；
载体，其中所述半导体被以这样的方式布置于所述角部上，使得所述半导体芯片的所述第一主面面对所述载体；和
覆盖所述半导体芯片的所述第二主面和所述载体的绝缘层。
11.根据权利要求10所述的芯片模块，其中所述绝缘层邻近于所述半导体芯片的两个相对侧面地覆盖所述载体。
12.根据权利要求10所述的芯片模块，其中所述绝缘层邻近于所述半导体芯片的四个侧面地覆盖所述载体。
13.根据权利要求10所述的芯片模块，进一步包括被连接到所述半导体芯片的所述第二接触元件并且通过所述绝缘层延伸的直通电连接器。
14.根据权利要求10所述的芯片模块，进一步包括被连接到所述载体的一个或者多个电连接器，每一个电连接器包括位于在所述半导体芯片的所述第二主面的平面上方的平面中的端面。
15.根据权利要求14所述的芯片模块，其中所述一个或者多个电连接器与所述载体邻接。
16.根据权利要求14所述的芯片模块，其中所述一个或者多个电连接器由与所述载体相同的材料制成。
17.根据权利要求14所述的芯片模块，其中所述一个或者多个电连接器每一个均包括处于与所述半导体芯片的第一和第二主面平行的平面中的平端面。
18.一种用于制造芯片模块的方法，所述方法包括：
提供半导体芯片，所述半导体芯片具有在第一主面上的第一接触元件和在第二主面上的第二接触元件；
提供包括一个或者多个端部的载体；
以这样的方式在所述载体定位所述半导体芯片，使得所述半导体芯片的所述第一主面面对所述载体；和
弯曲所述载体的所述一个或者多个端部从而所述端部的端面变得位于在所述半导体芯片的所述第二主面的平面上方的平面中。
19.根据权利要求18所述的方法，进一步包括将绝缘层施加到所述半导体芯片的所述第二主面。
20.根据权利要求19所述的方法，进一步包括在所述绝缘层中形成直通电连接器，所述直通电连接器被电连接到所述半导体芯片的所述第二接触元件并且通过所述绝缘层延伸。
21.根据权利要求20所述的方法，其中所述直通电连接器被形成为使得它包括与所述一个或者多个端部的端面共面的暴露的端面。
22.一种用于制造芯片模块的方法，所述方法包括：
提供半导体芯片，所述半导体芯片具有在第一主面上的第一接触元件和在第二主面上的第二接触元件；
提供载体；
以这样的方式在所述载体上定位所述半导体芯片，使得所述半导体芯片的所述第一主面面对所述载体；和
在所述半导体芯片的所述第二主面之上并且在所述载体之上形成绝缘层。
23.根据权利要求22所述的方法，其中所述载体提供有一个或者多个端部，所述方法进一步包括弯曲所述载体的一个或者多个端部从而所述端部的端面变得位于在所述半导体芯片的所述第二主面的平面上方的平面中。
24.根据权利要求22所述的方法，进一步包括：
在所述绝缘层中形成直通电连接器，所述直通电连接器被电连接到所述半导体芯片的所述第二接触元件并且通过所述绝缘层延伸。
25.根据权利要求24所述的方法，其中形成所述直通电连接器包括：
形成所述直通电连接器从而它包括与所述一个或者多个端部的端面共面的暴露的端面。
CN2012103538854A 2011-09-21 2012-09-21 芯片模块和用于制造芯片模块的方法 Pending CN103021980A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/239,059 2011-09-21
US13/239,059 US8970032B2 (en) 2011-09-21 2011-09-21 Chip module and method for fabricating a chip module

Publications (1)

Publication Number Publication Date
CN103021980A true CN103021980A (zh) 2013-04-03

Family

ID=47751479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103538854A Pending CN103021980A (zh) 2011-09-21 2012-09-21 芯片模块和用于制造芯片模块的方法

Country Status (3)

Country Link
US (1) US8970032B2 (zh)
CN (1) CN103021980A (zh)
DE (1) DE102012108610B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107394448A (zh) * 2017-07-14 2017-11-24 番禺得意精密电子工业有限公司 电连接器及电子装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653322B2 (en) * 2014-06-23 2017-05-16 Infineon Technologies Austria Ag Method for fabricating a semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408251B2 (en) * 2003-07-31 2008-08-05 Renesas Technology Corp. Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US20080251903A1 (en) * 2007-04-16 2008-10-16 Infineon Technologies Ag Semiconductor module
US20100044842A1 (en) * 2008-08-25 2010-02-25 Infineon Technologies Ag Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871574B2 (ja) 1996-01-19 1999-03-17 日本電気株式会社 対物レンズアクチュエータ装置
US7141457B2 (en) 2004-11-18 2006-11-28 International Business Machines Corporation Method to form Si-containing SOI and underlying substrate with different orientations
US7202113B2 (en) 2005-06-09 2007-04-10 Ming Sun Wafer level bumpless method of making a flip chip mounted semiconductor device package
US7405106B2 (en) 2006-05-23 2008-07-29 International Business Machines Corporation Quad flat no-lead chip carrier with stand-off
DE102007017831B8 (de) 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US7662726B2 (en) * 2007-09-13 2010-02-16 Infineon Technologies Ag Integrated circuit device having a gas-phase deposited insulation layer
JP2011044452A (ja) 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408251B2 (en) * 2003-07-31 2008-08-05 Renesas Technology Corp. Semiconductor packaging device comprising a semiconductor chip including a MOSFET
US20080251903A1 (en) * 2007-04-16 2008-10-16 Infineon Technologies Ag Semiconductor module
US20100044842A1 (en) * 2008-08-25 2010-02-25 Infineon Technologies Ag Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107394448A (zh) * 2017-07-14 2017-11-24 番禺得意精密电子工业有限公司 电连接器及电子装置

Also Published As

Publication number Publication date
US8970032B2 (en) 2015-03-03
DE102012108610B4 (de) 2022-11-24
DE102012108610A1 (de) 2013-03-21
US20130069243A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
KR101655897B1 (ko) 마이크로전자 조립체 및 적층형 마이크로전자 조립체의 제조 방법
JP5645662B2 (ja) 積層型マイクロエレクトロニクスアセンブリを製造する方法及び積層型マイクロエレクトロニクスユニット
US9865548B2 (en) Polymer member based interconnect
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
DE102015100011B4 (de) Chipeinbettungsgehäuse mit rückseitiger Chipverbindung
CN105637633A (zh) 具有预形成过孔的嵌入式封装
US20150162271A1 (en) Leadframe, package assembly and method for manufacturing the same
CN104851842A (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
CN102652358B (zh) 基于面板的引线框封装方法和装置
CN110890320A (zh) 半导体封装件及其制造方法
KR20100047880A (ko) 후처리 패드 연장부를 갖는 재구성 와이퍼 스택 패키징화
CN105493278A (zh) 用于基板的超细间距和间隔互连
CN106328604A (zh) 芯片封装
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
CN101800216B (zh) 具有电磁干扰保护的电子模块
CN104916623A (zh) 半导体封装和制造半导体封装基底的方法
EP3271943A1 (de) Leistungsmodul sowie verfahren zum herstellen eines leistungsmoduls
US20140048319A1 (en) Wiring board with hybrid core and dual build-up circuitries
CN106469705A (zh) 封装模块及其基板结构
CN105762128A (zh) 用于半导体器件的伸长凸块结构
US20160079194A1 (en) Semiconductor substrate and semiconductor package structure
CN103021980A (zh) 芯片模块和用于制造芯片模块的方法
JP5682496B2 (ja) 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
US11335614B2 (en) Electric component embedded structure
CN102036475B (zh) 布线板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130403

RJ01 Rejection of invention patent application after publication