CN102036475B - 布线板 - Google Patents

布线板 Download PDF

Info

Publication number
CN102036475B
CN102036475B CN201010508388.8A CN201010508388A CN102036475B CN 102036475 B CN102036475 B CN 102036475B CN 201010508388 A CN201010508388 A CN 201010508388A CN 102036475 B CN102036475 B CN 102036475B
Authority
CN
China
Prior art keywords
weld zone
region
nickel
wiring plate
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010508388.8A
Other languages
English (en)
Other versions
CN102036475A (zh
Inventor
佐藤嘉昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102036475A publication Critical patent/CN102036475A/zh
Application granted granted Critical
Publication of CN102036475B publication Critical patent/CN102036475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供了一种布线板。该布线板包括：基材；被形成在所述基材的一个表面中并且由第一金属制成的铜图案；以及与该铜图案接触地被形成在铜图案上的并且由第二金属制成第一镍焊接区和第二镍焊接区，该第二金属具有比第一金属更高的电离倾向，其中，当从平视图来看时，在至少与第一镍焊接区重叠的区域周围的铜图案中形成到达基材的凹槽。

Description

布线板
本申请基于日本专利申请No.2009-23380，其内容通过引用方式合并于此。
技术领域
本发明涉及布线板。
背景技术
在其中将诸如半导体元件的电子组件安装在布线板中的封装结构中，与其中安装了电子组件的一个表面相对一侧的布线板的另一表面设置有多个端子，该多个端子用于将封装结构进一步连接到诸如母板等的外部板的端子。在这样的端子上设置焊球，并且布线板和外部板通过该焊球彼此电连接。
日本未审查的专利公开No.2006-066451公开了以下的构造。诸如镍的金属薄膜被形成在基本绝缘层上，并且由具有比用于形成金属薄膜的金属的电离倾向更小的电离倾向的金属制成的金属布线(铜)通过加成法被形成在金属薄膜上。形成用于覆盖金属布线的覆盖绝缘层，使得金属布线被部分地暴露在基本绝缘层上作为端子部，并且形成保护绝缘层，使保护绝缘层与从覆盖绝缘层暴露的端子部周围的一侧紧密相邻。因此，能够防止金属薄膜被腐蚀，并且能够实现金属布线和基本绝缘层之间的附着力的改善。
日本未审查的专利公开No.2002-158424公开了一种印刷电路板，其中，远离印刷电路板的衬底上设置的铜图案施加抗蚀剂，用远离抗蚀剂的Ni镀层涂覆铜图案的暴露的外表面，并且用Au镀层涂覆镀Ni的暴露的外表面。
日本未审查的专利公开No.S61-264796公开了如下构造，其中，镍被设置在导电通路和铝端子之间，而在铝端子上形成诸如铜的导电通路。因此，通过使用镍来减小铝和铜之间的电离倾向的差别。
发明内容
然而，本发明已经发现如下问题，在其中铜图案的表面上稀疏地部署镍焊接区的构造中产生电化学腐蚀。
在一个实施例中，提供了一种布线板，该布线板包括：基材；金属图案，所述金属图案被形成在所述基材的一个表面上并且由第一金属制成；以及第一焊接区和第二焊接区，所述第一焊接区和所述第二焊接区与所述金属图案接触地被形成在所述金属图案上，由第二金属制成并且通过所述金属图案被彼此电连接，所述第二金属具有比所述第一金属更高的电离倾向，其中，当从平视图来看时，在至少与所述第一焊接区重叠的区域周围的金属图案中形成到达所述基材的凹槽。
根据该构造，能够通过对在其中形成多个焊接区的区域上形成的金属图案的第一焊接区被形成的区域的外围中设置狭缝，来增加第二金属相对于第一金属的表面积，并且能够防止产生电化学腐蚀。另外，通过提供这样的狭缝，使绝缘膜与基材接触，并且因此能够改善绝缘膜和基材之间的附着力，并且防止产生分层的现象。由此，能够防止第二金属被洗提，并且能够防止当布线板的端子被电连接到其它元件时产生坏连接。
同时，根据本发明的各方面，上述组件以及通过方法、器件等之中的本发明的表达的转换得到的组件的任意组合也是有效的。
根据本发明，可以防止当布线板的端子被电连接到其它元件时产生坏连接。
附图说明
从以下结合附图的对特定优选实施例的描述，本发明的以上和其它目的、优点和特征将更清楚，在附图中：
图1A和图1B是图示根据本发明的实施例的布线板的构造的示例的平视图。
图2A和图2B是图示根据本发明实施例的布线板的构造的示例的横截面视图。
图3A至图3C是图示根据本发明实施例的在铜图案中形成的狭缝的另一个实例的平视图。
图4A和图4B是示出根据本发明实施例的布线板的另一个区域的图示。
图5是图示根据本发明实施例的布线板的另一个区域的平视图。
图6A和图6B是图示根据本发明实施例的布线板的另一个构造实例的图示。
图7A和图7B是图示现有技术的布线板的示例的横截面视图。
图8A和图8B是用于解释现有技术的布线板的问题的横截面视图。
图9A和图9B是图示根据图4A和图4B中示出的实施例的布线板的构造的另一个示例的图示。
图10是图示使用根据图2A和图2B中示出的实施例的布线板的半导体器件的构造的横截面视图。
图11是图示使用根据图2A和图2B中示出的实施例的布线板的半导体器件构造的横截面视图。
图12是图示使用根据图10所示的示例的布线板的半导体器件被安装在外部板上时的构造的横截面视图。
具体实施方式
在描述本发明之前，为了促进理解本发明，将参考图7A、图7B、图8A和图8B来详细解释现有技术。
在其中安装了电子组件的布线板中，如图7A和图7B中所示地构造与焊球连接的端子。图7A是布线板1的横截面视图；并且图7B是图7A中沿着线d-d′的横截面取的的平视图。
布线板1包括基材2；形成在基材2上的铜图案4；形成在铜图案4中形成的开口7内的隔离的铜图案4a；以及形成在铜图案4和隔离的铜图案4a上的阻焊剂20。这里，铜图案4是平面。例如，将地电位或电源电位提供到铜图案4。另一方面，隔离的铜图案4a没有被电连接到铜图案4，而是被连接到例如信号线。布线板1进一步包括：在阻焊剂20的开口处在铜图案4上形成的镍焊接区10和镍焊接区12；在隔离的铜图案4a上形成的镍焊接区14；以及分别在镍焊接区10、镍焊接区12和镍焊接区14上形成的焊球30。这里，通过铜图案4和镍焊接区10和镍焊接区12以及隔离的铜图案4a和镍焊接区14分别形成端子。同时，为了进行说明，在图7B中没有示出阻焊剂20。
端子包括：阻焊膜限定(SMD)型，在该SMD型中，阻焊剂的开口小于端子，并且端子被暴露的形状由阻焊剂来限定；以及非阻焊膜限定(NSDM)型，在该NSMD型中，阻焊剂的开口大于端子。在图7A和图7B所示的示例中，镍焊接区10和镍焊接区12被形成在铜图案104上并且是SMD型，该铜图案104是在基材2的一个表面的大范围上形成的平面。镍焊接区14也被示为SMD型，但是镍焊接区14可以被形成为NSMD型。
然而，本发明人已经发现如下问题：例如，在高温和高湿度的条件下，当端子被电连接到其它元件时，在这样的布线板1中出现坏连接。为了研究成因，本发明人在高温和高湿度(121℃、2.02atm、饱和)的环境下执行PCT测试。因此，形成为镀膜的镍消失，并且因而在焊球30与铜图案4之间的空洞的产生被视为是这样的坏连接的成因。
图8A和图8B是用于解释该机制的图示。例如，当由于高温和高湿度的环境而导致在阻焊剂20与铜图案4之间产生分层并且由此在该时间期间出现渗水时，铜和镍与水接触。由于铜和镍在电离倾向上彼此不同，因此在铜和镍之间产生电位差，并且因此形成原电池。这里，具有比铜更高的电离倾向的镍留下电子，被转换成Ni离子42，并且然后在电解液中被洗提，这导致了腐蚀(电化学腐蚀)(图8A)。当洗提这样的Ni离子42时，铜图案4和焊球30之间的镍焊接区10和镍焊接区12消失，并且产生空洞40，由此造成了坏连接(图8B)。同时，已经通过元素分析(EDX)确认了镍流出至附图中“42”所示的位置。
这里，本发明人已经发现，形成为镀膜的镍消失，而由此易于在铜图案4上形成的镍焊接区10和镍焊接区12中而非隔离的铜图案4a上形成的镍焊接区14中产生坏连接。镍焊接区10和镍焊接区12中的环绕的阻焊剂20和铜图案4之间的弱的附着力以及由此在阻焊剂20和铜图案4之间的界面中容易产生的分层被视为这些成因中的一个。另外，随着要接触的金属的电位差越来越大，并且随着具有不同电离倾向的镍和铜的面积比越来越大，即，随着具有低电离倾向的金属相对于具有高电离倾向的金属的表面积相对越来越大，这样的腐蚀(电化学腐蚀)的影响变得越来越大。
如图7B中所示，在作为平面的在铜图案4上形成的镍焊接区10和镍焊接区12中，具有高电离倾向的镍的表面积相对于具有低电离倾向的铜的表面积变得极小。为此，认为易于产生电化学腐蚀，并且易于洗提Ni离子42。
现在，在本文中将参考说明性实施例来描述本发明。本领域的技术人员将认识到，可以使用本发明的教导来实现许多替选实施例，并且本发明不限于为了说明的目的而图示的实施例。
下文中，将参考附图来描述本发明的实施例。在所有附图中，相同的附图标记表示相同的元件，并且将不再重复对其的说明。
图1A和图1B是图示根据实施例的布线板100的构造的平视图。另外，图2A和图2B是图示根据实施例的布线板100的构造的横截面视图。图2A是沿着图1A中的线A-A′取的横截面视图。图1B是沿着图2A中的线a-a′的横截面取的平视图。
布线板100包括基材102、在基材102的一个表面(附图中的上表面)上形成的并且由铜(第一金属)制成的铜图案104(金属图案)、以及在铜图案104上形成的阻焊剂120(绝缘膜)。基材102包括绝缘材料和布线图案，并且可以被形成为层叠结构，在该层叠结构中，例如，布线层和树脂层(绝缘层)交替层叠。例如，基材102可以是衬底。
布线板100还包括第一镍焊接区110(第一焊接区)和第二镍焊接区112(第二焊接区)、以及焊球130，该第一镍焊接区110(第一焊接区)和该第二镍焊接区112(第二焊接区)被形成在铜图案104上并且由具有比铜更高的电离倾向的镍制成，该焊球130在阻焊剂120的第一开口120a和第二开口120b中分别被形成在第一镍焊接区110和第二镍焊接区112上。这里，分别通过第一镍焊接区110、第二镍焊接区112和铜图案104形成端子。另外，分别在第一镍焊接区110和第二镍焊接区112上形成抗氧化层140和142。抗氧化层140和142由例如金制成。
同时，图2A示出了在第一镍焊接区110和第二镍焊接区112上形成焊球130之前的布线板100的状态。另外，为了说明的目的，在图1A中没有示出阻焊剂120。另外，在图1B中，为了说明的目的，用虚线示出了其中形成第一镍焊接区110和第二镍焊接区112的位置。在图1A和图1B中，在第一镍焊接区110和第二镍焊接区112上还分别形成抗氧化层140和142(未示出)。在实施例中，布线板100可以被形成为，例如，具有用于外部连接的接地引脚的球栅阵列(BGA)板。虽然未示出，但是布线板100通过焊球130被电连接到诸如母板等的外部板的端子。另外，诸如半导体元件的电子组件被安装在与布线板100的基材102的一个表面相对的表面(附图中的下表面)中。
这里，第一镍焊接区110和第二镍焊接区112是SMD型，该第一镍焊接区110和第二镍焊接区112分别被选择性地形成在由阻焊剂120的第一开口120a和第二开口120b指定的区域内。在铜图案104上形成阻焊剂120并且形成第一开口120a和第二开口120b之后，第一镍焊接区110和第二镍焊接区112可以通过电镀工艺形被成为，例如，镀膜，该镀膜被形成在从第一开口120a和第二开口120b暴露的铜图案104上。
图2B示出了在第一镍焊接区110和第二镍焊接区112上形成焊球130之后的布线板100的状态。在形成焊球130时，第一镍焊接区110和第二镍焊接区112上形成的抗氧化层140和142被合并到焊球130中。为此，抗氧化层140和142从第一镍焊接区110和第二镍焊接区112上消失。此时，布线板100具有在铜图案104上设置有第一镍焊接区110和第二镍焊接区112并且在其上设置有含金焊球130的结构。
如图1B中所示，第一镍焊接区110和第二镍焊接区112通过铜图案104被彼此电连接。这里，铜图案104是在基材102的一个表面的大范围上形成的平面。将地电位和电源电位提供到铜图案104。
在本说明书中，例如，“平面”包括电源平面或GND平面。在该情况下，平面通常具有比信号互连线的线宽更宽的线宽，例如约等于或大于20μm的线宽。“平面”还包括，例如，甚至可以提高图案密度的岛形图案、虚拟图案等。岛形图案和虚拟图案不会对电路操作产生电学影响。岛形图案或虚拟图案可能被电悬浮。可以在岛形图案或虚拟图案上形成焊接区部分。
在实施例中，凹槽可以是狭缝。在该实施例中，当从平视图来看时，在与第一镍焊接区110和第二镍焊接区112重叠的区域周围的铜图案104中分别形成到达基材102的狭缝106a和狭缝106b。这里，铜图案104包括与第一镍焊接区110重叠的区域。沿着与第一镍焊接区110重叠的区域的外周形成狭缝106a，以便于将与第一镍焊接区110重叠的区域与狭缝106a外部形成的另一区域分离。铜图案104呈如下形状：在与第一镍焊接区110重叠的区域的外周的一部分中包括连接部分，该连接部分连接与第一镍焊接区110重叠的区域和狭缝106a的外周中形成的另一区域。狭缝106b还具有与狭缝106a相同的形状，并且沿着与第二镍焊接区112重叠的区域的外周形成，以便于将与第二镍焊接区112重叠的区域与狭缝106b外部形成的另一区域分离。铜图案104呈如下形状：在与第二镍焊接区112重叠的区域的外周的一部分中包括连接部分，该连接部分连接与第二镍焊接区112重叠的区域和狭缝106b的外周中形成的另一区域。在图1A和图1B所示的示例中，设置了两个连接部分。
另外，狭缝106a和狭缝106b可以被形成基材102的绝缘材料上。由此，铜图案104上形成的阻焊剂120与基材102的绝缘材料接触，并且由此可以改善阻焊剂120和基材102之间的附着力。
当以该方式在作为平面的铜图案104上形成第一镍焊接区110和第二镍焊接区112时，就其本身而言，如上所述，具有高电离倾向的镍的表面积变得远远小于具有低电离倾向的铜的表面积，并且由此易于产生电化学腐蚀。然而，在本实施例中，能够通过对在形成铜图案104的第一镍焊接区110和第二镍焊接区112的区域外围设置狭缝来增加镍相对于铜的表面积，并且能够防止产生电化学腐蚀。另外，能够通过改善焊球120和基材102之间的附着力来防止镍被洗提。
图3A至图3C是图示铜图案104中形成的狭缝106a的另一个示例的平视图。这里，为了说明的目的，用虚线示出了其中形成第一镍焊接区110的位置。另外，虽然这里示出了狭缝106a的构造，但是狭缝106b同样可以如此。
例如，狭缝106b可以沿着与第一镍焊接区110重叠的区域的外周形成，以便于将与第一镍焊接区110重叠的区域与狭缝106a外部形成的另一区域分离，如图3A中所示。铜图案104呈如下形状：在与第一镍焊接区110重叠的区域的外周的一部分中包括连接部分，该连接部分连接与第一镍焊接区110重叠的区域和狭缝106a的外周中形成的另一区域。这里，铜图案104包括一个连接部分。
在图3B中，设置了三个连接部分。在图3C中，设置了四个连接部分。这里，当铜图案104包括多个连接部分时，例如，这些连接部分可以被均匀地分散和部署。因此，用作铜图案104的端子的与第一镍焊接区110重叠的区域和另一区域的电连接被分散，并且由此可以降低连接电阻。
可以仅通过设置不同的掩膜，通过与布线板中的常规平面相同的制造工艺来制造根据实施例的铜图案104。
换言之，可以使用具有期望形状的开口的掩膜来形成铜图案104中形成的狭缝106a和狭缝106b。例如，在基材102的整个表面上形成铜图案之后，通过使用掩膜部分地去除铜图案来形成狭缝，其中，与狭缝106相对应的位置是打开的。另外，使用用于保护与狭缝106a相对应的位置的掩膜，还可以在除了狭缝106之外的位置中形成铜图案104。
图4A和图4B是另外图示根据实施例的布线板100的另一区域的图示。图4A是布线板100的横截面视图，并且图4B是沿着图4A中的线b-b′的横截面取的平视图。
可以在布线板100中形成隔离的铜图案104a，该图案104a被形成在作为平面的铜图案104中形成的开口107内，并且被电连接到铜图案104。隔离的铜图案104a通过布线板100中的通孔(via)等(未示出)被连接到，例如，信号线。在隔离的铜图案104a上形成第三镍焊接区114。另外，在第三镍焊接区114上形成抗氧化层144。抗氧化层144由，例如，金制成。即使在图4A的情况下，也可以分别在第一镍焊接区110、第二镍焊接区112和第三镍焊接区114上形成焊球130。另外，为了说明的目的，在图4B中没有示出阻焊剂120。在这样的构造中，由于第三镍焊接区114被形成在隔离的铜图案104a上，因此镍相对于铜的表面积必须很高。为此，第三镍焊接区114附近的构造可以具有与相关技术相同的构造。
图5是另外图示根据实施例的布线板100的又一区域的平视图。
这里，铜图案104上形成的镍焊接区可以包括与其外围中形成的其它镍焊接区远远分离的镍焊接区以及与其外围中形成的其它镍焊接区狭小分离的镍焊接区。在图5中，为了说明的目的，用虚线示出了镍焊接区。另外，具有在镍焊接区之间的小间隙的位置被示出为由单点划线围绕。
这里，在由单点划线围绕的区域105中的镍焊接区被形成在铜图案104上，并且可以被电连接到铜图案104。例如，构造区域105内形成的第四镍焊接区116，使得其外围被其它镍焊接区围绕，并且与其它镍焊接区狭小地分离。在这样的区域105中，由于镍相对于铜的表面积大到一定程度，因此基本上难以产生电化学腐蚀。为此，其上形成了第四镍焊接区116的区域可以具有如下构造，在该构造中，其外围上的铜图案104没有被设置有狭缝。
即，在该实施例中，其中稀疏地部署镍焊接区的位置可以根据其外围上的铜图案104的形状以及该外围上的其它镍焊接区的部署状态来针对每个镍焊接区被选择性地设置有狭缝，例如狭缝106a。
作为示例，例如，在包括其上形成了每个镍焊接区的区域的预定范围的区域中，当铜的表面积的比率等于或大于预定值，并且镍与铜的表面积的比率等于或小于预定值时，其外围可以被选择性地设置有狭缝。例如，当在阻焊剂120处开口的开口的半径(镍焊接区的半径)被设置为r时，以要集中的镍焊接区中心为中心的半径为8.9r的圆形围绕的区域被设置成预定范围。这里，预定范围中的面积被设置为Dp，预定范围中的铜图案的表面积被设置为Dc，并且预定范围中的镍的表面积被设置为Dn。在该情况下，例如，当Dc等于或大于Dp面积的1/2，并且Dn与Dc的比等于或大于2.5％时，镍焊接区的外围可以被设置有狭缝。
在图5中所示的示例中，虽然与其它镍焊接区远远分离的第一镍焊接区110和第二镍焊接区112的外围被分别设置有狭缝106a和狭缝106b，但是区域105内形成的诸如第四镍焊接区116的镍焊接区的外围没有被设置有狭缝。
通过这样的构造，由于包括足以设置狭缝的区域的具有在镍焊接区与铜图案104的低部署比的位置被选择性地设置有狭缝，并且在镍焊接区之间具有小间隙的位置没有被设置狭缝，因此能够防止面积增大。可以防止当布线板的端子被电连接到其它元件时产生坏连接。
图6A和图6B是图示根据实施例的布线板100的构造的另一示例的图示。图6A是布线板100的横截面视图，并且图6B是沿着图6A中的线c-c′的横截面取的平视图。
这里，与铜图案104中的第一镍焊接区110和第二镍焊接区112重叠的区域(104b和104c)的外围中分别形成的狭缝106a和狭缝106b可以沿着铜图案104b和铜图案104c的整个外周来形成，以便于将铜图案104b和铜图案104c与狭缝106a和狭缝106b外部形成的区域分离。这里，铜图案104被形成为基材102的第二层102b中一击甚至下面的第一层102a中的通孔和布线。第一镍焊接区110和第二镍焊接区112通过基材102中形成的布线或通孔被彼此电连接。在该情况下，狭缝106a和狭缝106b没有被形成在基材102的布线或通孔上，而是被形成在绝缘材料上。
这里，铜图案104可以被形成为基材102的一个表面上的狭缝106a和狭缝106b的大范围的外周中形成的平面。另外，作为另一个示例，铜图案104可以被形成为第一层102a处大范围形成的平面。
图9A和图9B是图示根据图4A和图4B中所示的实施例的布线板100的构造的另一示例的图示。图9A是布线板100的横截面视图，并且图9B是沿着图9A中的线f-f的横截面取的平视图。即使在图9A的情况下，可以在第一镍焊接区110、第二镍焊接区112和第三镍焊接区114上分别形成焊球130。另外，为了说明的目的，没有在图9B中示出阻焊剂120。
这里，第一镍焊接区110和第二镍焊接区112被同一狭缝106围绕。形成狭缝106，以便于围绕第一镍焊接区110和第二镍焊接区112。这里，铜图案104以通过狭缝106的中心的形状来形成，使得与第一镍焊接区110和第二镍焊接区112重叠的区域被连接到围绕的铜图案104。
图10是图示使用根据图2A和图2B中所示的实施例的布线板100的半导体器件160的构造的横截面视图。在图10中，半导体元件150被安装在与布线板100的基材102的一个表面相对的表面(附图中的上表面)中。另外，半导体元件150通过焊球154以倒装芯片方式被连接到布线板100。另外，在半导体元件150和布线板100之间填充底部填充树脂158。因此，形成半导体器件160。例如，半导体器件160是BGA封装。
图11是图示使用根据图2A和图2B中示出的实施例的布线板100的半导体器件162的构造的横截面视图。在图11中，半导体元件150被安装在与布线板100的基材102的一个表面相对的表面(附图中的上表面)中。另外，半导体元件150通过焊线152被电连接到布线板100。通过成型树脂156来密封半导体元件150和焊线152。因此，形成半导体器件162。
图12是图示在使用根据图10中所示的实施例的布线板100的半导体器件160被安装在外部板170上的情况下的构造的横截面视图。在该情况下，半导体器件160通过布线板100中形成的焊球130来被电连接到为外部板170设置的外部端子(未示出)。
接下来，将描述根据实施例的布线板100的作用。
如从上文看出的，在实施例中，能够通过对其中形成了铜图案104的第一镍焊接区110和第二镍焊接区112的区域外围设置狭缝，来增大镍相对于铜的表面积，并且能够防止产生电化学腐蚀。另外，通过设置这样的狭缝，使阻焊剂120与基材102的绝缘材料接触，并且因此可以改善阻焊剂120和基材102之间的附着力，并且可以防止产生分层。因此，可以防止镍被洗提，并且可以防止当布线板100的端子被电连接到其它元件时产生坏连接。
在图4A和图4B中所示构造的布线板100中与图7A和图7B中所示的示例的相同的高温和高湿度(121℃、2.02atm、饱和)环境下执行PCT测试时，即使在第一镍焊接区110和第二镍焊接区112中，也没有观察到镍的洗提。
如上所述，虽然已经参考附图阐述了本发明的实施例，但这仅仅是本发明的说明，并且可以采用与上述不同的各种构造。
在上述的实施例中，虽然已经通过示例的方式描述了其中第一金属是铜并且第二金属是镍的情况，但是当第二金属具有比第一金属更高的电离倾向高时，其它金属的组合可以适用于第一金属和第二金属。
显而易见的是，本发明不限于上述实施例，并且在不脱离本发明的范围和精神的情况下，可以对本发明进行修改和改变。

Claims (10)

1.一种布线板，包括：
基材；
金属图案，所述金属图案被形成在所述基材的一个表面上，并且由第一金属制成；
第一焊接区和第二焊接区，所述第一焊接区和所述第二焊接区与所述金属图案相接触地被形成在所述金属图案上，所述第一焊接区和所述第二焊接区由第二金属制成并且通过所述金属图案被彼此电连接，所述第二金属具有比所述第一金属更高的电离倾向；以及
绝缘膜，所述绝缘膜被形成在所述基材的所述一个表面上的所述金属图案上，在所述绝缘膜中形成有在所述第一焊接区和所述第二焊接区上分别开口的第一开口和第二开口，
其中，当从平视图来看时，在至少与所述第一焊接区重叠的区域周围的所述金属图案中形成到达所述基材的凹槽。
2.根据权利要求1所述的布线板，
其中，分别将所述第一焊接区和所述第二焊接区选择性地形成在由所述绝缘膜的所述第一开口和所述第二开口指定的区域内。
3.根据权利要求1所述的布线板，其中，
所述凹槽沿着所述区域的外周被形成，以使得将所述外周内的所述区域与在所述凹槽外部形成的另一区域相分离，并且
所述金属图案进一步包括连接部分，所述连接部分被形成在所述区域的外周的一部分处，用于连接所述区域和在所述凹槽外部形成的所述另一区域。
4.根据权利要求1所述的布线板，其中，
所述基材包括布线层，在所述布线层中形成有由所述第一金属制成的布线，
所述凹槽沿着所述区域的外周被形成，以使得将所述外周内的所述区域与在所述凹槽外部形成的另一区域相分离，并且
所述区域通过所述基材的所述布线层的所述布线被电连接到所述第二焊接区。
5.根据权利要求4所述的布线板，其中，
所述区域通过所述基材的所述布线层的所述布线被连接到在所述凹槽外部形成的所述另一区域。
6.根据权利要求1所述的布线板，其中，所述第一金属是铜。
7.根据权利要求1所述的布线板，其中，所述第二金属是镍。
8.根据权利要求1所述的布线板，其中，所述金属图案是平面。
9.根据权利要求1所述的布线板，其中，电源电位或地电位通过所述金属图案被施加到所述第一焊接区和所述第二焊接区。
10.根据权利要求1所述的布线板，其中，所述基材包括绝缘材料和布线图案，并且所述金属图案的所述凹槽被形成在所述基材的所述绝缘材料上。
CN201010508388.8A 2009-10-07 2010-10-08 布线板 Active CN102036475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-233880 2009-10-07
JP2009233880 2009-10-07

Publications (2)

Publication Number Publication Date
CN102036475A CN102036475A (zh) 2011-04-27
CN102036475B true CN102036475B (zh) 2014-11-19

Family

ID=43822315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010508388.8A Active CN102036475B (zh) 2009-10-07 2010-10-08 布线板

Country Status (3)

Country Link
US (1) US8273992B2 (zh)
JP (1) JP5627097B2 (zh)
CN (1) CN102036475B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
CN103229605B (zh) * 2011-07-25 2016-06-08 日本特殊陶业株式会社 布线基板
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
JP7454345B2 (ja) 2019-08-08 2024-03-22 ローム株式会社 半導体装置及びその製造方法、ならびに電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119577U (zh) * 1981-01-17 1982-07-24
JPS6052660U (ja) * 1983-09-14 1985-04-13 アルプス電気株式会社 プリント基板
JPS61264796A (ja) 1985-05-17 1986-11-22 ブラザー工業株式会社 回路基板
JPS6457675U (zh) * 1987-10-02 1989-04-10
JPH01255294A (ja) * 1988-04-04 1989-10-12 Ibiden Co Ltd プリント配線板
JPH024278U (zh) * 1988-06-22 1990-01-11
JPH0275774U (zh) * 1988-11-30 1990-06-11
JPH02120866U (zh) * 1989-03-15 1990-09-28
JPH0359674U (zh) * 1989-10-16 1991-06-12
JP2541063Y2 (ja) * 1991-09-04 1997-07-09 日本電気株式会社 プリント基板のパターン構造
JPH0637431A (ja) * 1992-07-16 1994-02-10 Matsushita Electric Ind Co Ltd 表面実装用基板のランドパターン
WO1998027798A1 (fr) * 1996-12-19 1998-06-25 Ibiden Co., Ltd. Carte a circuit imprime et procede de fabrication
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
JP4361223B2 (ja) * 2001-03-19 2009-11-11 株式会社フジクラ 半導体パッケージ
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
JP2005158424A (ja) 2003-11-25 2005-06-16 Nissan Motor Co Ltd 燃料電池
JP2005244003A (ja) * 2004-02-27 2005-09-08 Nitto Denko Corp 配線回路基板
JP4351124B2 (ja) 2004-08-24 2009-10-28 日東電工株式会社 配線回路基板
JP2007080969A (ja) * 2005-09-12 2007-03-29 Sony Corp プリント配線板及びプリント配線板の製造方法
JP2007123531A (ja) * 2005-10-27 2007-05-17 Toshiba Corp プリント配線基板及びこれを用いたプリント回路基板
JP5017872B2 (ja) * 2006-02-06 2012-09-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8138426B2 (en) * 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
CN101533818B (zh) * 2008-03-12 2013-01-16 展晶科技(深圳)有限公司 集成电路元件的封装结构及其制造方法

Also Published As

Publication number Publication date
US20110079419A1 (en) 2011-04-07
JP2011100987A (ja) 2011-05-19
US8273992B2 (en) 2012-09-25
CN102036475A (zh) 2011-04-27
JP5627097B2 (ja) 2014-11-19

Similar Documents

Publication Publication Date Title
KR102198629B1 (ko) 예비 형성된 비아를 갖는 매립 패키징
US6545228B2 (en) Semiconductor device with a plurality of stacked boards and method of making
KR101542478B1 (ko) 도전성 포스트를 갖는 상호접속 소자의 제조 방법
US20080093749A1 (en) Partial Solder Mask Defined Pad Design
CN103201836A (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
US7097462B2 (en) Patch substrate for external connection
US9363883B2 (en) Printed circuit board and method for manufacturing same
US10950464B2 (en) Electronic device module and manufacturing method thereof
CN101800216B (zh) 具有电磁干扰保护的电子模块
JP5017872B2 (ja) 半導体装置及びその製造方法
TW202145385A (zh) 內埋元件的基板結構及其製造方法
US7180182B2 (en) Semiconductor component
CN102036475B (zh) 布线板
KR20130084033A (ko) 반도체 모듈용 인쇄회로 기판
CN101388374A (zh) 芯片封装载板及其凸块焊盘结构
US8294042B2 (en) Connector and manufacturing method thereof
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
CN102118919A (zh) 电子器件和电子器件的制造方法
US9768108B2 (en) Conductive post protection for integrated circuit packages
KR100471625B1 (ko) 반도체 장치 기판 및 반도체 장치의 제조 방법
US20210057296A1 (en) Electric component embedded structure
KR20160126311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR100743020B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
KR20180012171A (ko) 반도체 장치 및 이의 제조 방법
KR20110017153A (ko) 볼 그리드 어레이 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation