CN101388374A - 芯片封装载板及其凸块焊盘结构 - Google Patents

Abstract

一种凸块焊盘结构，其配置于一芯片封装载板的一介电层中。凸块焊盘结构包括导电柱以及焊盘。导电柱配置于介电层的一盲孔中，且具有一端面。端面切齐介电层的表面。焊盘位于端面上，并连接导电柱。焊盘具有一相对于端面的底面，且底面的面积等于端面的面积。此外，一种具有上述凸块焊盘结构的芯片封装载板亦被提出。

Description

芯片封装载板及其凸块焊盘结构

技术领域

本发明是有关于一种线路板(circuit board)，且特别是有关于一种芯片封装载板(chip package carrier)以及其凸块焊盘结构(bump pad structure)。

背景技术

现今的半导体科技发达，许多芯片(chip)内具有大量且高密度排列的晶体管(transistor)元件及许多配置在芯片表面上的焊盘(pad)。为了能使用这些芯片，这些芯片必须封装于芯片封装载板(chip carrier)上。

根据现行的芯片封装的方式，芯片封装载板通常可分为引线键合封装载板(Wire Bonding package carrier)、卷线自动键合封装载板(Tape AutomatedBonding package carrier，TAB package carrier)以及倒装芯片封装载板(FlipChip package carrier)。其中，倒装芯片封装载板因为能封装高焊盘数的芯片而广泛地应用于半导体的封装领域中。

图1A是习知一种倒装芯片封装载板的俯视示意图，而图1B是图1A中沿线I-I剖面的剖面示意图。请同时参阅图1A与图1B，习知倒装芯片封装载板100包括一树脂层110、多个凸块焊盘结构120(图1A与图1B皆绘示两个)、一导线(trace)130以及一防焊层140。树脂层110的表面110a具有多个盲孔B1(图1B绘示两个)，而这些凸块焊盘结构120分别配置于这些盲孔B1中。

各个凸块焊盘结构120具有一芯片焊盘122与一金属柱124，其中这些芯片焊盘122分别连接于这些金属柱124的顶面124a，且各个芯片焊盘122的面积大于各个顶面124a的面积。也就是说，同一个凸块焊盘结构120中，芯片焊盘122的边缘会凸出于金属柱124的侧壁(如图1B所示的X处)。防焊层140配置于树脂层110上，并局部覆盖各个芯片焊盘122。

有关倒装芯片封装载板100的规格，一般而言，目前这些芯片焊盘122之间的间距P1大约在180微米至200微米，而各个芯片焊盘122的直径R1约在130微米至140微米。导线130的线宽W1约在18微米至20微米之间，而导线130与芯片焊盘122之间的间隔距离S1也约在18微米至20微米之间。然而，现在芯片的焊盘的密度越来越高，一旦此间距P1有必要缩小到180微米以下，以使倒装芯片封装载板100能够封装芯片时，将会增加制作导线130的难度。

请参阅图1A，举例而言，在间距P1等于150微米，而各个芯片焊盘122的直径R1为120微米的条件下，相邻两个芯片焊盘122之间的间隔距离G1为30微米。在间隔距离G1为30微米的条件下，导线130的线宽W1以及间隔距离S1必须都要等于10微米。如此，导线130才能配置于相邻两个芯片焊盘122之间。

以目前导线130的线宽W1以及间隔距离S1通常所能达到的最小极限值为15微米。一旦线宽W1与间隔距离S1小于15微米的话，不但制作导线130难度增加，同时也会降低倒装芯片封装载板100的产出成品率(yield)。

发明内容

本发明提供一种凸块焊盘结构，适用于封装具有高焊盘密度的芯片。

本发明提供一种芯片封装载板，用以承载芯片。

本发明提供一种凸块焊盘结构，其配置于一芯片封装载板的介电层中。凸块焊盘结构包括导电柱以及焊盘。导电柱配置于介电层的表面下的盲孔中，且导电柱具有一端面，其中端面切齐介电层的表面。焊盘位于端面上，并连接导电柱。焊盘具有一相对于端面的底面，且底面的面积相当于端面的面积。

在本发明的一实施例中，上述的导电柱与焊盘为一体成型。

在本发明的一实施例中，上述的底面与端面完全重叠。

在本发明的一实施例中，上述的焊盘的直径介于20微米至100微米。

本发明另提供一种芯片封装载板，包括介电层与至少一上述的凸块焊盘结构。介电层具有一表面以及至少一位于表面下的盲孔，而凸块焊盘结构的导电柱配置于盲孔中，且导电柱的端面切齐介电层的表面。

在本发明的一实施例中，上述的芯片封装载板，还包括覆盖介电层的表面的图案化保护层，其具有至少一完全暴露焊盘之开口。

在本发明的一实施例中，上述的芯片封装载板，还包括两个凸块焊盘结构以及配置于介电层的表面上的导线，且介电层还具有两个盲孔，其中这些凸块焊盘结构的这些导电柱分别配置于这些盲孔中，而导线位于这些凸块焊盘结构之间。

在本发明的一实施例中，上述这些凸块焊盘结构的这些焊盘的间距等于或小于200微米。

在本发明的一实施例中，上述各个焊盘的直径介于20微米至100微米。

在本发明的一实施例中，上述的导线的线宽介于5微米至50微米。相较于习知技术而言，本发明的凸块焊盘结构具有较小面积的焊盘。因此，当相邻两焊盘之间的间距缩短至150微米，甚至缩短至150微米以下时，本发明仍可以配置导线于相邻两焊盘之间，而且本发明的芯片封装载板适用于封装具有高焊盘密度的芯片。

为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1A是习知一种倒装芯片封装载板的俯视示意图。

图1B是图1A中沿线I-I剖面的剖面示意图。

图2A是本发明一实施例的一种芯片封装载板的俯视示意图。

图2B是图2A中沿线J-J剖面的剖面示意图。

图2C是本发明一实施例的另一种芯片封装载板的剖面示意图。

图3A至图3G是本发明一实施例的芯片封装载板的制作过程的剖面示意图。

主要元件符号说明

20：基板

21：介电材料层

22：种子层

100：倒装芯片封装载板

110：树脂层

110a、210a：表面

120、220、220’：凸块焊盘结构

122：芯片焊盘

124：金属柱

124a：顶面

130：导线

140：防焊层

200、200’：芯片封装载板

210：介电层

222、222’：焊盘

222a、222a’：底面

224、224’：导电柱

224a、224a’：端面

230：导线

240：图案化保护层

242、262a：开口

250：线路基板

252：图案导电层

260：图案化防镀层

262b：开槽

B1、B2：盲孔

G1、S1、S2：间隔距离

H1、O：口径

H2：上孔径

L：对准距离

P1、P2：间距

R1、R2：直径

W1、W2：线宽

具体实施方式

图2A是本发明一实施例的一种芯片封装载板的俯视示意图，而图2B是图2A中沿线J-J剖面的剖面示意图。请同时参阅图2A与图2B，芯片封装载板200包括一介电层210以及二个凸块焊盘结构220。介电层210具有一表面210a以及两个位于表面210a下的盲孔B2，而介电层210的材质包括树脂、粘胶片(prepreg)或其他适当的绝缘材料。

这些凸块焊盘结构220分别配置于这些盲孔B2内，而各个凸块焊盘结构220包括一导电柱224与一焊盘222，其中导电柱224与焊盘222连接。这些导电柱224分别配置在这些盲孔B2内，且各个导电柱224具有一端面224a。这些导电柱224的端面224a与介电层210的表面210a切齐。此外，这些导电柱224亦分别填满这些盲孔B2。

这些焊盘222分别位在这些导电柱224的端面224a上，且各个焊盘222具有一相对于端面224a的底面222a。详细而言，这些焊盘222的底面222a分别与这些导电柱224的端面224a贴合。

此外，端面224a的面积相当于底面222a的面积。然而，实际上，各个端面224a的面积是实质上相等于所对应的底面222a的面积。详言之，在制作凸块焊盘结构220的过程中，端面224a的面积与底面222a的面积会因为工艺上的误差而产生些许的差异，而这种差异亦属于本发明所涵盖的范畴。

另外，在本发明的其中一实施例中，在同一个凸块焊盘结构220中，底面222a与端面224a二者的面积与形状皆可以完全相同。因此，同一个焊盘222的底面222a与其所对应的端面224a可以完全重叠，如图2B所示。

这些焊盘222用以承载芯片，且芯片藉由这些焊盘222得以与芯片封装载板200电性连接。详细而言，芯片可以藉由倒装芯片的方式连接这些焊盘222。当然，芯片亦可以用引线键合或卷线自动接合的方式连接这些焊盘222。此外，这些焊盘222可以直接承载芯片或承载已封装完成的芯片封装体(chippackage)。因此，本实施例的芯片封装载板200可以作为封装芯片之用的一阶封装基板或是承载芯片封装体的二阶线路载板。

在本实施例中，芯片封装载板200还包括至少一导线230。导线230配置于介电层210的表面210a上，且导线230位于这些焊盘222之间。导线230具有一线宽W2，且线宽W2的大小可以等于5微米，或5微米以上及50微米以下。

芯片封装载板200还可包括一图案化保护层240，其保护导线230免于损伤，而图案化保护层240具有至少一个开口242。在图2A与图2B所示的实施例中，图案化保护层240具有两个开口242，且这些开口242完全暴露出这些焊盘222。

其次，图案化保护层240的材质可以包括防焊漆(solder mask)、防焊干膜或其他防焊材料。因此，从图2B来看，芯片封装载板200的图案化保护层240可以是非防焊层定义(None Solder Mask Defined，NSMD)。

另外，芯片封装载板200还可包括一线路基板250，而介电层210配置于线路基板250上。线路基板250具有一图案导电层252与内部线路(未绘示)，其中图案导电层252与这些凸块焊盘结构220的导电柱224连接。芯片藉由这些凸块焊盘结构220、图案导电层250以及内部线路得以电性连接至印刷电路板或其他线路板，例如母板(mother board)。

请参阅图2A，这些焊盘222之间存有一间距P2，而各个焊盘222具有一直径R2。各个图案化保护层240的开口242具有一口径O，且其中一开口242与其对应的焊盘222之间存有两个对准距离L，其中这些对准距离L的平均值为口径O与直径R2的差值的一半，即对准距离L的平均值满足条件：L＝(O-R2)/2。导线230具有一线宽W2，且导线230与其中一焊盘222之间存有一间隔距离S2。

有关芯片封装载板200的规格，即上述的间距P2、直径R2、口径O、对准距离L的平均值、线宽W2以及间隔距离S2六者的大小，如以下表一所示。然而，在此特别强调，表一中所陈列的数据并非用以限定本发明，任何熟习此项技术之人士在参照本发明之后，当可对其参数或设定作适当的更动，惟其仍应属于本发明的范畴内。

<表一>

 

间距P2(μm)	直径R2(μm)	口径O(μm)	对准距离L平均值(μm)	线宽W2(μm)	间隔距离S2(μm)
						200	70	110	20	30	30
180	70	110	20	23	23
						150	70	100	15	18	16

由表一可以看出，在这些焊盘222的间距P2为150微米，而各个焊盘222的直径R2为70微米的条件下，导线230的线宽W2可以是18微米，而间隔距离S2为16微米。因此，导线230的线宽W2以及间隔距离S2皆大于目前的最小极限值：15微米。相较于习知技术而言，在这些焊盘222之间的间距P2为150微米的情况下，导线230可以较容易地制作于这些焊盘222之间，且芯片封装载板200具有较高的成品率。

虽然表一所示的各个焊盘222的直径R2为70微米，但是在本实施例中，各个焊盘222的直径R2可以是介于20微米至100微米之间。因此，表一所示的直径R2仅供参考及举例说明，并非限定焊盘222的直径R2的大小。

值得一提的是，图2A与图2B所示的芯片封装载板200包括两个凸块焊盘结构220，但在其他未绘示的实施例中，芯片封装载板200也可以只包括一个、三个或三个以上的凸块焊盘结构220。因此，在此强调，图2A与图2B所示的凸块焊盘结构220的数量仅为举例说明，并非限定本发明。

图2C是本发明一实施例的另一种芯片封装载板的剖面示意图。请参阅图2C，图2C的芯片封装载板200’包括介电层210以及两个凸块焊盘结构220’，其中各个凸块焊盘结构220’包括焊盘222’与导电柱224’。焊盘222’与导电柱224’连接，且导电柱224’的端面224a’与焊盘222’的底面222a’部分重叠。也就是说，各个底面222a’与其所对应的端面224a’并未完全重叠。

承上述，造成这些底面222a’与这些端面224a’部分重叠的原因乃是因为受到工艺上的误差的影响所导致。详细而言，在制作这些焊盘222’的过程中，这些焊盘222’难免受到工艺上所产生的误差的影响而未分别对准于这些导电柱224’。因此，这些焊盘222’与这些导电柱224’之间发生错位的情形，以致于各个焊盘222’仅局部覆盖所对应的端面224a’。

除了上述这些焊盘222’与这些导电柱224’之间所发生错位的情形之外，这些焊盘222’也会因为受到工艺上的其他误差的影响，造成底面222a’与对应的端面224a’二者的面积及形状互不相同。如此，导电柱224’的端面224a’也会与焊盘222’的底面222a’部分重叠。

目前熟悉本发明技术领域的人士以为：由于各个焊盘222’的底面222a’仅覆盖对应的端面224a’的一部分，因此芯片封装载板200’的整体电性的功能会受到影响，甚至芯片封装载板200’无法电性连接芯片。然而，芯片封装载板200’的整体电性的功能在经过测试之后与芯片封装载板200相同。也就是说，虽然各个焊盘222’的底面222a’仅覆盖对应的端面224a’的一部分，但是芯片封装载板200’的整体电性的功能并不会受到影响。

以上为本实施例的芯片封装载板的结构的介绍，接下来将配合图3A至图3H说明本实施例的芯片封装载板的制作过程。

请参阅图3A，首先，提供一基板20，其中基板20包括一介电材料层21以及线路基板250。介电材料层21配置于线路基板250上，并全面性地覆盖图案导电层252。

请同时参阅图3A与图3B，接着，在介电材料层21上形成多个盲孔B2，以形成介电层210，其中这些盲孔B2会局部暴露出图案导电层252。形成这些盲孔B2的方法可以利用激光烧蚀(laser ablation)，或者是光刻与蚀刻方式形成。若这些盲孔B2是以利用激光烧蚀的方式形成的话，则在这些盲孔B2形成以后，对这些盲孔B2进行去胶渣工艺(desmear)，以清洁介电层210所暴露的部分图案导电层252之表面。

请参阅图3C，接着，形成一种子层(seed layer)22于介电层210上，其中种子层22全面性地覆盖介电层210，且亦完全覆盖这些盲孔B2的底部与孔壁。因此，种子层22亦覆盖介电层210所暴露的部分图案导电层252。种子层22的材质可以是铜、铝或其他适当的金属，且种子层22可以是用无电电镀法(electroless plating)或溅镀法(sputter)形成。

请参阅图3D，之后，形成一图案化防镀层260于种子层22上，其中图案化防镀层260的材质可以具有感光性，例如光阻。图案化防镀层260具有多个开口262a与至少一开槽262b，而这些开口262a的口径H1可以等于这些盲孔B2的上孔径H2，且各个开口262a的面积及形状与所对应的盲孔B2相当。其次，这些开口262a分别暴露出位于这些盲孔B2内的部分种子层22，而开槽262b位于两盲孔B2之间的上方，并局部暴露种子层22。

请参阅图3E，接下来，对种子层22进行电镀工艺，以形成这些凸块焊盘结构220分别于盲孔B2内，以及形成导线230于开槽262b内。凸块焊盘结构220的材质可以与种子层22的材质相同，且这些焊盘222与这些导电柱224可以在同一个电镀工艺中形成。因此，同一个凸块焊盘结构220的焊盘222与导电柱224可以是一体成型。

请同时参阅图3E与图3F，接着，先移除图案化防镀层260。之后，再移除种子层22。图案化防镀层260可以利用化学药剂来移除，而种子层22移除的方法可以采用微蚀刻法(micro etching)或研磨法。

请参阅图3G，之后，可形成图案化保护层240于介电层210上。由于图案化保护层240的材质可包括防焊漆(solder mask)、防焊干膜或其他防焊材料，因此形成图案化保护层240的方法可以是在介电层210上印刷防焊漆，或者是压合一层防焊干膜于介电层210上，并将此防焊干膜显影以形成图案化保护层240。在形成图案化保护层240之后，一种包括多个凸块焊盘结构220的芯片封装载板200大体上已制作完成。

综上所述，本发明的凸块焊盘结构相较于习知技术而言，具有较小面积的焊盘。当相邻两焊盘之间的间距缩短至150微米，甚至150微米以下时，本发明可以配置线宽在5微米以上的导线于相邻两焊盘之间，进而降低导线的制作难度，并增加芯片封装载板的产出成品率。其次，本发明的芯片封装载板适用于封装具有高焊盘密度的芯片。

此外，由于图案化保护层的开口完全暴露这些凸块焊盘结构的焊盘，即本发明的图案化保护层为非防焊层定义(NSMD)，因此，相较于习知技术中的防焊层定义(Solder Mask Defined，SMD)之焊盘，本发明的焊盘能以立体接面的方式电性连接芯片。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟习本发明所属领域的具有通常知识者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (12)

1、一种凸块焊盘结构，其配置于芯片封装载板的介电层中，该凸块焊盘结构包括：

导电柱，配置于该介电层表面下的盲孔中，该导电柱具有一端面，且该端面切齐该表面；以及

焊盘，位于该端面上，并连接该导电柱，其中该焊盘具有一相对于该端面的底面，且该底面的面积相当于该端面的面积。

2、如权利要求1所述的凸块焊盘结构，其中该导电柱与该焊盘为一体成型。

3、如权利要求1所述的凸块焊盘结构，其中该底面与该端面完全重叠。

4、如权利要求1所述的凸块焊盘结构，其中该焊盘的直径为20微米至100微米。

5、一种芯片封装载板，包括：

介电层，具有一表面以及至少一位于该表面下的盲孔；

至少一凸块焊盘结构，包括：

导电柱，配置于该盲孔中，该导电柱具有一端面，且该端面切齐该表面；以及

焊盘，位于该端面上，并连接该导电柱，其中该焊盘具有一相对于该端面的底面，且该底面的面积相当于该端面的面积。

6、如权利要求5所述的芯片封装载板，其中该导电柱与该焊盘为一体成型。

7、如权利要求5所述的芯片封装载板，其中该底面与该端面完全重叠。

8、如权利要求5所述的芯片封装载板，还包括覆盖该表面的图案化保护层，其具有至少一完全暴露该焊盘的开口。

9、如权利要求5所述的芯片封装载板，还包括两个该凸块焊盘结构以及配置于该表面上的导线，且该介电层还具有两个该盲孔，其中该些凸块焊盘结构的该些导电柱分别配置于该些盲孔中，且该导线位于该些凸块焊盘结构之间。

10、如权利要求9所述的芯片封装载板，其中该些焊盘之间的间距等于或小于200微米。

11、如权利要求10所述的芯片封装载板，其中各该焊盘的直径为20微米至100微米。

12、如权利要求10所述的芯片封装载板，其中该导线的线宽介于5微米至50微米。

Images