CN112687647A - 倒装芯片结构及其制备方法 - Google Patents

倒装芯片结构及其制备方法 Download PDF

Info

Publication number
CN112687647A
CN112687647A CN202011578844.6A CN202011578844A CN112687647A CN 112687647 A CN112687647 A CN 112687647A CN 202011578844 A CN202011578844 A CN 202011578844A CN 112687647 A CN112687647 A CN 112687647A
Authority
CN
China
Prior art keywords
bump
metal
layer
seed layer
chip structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011578844.6A
Other languages
English (en)
Inventor
陈浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Yisiwei Sealing And Testing Technology Co ltd
Chipmore Technology Corp Ltd
Original Assignee
Hefei Yisiwei Sealing And Testing Technology Co ltd
Chipmore Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Yisiwei Sealing And Testing Technology Co ltd, Chipmore Technology Corp Ltd filed Critical Hefei Yisiwei Sealing And Testing Technology Co ltd
Priority to CN202011578844.6A priority Critical patent/CN112687647A/zh
Publication of CN112687647A publication Critical patent/CN112687647A/zh
Priority to PCT/CN2021/132273 priority patent/WO2022142865A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供了一种倒装芯片结构及其制备方法。所述倒装芯片结构包括基板、设置在基板上的金属衬垫及与所述金属衬垫相接触的金属种子层，所述倒装芯片结构还包括设置在所述金属种子层上的凸块，所述凸块沿背离所述金属种子层的方向呈逐渐增大设置。与现有技术相比，本发明利用光阻层的倾斜内侧面，使得在其内侧制备出的凸块也具有相应的倾斜状的侧壁面，凸块的倾斜侧壁面和光阻层的倾斜内侧面，两者之间可以形成较好的结合力，尤其在电镀前清洗及镀液的冲压作用下，可形成密封的相向的力，避免了镀液沿着凸块的侧壁面下渗而造成渗镀异常。

Description

倒装芯片结构及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种倒装芯片结构及其制备方法。
背景技术
倒装芯片(FC，Flip-Chip)结构是目前半导体封装领域常用的一种封装技术，其主要是在芯片的焊块上制作凸块(Bump)，然后将芯片带元器件的一面朝下“倒扣”，直接与基板进行组装。上述倒装芯片结构通过凸块直接与基板连接，相较于引线键合(WB，WireBonding)、载带自动焊(TAB，Tape Automated Bonding)技术，FC技术能够提供最高的封装密度、最小的封装尺寸、最好的高频性能。
凸块的制作是FC技术的核心工艺，通常是在金属衬垫上依次制备出金属种子层(UBM)与凸块，金属种子层可采用溅射工艺制作，凸块可采用电镀法制作。对于电镀法制作凸块的工艺来说，尤其要注意电镀液的渗镀问题，现有技术中，如图1所示，对于CuNiAu结构的凸块T来说，Au镀液往往因为氰基的攻击性而导致产品出现渗镀，造成渗镀的因素还包括电镀前高水压强力冲洗、电镀时镀液的喷流等，上述凸块T制备过程中，垂直于基板设置的光阻层侧壁S使得镀液容易沿凸块T与光阻之间下溢至底部UBM上，产生渗镀，从而影响产品质量。
因此，有必要提供一种新的倒装芯片结构及其制备方法。
发明内容
本发明所解决的技术问题在于提供一种倒装芯片结构及其制备方法，以改善现有技术中镀液沿光阻层侧壁下溢的问题，进而避免或减少渗镀的发生。
为解决上述技术问题，本发明提供一种倒装芯片结构，包括基板、设置在基板上的金属衬垫及与所述金属衬垫相接触的金属种子层；所述倒装芯片结构还包括设置在所述金属种子层上的凸块，所述凸块沿背离所述金属种子层的方向呈逐渐增大设置。
进一步地，所述凸块具有垂直于所述基板表面的倒梯形截面。
进一步地，所述凸块的侧壁面相对所述基板所在平面的夹角设置为60-80度。
进一步地，所述凸块包括依次层叠设置在所述金属种子层上的至少两个金属层。
进一步地，所述凸块包括依次层叠设置在所述金属种子层上的铜质金属层、金质金属层及镍质金属层。
为解决上述技术问题，本发明还提供一种倒装芯片结构的制备方法，主要包括：
提供基板，所述基板上设置有金属衬垫及钝化层，所述钝化层开设有窗口，以使所述金属衬垫的部分表面暴露于窗口内；
在所述基板表面制备金属种子层；
在金属种子层表面制备光阻层；
对所述光阻层开设凹槽，以使金属种子层的既定区域向外暴露，且所述凹槽沿背离所述金属种子层的方向呈逐渐增大设置；
在所述凹槽内电镀制得凸块。
进一步地，所述凹槽设置呈喇叭口状。
进一步地，所述凹槽具有倾斜的内侧面，该内侧面相对基板表面的夹角设置为60-80度。
进一步地，所述凸块的制备过程具体包括对所述凹槽内部进行清洗；再于所述凹槽内依次制备铜质金属层、金质金属层及镍质金属层，形成凸块。
进一步地，在完成所述凸块的制备后，依次去除所述光阻层以及所述既定区域周围的金属种子层。
本申请的有益效果：采用本发明倒装芯片结构及其制备方法，通过将光阻层的凹槽沿开口方向设置呈逐渐增大，使得在其内侧制备出的凸块也具有相应的倾斜的侧壁面，凸块的倾斜侧壁面和光阻层的倾斜内侧面，两者之间可以形成较好的结合力，尤其在电镀前清洗及镀液的冲压作用下，可形成密封的相向的力，避免了镀液沿着凸块的侧壁面下渗而造成渗镀异常。
附图说明
图1为现有技术中凸块制作过程中出现渗镀时的结构示意图；
图2为本发明所述倒装芯片结构的简要示意图；
图3为本发明所述倒装芯片结构的防渗镀原理图；
图4为本发明所述倒装芯片结构的制备方法的过程示意图。
具体实施方式
以下将结合附图所示的实施方式对本申请进行详细描述。但该实施方式并不限制本申请，本领域的普通技术人员根据该实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。
请参阅图2和图3所示，本发明提供一种倒装芯片结构，其包括基板10、成型于基板10表面的金属衬垫20、同时覆盖基板10表面和金属衬垫20表面的钝化层30、覆盖于所述金属衬垫20和钝化层30表面的金属种子层40以及形成于所述金属种子层40上方的凸块50。
其中，所述钝化层30覆盖住所述金属衬垫20的部分表面，未完全覆盖，具体来说，所述钝化层30上开设有窗口，以使得所述金属衬垫20的部分表面暴露该窗口内，即所述金属衬垫20的中央区域的表面未覆盖所述钝化层30而暴露于所述窗口内，而金属衬垫20的外围部分的表面上则覆盖有所述钝化层30。所述金属衬垫20的顶表面低于所述钝化层30表面，形成凹陷状结构21。所述金属种子层40通过溅射工艺直接形成于所述金属衬垫20的表面以及钝化层30的表面，其介于所述金属衬垫20和所述凸块50之间。
所述凸块50沿背离金属种子层40的方向呈逐渐增大设置，其具有垂直于基板10表面的倒梯形截面；换言之，所述凸块50在垂直于所述基板10的平面上的投影呈倒梯形，其具有倾斜的侧壁面51。所述凸块50采用电镀工艺形成在所述金属衬垫20上，其包含有多个金属层，具体包括：铜质金属层、金质金属层和镍质金属层。所述铜质金属层、金质金属层、镍质金属层自下而上依次叠加，所述铜质金属层的底部直接形成于所述金属衬垫20表面，且铜质金属层的底部位于所述凹陷状结构21内，而所述铜质金属层的其余部分直接形成于所述凹陷状结构21周围的金属种子层40上。
由于所述凸块50呈倒梯形，就是说，位于最上层位置的镍质金属层的表面积最大，并逐步递减至下方的金质金属层和铜质金属层，所述金质金属层位于镍质金属层和铜质金属层之间，并与所述镍质金属层和铜质金属层直接接触。值得一提的是，所述倾斜的侧壁面51相较于基板10表面的夹角优选设置为60-80度。
针对上述倒装芯片结构，本发明还提供一种倒装芯片结构的制备方法，其包括：
提供基板，所述基板上设置有金属衬垫及钝化层，所述钝化层开设有窗口，以使所述金属衬垫的部分表面暴露于窗口内；
在所述基板表面制备金属种子层；
在金属种子层表面制备光阻层；
对所述光阻层开设凹槽，以使金属种子层的既定区域向外暴露，且所述凹槽沿背离所述金属种子层的方向呈逐渐增大设置；
在所述凹槽内电镀制得凸块。
为了更好的阐述所述倒装芯片结构的制备方法，以下结合具体的应用实施例进行进一步地说明，详述基于上述制备方法制得倒装芯片结构的完整制备过程，请结合图4所示，在该实施例中，所述制备方法至少包括如下步骤：
S10：在基板10上依次制备出金属衬垫20及钝化层30；
S20：在金属衬垫20和钝化层30表面制备金属种子层40；
S30：在金属种子层40表面形成光阻层(PR，Photo Resist)60，并在光阻层60上开槽以形成凹槽70并使金属种子层40的既定区域暴露在该凹槽70内，且使光阻层60面向凹槽70的内侧面61呈倾斜状；
S40：在凹槽70内制备出凸块50，以使凸块50的侧壁面51呈倾斜状；
S50：去除凸块50外围的光阻层60及金属种子层40，具体来说，依次去除光阻层60及所述既定区域周围的金属种子层40。
其中，步骤S30中，具体包括：在金属种子层40上进行光阻涂布，形成覆盖于金属种子层40表面的初始光阻层，所述初始光阻层厚度通常设置超出所述凸块50高度5-10μm；对所述初始光阻层进行曝光和显影操作，得到内侧面61呈倾斜状的所述光阻层60。值得一提的是，所述光阻层60的内侧面61的倾斜角度控制在60-80度(相较于基板10表面)，在本发明优选方案中，该光阻层60内侧的凹槽70呈喇叭口状，因此，使得所述凹槽70沿背离所述金属种子层40的方向呈逐渐增大设置。
其中，步骤S40中，具体包括：对凹槽70进行清洗；利用镀液在凹槽70内制备出铜镍金(CuNiAu)凸块50。优选地，所述凹槽70清洗具体可采用QDR(Quick Dump Rinse)工艺完成冲洗。
本发明通过将光阻层60的内侧面61设置呈倾斜状结构，而使得其内侧的凹槽70也形成相应的倒梯形结构，这种结构使得凹槽70内可以成形出下窄上宽(优选倒梯形)的凸块50，其可与凹槽70两侧的光阻层60的倾斜状内侧面61形成较好的结合力，避免电镀液沿着凸块50的侧壁面51下渗而造成渗镀异常。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本申请的可行性实施方式的具体说明，它们并非用以限制本申请的保护范围，凡未脱离本申请技艺精神所作的等效实施方式或变更均应包含在本申请的保护范围之内。

Claims (10)

1.一种倒装芯片结构，包括基板、设置在基板上的金属衬垫及与所述金属衬垫相接触的金属种子层，其特征在于：所述倒装芯片结构还包括设置在所述金属种子层上的凸块，所述凸块沿背离所述金属种子层的方向呈逐渐增大设置。
2.根据权利要求1所述的倒装芯片结构，其特征在于：所述凸块具有垂直于所述基板表面的倒梯形截面。
3.根据权利要求1所述的倒装芯片结构，其特征在于：所述凸块的侧壁面相对所述基板所在平面的夹角设置为60-80度。
4.根据权利要求1所述的倒装芯片结构，其特征在于：所述凸块包括依次层叠设置在所述金属种子层上的至少两个金属层。
5.根据权利要求1或4所述的倒装芯片结构，其特征在于：所述凸块包括依次层叠设置在所述金属种子层上的铜质金属层、金质金属层及镍质金属层。
6.一种倒装芯片结构的制备方法，其特征在于：
提供基板，所述基板上设置有金属衬垫及钝化层，所述钝化层开设有窗口，以使所述金属衬垫的部分表面暴露于窗口内；
在所述基板表面制备金属种子层；
在金属种子层表面制备光阻层；
对所述光阻层开设凹槽，以使金属种子层的既定区域向外暴露，且所述凹槽沿背离所述金属种子层的方向呈逐渐增大设置；
在所述凹槽内电镀制得凸块。
7.如权利要求6所述的制备方法，其特征在于：所述凹槽设置呈喇叭口状。
8.如权利要求6或7所述的制备方法，其特征在于：所述凹槽具有倾斜的内侧面，该内侧面相对基板表面的夹角设置为60-80度。
9.如权利要求6所述的制备方法，其特征在于：所述凸块的制备过程具体包括对所述凹槽内部进行清洗；再于所述凹槽内依次制备铜质金属层、金质金属层及镍质金属层，形成凸块。
10.如权利要求6所述的制备方法，其特征在于：在完成所述凸块的制备后，依次去除所述光阻层以及所述既定区域周围的金属种子层。
CN202011578844.6A 2020-12-28 2020-12-28 倒装芯片结构及其制备方法 Pending CN112687647A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011578844.6A CN112687647A (zh) 2020-12-28 2020-12-28 倒装芯片结构及其制备方法
PCT/CN2021/132273 WO2022142865A1 (zh) 2020-12-28 2021-11-23 倒装芯片结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011578844.6A CN112687647A (zh) 2020-12-28 2020-12-28 倒装芯片结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112687647A true CN112687647A (zh) 2021-04-20

Family

ID=75452651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011578844.6A Pending CN112687647A (zh) 2020-12-28 2020-12-28 倒装芯片结构及其制备方法

Country Status (2)

Country Link
CN (1) CN112687647A (zh)
WO (1) WO2022142865A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022142865A1 (zh) * 2020-12-28 2022-07-07 颀中科技（苏州）有限公司 倒装芯片结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
CN101388374A (zh) * 2007-09-10 2009-03-18 欣兴电子股份有限公司 芯片封装载板及其凸块焊盘结构
CN105355574A (zh) * 2015-11-13 2016-02-24 颀中科技（苏州）有限公司 镍金凸块的制作方法及镍金凸块组件
CN109979834A (zh) * 2019-03-29 2019-07-05 颀中科技（苏州）有限公司 用于半导体封装的凸块制造方法
CN112017978A (zh) * 2020-08-26 2020-12-01 颀中科技（苏州）有限公司 一种芯片金属凸块的成型方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261111A (ja) * 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法
CN112687647A (zh) * 2020-12-28 2021-04-20 颀中科技（苏州）有限公司 倒装芯片结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
CN101388374A (zh) * 2007-09-10 2009-03-18 欣兴电子股份有限公司 芯片封装载板及其凸块焊盘结构
CN105355574A (zh) * 2015-11-13 2016-02-24 颀中科技（苏州）有限公司 镍金凸块的制作方法及镍金凸块组件
CN109979834A (zh) * 2019-03-29 2019-07-05 颀中科技（苏州）有限公司 用于半导体封装的凸块制造方法
CN112017978A (zh) * 2020-08-26 2020-12-01 颀中科技（苏州）有限公司 一种芯片金属凸块的成型方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022142865A1 (zh) * 2020-12-28 2022-07-07 颀中科技（苏州）有限公司 倒装芯片结构及其制备方法

Also Published As

Publication number Publication date
WO2022142865A1 (zh) 2022-07-07

Similar Documents

Publication Publication Date Title
TWI419242B (zh) 具有加強物的凸塊結構及其製造方法
KR20120056051A (ko) 반도체 패키지의 제조 방법 및 반도체 패키지
JP2011521444A (ja) 凹型ソケットを有する環状バイアを備えるダイスタッキング
US20140084457A1 (en) Bump structures, electrical connection structures, and methods of forming the same
CN102412220A (zh) 半导体装置及其制造方法
JP2012054353A (ja) 半導体装置
US9159685B2 (en) Conductive structure and method for forming the same
KR20220003605A (ko) 패키지 구조 및 그 성형 방법
US20140145327A1 (en) Semiconductor device and method for fabricating the same
CN112687647A (zh) 倒装芯片结构及其制备方法
TWI484607B (zh) 封裝結構及其製作方法
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
TWI462192B (zh) 半導體封裝件及其製法
CN111883433A (zh) 一种半导体晶片封装及其形成方法
CN101924087A (zh) 一种倒装芯片凸块结构及其制作工艺
JP2012028359A (ja) 半導体装置及びその製造方法
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
WO2019128398A1 (zh) 影像传感芯片的封装结构及其制作方法
KR100620911B1 (ko) 반도체 소자의 골드 범프 제조방법
TW202034466A (zh) 混合型半導體封裝結構及其製法
CN220526906U (zh) 接合结构以及半导体结构
US11798872B2 (en) Interconnection structure and semiconductor package including the same
US20060276023A1 (en) Method for forming bumps
CN111640683B (zh) 一种驱动芯片上凸块的制备方法
TWI718947B (zh) 半導體封裝元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Applicant after: CHIPMORE TECHNOLOGY Corp.,Ltd.

Applicant after: Hefei Qizhong Sealing Technology Co.,Ltd.

Address before: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Applicant before: CHIPMORE TECHNOLOGY Corp.,Ltd.

Applicant before: Hefei yisiwei sealing and Testing Technology Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Applicant after: CHIPMORE TECHNOLOGY Corp.,Ltd.

Applicant after: Hefei Qizhong Technology Co., Ltd

Address before: 215000 No.166, Fengli street, Suzhou Industrial Park, Jiangsu Province

Applicant before: CHIPMORE TECHNOLOGY Corp.,Ltd.

Applicant before: Hefei Qizhong sealing and Testing Technology Co., Ltd