CN220526906U - 接合结构以及半导体结构 - Google Patents

Abstract

本申请的实施例公开了一种接合结构，该接合结构包括：第一导电结构，具有第一凸曲表面；第二导电结构，具有第二凹曲表面；多个第一线，沿着第一凸曲表面设置；多个第二线，沿着第二凹曲表面设置，多个第二线电连接多个第一线。上述技术方案至少能够避免第一导电结构和/或第二导电结构的边缘处的第一线和第二线不能相互接触而导致的电连接不理想。本申请的实施例还提供了一种半导体结构，该半导体结构包括：芯片和基板，其中，芯片和基板通过本申请的接合结构连接，第一导电结构设置在芯片上，第二导电结构设置在基板上。本申请的半导体结构至少能够避免接合结构的边缘处的电连接不理想而导致的芯片与基板的电性能较差/电性能降低。

Description

接合结构以及半导体结构

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种接合结构以及一种半导体结构。

背景技术

图1为现有技术中接合结构30的截面示意图，图1示出了上、下相对的第一平板焊盘10和第二平板焊盘20，第一平板焊盘10上具有第一纳米线11(例如，铜纳米线)，第二平板焊盘20上具有第二纳米线21(例如，铜纳米线)。第一平板焊盘10和第二平板焊盘20通过第一纳米线11和第二纳米线21接合时，在第一平板焊盘10的边缘(也可以称为周缘)处的第一纳米线11和在第二平板焊盘20的边缘处的第二纳米线21之间会出现未连接的现象40。实际上，第一纳米线11与第二纳米线21之间的接触面积是焊盘(第一焊盘10或者第二焊盘20)的顶表面面积的30％-60％。因为第一平板焊盘10和第二平板焊盘20之间的接触面积较小，导致电连接不理想。

因为第一纳米线11和第二纳米线21对接时，由于第一平板焊盘10的边缘处的第一纳米线11和第二平板焊盘20的边缘处的第二纳米线21相互挤压时导致边缘处的第一纳米线11和第二纳米线21外窜，而第一焊盘10和第二焊盘20侧边均没有边界，因此边缘处的第一纳米线11和第二纳米线21是分散的，导致边缘处的第一纳米线11和第二纳米线21未相互接触而使电连接不理想。

当第一平板焊盘10设置于芯片50(为了聚焦在焊盘接合结构上，仅呈现芯片50的一部分)上，第二平板焊盘20设置于基板60(为了聚焦在焊盘接合结构上，仅呈现基板60的一部分)上时，芯片50与基板60通过接合结构30连接组成半导体结构70，边缘处的第一纳米线11和第二纳米线21未相互接触，导致芯片50与基板60的电性能较差/电性能降低。

实用新型内容

针对接合结构之间的电连接不理想的问题，本申请的实施例提出了一种接合结构，至少能够避免第一导电结构和/或第二导电结构的边缘处的第一线和第二线不能相互接触而导致的电连接不理想。

根据本申请的一个方面，提供了一种接合结构，该接合结构包括：第一导电结构，具有第一凸曲表面；第二导电结构，具有第二凹曲表面；多个第一线，沿着第一凸曲表面设置；多个第二线，沿着第二凹曲表面设置，多个第二线电连接多个第一线。

在一个或多个实施例中，多个第一线的延伸方向彼此不同。

在一个或多个实施例中，多个第一线以放射状方向由第一凸曲表面向外延伸。

在一个或多个实施例中，第一线与第一凸曲表面具有相交点，第一凸曲表面在相交点处的切线与第一线的延伸方向垂直。

在一个或多个实施例中，多个第二线的延伸方向彼此不同。

在一个或多个实施例中，第二导电结构的中心轴与第二凹曲表面的中心轴重合，多个第二线向第二导电结构的中心轴方向延伸。

在一个或多个实施例中，两个相邻的第二线之间的距离在从第二凹曲表面到第一凸曲表面的方向上渐缩。

在一个或多个实施例中，多个第一线和多个第二线均为纳米线。

在一个或多个实施例中，第二凹曲表面环绕包围第一凸曲表面。

针对芯片与基板的电性能较差/电性能降低的问题，本申请的实施例提出了一种半导体结构，至少能够避免接合结构的边缘处的电连接不理想而导致的芯片与基板的电性能较差/电性能降低。

根据本申请的另一个方面，提供了一种半导体结构，该半导体结构包括：芯片和基板，其中，芯片和基板通过上述任一种接合结构连接，第一导电结构设置在芯片上，第二导电结构设置在基板上。

本实用新型的技术效果包括：本实用新型提供的接合结构能够避免第一导电结构和/或第二导电结构的边缘处的第一线和第二线不能相互接触而导致的电连接不理想。当接合结构用于包括芯片和基板的半导体结构的时候，本实用新型提供的半导体结构能够避免芯片与基板的电性能降低。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。值得注意的是，根据行业的标准惯例，各个部件并未按比例绘制并且仅用于说明目的。实际上，为了讨论的清晰，可以任意增加或减小各个部件的尺寸。

图1是现有技术中接合结构的截面示意图。

图2是根据本申请的一个实施例的接合结构的截面示意图。

图3是根据本申请的一个实施例的图2所示的接合结构的区域A的放大图。

图4是根据本申请的另一个实施例的接合结构的截面示意图。

图5是根据本申请的另一个实施例的接合结构的截面示意图。

图6是根据本申请的另一个实施例的接合结构的截面示意图。

图7是根据本申请的另一个实施例的接合结构的截面示意图。

图8是根据本申请的一个实施例的半导体结构的截面示意图。

图9A-图11D是根据本申请的实施例的形成接合结构以及半导体结构的多个步骤处的截面示意图。

图12A和图12B分别示出了方形的面板级(panel level，PNL)载体和圆形的晶圆级(wafer level，WL)载体。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图2是根据本申请的一个实施例的接合结构100的截面示意图。参考图2所示，本申请的接合结构100包括第一导电结构110和第二导电结构120，其中，第一导电结构110具有第一凸曲表面111，第二导电结构120具有第二凹曲表面121。接合结构100还包括多个第一线1101和多个第二线1201，其中，多个第一线1101沿着第一凸曲表面111设置，多个第二线1201沿着第二凹曲表面121设置，多个第二线1201电连接多个第一线1101。应当理解，图2中示出的具体结构只是为了便于说明的示意，并不旨在对本申请进行限制。本实用新型提供的接合结构100能够避免第一导电结构110和/或第二导电结构120的边缘处的第一线1101和第二线1201不能相互接触而导致的电连接不理想。

在一些实施例中，第一导电结构110位于第二导电结构120上方，第一凸曲表面111在第二凹曲表面121中的投影在第二凹曲表面121包围的区域中。在一些实施例中，第二凹曲表面121环绕包围第一凸曲表面111。

本实用新型借由在接合结构100中设置“墙”而解决了第一导电结构110和/或第二导电结构120的边缘处可能出现的第一线1101和第二线1201不能相互接触而导致的电连接不理想的问题，其中，第二导电结构120的第二凹曲表面121可以充当“墙”的角色，阻挡边缘处的第一线1101和第二线1201的外窜，使第一线1101和第二线1201不能分散而紧密接合在一起，即相互接触的第一线1101和第二线1201完全接触在一起。

当接合结构100应用于IC封装件时，完全接触的第一线1101和第二线1201能够提供良好的IC封装件性能。此外，沿着第一凸曲表面111设置的多个第一线1101与沿着第二凹曲表面121设置的多个第二线1201接触在一起而使第一导电结构110与第二导电结构120电连接构成接合结构100，从而不需要通过焊料连接第一导电结构110与第二导电结构120，有利于薄化接合结构100，并且没有由于用焊料而带来的焊接的问题，例如桥接、裂纹、冷接、高电阻以及由于润湿问题而必须需要的相同的导电结构(例如，焊盘)的尺寸。

在一些实施例中，多个第一线1101和多个第二线1201均为纳米线，例如铜纳米线。当多个第一线1101和多个第二线1201均为铜纳米线时，与焊接连接器相比，多个第一线1101和多个第二线1201的连接路径更短，电气性能更好。

图3是根据本申请的一个实施例的图2所示的接合结构100的区域A的放大图。参考图3所示，多个第一线1101和多个第二线1201之间具有来自第一导电结构110(见图2)的第一键合力F，第一键合力F在横向方向上具有第一横向分量Fx，第一键合力F在垂直方向上具有第一垂直分量Fy，其中多个第一线1101和多个第二线1201之间还具有来自第二导电结构120(见图2)的第二横向分量Rx和第二垂直分量Ry，其中在横向方向上的分量使得第一导电结构110和第二导电结构120的边缘的第一线1101和第二线1201不会分散，在垂直方向上的分量使得第一线1101和第二线1201之间具有更高的接触密度。

继续参考图2所示，在一些实施例中，多个第一线1101的延伸方向彼此不同。在一些实施例中，多个第一线1101以放射状方向由第一凸曲表面111向外延伸。在一些实施例中，第一线1101与第一凸曲表面111具有相交点1110，第一凸曲表面111在相交点1110处的切线与第一线1101的延伸方向垂直。如在图2所示的截面示意图中，第一凸曲表面111具有第一凸曲线1111，第一线1101与第一凸曲线1111具有相交点1110，第一线1101的延伸方向实质垂直于在相交点1110处的第一凸曲线1111切线。

参考图2所示，在一些实施例中，多个第二线1201的延伸方向彼此不同。在一些实施例中，第二导电结构120的中心轴与第二凹曲表面121的中心轴重合，多个第二线1201向第二导电结构120的中心轴方向延伸。在一些实施例中，两个相邻的第二线1201之间的距离D1(见图3)在从第二凹曲表面121到第一凸曲表面111的方向上渐缩。在一些实施例中，两个相邻的第二线1201的根部之间的距离D2(见图3)大于两个相邻的第一线1101的根部之间的距离D3(见图3)。

在一些实施例中，第一导电结构110可以包括微焊盘112、以及设置在微焊盘112上的导电柱113，导电柱113的自由端的端面为第一凸曲表面111，第一线1101沿着导电柱113的自由端的端面设置。导电柱113可以替换为焊盘或者微凸块(图示中未示出)。图2中还示出了微焊盘112与导电柱113之间的晶种层114，应当理解，晶种层114可以根据具体结构而选择性设置。在一些实施例中，导电柱113可以构造为钉子状，钉子状的导电柱113包括钉身1131以及比钉身1131宽的钉头1132，钉头1132的外表面为第一凸曲表面111，第一线1101沿着钉头1132的外表面设置。

图4是根据本申请的另一个实施例的接合结构200的截面示意图。参考图4所示，与图2所示的接合结构100类似，不同之处在于，第一导电结构110可以包括微焊盘112、设置在微焊盘112上方的介电层150中的导电通孔115、以及设置在导电通孔115上方的导电柱113，导电柱113的自由端的端面为第一凸曲表面111。其中，第一导电结构110还可以包括微焊盘112与导电通孔115之间的晶种层114，晶种层114可以根据具体结构而选择性设置。

返回参考图2所示，第二导电结构120可以包括具有凹陷表面1220的接合焊盘122、以及设置在凹陷表面1220上与凹陷表面1220电接触的凹型结构的金属层123，金属层123的上表面为第二凹曲表面121。图2中还示出了第二导电结构120包括接合焊盘122与金属层123之间的晶种层114’，应当理解，晶种层114’可以根据具体结构而选择性设置。接合焊盘122可以替换为迹线(图示中未示出)的一部分。在一些实施例中，凹型结构的金属层123的与接合焊盘122相接的下表面1231为曲表面。在一些实施例中，金属层123的边缘部1232可以突出于接合焊盘122。

图5是根据本申请的另一个实施例的接合结构300的截面示意图。参考图5所示，与图2所示的接合结构100类似，不同之处在于图5中的整个金属层123内缩于接合焊盘122中。在其他的实施例中，金属层123的顶表面可以与接合焊盘122的顶表面实质齐平。

图6是根据本申请的另一个实施例的接合结构400的截面示意图。参考图6所示，与图2所示的接合结构100类似，不同之处在于图6中的凹型结构的金属层123的下表面1231的对应于第一导电结构110的部分为平面。

图7是根据本申请的另一个实施例的接合结构500的截面示意图。参考图7所示，与图2所示的接合结构100类似，不同之处在于第二导电结构120可以包括导电柱124、设置在导电柱124上方的具有凹陷表面1250的焊料凸块125、以及设置在凹陷表面1250上与凹陷表面1250电接触的凹型结构的金属层123，金属层123的上表面为第二凹曲表面121。

图8是根据本申请的一个实施例的半导体结构6000的截面示意图。半导体结构6000包括芯片610和基板620，芯片610和基板620通过接合结构600连接，第一导电结构110设置在芯片610上，第二导电结构120设置在基板620上。第一导电结构110可以设置在芯片610中的RDL的迹线(未示出)上。第二导电结构120可以设置在基板620中的RDL的迹线(未示出)上。芯片610和基板620还可以通过接合结构100、200、300、400和500(参见图2、图4、图5和图6)中任意一种接合结构连接。在一些实施例中，第二导电结构120可以具有内嵌于基板620中的第一部分(未示出)以及相比于基板620外露的第二部分6202。

在图8所示的示例中，示出了2个第一导电结构110，应当理解，芯片610上可以设置一个或多个第一导电结构110，当设置多个第一导电结构110时，相邻的两个第一导电结构110的横截面的最大宽度可以不同。由于采用本申请中的接合结构100、200、300、400、500和600中任意一种接合结构，尽管相邻的两个第一导电结构110的横截面的最大宽度不同，第一导电结构110与第二导电结构120仍然能够通过第一线1101和第二线1201良好的连接在一起，与芯片610和基板620通过凸块和焊料连接起来的实例相比，通过凸块和焊料连接起来的实例还需要额外的RDL层，而本申请的第一导电结构110与第二导电结构120直接通过第一线1101和第二线1201连接，本申请花费的时间成本与工序成本较低。

在一些实施例中，半导体结构6000还包括填充层630，填充层630可以是模塑料，填充层630设置在芯片610与基板620之间以包围接合结构600。填充层630可以保护第一导电结构110上的多个第一线1101和第二导电结构120上的多个第二线1201，填充层630还可以加强整个半导体结构6000。

本实用新型的半导体结构6000可以满足芯片610与基板620之间的间隙IG较小的需求，芯片610与基板620之间的间隙IG可以在10μm至50μm之间。

在图8所示的截面示意图中，其中截面可以为穿过第一导电结构110的中心轴的截面，在第一导电结构110的导电柱113构造为钉子状的实施例中，钉身1131的宽度PS可以为几微米到几百微米(例如5μm)，钉头1132的最大宽度PH为钉身1131的宽度PS的1.05倍到1.25倍，相邻的第一导电结构110的钉身1131之间的节距BP可以为几微米到几百微米等范围皆可。在图8所示的截面示意图中，在第二导电结构120包括具有凹陷表面1220的接合焊盘122、以及设置在凹陷表面1220上与凹陷表面1220电接触的凹型结构的金属层123的实施例中，凹型结构的金属层123的厚度HMT可以为1μm到20μm，凹陷表面1220的最大宽度HS可以为几微米到几百微米。在图8所示的截面示意图中，凹陷表面1220显示为曲线，其曲率半径R可以为几微米到几百微米，曲线的圆心角θ在10°至80°。在一些实施例中，钉头1132与凹型结构的金属层123的上表面之间的间距PG小于30μm。

本申请的实施例还提供了形成接合结构以及半导体结构的方法。图9A-图11D是根据本申请的实施例的形成接合结构100以及半导体结构1000的多个步骤处的截面示意图。图9A-图9H示出了根据本申请的实施例的第一导电结构110以及多个第一线1101的形成过程。图10A-图10K示出了根据本申请的实施例的第二导电结构120以及多个第二线1201的形成过程。图11A-图11D示出了根据本申请的实施例的第一导电结构110和第二导电结构120的接合/装配过程，以形成接合结构100以及半导体结构1000。

参考图9A所示，提供芯片610，芯片610的一侧具有多个微焊盘112。在一些实施例中，芯片610也可以是晶圆或者基板。

参考图9B所示，在芯片610以及多个微焊盘112上覆盖晶种层114。可以通过PVD制程形成晶种层114。

参考图9C所示，在晶种层114上方形成第一掩模层612，并且曝光第一掩模层612。在一些实施例中，第一掩模层612的材料可以采用光刻胶(PR)。在一些实施例中，使用层压工艺形成第一掩模层612。

参考图9D所示，通过光刻制程在第一掩模层612中形成多个开口601，暴露微焊盘112上的晶种层114。在一些实施例中，显影第一掩模层612，以完成对第一掩模层612的光刻。然后在开口601内的晶种层114上形成导电柱113，例如可以通过镀/电镀制程形成导电柱113。在一些实施例中，导电柱113为钉子状，包括钉身1131以及比钉身1131宽的钉头1132，钉头1132的外表面为凸曲表面。

参考图9E所示，通过第一蚀刻制程，采用第一蚀刻剂613蚀刻导电柱113以形成沿着第一凸曲表面111设置的多个第一线1101(参见图9F)。

参考图9F所示，通过第二蚀刻制程，采用第二蚀刻剂614去除第一掩模层612。

参考图9G所示，通过第三蚀刻制程，采用第三蚀刻剂615去除未被导电柱113覆盖的晶种层114。

参考图9H所示，形成第一导电结构110，多个第一线1101(例如，铜纳米线)沿着第一导电结构110的第一凸曲表面111设置。

参考图10A所示，提供基板620，在一些实施例中，基板620也可以是晶圆或者芯片。基板620的一侧具有多个接合焊盘122。

参考图10B所示，在基板620和多个接合焊盘122上方形成第二掩模层622，并且曝光第二掩模层622。在一些实施例中，第二掩模层622的材料可以采用光刻胶(PR)。在一些实施例中，使用层压工艺形成第二掩模层622。

参考图10C所示，通过光刻制程在第二掩模层622中形成多个开口602，暴露多个接合焊盘122。在一些实施例中，显影第二掩模层622，以完成对第二掩模层622的光刻。通过第四蚀刻制程，采用第四蚀刻剂616蚀刻多个接合焊盘122。

参考图10D所示，经过第四蚀刻制程之后，多个接合焊盘122被蚀刻而向下凹陷形成凹槽，多个接合焊盘具有弧形的凹陷表面1220。

参考图10E所示，通过第五蚀刻制程，去除第二掩模层622(见图10D)，然后在基板620以及具有凹陷表面1220的多个接合焊盘122上覆盖晶种层114’。可以通过PVD制程形成晶种层114’。

参考图10F所示，在晶种层114’上方形成第三掩模层623，并且曝光第三掩模层623。在一些实施例中，第三掩模层623的材料可以采用光刻胶(PR)。在一些实施例中，使用层压工艺形成第三掩模层623。

参考图10G所示，通过光刻制程在第三掩模层623中形成多个开口603，暴露多个具有凹陷表面1220的接合焊盘122上的晶种层114’。在一些实施例中，显影第三掩模层623，以完成对第三掩模层623的光刻。然后在开口603内的晶种层114’上形成凹型结构的金属层123，例如可以通过镀/电镀制程形成凹型结构的金属层123。

参考图10H所示，通过第六蚀刻制程，采用第六蚀刻剂617蚀刻凹型结构的金属层123以形成沿着第二凹曲表面121设置的多个第二线1201(参见图10I)。

参考图10I所示，通过第七蚀刻制程，采用第七蚀刻剂618去除第三掩模层623。

参考图10J所示，通过第八蚀刻制程，采用第八蚀刻剂619去除未被凹型结构的金属层123覆盖的晶种层114’。

参考图10K所示，形成第二导电结构120，多个第二线1201(例如，铜纳米线)沿着第二导电结构120的第二凹曲表面121设置。

参考图11A所示，通过接合制程，使第一导电结构110和第二导电结构120通过第一线1101和第二线1201电连接。

参考图11B所示，执行金属烧结制造，加热(H)以加速第一线1101和第二线1201的接合，形成接合结构100。

参考图11C所示，执行防护制程，在芯片610与基板620之间的间隙中填充填充层630，例如模塑料，填充层630还填充到第一线1101与第二线1201之间的间隙。填充层630起到保护第一线1101和第二线1201与导电柱113的作用。图示中箭头→所指的方向为填充材料在执行防护制程的过程中的流动方向。

参考图11D所示，填充层630填充完毕之后形成具有接合结构100的半导体结构1000。

在一些实施例中，第一蚀刻剂613、第三蚀刻剂615、第四蚀刻剂616、第六蚀刻剂617和第八蚀刻剂619可以相同也可以不同，取决于蚀刻对象的材料。在一些实施例中，第二蚀刻剂614和第七蚀刻剂618可以相同也可以不同，取决于蚀刻对象的材料。

在一些实施例中，第一线1101、第二线1201、微焊盘112、导电柱113、接合焊盘122、凹型结构的金属层123的材料可以是Cu、Au、Ag、Al、Pd、Pt、Ni、其合金或其组合等。可以使用物理气相沉积(Physical Vapor Deposition，PVD)、电镀、无电镀(electroless，E’less)、印刷和/或灌封等工艺形成第一线1101、第二线1201、微焊盘112、导电柱113、接合焊盘122、凹型结构的金属层123。

在一些实施例中，填充层630、采用介电材料的基板620可以是聚酰亚胺(polyimide，PI)、环氧树脂(epoxy)、味之素堆积膜(Ajinomotobuild-up film，ABF)、聚丙烯(PP)或/和丙烯酸树脂等。在一些实施例中，填充层630、采用介电材料的基板620可以采用有机光敏材料或/和非光敏液体或/和干膜材料。

图12A和图12B分别示出了方形的面板级(panel level，PNL)载体700和圆形的晶圆级(wafer level，WL)载体702，在一些实施例中，本申请的多个芯片610可以一次排列在PNL载体700或WL载体702上，然后多个第一导电结构110(见图11A)一同转移到多个第二导电结构120(见图11A)上，以批量进行本申请的接合结构和半导体结构的制作。

本实用新型的接合结构通过金属到金属接合，具体地涉及纳米线的接合，将第一导电结构与第二导电结构电连接起来。本实用新型的接合结构能够阻挡导电结构边缘处的用于接合的金属线(纳米线)外窜，使用于接合的第一线和第二线不能分散而紧密接合在一起，相互接触的第一线和第二线完全接触在一起，避免了第一导电结构和/或第二导电结构的边缘处的第一线和第二线不能相互接触而导致的电连接不理想。当接合结构用于包括芯片和基板的半导体结构的时候，本实用新型提供的半导体结构能够避免芯片与基板的电性能降低。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种接合结构，其特征在于，包括：

第一导电结构，具有第一凸曲表面；

第二导电结构，具有第二凹曲表面；

多个第一线，沿着所述第一凸曲表面设置；

多个第二线，沿着所述第二凹曲表面设置，所述多个第二线电连接所述多个第一线。

2.根据权利要求1所述的接合结构，其特征在于，所述多个第一线的延伸方向彼此不同。

3.根据权利要求2所述的接合结构，其特征在于，所述多个第一线以放射状方向由所述第一凸曲表面向外延伸。

4.根据权利要求3所述的接合结构，其特征在于，所述第一线与所述第一凸曲表面具有相交点，所述第一凸曲表面在所述相交点处的切线与所述第一线的延伸方向垂直。

5.根据权利要求1所述的接合结构，其特征在于，所述多个第二线的延伸方向彼此不同。

6.根据权利要求5所述的接合结构，其特征在于，所述第二导电结构的中心轴与所述第二凹曲表面的中心轴重合，所述多个第二线向所述第二导电结构的中心轴方向延伸。

7.根据权利要求5所述的接合结构，其特征在于，两个相邻的所述第二线之间的距离在从所述第二凹曲表面到所述第一凸曲表面的方向上渐缩。

8.根据权利要求1所述的接合结构，其特征在于，所述多个第一线和所述多个第二线均为纳米线。

9.根据权利要求1所述的接合结构，其特征在于，所述第二凹曲表面环绕包围所述第一凸曲表面。

10.一种半导体结构，包括：芯片和基板，其特征在于，所述芯片和所述基板通过权利要求1-9中任意一项所述的接合结构连接，所述第一导电结构设置在所述芯片上，所述第二导电结构设置在所述基板上。