JP2012174791A - 配線基板およびその製造方法ならびに半導体装置 - Google Patents
配線基板およびその製造方法ならびに半導体装置 Download PDFInfo
- Publication number
- JP2012174791A JP2012174791A JP2011033489A JP2011033489A JP2012174791A JP 2012174791 A JP2012174791 A JP 2012174791A JP 2011033489 A JP2011033489 A JP 2011033489A JP 2011033489 A JP2011033489 A JP 2011033489A JP 2012174791 A JP2012174791 A JP 2012174791A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- forming
- post
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】リフロークラックの発生やエレクトロマイグレーションの発生を抑制する。
【解決手段】インターポーザ３０は、ベースとなる樹脂製の基板３２と、基板３２上に形成された配線パターン５０と、配線パターン５０の一部を被覆する絶縁層４０とを有している。配線パターン５０上の所定位置には、銅を主成分とした金属から構成され、半導体チップと接続されるポスト６０が立設され、ポスト６０が基板３２を貫通した状態で配線パターン５０上に立設されている。
【選択図】図３
【解決手段】インターポーザ３０は、ベースとなる樹脂製の基板３２と、基板３２上に形成された配線パターン５０と、配線パターン５０の一部を被覆する絶縁層４０とを有している。配線パターン５０上の所定位置には、銅を主成分とした金属から構成され、半導体チップと接続されるポスト６０が立設され、ポスト６０が基板３２を貫通した状態で配線パターン５０上に立設されている。
【選択図】図３
Description
本発明は配線基板およびその製造方法ならびに半導体装置に関し、特に配線基板の構造に特化した技術に関する。
近年の電子機器の高密度化に伴い、複数枚の半導体チップを積層して３次元実装構造を実現した高密度の半導体装置（半導体パッケージ）が開発されている。
たとえば、このような半導体装置の一形態として、複数枚の半導体チップをそれぞれ１つの基板にワイヤーボンディングで接続して積層させ、パッケージ化することがおこなわれている（特許文献１参照）。
たとえば、このような半導体装置の一形態として、複数枚の半導体チップをそれぞれ１つの基板にワイヤーボンディングで接続して積層させ、パッケージ化することがおこなわれている（特許文献１参照）。
しかし、センターに電極（パッド）を有する半導体チップを用いるような場合において、各半導体チップと基板とをワイヤーボンディングしようとすると、各半導体チップを接着するための接着剤層により、ワイヤ自体が押し潰されて電気特性が悪くなるという問題がある。
そこで、このような場合に、半導体チップのセンターパッドから外側に再配線をおこなうため（半導体チップの電極のピッチ拡張のため）に「インターポーザ」といわれる配線基板が用いられている。
最近では、インターポーザは半導体パッケージ自体の電気的特性や耐久性を向上させるためにも使用されており、その例が特許文献２，３などに開示されている。特許文献２の技術によれば、半導体チップ（１）間にインターポーザ（１１）を挿入し、電源ノイズの問題を解決しようとしている（段落００２７〜００３３，図３など参照）。特許文献３の技術によれば、半導体チップ（５，８）間にインターポーザ（６）を介在させ、耐久性能を評価している（段落００５８，段落００６５，表３，表４，図２など参照）。
ところで、半導体チップとインターポーザとの電気的な接続は、一般的には、半導体チップまたはインターポーザの少なくとも一方の外部接続電極に対し、単に半田バンプを設けてこれを溶融（リフロー）することによりおこなわれる。
このような接続構造では、半田が流れて絶縁層の厚みが確保できず、リフロークラックが生じる可能性がある。さらには、上述した半導体チップの多段化やファインピッチ化に伴い、エレクトロマイグレーションが生じ、半導体チップとインターポーザとの接続部分で抵抗が上がるという可能性もある。
したがって、本発明の主な目的は、リフロークラックの発生やエレクトロマイグレーションの発生を抑制することができる配線基板およびその製造方法ならびにそのような配線基板を利用した半導体装置を提供することにある。
上記課題を解決するため、本発明の第１の態様によれば、
ベースとなる樹脂製の基板と、
前記基板上に形成された配線パターンと、
前記配線パターンの一部を被覆する絶縁層とを有し、
前記配線パターン上の所定位置には、銅を主成分とした金属から構成され、半導体チップと接続されるポストが立設され、
前記ポストが前記基板を貫通した状態で前記配線パターン上に立設されていることを特徴とする配線基板が提供される。
ベースとなる樹脂製の基板と、
前記基板上に形成された配線パターンと、
前記配線パターンの一部を被覆する絶縁層とを有し、
前記配線パターン上の所定位置には、銅を主成分とした金属から構成され、半導体チップと接続されるポストが立設され、
前記ポストが前記基板を貫通した状態で前記配線パターン上に立設されていることを特徴とする配線基板が提供される。
本発明の第２の態様によれば、
ベースとなる樹脂製の基板と、
前記基板上に形成された配線パターンと、
前記配線パターンの一部を被覆する絶縁層とを有し、
前記配線パターン上の所定位置には、銅を主成分とした金属から構成され、半導体チップと接続されるポストが立設され、
前記ポストが前記絶縁層を貫通した状態で前記配線パターン上に立設されていることを特徴とする配線基板が提供される。
ベースとなる樹脂製の基板と、
前記基板上に形成された配線パターンと、
前記配線パターンの一部を被覆する絶縁層とを有し、
前記配線パターン上の所定位置には、銅を主成分とした金属から構成され、半導体チップと接続されるポストが立設され、
前記ポストが前記絶縁層を貫通した状態で前記配線パターン上に立設されていることを特徴とする配線基板が提供される。
本発明の第３の態様によれば、
樹脂製の基板の所定位置に第１の貫通孔を形成する工程と、
前記基板に第１の金属下地層を形成する工程と、
前記基板の一面側の前記第１の金属下地層を所定パターンの第１の樹脂層で被覆する工程と、
前記第１の樹脂層から露出している前記第１の金属下地層に銅を主成分とする第１の金属層を形成するとともに、前記第１の貫通孔に銅を主成分とする第２の金属層を充填する工程と、
前記基板の前記第１の樹脂層が形成された面の反対面に形成された前記第１の金属下地層および前記第１の金属層を除去し、前記第２の金属層から構成されるポストを形成する工程と、
前記第１の樹脂層を除去する工程と、
前記第１の樹脂層で被覆されていた部分の前記第１の金属下地層を除去し、前記第１の金属層から構成される配線パターンの一部を形成する工程と、
前記配線パターンの一部を被覆する第１の絶縁層を形成する工程と、
前記第１の絶縁層の所定位置に前記配線パターンの一部が露出するまで第２の貫通孔を形成する工程と、
前記第１の絶縁層に第２の金属下地層を形成する工程と、
前記第２の金属下地層を所定パターンの第２の樹脂層で被覆する工程と、
前記第２の樹脂層から露出している前記第２の金属下地層に銅を主成分とする第３の金属層を形成する工程と、
前記第２の樹脂層を除去する工程と、
前記第２の樹脂層で被覆されていた部分の前記第２の金属下地層を除去し、前記第３の金属層から構成される配線パターンの残り部分を形成する工程と、
前記配線パターンの残り部分を第２の絶縁層で被覆する工程と、
を有することを特徴とする配線基板の製造方法が提供される。
樹脂製の基板の所定位置に第１の貫通孔を形成する工程と、
前記基板に第１の金属下地層を形成する工程と、
前記基板の一面側の前記第１の金属下地層を所定パターンの第１の樹脂層で被覆する工程と、
前記第１の樹脂層から露出している前記第１の金属下地層に銅を主成分とする第１の金属層を形成するとともに、前記第１の貫通孔に銅を主成分とする第２の金属層を充填する工程と、
前記基板の前記第１の樹脂層が形成された面の反対面に形成された前記第１の金属下地層および前記第１の金属層を除去し、前記第２の金属層から構成されるポストを形成する工程と、
前記第１の樹脂層を除去する工程と、
前記第１の樹脂層で被覆されていた部分の前記第１の金属下地層を除去し、前記第１の金属層から構成される配線パターンの一部を形成する工程と、
前記配線パターンの一部を被覆する第１の絶縁層を形成する工程と、
前記第１の絶縁層の所定位置に前記配線パターンの一部が露出するまで第２の貫通孔を形成する工程と、
前記第１の絶縁層に第２の金属下地層を形成する工程と、
前記第２の金属下地層を所定パターンの第２の樹脂層で被覆する工程と、
前記第２の樹脂層から露出している前記第２の金属下地層に銅を主成分とする第３の金属層を形成する工程と、
前記第２の樹脂層を除去する工程と、
前記第２の樹脂層で被覆されていた部分の前記第２の金属下地層を除去し、前記第３の金属層から構成される配線パターンの残り部分を形成する工程と、
前記配線パターンの残り部分を第２の絶縁層で被覆する工程と、
を有することを特徴とする配線基板の製造方法が提供される。
本発明の第４の態様によれば、
樹脂製の基板の所定位置に第１の貫通孔を形成する工程と、
前記基板に第１の金属下地層を形成する工程と、
前記第１の金属下地層に銅を主成分とする所定パターンの第１の金属層を形成する工程と、
前記第１の金属層から露出した前記第１の金属下地層を除去し、前記第１の金属層から構成される配線パターンを形成する工程と、
前記基板の両面に絶縁層をそれぞれ形成し、前記配線パターンを第１の絶縁層と第２の絶縁層とで被覆する工程と、
前記第１の絶縁層の所定位置に前記配線パターンが露出するまで第２の貫通孔を形成する工程と、
前記第１の絶縁層と前記第２の貫通孔とに第２の金属下地層を形成する工程と、
前記第２の金属下地層に銅を主成分とする第２の金属層を形成するとともに、前記第２の貫通孔に銅を主成分とする第３の金属層を充填する工程と、
前記第１の絶縁層上の前記第２の金属下地層および第２の金属層を除去し、前記第３の金属層から構成されるポストを形成する工程と、
を有することを特徴とする配線基板の製造方法が提供される。
樹脂製の基板の所定位置に第１の貫通孔を形成する工程と、
前記基板に第１の金属下地層を形成する工程と、
前記第１の金属下地層に銅を主成分とする所定パターンの第１の金属層を形成する工程と、
前記第１の金属層から露出した前記第１の金属下地層を除去し、前記第１の金属層から構成される配線パターンを形成する工程と、
前記基板の両面に絶縁層をそれぞれ形成し、前記配線パターンを第１の絶縁層と第２の絶縁層とで被覆する工程と、
前記第１の絶縁層の所定位置に前記配線パターンが露出するまで第２の貫通孔を形成する工程と、
前記第１の絶縁層と前記第２の貫通孔とに第２の金属下地層を形成する工程と、
前記第２の金属下地層に銅を主成分とする第２の金属層を形成するとともに、前記第２の貫通孔に銅を主成分とする第３の金属層を充填する工程と、
前記第１の絶縁層上の前記第２の金属下地層および第２の金属層を除去し、前記第３の金属層から構成されるポストを形成する工程と、
を有することを特徴とする配線基板の製造方法が提供される。
本発明の第５の態様によれば、
貫通電極を有する複数枚の半導体チップを、請求項１〜７のいずれか１項に記載の配線基板上に積層した半導体装置において、
前記半導体チップには前記配線基板と接続される電極が形成され、
前記配線基板のポストの高さと前記半導体チップの電極の高さとの合計が３５μｍ以上であることを特徴とする半導体装置が提供される。
貫通電極を有する複数枚の半導体チップを、請求項１〜７のいずれか１項に記載の配線基板上に積層した半導体装置において、
前記半導体チップには前記配線基板と接続される電極が形成され、
前記配線基板のポストの高さと前記半導体チップの電極の高さとの合計が３５μｍ以上であることを特徴とする半導体装置が提供される。
本発明の第６の態様によれば、
複数枚の半導体チップを、１枚ごとに、請求項１〜７のいずれか１項に記載の配線基板に実装した半導体装置において、
前記半導体チップには前記配線基板と接続される電極が形成され、
前記配線基板のポストの高さと前記半導体チップの電極の高さとの合計が３５μｍ以上であることを特徴とする半導体装置が提供される。
複数枚の半導体チップを、１枚ごとに、請求項１〜７のいずれか１項に記載の配線基板に実装した半導体装置において、
前記半導体チップには前記配線基板と接続される電極が形成され、
前記配線基板のポストの高さと前記半導体チップの電極の高さとの合計が３５μｍ以上であることを特徴とする半導体装置が提供される。
本発明によれば、リフロークラックの発生やエレクトロマイグレーションの発生を抑制することができる。
以下、図面を参照しながら本発明の好ましい実施形態について説明する。
［第１の実施形態］
半導体装置（１００）は、いわゆるＴＳＶ（Through Silicon Via）構造を有する半導体パッケージであり、図１に示すとおり、主に半導体チップ積層体１０、コントローラ２０およびインターポーザ３０から構成されている。
半導体装置（１００）は、いわゆるＴＳＶ（Through Silicon Via）構造を有する半導体パッケージであり、図１に示すとおり、主に半導体チップ積層体１０、コントローラ２０およびインターポーザ３０から構成されている。
図２に示すとおり、半導体チップ積層体１０は、複数枚のＳｉ製の半導体チップ１２が積層され構成されている。各半導体チップ１２は、ＤＲＡＭ（Dynamic Random Access Memory）として機能するものである。各半導体チップ１２には貫通孔１４（Via）が形成されており、貫通孔１４を通じて貫通電極１６が形成されている。各半導体チップ１２は、貫通電極１６を通じて他の半導体チップ１２やコントローラ２０と電気的に接続されている。
コントローラ２０は、Ｓｉ製の半導体チップ２２を有している。半導体チップ２２にも貫通孔２４（Via）が形成されており、貫通孔２４を通じて貫通電極２６が形成されている。半導体チップ２２は、アンダーフィル２８により封止されている。コントローラ２０は、貫通電極２６を通じて半導体チップ積層体１０やインターポーザ３０と電気的に接続されている。
インターポーザ３０は、半導体チップ２２の電極のピッチ拡張のための配線基板である。インターポーザ３０は、可撓性のフレキシブル基板にバンプが形成されたいわゆる半田バンプ付きインターポーザである。
図３に示すとおり、インターポーザ３０は、ベースとなる樹脂製の基板３２を有している。基板３２は、たとえばポリイミド樹脂、フェノール樹脂、エポキシ樹脂、ポリエステル樹脂、フッ素樹脂などから構成されており、好ましくはポリイミド樹脂から構成される。
基板３２の下部には、絶縁層３４が形成されている。絶縁層３４は、接着剤層３６と補強フィルム３８とから構成されている。接着剤層３６は、たとえばエポキシ系接着剤やポリイミド系接着剤などから構成されており、好ましくはエポキシ系接着剤から構成される。補強フィルム３８は、たとえばポリイミド樹脂製のフィルムから構成されている。
絶縁層３４の下部には、絶縁層４０が形成されている。絶縁層４０は、ソルダーレジストから形成された層である。
基板３２上には、絶縁層３４の接着剤層３６から絶縁層４０にかけて３次元的構造を有する配線パターン５０が形成されている。配線パターン５０は、銅を主成分とした金属で構成されている。
「銅を主成分とする金属」とは、銅単体であってもよいし、銅に対してニッケル、コバルト、鉄などが添加された合金であってもよい。銅を主成分とする金属を合金とする場合、銅に対するニッケルなどの添加量は好ましくは２０％以下である。
配線パターン５０は主に、下部配線部５２、連結配線部５４および上部配線部５６から構成されている。以後の説明をわかりやすくするために、配線パターン５０をこれら部位に区画しているが、これら部位は実際には一体に形成されている。
下部配線部５２は、絶縁層４０に被覆されている。絶縁層４０は、所定パターンにパターニングされており、下部配線部５２の一部が絶縁層４０の開口部４２から露出している。下部配線部５２の露出部が外部接続電極として機能するようになっており、当該露出部に半田ボールなどが形成され、半導体装置１００がマザーボードなどの回路基板に実装される。
連結配線部５４は、補強フィルム３８を貫通するように形成されている。連結配線部５４は、下部配線部５２と上部配線部５６とに接続され、これら配線部を連結している。
上部配線部５６は、接着剤層３６中に形成されている。上部配線部５６には、ポスト６０が形成されている。ポスト６０は、基板３２を貫通した状態で配線パターン５０上に立設されている。ポスト６０の先端部（頂部６４）は、基板３２からわずかに露出している。基板３２は、ポストの先端部（頂部６４）を突出させた状態でポスト６０の側面を被覆しており、ポスト６０を保護する保護層として機能している。
ポスト６０上には、半田バンプ６２が形成されている。半田バンプ６２は、半導体チップなどの電子デバイスと電気的にフリップチップ接続するための突起電極であり、たとえばスズ−銀合金から構成されている。
図３拡大部に示すとおり、ポスト６０は、頂部６４から基部６６に向けて先細の形状（逆テーパ状）を呈している。頂部６４は、半田バンプ６２を介してコントローラ２０の半導体チップ２２と接続される部位である。基部６６は、配線パターン５０の上部配線部５６と接続された部位である。たとえば、頂部６４の径は、半導体チップ２２の電極２９（図２，後述参照）の径に対し＋１０〜２０μｍであり、基部６６の径は、半導体チップ２２の電極２９の径に対し±１０μｍである。
ポスト６０がこのような形状を呈するため、ポスト６０の頂部６４は、基部６６より平面視したときの面積が広く、半導体チップ２２との接続時における電極間の位置ずれを防止することができる。その一方、ポスト６０の基部６６は、頂部６４より平面視したときの面積が狭く、ポスト６０の形成時に上部配線部５６との間の位置ずれや、ポスト６０が所望の上部配線部５６の隣の上部配線部５６に誤って接続されるのを防止することができる。
なお、図３では省略しているが、基板３２、絶縁層３４および絶縁層４０と配線パターン５０との界面や、基板３２とポスト６０との界面には、下地金属層が形成されており、配線パターン５０やポスト６０の基板３２などに対する接着性が高められている。当該下地金属層は、たとえばニッケルクロム合金や銅などから構成されている。
以上の構成を有する半導体装置１００の各種寸法は、たとえば、下記のとおりに設計されている（図１〜図３参照）。
パッケージサイズ（インターポーザ３０）は、１１ｍｍ×１５ｍｍである。
チップサイズ（半導体チップ１２）は、７ｍｍ×８ｍｍである。
貫通電極１６の直径ａは、２０μｍである。
貫通電極１６間のピッチｂは、３５μｍである。
貫通電極２６の直径ｃは、２０μｍである。
貫通電極２６間のピッチｄは、７０μｍである。
ポスト６０の直径ｅは、ほぼ２０μｍである。
半田バンプ６２間のピッチｆは、７０μｍである。
外部接続電極（半田ボール）間のピッチｇは、８００μｍである。
半田バンプ６２の高さｈは、５μｍである。
ポスト６０の高さｉは、３５μｍである。
基板３２の厚みｊは、２５μｍである。
配線パターン５０の連結配線部５４の高さｋは、３８μｍである。
パッケージサイズ（インターポーザ３０）は、１１ｍｍ×１５ｍｍである。
チップサイズ（半導体チップ１２）は、７ｍｍ×８ｍｍである。
貫通電極１６の直径ａは、２０μｍである。
貫通電極１６間のピッチｂは、３５μｍである。
貫通電極２６の直径ｃは、２０μｍである。
貫通電極２６間のピッチｄは、７０μｍである。
ポスト６０の直径ｅは、ほぼ２０μｍである。
半田バンプ６２間のピッチｆは、７０μｍである。
外部接続電極（半田ボール）間のピッチｇは、８００μｍである。
半田バンプ６２の高さｈは、５μｍである。
ポスト６０の高さｉは、３５μｍである。
基板３２の厚みｊは、２５μｍである。
配線パターン５０の連結配線部５４の高さｋは、３８μｍである。
このように半導体装置１００によれば、半導体チップ１２の貫通電極１６間のピッチｂがコントローラ２０（半導体チップ２２）により３５μｍから７０μｍに拡張され、半導体チップ２２の貫通電極２６間のピッチｄがインターポーザ３０により７０μｍから８００μｍに大幅に拡張される。
ここで、半導体装置１００において、コントローラ２０（半導体チップ２２）には底面からインターポーザ３０側に向けて突出する電極２９が形成されている。この半導体チップ２２の電極２９の高さとインターポーザ３０のポスト６０の高さとの合計Ｈ（図２参照）は、好ましくは３５μｍ以上であり、さらに好ましくは５０μｍ以上である。
この場合に、半導体チップ２２の電極２９とインターポーザ３０のポスト６０とでいずれが高くてもよいが、好ましくはポスト６０を高くしてポスト６０の高さを３５μｍ以上確保する。これは（ｉ）半導体チップ２２側で高さを確保しようとすると、半導体チップ２２ごとに（枚葉ごとに）電極２９を製造しなければならず手間がかかるのに対し、インターポーザ３０側で高さを確保しようとするほうがロールツーロール方式で容易にポスト６０を製造することができるからであり、（ｉｉ）半導体チップ２２とインターポーザ３０の歩留まりを考慮すると、インターポーザ３０側で高さを確保したほうがトータルの歩留まりがよいからである。
したがって、好ましくは、半導体チップ２２の電極２９はパッド電極のみから構成し、電極２９にはバンプなどを形成しないのがよい。
続いて、インターポーザ３０の製造方法について説明する。
インターポーザ３０は、所定のロールに巻かれた長尺の基板３２が別のロールに巻き取られるように搬送され、その搬送過程で配線パターン３０などが形成されるロールツーロール方式により、製造される。
インターポーザ３０は、所定のロールに巻かれた長尺の基板３２が別のロールに巻き取られるように搬送され、その搬送過程で配線パターン３０などが形成されるロールツーロール方式により、製造される。
具体的には、はじめに、図４に示すとおり、基板３２に樹脂製のドライフィルム７０をラミネートし、露光してドライフィルム７０を硬化させる（Ｓ１）。その後、レーザを用いて基板３２およびドライフィルム７０の所定位置に貫通孔７２を形成し、そのスミア（削りかす）を除去する（Ｓ２）。
その後、基板３２およびドライフィルム７０に金属をスパッタリングして金属下地層７４を形成する（Ｓ３）。その後、基板３２の下面側の金属下地層７４に樹脂製のドライフィルム７６をラミネートし、上部配線部５６に対応するパターンのマスクを用いてドライフィルム７６を露光・現像し、金属下地層７４を所定パターンの樹脂層（ドライフィルム７６）で被覆する（Ｓ４）。
その後、ドライフィルム７６から露出している金属下地層７４に銅を主成分とする金属をめっきし、金属下地層７４に金属層７８を形成するとともに、貫通孔７２にも金属層７９を充填する（Ｓ５）。その後、基板３２の下面側の金属層７８およびドライフィルム７６上に樹脂製のドライフィルム８０を貼付し、ドライフィルム７０の上面側の金属下地層７４および金属層７８をエッチングして除去する（Ｓ６）。その結果、金属層７９から構成されるポスト６０が形成される。
なお、Ｓ２の処理では、レーザの出力を調整して上方から下方にかけて徐々に低下させ、貫通孔７２を先細状（逆テーパ状）に形成する。その結果、先細状のポスト６０を形成することができる（図３拡大部参照）。
その後、ポスト６０に半田をめっきして半田バンプ６２を形成し（Ｓ７）、基板３２に形成されたドライフィルム７０，７６，８０を剥離する（Ｓ８）。その後、図５に示すとおり、基板３２に樹脂製のドライフィルム８２を貼付するとともに、ドライフィルム７６で被覆されていた部分の金属下地層７４をエッチングして除去する（Ｓ９）。その結果、金属層７８から構成される配線パターン５０の上部配線部５６が形成される。
その後、基板３２の下面側に接着剤を塗布して接着剤層３６を形成し、さらに接着剤層３６上に補強フィルム３８をラミネートし、上部配線部５６を絶縁層３４で被覆する（Ｓ１０）。その後、加熱して接着剤層３６を硬化させるとともに、ドライフィルム８２を剥離する（Ｓ１１）。その後、レーザを用いて絶縁層３４の所定位置に上部配線部５６が露出するまで貫通孔８４を形成し、そのスミア（削りかす）を除去する（Ｓ１２）。
その後、絶縁層３４、貫通孔８４および上部配線部５６に金属をスパッタリングして金属下地層８６を形成する（Ｓ１３）。その後、基板３２に樹脂製のドライフィルム８８をラミネートするとともに、金属下地層８６にも樹脂製のドライフィルム９０をラミネートし、下部配線部５２および連結配線部５４に対応するパターンのマスクを用いてドライフィルム９０を露光・現像し、金属下地層８６を所定パターンの樹脂層（ドライフィルム９０）で被覆する（Ｓ１４）。
その後、図６に示すとおり、ドライフィルム９０から露出している金属下地層８６に銅を主成分とする金属をめっきし、金属下地層８６、貫通孔８４および上部配線部５６に金属層９２を形成する（Ｓ１５）。その後、ドライフィルム９０を剥離する（Ｓ１６）。その後、ドライフィルム９０で被覆されていた金属下地層８６をエッチングして除去する。その結果、金属層９２から構成される配線パターン５０の下部配線部５２および連結配線部５４が形成される。
その後、ドライフィルム８８を剥離する。その後、絶縁層３４、下部配線部５２および連結配線部５４に樹脂製のソルダーレジストをラミネートして絶縁層４０を形成し、所定パターンのマスクを用いて絶縁層４０を露光・現像する（Ｓ１７）。その結果、絶縁層４０に開口部４２が形成され、下部配線部５２の一部が開口部４２から露出する（外部接続電極が形成される。）。
以上のＳ１〜Ｓ１７の処理を経てインターポーザ３０を製造することができる。
以上のＳ１〜Ｓ１７の処理を経てインターポーザ３０を製造することができる。
以上の半導体装置１００によれば、インターポーザ３０にポスト６０が形成され、その形成部分が基板３２やアンダーフィル２８などの樹脂で満たされているから、半導体装置１００をマザーボードなどの回路基板に実装しようとした場合に、応力が緩和されリフロークラックの発生を抑制することができる。
さらに、インターポーザ３０にポスト６０が形成され、コントローラ２０の半導体チップ２２とインターポーザ３０の配線パターン５０との間に所定の間隔が確保されるから、エレクトロマイグレーションの発生も抑制することができる。
［第２の実施形態］
第２の実施形態は、インターポーザの構成において第１の実施形態と異なるものであり、それ他の構成については、第１の実施形態と同様である。
第２の実施形態は、インターポーザの構成において第１の実施形態と異なるものであり、それ他の構成については、第１の実施形態と同様である。
図７に示すとおり、本実施形態にかかるインターポーザ２００では、基板３２の上部に絶縁層３４が形成され、基板３２の下部に絶縁層４０が形成されている。
ポスト６０は、絶縁層３４（特に補強フィルム３８）を貫通した状態で配線パターン５０の上部配線部５６に立設されている。
インターポーザ２００では、絶縁層３４がポスト６０の先端部（頂部６４）を突出させた状態でポスト６０の側面を被覆しており、絶縁層３４はポスト６０を保護する保護層として機能している。
続いて、インターポーザ２００の製造方法について説明する。
はじめに、図８に示すとおり、レーザを用いて基板３２の所定位置に貫通孔２１０を形成し、そのスミア（削りかす）を除去する（Ｓ２１）。その後、基板３２に金属をスパッタリングして金属下地層２１２を形成する（Ｓ２２）。
はじめに、図８に示すとおり、レーザを用いて基板３２の所定位置に貫通孔２１０を形成し、そのスミア（削りかす）を除去する（Ｓ２１）。その後、基板３２に金属をスパッタリングして金属下地層２１２を形成する（Ｓ２２）。
その後、金属下地層２１２の所定位置に銅を主成分とする金属をめっきし、金属下地層に金属層２１４を形成するとともに、貫通孔２１０にも金属層２１６を充填する（Ｓ２３）。その後、金属層２１４から露出している金属下地層２１２をエッチングして除去する（Ｓ２４）。その結果、金属層２１４および金属層２１６から構成される配線パターン５０が形成される。
その後、基板３２の上面側に接着剤を塗布して接着剤層３６を形成し、さらに接着剤層３６上に補強フィルム３８をラミネートし、配線パターン５０の上部配線部５６を絶縁層３４で被覆する。併せて、基板３２の下面側に樹脂製のソルダーレジストをラミネートして絶縁層４０を形成し、配線パターン５０の下部配線部５２を絶縁層４０で被覆する（Ｓ２５）。
その後、絶縁層３４上に樹脂製のドライフィルム２１８を貼付し、露光してドライフィルム２１８を硬化させる（Ｓ２６）。その後、レーザを用いてドライフィルム２１８および絶縁層３４の所定位置に上部配線部５６が露出するまで貫通孔２２０を形成するとともに、レーザを用いて絶縁層４０の所定位置にも下部配線部５２が露出するまで貫通孔（開口部４２）を形成し、それらスミア（削りかす）を除去する（Ｓ２７）。
その後、図９に示すとおり、ドライフィルム２１８および貫通孔２２０に金属をスパッタリングして金属下地層２２２を形成するとともに、絶縁層４０および開口部４２にも金属をスパッタリングして金属下地層２２４を形成する（Ｓ２８）。その後、金属下地層２２４に樹脂製のドライフィルム２２６を貼付するとともに、金属下地層２２２に銅を主成分とする金属をめっきし、金属下地層２２２に金属層２２８を形成するとともに、貫通孔２２０にも金属層２３０を充填する（Ｓ２９）。その後、ドライフィルム２１８上の金属下地層２２２および金属層２２８をエッチングして除去する（Ｓ３０）。その結果、金属層２３０から構成されるポスト６０が形成される。
その後、ポスト６０に半田をめっきして半田バンプ６２を形成し、半田バンプ６２およびドライフィルム２１８上にドライフィルム２３２をラミネートし、露光してドライフィルム２３２を硬化させる（Ｓ３１）。その後、金属下地層２２４に形成されたドライフィルム２２６を剥離する（Ｓ３２）。その後、金属下地層２２４をエッチングして除去し、絶縁層３４上のドライフィルム２１８，２３２を同時に剥離する（Ｓ３３）。
以上のＳ２１〜Ｓ３３の処理を経てインターポーザ２００を製造することができる。
以上のＳ２１〜Ｓ３３の処理を経てインターポーザ２００を製造することができる。
なお、インターポーザ２００に代えて、図１０のインターポーザ２４０や図１１のインターポーザ２５０を使用してもよい。図１０のインターポーザ２４０では、インターポーザ２００の接着剤層３６および補強フィルム３８に代えて、絶縁層２４２が形成されている。絶縁層２４２は、たとえばポリイミド樹脂から構成されている。
インターポーザ２４０を製造する場合には、Ｓ２５において接着剤層３６を形成して補強フィルム３８を貼付するのに代えて、基板３２および上部配線部５６上に液状の樹脂をキャスティングして硬化させればよい。
図１１のインターポーザ２５０では、インターポーザ２００の接着剤層３６および補強フィルム３８に相当する部材がない。
インターポーザ２５０を製造する場合には、Ｓ２５において接着剤層３６を形成して補強フィルム３８を貼付することはせず、Ｓ２６において基板３２および上部配線部２６上に直接的にドライフィルム２１８を貼付すればよい。
［第３の実施形態］
第３の実施形態は、主に下記の点で第１の実施形態と異なっており、それ他の構成は第１の実施形態と同様の構成を有している。
第３の実施形態は、主に下記の点で第１の実施形態と異なっており、それ他の構成は第１の実施形態と同様の構成を有している。
図１２に示すとおり、半導体装置３００は、いわゆるＤＤＰ（Double Die Package）構造を有する半導体パッケージであって、２枚の同種類の半導体チップ３１０を積層してパッケージしたものである。
半導体装置３００は、半導体チップ３１０よりサイズが大きいプリント基板３２０を有している。プリント基板３２０の表面には、ボンディングパッド３２２が形成されている。プリント基板３２０の裏面には、電極パッド３２４が形成され、電極パッド３２４には半田ボール３２６が形成されている。
プリント基板３２０上には、接着剤層３３０を介して半導体チップ３１０が実装されている。半導体チップ３１０には、電極３１２が形成されている。電極３１２は、たとえば銅や金、半田などから構成されている。半導体チップ３１０は、電極３１２を上方に向けた状態でインターポーザ４００にフリップチップ接続されている。インターポーザ４００上には、接着剤層３４０を介してさらに半導体チップ３１０およびインターポーザ４００が積層されている。
各インターポーザ４００の外側には、外部接続電極４０２が形成されている。各外部接続電極４０２は、ボンディングワイヤ３５０によりプリント基板３２０のボンディングパッド３２２に電気的に接続されている。
半導体装置３００では、上述のように積層された半導体チップ３１０が、ボンディングワイヤ３５０とともに封止樹脂３６０により封止されている。
図１３に示すとおり、インターポーザ４００でも基板３２がベースとなっている。基板３２上には絶縁層４１０が形成されている。絶縁層４１０は、たとえばエポキシ樹脂から構成されている。
ポスト６０は、絶縁層４１０を貫通した状態で、配線パターン５０の上部配線部５６に立設されている。
インターポーザ４００でも、絶縁層４１０がポスト６０の側面を被覆しており、絶縁層４１０はポスト６０を保護する保護層として機能している。
配線パターン５０の下部配線部５２は、金属層４１２で被覆され、外部接続電極４０２を構成している。金属層４１２は、たとえばニッケルや金などが積層された構成を有している。
続いて、インターポーザ４００の製造方法について説明する。
はじめに、図１４に示すとおり、基板３２を準備し（Ｓ４１）、基板３２の側縁部に対して搬送用ローラに係止するための孔４２０をパンチングにより所定間隔で開ける（Ｓ４２）。
はじめに、図１４に示すとおり、基板３２を準備し（Ｓ４１）、基板３２の側縁部に対して搬送用ローラに係止するための孔４２０をパンチングにより所定間隔で開ける（Ｓ４２）。
その後、レーザを用いて基板３２の所定位置に貫通孔４２２を形成し、そのスミア（削りかす）を除去し洗浄する（Ｓ４３）。その後、基板３２に金属をスパッタリングして金属下地層４２４を形成する（Ｓ４４）。
その後、基板３２の両面に樹脂製のドライフィルム４２６，４２８をラミネートし（Ｓ４５）、配線パターン５０の上部配線部５６および下部配線部５２に対応する形状のマスクを用いて露光し現像する（Ｓ４６）。その後、ドライフィルム４２６，４２８から露出している金属下地層４２４に銅を主成分とする金属をめっきし、金属下地層４２４に金属層４３０を形成するとともに、貫通孔４２２にも金属層４３２を充填する（Ｓ４７）。
その後、図１５に示すとおり、ドライフィルム４２６，４２８を剥離し（Ｓ４８）、ドライフィルム４２６，４２８に被覆されていた金属下地層４２４をエッチングして除去する（Ｓ４９）。その結果、金属層４３０および金属層４３２から構成された配線パターン５０（上部配線部５６、下部配線部５２および連結配線部５４）が形成される。
その後、基板３２の上面側に樹脂製の接着剤（または絶縁層）を貼付して絶縁層４１０を形成する（Ｓ５０）。その後、下部配線部５２に金属をめっきして金属層４１２を形成する（Ｓ５１）。その後、基板３２の下面側に樹脂製のドライフィルム４３４を貼付するとともに、レーザを用いて絶縁層４１０の所定位置に上部配線部５６が露出するまで貫通孔４３６を形成し、そのスミア（削りかす）を除去する（Ｓ５２）。その後、貫通孔４３６から露出する上部配線部５６に銅を主成分とする金属をめっきしてポスト６０を形成し、さらにポスト６０に半田をめっきして半田バンプ６２を形成し、最後にドライフィルム４３４を剥離する（Ｓ５３）。
以上のＳ４１〜Ｓ５３の処理を経てインターポーザ４００を製造することができる。
以上のＳ４１〜Ｓ５３の処理を経てインターポーザ４００を製造することができる。
（１）サンプルの作製
図２と同様の構成を有する半導体装置（ＴＳＶ構造）と、図１２と同様の構成を有する半導体装置（ＤＰＰ構造）とを製造して、これらをサンプルとした。
図２と同様の構成を有する半導体装置（ＴＳＶ構造）と、図１２と同様の構成を有する半導体装置（ＤＰＰ構造）とを製造して、これらをサンプルとした。
半導体装置としてパッケージサイズが５ｍｍ角のものと１０ｍｍ角のものとを準備した。半導体チップの電極の態様やその高さ、インターポーザのポストの高さなどを適宜変更しながら、その組み合わせに応じて、サンプル１〜１２（表１参照），サンプル１３〜２２（表２参照）と区別した。
表１および表２中、サンプル２，４，６，８，１０，１２，１４，１６の「（注）」は、半導体チップ側でパッド電極を使用しており、そのパッド電極の半導体チップからの突出長さを表している。
（２）サンプルの評価
（２．１）リフロークラック試験
各サンプルをリフロー処理し、リフロー処理後のクラックの有無を観察した。
観察結果を表１および表２に示す。
表１および表２中、○、△、×の基準は、下記のとおりである。
「○」…５ｍｍ角，１０ｍｍ角ともにクラックがない
「△」…５ｍｍ角ではクラックはないが、１０ｍｍ角では１個以上のパッケージでクラックが発生している
「×」…５ｍｍ角，１０ｍｍ角ともに１個以上のパッケージでクラックが発生している
（２．１）リフロークラック試験
各サンプルをリフロー処理し、リフロー処理後のクラックの有無を観察した。
観察結果を表１および表２に示す。
表１および表２中、○、△、×の基準は、下記のとおりである。
「○」…５ｍｍ角，１０ｍｍ角ともにクラックがない
「△」…５ｍｍ角ではクラックはないが、１０ｍｍ角では１個以上のパッケージでクラックが発生している
「×」…５ｍｍ角，１０ｍｍ角ともに１個以上のパッケージでクラックが発生している
（２．２）長期信頼性試験（エレクトロマイグレーション）
各サンプルにおいて、初期状態と一定環境（１１０℃，８５％ＲＨ，１．９５Ｖ，５００時間）に放置した後とで、抵抗値を測定した。抵抗値の増加が１０％以内であれば「○」と、１０％を上回った場合は「×」と評価した。
評価結果を表１および表２に示す。
各サンプルにおいて、初期状態と一定環境（１１０℃，８５％ＲＨ，１．９５Ｖ，５００時間）に放置した後とで、抵抗値を測定した。抵抗値の増加が１０％以内であれば「○」と、１０％を上回った場合は「×」と評価した。
評価結果を表１および表２に示す。
（３）まとめ
表１および表２に示すとおり、サンプル１〜１６とサンプル１７〜２２とを比較すると、インターポーザ側にポストを形成したサンプル１〜１６では、長期信頼性試験において良好な結果が得られており、長期信頼性の向上のためには、インターポーザにポストを形成するのが有用であることがわかる。
表１および表２に示すとおり、サンプル１〜１６とサンプル１７〜２２とを比較すると、インターポーザ側にポストを形成したサンプル１〜１６では、長期信頼性試験において良好な結果が得られており、長期信頼性の向上のためには、インターポーザにポストを形成するのが有用であることがわかる。
特に、各サンプル１〜１６を比較すると、インターポーザ側のポストの高さが３５μｍ以上であるサンプル１〜８では、リフロークラックの発生もなく、リフロークラックの発生を防止する上では、ポストの高さを３５μｍ以上とするのが有用であることがわかる。
１０…半導体チップ積層体
１２…半導体チップ
１４…貫通孔
１６…貫通電極
２０…コントローラ
２２…半導体チップ
２４…貫通孔
２６…貫通電極
２８…アンダーフィル
３０…インターポーザ
３２…基板
３４…絶縁層
３６…接着剤層
３８…補強フィルム
４０…絶縁層
４２…開口部
５０…配線パターン
５２…下部配線部
５４…連結配線部
５６…上部配線部
６０…ポスト
６２…半田バンプ
６４…頂部
６６…基部
７０…ドライフィルム
７２…貫通孔
７４…金属下地層
７６…ドライフィルム
７８，７９…金属層
８０，８２…ドライフィルム
８４…貫通孔
８６…金属下地層
８８，９０…ドライフィルム
９２…金属層
１００…半導体装置
２００…インターポーザ
２１０…貫通孔
２１２…金属下地層
２１４，２１６…金属層
２１８…ドライフィルム
２２０…貫通孔
２２２，２２４…金属下地層
２２６…ドライフィルム
２２８，２３０…金属層
２３２…ドライフィルム
２４０…インターポーザ
２４２…絶縁層
２５０…インターポーザ
３００…半導体装置
３１０…半導体チップ
３１２…電極
３２０…プリント基板
３２２…ボンディングパッド
３２４…電極パッド
３２６…半田ボール
３３０，３４０…接着剤層
３５０…ボンディングワイヤ
３６０…封止樹脂
４００…インターポーザ
４１０…絶縁層
４１２…金属層
４２０…孔
４２２…貫通孔
４２４…金属下地層
４２６，４２８…ドライフィルム
４３０，４３２…金属層
４３４…ドライフィルム
１２…半導体チップ
１４…貫通孔
１６…貫通電極
２０…コントローラ
２２…半導体チップ
２４…貫通孔
２６…貫通電極
２８…アンダーフィル
３０…インターポーザ
３２…基板
３４…絶縁層
３６…接着剤層
３８…補強フィルム
４０…絶縁層
４２…開口部
５０…配線パターン
５２…下部配線部
５４…連結配線部
５６…上部配線部
６０…ポスト
６２…半田バンプ
６４…頂部
６６…基部
７０…ドライフィルム
７２…貫通孔
７４…金属下地層
７６…ドライフィルム
７８，７９…金属層
８０，８２…ドライフィルム
８４…貫通孔
８６…金属下地層
８８，９０…ドライフィルム
９２…金属層
１００…半導体装置
２００…インターポーザ
２１０…貫通孔
２１２…金属下地層
２１４，２１６…金属層
２１８…ドライフィルム
２２０…貫通孔
２２２，２２４…金属下地層
２２６…ドライフィルム
２２８，２３０…金属層
２３２…ドライフィルム
２４０…インターポーザ
２４２…絶縁層
２５０…インターポーザ
３００…半導体装置
３１０…半導体チップ
３１２…電極
３２０…プリント基板
３２２…ボンディングパッド
３２４…電極パッド
３２６…半田ボール
３３０，３４０…接着剤層
３５０…ボンディングワイヤ
３６０…封止樹脂
４００…インターポーザ
４１０…絶縁層
４１２…金属層
４２０…孔
４２２…貫通孔
４２４…金属下地層
４２６，４２８…ドライフィルム
４３０，４３２…金属層
４３４…ドライフィルム
Claims (12)
- ベースとなる樹脂製の基板と、
前記基板上に形成された配線パターンと、
前記配線パターンの一部を被覆する絶縁層とを有し、
前記配線パターン上の所定位置には、銅を主成分とした金属から構成され、半導体チップと接続されるポストが立設され、
前記ポストが、前記基板を貫通した状態で前記配線パターン上に立設されていることを特徴とする配線基板。 - ベースとなる樹脂製の基板と、
前記基板上に形成された配線パターンと、
前記配線パターンの一部を被覆する絶縁層とを有し、
前記配線パターン上の所定位置には、銅を主成分とした金属から構成され、半導体チップと接続されるポストが立設され、
前記ポストが、前記絶縁層を貫通した状態で前記配線パターン上に立設されていることを特徴とする配線基板。 - 前記ポストは、高さが３５μｍ以上であることを特徴とする請求項１または２に記載の配線基板。
- 前記ポストは、半導体チップと接続される頂部から前記配線パターンと接続された基部に向けて先細の逆テーパ状を呈していることを特徴とする請求項１〜３のいずれか１項に記載の配線基板。
- 前記基板が、前記ポストの側面を被覆する保護層として機能していることを特徴とする請求項１、３または４のいずれか１項に記載の配線基板。
- 前記絶縁層が、前記ポストの側面を被覆する保護層として機能していることを特徴とする請求項２〜４のいずれか１項に記載の配線基板。
- 前記ポストの頂部には、半田バンプが設けられていることを特徴とする請求項１〜６のいずれか１項に記載の配線基板。
- 樹脂製の基板の所定位置に第１の貫通孔を形成する工程と、
前記基板に第１の金属下地層を形成する工程と、
前記基板の一面側の前記第１の金属下地層を、所定パターンの第１の樹脂層で被覆する工程と、
前記第１の樹脂層から露出している前記第１の金属下地層に銅を主成分とする第１の金属層を形成するとともに、前記第１の貫通孔に銅を主成分とする第２の金属層を充填する工程と、
前記基板の前記第１の樹脂層が形成された面の反対面に形成された前記第１の金属下地層および前記第１の金属層を除去し、前記第２の金属層から構成されるポストを形成する工程と、
前記第１の樹脂層を除去する工程と、
前記第１の樹脂層で被覆されていた部分の前記第１の金属下地層を除去し、前記第１の金属層から構成される配線パターンの一部を形成する工程と、
前記配線パターンの一部を被覆する第１の絶縁層を形成する工程と、
前記第１の絶縁層の所定位置に前記配線パターンの一部が露出するまで第２の貫通孔を形成する工程と、
前記第１の絶縁層に第２の金属下地層を形成する工程と、
前記第２の金属下地層を所定パターンの第２の樹脂層で被覆する工程と、
前記第２の樹脂層から露出している前記第２の金属下地層に銅を主成分とする第３の金属層を形成する工程と、
前記第２の樹脂層を除去する工程と、
前記第２の樹脂層で被覆されていた部分の前記第２の金属下地層を除去し、前記第３の金属層から構成される配線パターンの残り部分を形成する工程と、
前記配線パターンの残り部分を第２の絶縁層で被覆する工程と、
を有することを特徴とする配線基板の製造方法。 - 樹脂製の基板の所定位置に第１の貫通孔を形成する工程と、
前記基板に第１の金属下地層を形成する工程と、
前記第１の金属下地層に銅を主成分とする所定パターンの第１の金属層を形成する工程と、
前記第１の金属層から露出した前記第１の金属下地層を除去し、前記第１の金属層から構成される配線パターンを形成する工程と、
前記基板の両面に絶縁層をそれぞれ形成し、前記配線パターンを第１の絶縁層と第２の絶縁層とで被覆する工程と、
前記第１の絶縁層の所定位置に前記配線パターンが露出するまで第２の貫通孔を形成する工程と、
前記第１の絶縁層と前記第２の貫通孔とに第２の金属下地層を形成する工程と、
前記第２の金属下地層に銅を主成分とする第２の金属層を形成するとともに、前記第２の貫通孔に銅を主成分とする第３の金属層を充填する工程と、
前記第１の絶縁層上の前記第２の金属下地層および第２の金属層を除去し、前記第３の金属層から構成されるポストを形成する工程と、
を有することを特徴とする配線基板の製造方法。 - 前記第３の金属層から構成されるポストを形成する工程の後に、前記第１の絶縁層を剥離する工程を有することを特徴とする請求項９に記載の配線基板の製造方法。
- 貫通電極を有する複数枚の半導体チップを、請求項１〜７のいずれか１項に記載の配線基板上に積層した半導体装置において、
前記半導体チップには前記配線基板と接続される電極が形成され、
前記配線基板のポストの高さと前記半導体チップの電極の高さとの合計が３５μｍ以上であることを特徴とする半導体装置。 - 複数枚の半導体チップを、１枚ごとに、請求項１〜７のいずれか１項に記載の配線基板に実装した半導体装置において、
前記半導体チップには前記配線基板と接続される電極が形成され、
前記配線基板のポストの高さと前記半導体チップの電極の高さとの合計が３５μｍ以上であることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011033489A JP2012174791A (ja) | 2011-02-18 | 2011-02-18 | 配線基板およびその製造方法ならびに半導体装置 |
| PCT/JP2012/053843 WO2012111814A1 (ja) | 2011-02-18 | 2012-02-17 | 配線基板およびその製造方法ならびに半導体装置 |
| TW101105250A TW201248800A (en) | 2011-02-18 | 2012-02-17 | Wiring substrate, method for manufacturing same, and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011033489A JP2012174791A (ja) | 2011-02-18 | 2011-02-18 | 配線基板およびその製造方法ならびに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012174791A true JP2012174791A (ja) | 2012-09-10 |
Family
ID=46977450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011033489A Pending JP2012174791A (ja) | 2011-02-18 | 2011-02-18 | 配線基板およびその製造方法ならびに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012174791A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093312B2 (en) | 2013-05-23 | 2015-07-28 | Industrial Technology Research Institute | Semiconductor device and manufacturing method thereof |
| US9368475B2 (en) | 2013-05-23 | 2016-06-14 | Industrial Technology Research Institute | Semiconductor device and manufacturing method thereof |
| JP2016178247A (ja) * | 2015-03-20 | 2016-10-06 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| US9515035B2 (en) | 2014-12-19 | 2016-12-06 | International Business Machines Corporation | Three-dimensional integrated circuit integration |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07211722A (ja) * | 1994-01-26 | 1995-08-11 | Toshiba Corp | 半導体装置及び半導体装置実装構造体 |
| JP2001274277A (ja) * | 2000-03-27 | 2001-10-05 | Taiyo Ink Mfg Ltd | 突起電極付きプリント配線基板とその製造方法 |
| JP2006301863A (ja) * | 2005-04-19 | 2006-11-02 | Elpida Memory Inc | メモリモジュール |
| JP2010034324A (ja) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | 配線基板の製造方法 |
-
2011
- 2011-02-18 JP JP2011033489A patent/JP2012174791A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07211722A (ja) * | 1994-01-26 | 1995-08-11 | Toshiba Corp | 半導体装置及び半導体装置実装構造体 |
| JP2001274277A (ja) * | 2000-03-27 | 2001-10-05 | Taiyo Ink Mfg Ltd | 突起電極付きプリント配線基板とその製造方法 |
| JP2006301863A (ja) * | 2005-04-19 | 2006-11-02 | Elpida Memory Inc | メモリモジュール |
| JP2010034324A (ja) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | 配線基板の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093312B2 (en) | 2013-05-23 | 2015-07-28 | Industrial Technology Research Institute | Semiconductor device and manufacturing method thereof |
| US9368475B2 (en) | 2013-05-23 | 2016-06-14 | Industrial Technology Research Institute | Semiconductor device and manufacturing method thereof |
| US9515035B2 (en) | 2014-12-19 | 2016-12-06 | International Business Machines Corporation | Three-dimensional integrated circuit integration |
| US9773726B2 (en) | 2014-12-19 | 2017-09-26 | International Business Machines Corporation | Three-dimensional integrated circuit integration |
| JP2016178247A (ja) * | 2015-03-20 | 2016-10-06 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382049B2 (en) | Chip package and bump connecting structure thereof | |
| JP4772844B2 (ja) | ウエハレベルパッケージ及びその製造方法 | |
| JP5764256B2 (ja) | 支持端子パッドを有する半導体チップ | |
| US9679862B2 (en) | Semiconductor device having conductive bumps of varying heights | |
| TW201208022A (en) | Flip chip package assembly and process for making same | |
| JP4489821B2 (ja) | 半導体装置及びその製造方法 | |
| KR100723497B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 | |
| US7521289B2 (en) | Package having dummy package substrate and method of fabricating the same | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US20080036079A1 (en) | Conductive connection structure formed on the surface of circuit board and manufacturing method thereof | |
| JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
| CN108461406B (zh) | 衬底结构、半导体封装结构及其制造方法 | |
| JP6586952B2 (ja) | 半導体装置およびその製造方法 | |
| US20130292820A1 (en) | Electronic device packages including bump buffer spring pads and methods of manufacturing the same | |
| US20130277828A1 (en) | Methods and Apparatus for bump-on-trace Chip Packaging | |
| US9265147B2 (en) | Multi-layer wiring board | |
| JP2012174791A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
| JP2010161419A (ja) | 半導体装置の製造方法 | |
| JP6495130B2 (ja) | 半導体装置及びその製造方法 | |
| JP2013004843A (ja) | 電子機器のランド構造 | |
| TWI336516B (en) | Surface structure of package substrate and method for manufacturing the same | |
| CN109216310B (zh) | 半导体封装装置及其制造方法 | |
| WO2012111814A1 (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
| JP4812673B2 (ja) | 半導体装置 | |
| KR100761863B1 (ko) | 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120601 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140310 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141110 |