JP4812673B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

近年、半導体装置の高性能化および多機能化に伴い、フリップチップ型半導体装置の重要性が高まっている。フリップチップ型半導体装置は、フリップチップ型半導体チップとその半導体チップが実装された実装基板とを備えている。フリップチップ型半導体チップの表面には、半田または金等の低融点金属からなる突起状のバンプが形成されている。最近ではバンプの多ピン化および狭ピッチ化により、半導体チップと実装基板との間隙が狭くなる傾向にある。

図１２は、従来の半導体装置を示す断面図である（例えば特許文献１，２）。この半導体装置においては、絶縁膜１００上に、パッシベーション膜１０３および応力緩和層１０５が順に積層されている。絶縁膜１００中に形成された最上層配線１０１には、キャップ膜１０２、バリアメタル膜１０６およびＵＢＭ（Under Bump Metal）膜１０７等を介して、半田バンプ１０８が接続されている。また、ＵＢＭ膜１０７と半田バンプ１０８との界面には、合金層１１０が形成されている。
特開２００５−３３３００７号公報 特開２００５−３３３００９号公報

しかしながら、図１２の半導体装置においては、応力緩和層１０５が当該半導体装置（半導体チップ）の全面に渡って形成されている。そのため、この半導体チップを実装基板に実装したときに、半導体チップと実装基板との間隙が、応力緩和層１０５の厚みの分だけ狭くなる。当該間隙が狭すぎると、実装後のフラックス洗浄が困難になるという問題がある。フラックス洗浄は、金属（半田バンプ等の導体バンプ）の表面の酸化膜を薬品により化学的に除去するために行われる。

本発明によれば、
電極を有する配線層と、
前記電極に接続された導体バンプと、
前記配線層の一部領域上に設けられた応力緩和層と、を有する半導体チップを備え、
前記配線層の前記一部領域は、前記導体バンプの周囲の領域であり、
前記応力緩和層は、第１の絶縁膜と、前記第１の絶縁膜上に設けられた第２の絶縁膜とを含んでおり、
前記第２の絶縁膜の弾性率は、前記第１の絶縁膜の弾性率よりも小さい、半導体装置が提供される。

この半導体装置においては、配線層の一部の領域（導体バンプの周囲の領域）上に応力緩和層が設けられている。これにより、半導体チップを実装基板に実装したときに、それらの間の間隙を充分に広く確保することができる。

本発明によれば、半導体チップと実装基板との間隙を充分に広く確保することが可能な半導体装置が実現される。

以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）

図１は、本発明による半導体装置の第１実施形態を示す断面図である。この半導体装置は、電極５を有する配線層７と、電極５に接続された導体バンプ６（突起電極）と、配線層７の一部領域上に設けられた応力緩和層１ａと、を有する半導体チップを備えている。配線層７の上記一部領域は、導体バンプ６の周囲の領域である。

より詳細には、半導体基板８上に、配線層７が設けられている。配線層７は、その上に形成された電極５を有している。これらの配線層７および半導体基板８には、ＬＳＩが形成されている。半導体基板８は、例えばシリコン基板である。

配線層７上には、電極５を覆う表面保護膜４が設けられている。また、配線層７上には、表面保護膜４を介して応力緩和層１ａが設けられている。表面保護膜４は、配線層７の全面に渡って形成されている。一方、応力緩和層１ａは、上述のように、配線層７の一部にのみ形成されている。本実施形態において応力緩和層１ａは、図２に示すように、平面視で、角のない環状をしている。応力緩和層１ａの外径ｄ１は、電極５の直径に略等しい。応力緩和層１ａの外径ｄ１は、平面視で、導体バンプ６の直径ｄ２（図１参照）以下であることが好ましい。

応力緩和層１ａの弾性率は、表面保護膜４のそれよりも小さい。応力緩和層１ａは、エポキシ系樹脂等によって構成され、その弾性率（ヤング率）は例えば１〜２ＧＰａである。また、表面保護膜４は、ポリイミド系樹脂等によって構成され、その弾性率（ヤング率）は例えば３ＧＰａである。

応力緩和層１ａおよび表面保護膜４には、開口部１４が形成されている。開口部１４の底面には、電極５が露出している。この開口部１４を通じて、導体バンプ６が電極５に接続されている。したがって、導体バンプ６の一部分が開口部１４中に埋設された構成となっている。本実施形態においては、導体バンプ６（具体的には導体バンプ６の上記一部分）の周囲の全体が応力緩和層１ａによって包囲されている。導体バンプ６は、例えば、半田バンプまたは金バンプである。

電極５と導体バンプ６との間には、バリアメタル３が設けられている。バリアメタル３は、開口部１４の内部から応力緩和層１ａ上にかけて、接着層２を介して設けられている。バリアメタル３の側面と応力緩和層１ａの側面とは、互いに揃っている。したがって、応力緩和層１ａの外径ｄ１（図２参照）は、平面視でバリアメタル３の直径にも略等しい。

図３〜図７を参照しつつ、図１の半導体装置の製造方法の一例を説明する。まず、半導体基板８上に、電極５を有する配線層７が形成される。続いて、配線層７上には、電極５の中央部を開口した表面保護膜４が形成される（図３（ａ））。表面保護膜４としては、ポリイミドまたはポリベンゾオキサゾール等を用いることができる。表面保護膜４の弾性率（ヤング率）は、約３ＧＰａである。

次に、表面保護膜４上に、応力緩和層１ａを構成する応力緩和樹脂を形成する（図３（ｂ））。応力緩和樹脂が液状の場合、塗布方法には、スピンコートまたはスクリーン印刷等を用いることができる。応力緩和樹脂がフィルム状の場合は、加熱、圧着すればよい。応力緩和樹脂の厚さは、スピンコート装置の回転数または所望の厚さのフィルムを選択することで、１〜１００μｍの範囲で自由に設定できる。しかし、導体バンプ６が設けられる領域の近傍に大きな突起があると、導体バンプ６の形成が困難になる。この点に鑑み、応力緩和樹脂の厚さは、例えば２０μｍとされる。

続いて、露光およびエッチングにより、環状の応力緩和層１ａを形成する（図４（ａ））。他の方法として、スクリーン印刷法を用い、応力緩和樹脂を環状に印刷し、加熱硬化してもよい。この際の応力緩和樹脂は感光性である必要はなく、熱硬化性樹脂を使用する。その後、スパッタリングで接着層２を形成する（図４（ｂ））。例えば、ＴｉＷ膜、Ｔｉ膜およびＣｕ膜を順に１０〜５００ｎｍの厚さで形成することにより、接着層２を得ることができる。

次に、スピンコートあるいはスクリーン印刷で、レジスト９を形成する（図５（ａ））。続いて、露光およびエッチングにより、応力緩和層１ａの外径に等しい直径を持つ開口部１５をレジスト９に形成する（図５（ｂ））。その後、開口部１５内の接着層２上に、メッキでＮｉ／Ｃｕのバリアメタル３を形成する（図６（ａ））。

次に、エッチングによりレジスト９を除去する。その後、バリアメタル３の下部以外の部分に存在する接着層２もエッチングにより除去する（図６（ｂ））。続いて、スクリーン印刷法で半田ペーストを印刷し、リフロ工程およびフラックス洗浄工程を経て、導体バンプ６を形成する（図７（ａ））。以上により、図１の半導体装置（半導体チップ）が得られる。

さらに、この半導体チップを実装基板１６に実装する場合には、まず、半導体チップの導体バンプ６または実装基板１６にフラックス１２を塗布する。実装基板１６は、例えば多層配線基板である。実装基板１６の表面には、ソルダーレジスト１１が設けられている。その後、半導体チップの電極５と実装基板１６の電極１０との位置を合わせながら、実装基板１６上に半導体チップを搭載し、両者をリフロにより接続する（図７（ｂ））。これにより、半導体チップとそれが実装された実装基板１６とを備える半導体装置が得られる。なお、図７（ｂ）は、リフロ後、フラックス１２が洗浄される前の状態を示している。続いて、半導体チップと実装基板１６との間隙にアンダーフィル樹脂１７を充填する（図７（ｃ））。

本実施形態の効果を説明する。本実施形態においては、配線層７の一部の領域（導体バンプ６の周囲の領域）上にのみ応力緩和層１ａが設けられている。これにより、半導体チップを実装基板１６に実装したときに、それらの間の間隙を充分に広く確保することができる。

図８および図９を参照しつつ、この点について説明する。図８は、比較例に係る半導体装置を示す断面図である。同図においては、配線層７の全面に応力緩和層１ｄが形成されている。そのため、応力緩和層１ｄの厚みの分だけ、半導体チップと実装基板１６との間の間隙が狭くなっている。

一方、図９は、本実施形態の半導体装置を示す断面図である。同図においては、上述のように、導体バンプ６の周囲の領域にのみ応力緩和層１ａが形成されている。このように応力緩和層１ａを導体バンプ６の近傍のみに配置することにより、半導体チップと実装基板１６との間の間隙が広くなる。

電極ピッチが１２０μｍの場合、図８中の距離１３ａおよび図９中の距離１３ｂは、例えば、それぞれ以下の通りである。
距離１３ａ：約５０μｍ
距離１３ｂ：約７０μｍ（応力緩和層の厚さが２０μｍの場合）

また、導体バンプが小さく、さらにそのピッチが狭くなってくると、図８の半導体装置においては、フラックス供給量の制御が難しくなり、半導体チップと実装基板との間隙の略全体がフラックスで埋められた状態になる。

これに対して、図９の半導体装置においては、環状の応力緩和層１ａを設けて導体バンプ６の見かけ上の高さを高くしているので、半導体チップと実装基板１６との間隙を広く確保することができる。これにより、フラックス洗浄において洗浄液が上記間隙に入り易くなるため、フラックス洗浄を容易に行うことができる。このため、フラックス残渣の発生を低減することができる。さらに、図９の半導体装置においては、半導体チップ側へのフラックスの吸い上がりが抑制されるという効果も得られる。

また、半導体チップと実装基板との間隙が狭すぎると、当該間隙へのアンダーフィル樹脂の注入が困難になるという問題もある。この点、本実施形態によれば、かかる問題も解消することができる。

さらに、本実施形態においては、導体バンプ６に垂直方向または水平方向の外力が加わった際に、応力緩和層１ａがクッションとなり、導体バンプ６、バリアメタル３および接着層２等が受ける応力が緩和される。これにより、導体バンプ６とバリアメタル３との界面、バリアメタル３と接着層２との界面、および接着層２と電極５との界面での剥離を防止し、電極５の下の配線層７を保護することができる。このように、本実施形態によれば、応力緩和効果を維持しつつも、半導体チップと実装基板１６との間隙を広げることができるのである。
（第２実施形態）

図１０は、本発明による半導体装置の第２実施形態を示す断面図である。本実施形態においては、応力緩和層が、絶縁膜１ｂ（第１の絶縁膜）と絶縁膜１ｂ上に設けられた絶縁膜１ｃ（第２の絶縁膜）とからなる多層構造を有している。絶縁膜１ｂ，１ｃは、相異なる弾性率を有する。具体的には、絶縁膜１ｃの弾性率は、絶縁膜１ｂのそれよりも小さい。また、絶縁膜１ｂの弾性率は、表面保護膜４のそれよりも小さい。すなわち、表面保護膜４の弾性率>絶縁膜１ｂの弾性率>絶縁膜１ｃの弾性率、という関係が成り立っている。

絶縁膜１ｂは、ポリイミド系樹脂等によって構成され、その弾性率（ヤング率）は例えば２．５ＧＰａである。また、絶縁膜１ｃは、エポキシ系樹脂等によって構成され、その弾性率（ヤング率）は例えば１〜２ＧＰａである。

図１１を参照しつつ、図１０の半導体装置の製造方法の一例を説明する。まず、第１実施形態と同様にして、図３（ａ）に示した構造を得る。次に、表面保護膜４上に、絶縁膜１ｂを構成する応力緩和樹脂、および絶縁膜１ｃを構成する応力緩和樹脂を順に形成する（図１１（ａ））。続いて、露光およびエッチングにより、絶縁膜１ｂ，１ｃからなる環状の応力緩和層を形成する（図１１（ｂ））。その後、第１実施形態で説明した図４（ｂ）以降の工程を実行することにより、図１０の半導体装置が得られる。

本実施形態によれば、応力緩和層の弾性率が、配線層７から遠ざかるにつれて段階的に小さくなっている。これにより、応力緩和層の応力緩和効果が一層向上する。本実施形態のその他の構成および効果は、第１実施形態と同様である。

本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、応力緩和層の平面形状が角のない環状である場合を例示した。しかし、応力緩和層の平面形状は、角のある環状であってもよい。つまり、平面視で、応力緩和層の外周が、多角形状をしていてもよい。

また、上記実施形態においては、電極５が配線層７上に設けられた例を示した。しかし、電極５は、配線層７中に設けられていてもよい。

また、上記実施形態においては、半導体チップおよび実装基板のうち半導体チップにのみ応力緩和層が設けられた例を示した。しかし、実装基板にも応力緩和層が設けられていてもよい。その場合、半導体チップと実装基板との間隙をさらに広く確保することができるとともに、一層の応力緩和効果が得られる。

本発明による半導体装置の第１実施形態を示す断面図である。 図１中の応力緩和層を示す平面図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。 （ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。 比較例に係る半導体装置を示す断面図である。 実施形態に係る半導体装置を示す断面図である。 本発明による半導体装置の第２実施形態を示す断面図である。 （ａ）および（ｂ）は、図１０の半導体装置の製造方法の一例を示す工程図である。 従来の半導体装置を示す断面図である。

符号の説明

１ａ 応力緩和層
１ｂ 絶縁膜
１ｃ 絶縁膜
１ｄ 応力緩和層
２ 接着層
３ バリアメタル
４ 表面保護膜
５ 電極
６ 導体バンプ
７ 配線層
８ 半導体基板
９ レジスト
１０ 電極
１１ ソルダーレジスト
１２ フラックス
１４ 開口部
１５ 開口部
１６ 実装基板
１７ アンダーフィル樹脂

Claims (7)

1. 電極を有する配線層と、
   前記電極に接続された導体バンプと、
   前記配線層の一部領域上に設けられた応力緩和層と、を有する半導体チップを備え、
   前記配線層の前記一部領域は、前記導体バンプの周囲の領域であり、
   前記応力緩和層は、第１の絶縁膜と、前記第１の絶縁膜上に設けられた第２の絶縁膜とを含んでおり、
   前記第２の絶縁膜の弾性率は、前記第１の絶縁膜の弾性率よりも小さい、半導体装置。
2. 請求項１に記載の半導体装置において、
   前記応力緩和層は、開口部を有しており、
   前記導体バンプは、前記応力緩和層の前記開口部を通じて、前記電極に接続されている半導体装置。
3. 請求項１または２に記載の半導体装置において、
   前記応力緩和層は、前記導体バンプの前記周囲の全体を包囲している半導体装置。
4. 請求項１乃至３いずれか１項に記載の半導体装置において、
   前記半導体チップは、前記電極と前記導体バンプとの間に設けられたバリアメタルを更に有し、
   前記バリアメタルの側面と前記応力緩和層の側面とは、互いに揃っている半導体装置。
5. 請求項１乃至４いずれか１項に記載の半導体装置において、
   前記半導体チップは、前記配線層上に設けられ、前記電極を覆う表面保護膜を更に有し、
   前記応力緩和層は、前記表面保護膜を介して前記配線層上に設けられている半導体装置。
6. 請求項５に記載の半導体装置において、
   前記応力緩和層の弾性率は、前記表面保護膜の弾性率よりも小さい半導体装置。
7. 請求項１乃至６いずれか１項に記載の半導体装置において、
   前記導体バンプを介して前記半導体チップが実装された実装基板を更に備え、
   前記半導体チップと前記実装基板との間隙にアンダーフィル樹脂が充填されている半導体装置。

Images