CN101924087A - 一种倒装芯片凸块结构及其制作工艺 - Google Patents

一种倒装芯片凸块结构及其制作工艺 Download PDF

Info

Publication number
CN101924087A
CN101924087A CN2009100528079A CN200910052807A CN101924087A CN 101924087 A CN101924087 A CN 101924087A CN 2009100528079 A CN2009100528079 A CN 2009100528079A CN 200910052807 A CN200910052807 A CN 200910052807A CN 101924087 A CN101924087 A CN 101924087A
Authority
CN
China
Prior art keywords
chip
inversed
projection
lug structure
manufacture craft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100528079A
Other languages
English (en)
Other versions
CN101924087B (zh
Inventor
李德君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100528079A priority Critical patent/CN101924087B/zh
Publication of CN101924087A publication Critical patent/CN101924087A/zh
Application granted granted Critical
Publication of CN101924087B publication Critical patent/CN101924087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供的倒装芯片凸块结构及其制作工艺中，省去了钝化层制程，凸块下金属层完全覆盖芯片输入/输出端口，由于对负性光刻胶进行两次曝光最终显影产生下宽上窄的电镀凹槽，从而使得在电镀凹槽内电镀得到的柱状凸块下宽上窄且完全覆盖住了凸块下金属层，因而无需现有技术凸块结构中的钝化层，简化了绝缘层的工艺制程，同时可使凸块结构间的上端间距缩小到15μm，底端间距则可缩小到10μm，在得到更小线宽的条件下可获得更高的产品良率。

Description

一种倒装芯片凸块结构及其制作工艺
技术领域
本发明涉及半导体封装领域，尤其涉及一种倒装芯片凸块结构及其制作工艺。
背景技术
封装是将芯片上的电路与其外部电路连接的技术。电子产品越来越轻、薄、短、小且功能多样的发展趋势向电子封装技术提出了新的要求。以往的一级封装技术都是将芯片的有源区面朝上，背对基板粘贴后键合(引线键合和载带自动键合TAB)，而倒装芯片技术则是将芯片有源区面对基板进行键合。与传统的线连接与载带连接相比，倒装芯片技术有明显的优点：封装密度最高；具有良好的电和热性能；可靠性好；成本低。因此倒装芯片是一种能够适应未来电子封装发展要求的技术。
倒装芯片封装的技术特点主要是：基板上直接安装芯片(倒装)；对应的互连位置必须有凸起的焊点-凸点；基板和芯片的焊点成镜像对称；同时实现电气和机械连接。可见，在倒装芯片封装过程中，凸点形成是其工艺过程的关键。
美国专利US6223429提出了一种倒装芯片装置，将芯片正面连接安装在基板上，芯片表面有一低于钝化层的连接端，基板提供高出引线部分的一个金属凸块，芯片的连接端与基板的金属凸块相连接，从而实现倒装封装。
当前的芯片的凸点制作工艺中电镀的凸点因具有更小的线宽、更大的电流及更低的成本等突出优点，目前在凸点制作工艺中已得到了广泛的应用。利用现有凸点制作工艺完成的铜柱凸点结构如图1所示。由图1可看出，为了保护芯片1上的输入/输出端口2免受机械和化学损伤，现有工艺通常会在输入/输出端口2所在层上覆盖钝化层3以保护输入/输出端口2的两端，再在露出的输入/输出端口2和钝化层3上形成凸点下金属层4，其后在凸点下金属层4涂覆光刻胶，通过曝光显影得到可形成凸点的凹槽，在凹槽内通过电镀最终形成铜柱凸块5及锡银凸点6，最后再去除光刻胶并将暴露于铜柱凸块5之外的凸点下金属层4刻蚀掉，最终形成如图1所示的铜柱凸点结构。
上述的现有铜柱凸点结构的工艺制程中，为了得到更好的良率必须首先做钝化层3，最终形成的铜柱凸点间的间距均大于25um，无法实现铜柱凸点间的线宽在更小的条件下仍得到很好的产品良率。
发明内容
本发明的目的是提供一种倒装芯片凸块结构及其制作工艺以解决现有的凸点结构及其制造工艺中为保证产品良率必须制备钝化层，从而使得凸块结构间的间距无法实现更小的问题。
为了实现上述的目的，本发明提供一种倒装芯片凸块结构，包括：
制作于芯片上的多个输入/输出端口；
凸块下金属层，完全覆盖所述输入/输出端口；
柱状凸块，位于所述凸块下金属层之上，完全覆盖所述凸块下金属层且其底面宽度大于顶端宽度，所述底面指与凸块下金属层接触的一面。
可选的，还包括球状凸点，位于所述柱状凸块之上。
可选的，所述芯片输入/输出端口为铝压焊块。
可选的，所述凸块下金属层包括Ti金属层和形成在Ti金属层之上的Cu金属层。
可选的，所述柱状凸块为铜凸块。
可选的，所述球状凸点为锡银凸点。
可选的，所述柱状凸块的高度为16-80um。
为了实现上述的目的，本发明还提供一种倒装芯片凸块结构制作工艺，包括如下步骤：
在具有输入/输出端口的芯片基底上形成凸块下金属层；
在所述凸块下金属层之上涂覆负性光刻胶；
对所述负性光刻胶进行两次曝光及显影，得到与所述芯片输入/输出端口位置相对应的电镀凹槽，所述电镀凹槽的底面宽度大于所述芯片输入/输出端口的宽度且其顶端宽度小于所述底面宽度；
在所述电镀凹槽内电镀凸块；
去除剩余的所述负性光刻胶并将暴露在外的未被所述初始凸块覆盖的凸块下金属层腐蚀掉。
可选的，所述芯片输入/输出端口为铝压焊块。
可选的，所述形成凸块下金属层的步骤包括：在所述芯片基底上先溅射一层Ti金属层，再在溅射的Ti金属层上溅射一层Cu金属层。
可选的，所述对负性光刻胶进行两次曝光的步骤包括：首先根据需得到的电镀凹槽的顶端宽度对所述负性光刻胶进行第一次曝光，第一次曝光区域为两个电镀凹槽间的间隔部分；其次对所述第一次曝光区域的中间部分进行第二次曝光。
可选的，所述第一次曝光的曝光能量为450-550毫焦/平方厘米。
可选的，所述第二次曝光的曝光能量为450-550毫焦/平方厘米。
可选的，所述电镀凸块的步骤包括：在所述电镀凹槽中电镀底面宽度大于顶端宽度的柱状凸块，所述柱状凸块的高度小于所述电镀凹槽的高度。
可选的，所述电镀凸块的步骤还包括：在所述电镀凹槽中柱状凸块之上进一步电镀第二凸块。
可选的，所述柱状凸块的高度为16-80um。
可选的，所述柱状凸块为铜凸块。
可选的，所述第二凸块为锡银凸块。
可选的，对所述第二凸块进行回流。
本发明所提供的倒装芯片凸块结构及其制作工艺中，由于凸块下宽上窄且底端完全覆盖住了凸块下金属层，而凸块下金属层又完全覆盖芯片输入/输出端口，因而无需现有技术凸块结构中的钝化层，简化了绝缘层的工艺制程，降低成本，同时可使凸块结构间的上端间距缩小到15um，底端间距则可缩小到10um，在得到更小线宽的条件下可获得更高的产品良率。
附图说明
图1为现有凸点制作工艺完成的铜柱凸点结构示意图；
图2为本发明的倒装芯片凸块结构实施例示意图；
图3A至图3G为图2所示倒装芯片凸块结构制作工艺的实施例示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的倒装芯片凸块结构及其制作工艺作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下首先说明本发明的倒装芯片凸块结构。
请参看图2，图2为本发明的倒装芯片凸块结构的一种实施例示意图。
如图2所示，芯片的输入/输出端口2位于芯片1之上，芯片的输入/输出端口2可以为铝压焊块。
凸块下金属层4完全覆盖芯片输入/输出端口2，作为本发明的倒装芯片凸块结构的一种实施例，凸块下金属层4包含先溅射的一层Ti金属层和再溅射的一层Cu金属层。
凸块8位于凸块下金属层4之上，其底端完全覆盖凸块下金属层。作为本发明的倒装芯片凸块结构的一种实施例，凸块8包含下宽上窄的柱状凸块9和位于柱状凸块9之上的球状凸点10。柱状凸块9位于凸块下金属层之上，完全覆盖凸块下金属层且其底面宽度大于顶端宽度，所述底面指与凸块下金属层接触的一面。柱状凸块9的高度为16-80um。柱状凸块9可以为铜凸块。球状凸点10可以为锡银凸点。
由于本发明的倒装芯片凸块结构中柱状凸块9的底面宽度大于其顶端宽度且其底面完全覆盖住了凸块下金属层4，而凸块下金属层4又完全覆盖芯片输入/输出端口2，因而省去了现有技术的凸块结构中芯片输入/输出端口2上必须覆盖的钝化层，凸块结构间的上端间距可缩小到15um，底端间距则可缩小到10um。
以下结合图3A至图3G说明本发明的倒装芯片凸块结构的制作工艺。图3A至图3G为图2所示倒装芯片凸块结构制作工艺的实施例示意图。
首先，如图3A所示，在制备好的包括了芯片1及芯片输入/输出端口2的芯片基底上形成凸块下金属层4。作为本发明的倒装芯片凸块结构制作工艺的一种实施例，芯片的输入/输出端口2可以为铝压焊块，形成凸块下金属层4的步骤包括：在所述芯片基底上先溅射一层Ti金属层和再在Ti金属层上溅射一层Cu金属层。
其次，如图3B所示，在芯片基底上的凸块下金属层4之上涂覆厚的负性光刻胶7。
再次，对负性光刻胶7进行两次曝光及显影，得到与所述芯片输入/输出端口2位置相对应的电镀凹槽，所述电镀凹槽的底面宽度大于所述芯片输入/输出端口2的宽度且其顶端宽度小于所述底面宽度。
为形成上述电镀凹槽，本发明的凸块结构制作工艺采用负性光刻胶，曝光位置与形成所需电镀凹槽的位置相反，经过曝光的负性光刻胶因交联而变得不可溶解并会硬化，不能在显影溶剂中被洗掉，而未被曝光的部分则将在显影的过程中被显影溶剂溶解。
如图3C所示，根据需得到的电镀凹槽的顶端宽度对负性光刻胶7进行第一次曝光，曝光区域11为两个电镀凹槽间的间隔部分。为保证凸块结构的高度达到工艺需要的高度，所涂负性光刻胶7一般都较厚，曝光时负性光刻胶7表面接受的曝光能量强于底部，因而在显影时第一次曝光区域11的底部部分往往也会受到显影溶剂的溶解，这样在显影后电镀凹槽便会呈现底部开口大于上端的下宽上窄的形状。为了保证第一次曝光区域11的底部在显影时不被过多溶解且最终得到的电镀凹槽底部能具有很好的开口形状，本发明的凸块结构制作工艺在第一次曝光后对第一次曝光区域11的中间部分进行第二次曝光，这样第二次曝光区域12的底部经过两次曝光硬化后将不会在显影时被溶解，从而保证了电镀凹槽在显影过后能得到理想的形状。作为本发明的凸块结构制作工艺的一种实施例，第一次曝光和第二次曝光的曝光能量均可在450-550mj/cm2(毫焦/平方厘米)间，使得最终显影后得到的电镀凹槽底部开口的倾斜度控制在30-40度间。
如图3E所示，对经过了两次曝光的负性光刻胶7进行显影得到底面宽度大于芯片输入/输出端口宽度且其顶端宽度小于其底面宽度的电镀凹槽13。
再次，如图3F所示，在电镀凹槽13内电镀凸块。作为本发明凸块结构制作工艺的一种实施例，首先，在电镀凹槽13中首先电镀16-80um高的下宽上窄的柱状凸块9，柱状凸块9的高度低于电镀凹槽13的高度，电镀的柱状凸块9为铜凸块；其次，在柱状铜凸块9之上再电镀的第二凸块14，电镀的第二凸块14为锡银凸块。
再次，如图3G所示，去除剩余的光刻胶7并将暴露在外的未被凸块覆盖的凸块下金属层4腐蚀掉。
最后，对电镀形成的第二凸块14在200℃-250℃的温度下进行回流，使其成为球状凸点，最终形成如图2所示的高度均匀，形状较好的凸块8。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (19)

1.一种倒装芯片凸块结构，包括：
制作于芯片上的多个输入/输出端口；
凸块下金属层，完全覆盖所述输入/输出端口；
柱状凸块，位于所述凸块下金属层之上，完全覆盖所述凸块下金属层且其底面宽度大于顶端宽度，所述底面指与凸块下金属层接触的一面。
2.如权利要求1所述的倒装芯片凸块结构，其特征在于，还包括球状凸点，位于所述柱状凸块之上。
3.如权利要求1所述的倒装芯片凸块结构，其特征在于，所述芯片输入/输出端口为铝压焊块。
4.如权利要求1所述的倒装芯片凸块结构，其特征在于，所述凸块下金属层包括Ti金属层和形成在Ti金属层之上的Cu金属层。
5.如权利要求1所述的倒装芯片凸块结构，其特征在于，所述柱状凸块为铜凸块。
6.如权利要求2所述的倒装芯片凸块结构，其特征在于，所述球状凸点为锡银凸点。
7.如权利要求1所述的倒装芯片凸块结构，其特征在于，所述柱状凸块的高度为16-80um。
8.一种倒装芯片凸块结构制作工艺，包括如下步骤：
在具有输入/输出端口的芯片基底上形成凸块下金属层；
在所述凸块下金属层之上涂覆负性光刻胶；
对所述负性光刻胶进行两次曝光及显影，得到与所述芯片输入/输出端口位置相对应的电镀凹槽，所述电镀凹槽的底面宽度大于所述芯片输入/输出端口的宽度且其顶端宽度小于所述底面宽度；
在所述电镀凹槽内电镀凸块；
去除剩余的所述负性光刻胶并将暴露在外的未被所述凸块覆盖的凸块下金属层腐蚀掉。
9.如权利要求8所述的倒装芯片凸块结构制作工艺，其特征在于，所述芯片输入/输出端口为铝压焊块。
10.如权利要求8所述的倒装芯片凸块结构制作工艺，其特征在于，所述形成凸块下金属层的步骤包括：在所述芯片基底上先溅射一层Ti金属层，再在溅射的Ti金属层上溅射一层Cu金属层。
11.如权利要求8所述的倒装芯片凸块结构制作工艺，其特征在于，所述对负性光刻胶进行两次曝光的步骤包括：首先根据需得到的电镀凹槽的顶端宽度对所述负性光刻胶进行第一次曝光，第一次曝光区域为两个电镀凹槽间的间隔部分；其次对所述第一次曝光区域的中间部分进行第二次曝光。
12.如权利要求8所述的倒装芯片凸块结构制作工艺，其特征在于，所述第一次曝光的曝光能量为450-550毫焦/平方厘米。
13.如权利要求8所述的倒装芯片凸块结构制作工艺，其特征在于，所述第二次曝光的曝光能量为450-550毫焦/平方厘米。
14.如权利要求8所述的倒装芯片凸块结构制作工艺，其特征在于，所述电镀凸块的步骤包括：在所述电镀凹槽中电镀底面宽度大于顶端宽度的柱状凸块，所述柱状凸块的高度小于所述电镀凹槽的高度。
15.如权利要求14所述的倒装芯片凸块结构制作工艺，其特征在于，所述电镀凸块的步骤还包括：在所述柱状凸块之上进一步电镀第二凸块。
16.如权利要求14所述的倒装芯片凸块结构制作工艺，其特征在于，所述柱状凸块的高度为16-80um。
17.如权利要求14所述的倒装芯片凸块结构制作工艺，其特征在于，所述柱状凸块为铜凸块。
18.如权利要求15所述的倒装芯片凸块结构制作工艺，其特征在于，所述第二凸块为锡银凸块。
19.如权利要求15所述的倒装芯片凸块结构制作工艺，其特征在于，对所述第二凸块进行回流，形成球状凸点。
CN2009100528079A 2009-06-09 2009-06-09 一种倒装芯片凸块结构及其制作工艺 Active CN101924087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100528079A CN101924087B (zh) 2009-06-09 2009-06-09 一种倒装芯片凸块结构及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100528079A CN101924087B (zh) 2009-06-09 2009-06-09 一种倒装芯片凸块结构及其制作工艺

Publications (2)

Publication Number Publication Date
CN101924087A true CN101924087A (zh) 2010-12-22
CN101924087B CN101924087B (zh) 2012-01-25

Family

ID=43338897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100528079A Active CN101924087B (zh) 2009-06-09 2009-06-09 一种倒装芯片凸块结构及其制作工艺

Country Status (1)

Country Link
CN (1) CN101924087B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270617A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种倒装芯片凸块结构及其制作工艺
CN104037095A (zh) * 2014-06-24 2014-09-10 华进半导体封装先导技术研发中心有限公司 在引线上制备凸点的方法
CN104037094A (zh) * 2014-06-24 2014-09-10 华进半导体封装先导技术研发中心有限公司 封装基板上凸点的制备方法
CN105428251A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体堆叠封装方法
CN113140448A (zh) * 2020-01-16 2021-07-20 芯恩（青岛）集成电路有限公司 一种半导体结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100499055C (zh) * 2006-09-30 2009-06-10 中芯国际集成电路制造(上海)有限公司 凸点制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270617A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 一种倒装芯片凸块结构及其制作工艺
CN104037095A (zh) * 2014-06-24 2014-09-10 华进半导体封装先导技术研发中心有限公司 在引线上制备凸点的方法
CN104037094A (zh) * 2014-06-24 2014-09-10 华进半导体封装先导技术研发中心有限公司 封装基板上凸点的制备方法
CN104037094B (zh) * 2014-06-24 2016-09-21 华进半导体封装先导技术研发中心有限公司 封装基板上凸点的制备方法
CN104037095B (zh) * 2014-06-24 2017-01-04 华进半导体封装先导技术研发中心有限公司 在引线上制备凸点的方法
CN105428251A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体堆叠封装方法
CN113140448A (zh) * 2020-01-16 2021-07-20 芯恩（青岛）集成电路有限公司 一种半导体结构及其制作方法
CN113140448B (zh) * 2020-01-16 2022-10-28 芯恩（青岛）集成电路有限公司 一种半导体结构及其制作方法

Also Published As

Publication number Publication date
CN101924087B (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
US12033978B2 (en) Semiconductor package and manufacturing method thereof
TWI431744B (zh) 半導體裝置及其製法
KR101923659B1 (ko) 반도체 패키지 구조체, 및 그 제조 방법
US9711438B2 (en) Semiconductor device and method of forming a dual UBM structure for lead free bump connections
KR101802570B1 (ko) 반도체 디바이스를 위한 패키징 디바이스 및 그 제조방법
US11810849B2 (en) Connection structure and method of forming the same
TWI674658B (zh) 完全模製微型化半導體模組
CN106898596A (zh) 半导体结构及其制造方法
KR101025349B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20140012689A (ko) 지지 터미널 패드를 갖는 반도체 칩
US11195802B2 (en) Semiconductor package including shielding plate in redistribution structure, semiconductor package including conductive via in redistribution structure, and manufacturing method thereof
CN101924087B (zh) 一种倒装芯片凸块结构及其制作工艺
US20240222291A1 (en) Semiconductor package with redistribution structure and manufacturing method thereof
US9515010B2 (en) Semiconductor packaging structure and forming method therefor
CN102270617A (zh) 一种倒装芯片凸块结构及其制作工艺
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
US12021034B2 (en) Semiconductor package and method of manufacturing the semiconductor package
TW201034141A (en) Fine pitch bump structure and its manufacturing process
CN105097576A (zh) 一种高可靠性晶圆级焊锡微凸点制作方法
CN112736052A (zh) 一种封装结构及其制备方法、封装芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant