CN102270617A - 一种倒装芯片凸块结构及其制作工艺 - Google Patents

一种倒装芯片凸块结构及其制作工艺 Download PDF

Info

Publication number
CN102270617A
CN102270617A CN2010101924901A CN201010192490A CN102270617A CN 102270617 A CN102270617 A CN 102270617A CN 2010101924901 A CN2010101924901 A CN 2010101924901A CN 201010192490 A CN201010192490 A CN 201010192490A CN 102270617 A CN102270617 A CN 102270617A
Authority
CN
China
Prior art keywords
chip
projection
inversed
metal level
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101924901A
Other languages
English (en)
Inventor
江卢山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010101924901A priority Critical patent/CN102270617A/zh
Publication of CN102270617A publication Critical patent/CN102270617A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明所提供的倒装芯片凸块结构及其制作工艺中，形成的方形柱的凸块而且无需经过回流工艺对其回流即可直接面对基板与基板上的焊点进行键合，因此本发明的倒装芯片凸块结构及其制作工艺简化了形成凸块结构的工艺制程，降低了成本，提高了生产效率。

Description

一种倒装芯片凸块结构及其制作工艺
技术领域
本发明涉及半导体封装领域，尤其涉及一种倒装芯片凸块结构及其制作工艺。
背景技术
封装是将芯片上的电路与其外部电路连接的技术。电子产品越来越轻、薄、短、小且功能多样的发展趋势向电子封装技术提出了新的要求。以往的一级封装技术都是将芯片的有源区面朝上，背对基板粘贴后键合(引线键合和载带自动键合TAB)，而倒装芯片技术则是将芯片有源区面对基板进行键合。与传统的线连接与载带连接相比，倒装芯片技术有明显的优点：封装密度最高；具有良好的电和热性能；可靠性好；成本低。因此倒装芯片是一种能够适应未来电子封装发展要求的技术。
倒装芯片封装的技术特点主要是：基板上直接安装芯片(倒装)；对应的互连位置必须有凸起的焊点-凸点；基板和芯片的焊点成镜像对称；同时实现电气和机械连接。可见，在倒装芯片封装过程中，凸点形成是其工艺过程的关键。
当前的芯片的凸块制作工艺中电镀的凸点因具有更小的线宽、更大的电流及更低的成本等突出优点，目前在凸块制作工艺中已得到了广泛的应用。利用现有凸块制作工艺完成的凸块结构如图1所示。由图1可看出，为了保护芯片1上的输入/输出端口2免受机械和化学损伤，现有工艺通常会在输入/输出端口2所在层上覆盖钝化层3以保护输入/输出端口2的两端，再在露出的输入/输出端口2和钝化层3上形成凸点下金属层4，其后在凸点下金属层4涂覆光刻胶，通过曝光显影得到可形成凸点的凹槽，在凹槽内通过电镀形成铜柱凸块5及锡银凸块6，然后再去除光刻胶并将暴露于铜柱凸块5之外的凸点下金属层4刻蚀掉，最后对形成的锡银凸块6进行回流，最终形成如图1所示的凸块结构。
上述的现有凸块结构的工艺制程中，为了得到更好的良率必须首先做钝化层3，并且形成最终可直接面对基板与基板上的焊点进行键合的凸块结构时还必须经过回流工艺，即必须通过回流工艺将凸块的顶端回流形成球状结构，使得形成凸块结构的工艺制程较长。
发明内容
本发明的目的是提供一种倒装芯片凸块结构及其制作工艺以解决现有的凸点结构及其制造工艺中为保证产品良率必须通过回流工艺将凸块的顶端回流形成球状结构，使得形成凸块结构的工艺制程较长的问题。
为了实现上述的目的，本发明提供一种倒装芯片凸块结构，包括：
制作于芯片上的多个输入/输出端口；
凸块下金属层，完全覆盖所述输入/输出端口；
凸块，位于所述凸块下金属层之上，所述凸块为方形柱且其底端完全覆盖所述凸块下金属层。
可选的，所述芯片输入/输出端口为铝压焊块。
可选的，所述凸块下金属层包括Ti金属层和在Ti金属层之上的Cu金属层。
可选的，所述凸块下金属层包括Cu金属层和在Cu金属层之上的Ni金属层。
可选的，所述凸块的材质为锡银或锡铅或铜。
本发明还提供一种制造上述倒装芯片凸块结构的方法，包括如下步骤：
在具有输入/输出端口的芯片基底上形成凸块下金属层；
在所述凸块下金属层之上涂覆光刻胶；
对所述光刻胶进行曝光及显影，得到与所述芯片输入/输出端口位置相对应的电镀凹槽，所述电镀凹槽的底面宽度大于所述芯片输入/输出端口的宽度；
在所述电镀凹槽内电镀形成高度低于所述电镀凹槽高度的凸块；
去除剩余的所述光刻胶并将暴露在外的未被所述凸块覆盖的凸块下金属层去除。
可选的，所述芯片输入/输出端口为铝压焊块。
可选的，所述形成凸块下金属层的步骤包括：在所述芯片基底上先溅射一层Ti金属层，再在溅射的Ti金属层上溅射一层Cu金属层。
可选的，所述形成凸块下金属层的步骤包括：在所述芯片基底上先溅射一层Cu金属层，再在溅射的Cu金属层上溅射一层Ni金属层。
可选的，所述凸块的材质为锡银或锡铅或铜。
本发明所提供的倒装芯片凸块结构及其制作工艺中，由于凸块完全覆盖住了凸块下金属层，而凸块下金属层又完全覆盖芯片输入/输出端口，形成的方形柱的凸块无需经过回流工艺对其回流即可直接面对基板与基板上的焊点进行键合，因此本发明的倒装芯片凸块结构及其制作工艺简化了形成凸块结构的工艺制程，降低了成本，提高了生产效率。
附图说明
图1为现有凸点制作工艺完成的铜柱凸点结构示意图；
图2为本发明的倒装芯片凸块结构实施例示意图；
图3A至图3E为图2所示倒装芯片凸块结构制作工艺的实施例示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的倒装芯片凸块结构及其制作工艺作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下首先说明本发明的倒装芯片凸块结构。
请参看图2，图2为本发明的倒装芯片凸块结构的一种实施例示意图。
如图2所示，芯片的输入/输出端口12位于芯片11之上，芯片的输入/输出端口12可以为铝压焊块。
凸块下金属层13完全覆盖芯片输入/输出端口12，作为本发明的倒装芯片凸块结构的一种实施例，凸块下金属层13包含先溅射的一层Ti金属层和再溅射的一层Cu金属层，或是包含先溅射的一层Cu金属层和再溅射的一层Ni金属层。
凸块16位于凸块下金属层13之上，凸块16为方形柱且其底端完全覆盖凸块下金属层13。凸块16的材质可以为锡银或锡铅或铜，但不仅仅限于这些材质。
由于本发明的倒装芯片凸块结构中凸块16完全覆盖住了凸块下金属层13，而凸块下金属层13又完全覆盖芯片输入/输出端口12，该方形柱的凸块16无需经过回流工艺对其回流，可直接面对基板与基板上的焊点进行键合。
以下结合图3A至图3E说明本发明的倒装芯片凸块结构的制作工艺。图3A至图3G为图2所示倒装芯片凸块结构制作工艺的实施例示意图。
首先，如图3A所示，在制备好的包括了芯片11及芯片输入/输出端口12的芯片基底上形成凸块下金属层13。作为本发明的倒装芯片凸块结构制作工艺的一种实施例，芯片的输入/输出端口12可以为铝压焊块，形成凸块下金属层13的步骤包括：在所述芯片基底上先溅射一层Ti金属层和再在Ti金属层上溅射一层Cu金属层，或是在所述芯片基底上先溅射一层Cu金属层和再在Cu金属层上溅射一层Ni金属层。
其次，如图3B所示，在芯片基底上的凸块下金属层13之上涂覆厚的光刻胶14，光刻胶14的厚度大于图2所示的最终形成于凸块下金属层13上的凸块16的高度。
再次，如图3C所示，对光刻胶14进行曝光及显影，得到与所述芯片输入/输出端口12位置相对应的电镀凹槽15，所述电镀凹槽15的底面宽度大于所述芯片输入/输出端口12的宽度。
再次，如图3D所示，在电镀凹槽15内电镀形成高度低于电镀凹槽15高度的凸块16，凸块16的材质可以为锡银或锡铅或铜，但不仅仅限于这些材质。
再次，如图3E所示，去除剩余的光刻胶14并将暴露在外的未被凸块16覆盖的多余凸块下金属层13去除，去除多余凸块下金属层13的方式可以为湿法刻蚀。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种倒装芯片凸块结构，包括：
制作于芯片上的多个输入/输出端口；
凸块下金属层，完全覆盖所述输入/输出端口；
凸块，位于所述凸块下金属层之上，所述凸块为方形柱且其底端完全覆盖所述凸块下金属层。
2.如权利要求1所述的倒装芯片凸块结构，其特征在于，所述芯片输入/输出端口为铝压焊块。
3.如权利要求1所述的倒装芯片凸块结构，其特征在于，所述凸块下金属层包括Ti金属层和在Ti金属层之上的Cu金属层。
4.如权利要求1所述的倒装芯片凸块结构，其特征在于，所述凸块下金属层包括Cu金属层和在Cu金属层之上的Ni金属层。
5.如权利要求1所述的倒装芯片凸块结构，其特征在于，所述凸块的材质为锡银或锡铅或铜。
6.一种制造权利要求1所述的倒装芯片凸块结构的方法，包括如下步骤：
在具有输入/输出端口的芯片基底上形成凸块下金属层；
在所述凸块下金属层之上涂覆光刻胶；
对所述光刻胶进行曝光及显影，得到与所述芯片输入/输出端口位置相对应的电镀凹槽，所述电镀凹槽的底面宽度大于所述芯片输入/输出端口的宽度；
在所述电镀凹槽内电镀形成高度低于所述电镀凹槽高度的凸块；
去除剩余的所述光刻胶并将暴露在外的未被所述凸块覆盖的凸块下金属层去除。
7.如权利要求6所述的倒装芯片凸块结构制作工艺，其特征在于，所述芯片输入/输出端口为铝压焊块。
8.如权利要求6所述的倒装芯片凸块结构制作工艺，其特征在于，所述形成凸块下金属层的步骤包括：在所述芯片基底上先溅射一层Ti金属层，再在溅射的Ti金属层上溅射一层Cu金属层。
9.如权利要求6所述的倒装芯片凸块结构制作工艺，其特征在于，所述形成凸块下金属层的步骤包括：在所述芯片基底上先溅射一层Cu金属层，再在溅射的Cu金属层上溅射一层Ni金属层。
10.如权利要求6所述的倒装芯片凸块结构制作工艺，其特征在于，所述凸块的材质为锡银或锡铅或铜。
CN2010101924901A 2010-06-04 2010-06-04 一种倒装芯片凸块结构及其制作工艺 Pending CN102270617A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101924901A CN102270617A (zh) 2010-06-04 2010-06-04 一种倒装芯片凸块结构及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101924901A CN102270617A (zh) 2010-06-04 2010-06-04 一种倒装芯片凸块结构及其制作工艺

Publications (1)

Publication Number Publication Date
CN102270617A true CN102270617A (zh) 2011-12-07

Family

ID=45052856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101924901A Pending CN102270617A (zh) 2010-06-04 2010-06-04 一种倒装芯片凸块结构及其制作工艺

Country Status (1)

Country Link
CN (1) CN102270617A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730382A (zh) * 2013-12-24 2014-04-16 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法
CN108400097A (zh) * 2017-02-08 2018-08-14 南亚科技股份有限公司 封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154604A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 凸点制作方法
CN101567349A (zh) * 2007-10-30 2009-10-28 成都芯源系统有限公司 倒装芯片组装件及其制造方法
CN101924087A (zh) * 2009-06-09 2010-12-22 中芯国际集成电路制造(上海)有限公司 一种倒装芯片凸块结构及其制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154604A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 凸点制作方法
CN101567349A (zh) * 2007-10-30 2009-10-28 成都芯源系统有限公司 倒装芯片组装件及其制造方法
CN101924087A (zh) * 2009-06-09 2010-12-22 中芯国际集成电路制造(上海)有限公司 一种倒装芯片凸块结构及其制作工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730382A (zh) * 2013-12-24 2014-04-16 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法
CN103730382B (zh) * 2013-12-24 2016-08-24 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法
CN108400097A (zh) * 2017-02-08 2018-08-14 南亚科技股份有限公司 封装结构及其制造方法
CN108400097B (zh) * 2017-02-08 2020-07-31 南亚科技股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN207338349U (zh) 半导体装置
US9711438B2 (en) Semiconductor device and method of forming a dual UBM structure for lead free bump connections
CN102208409B (zh) 集成电路结构
US9847284B2 (en) Stacked wafer DDR package
US11145581B2 (en) Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US10854560B2 (en) Semiconductor device and semiconductor device manufacturing method
US20150069605A1 (en) Semiconductor device and fabrication method thereof and semiconductor structure
US20150021791A1 (en) Semiconductor device
CN102543908A (zh) 倒装芯片封装件及其制造方法
CN101924087B (zh) 一种倒装芯片凸块结构及其制作工艺
KR20080111431A (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
CN102543898A (zh) 一种柱状凸点封装结构
US9515010B2 (en) Semiconductor packaging structure and forming method therefor
CN102270617A (zh) 一种倒装芯片凸块结构及其制作工艺
CN102496603A (zh) 一种芯片级封装结构
US20080251937A1 (en) Stackable semiconductor device and manufacturing method thereof
CN202473869U (zh) 一种柱状凸点封装结构
US9355902B2 (en) Method of fabricating semiconductor apparatus with through-silicon via and method of fabricating stack package including the semiconductor chip
US8658466B2 (en) Semiconductor package structure and method for making the same
US20170317031A1 (en) Fabrication Method OF A Package Substrate
US9190370B2 (en) Semiconductor device utilizing redistribution layers to couple stacked die
WO2022178729A1 (zh) 芯片封装结构及其制作方法、电子设备
KR101060119B1 (ko) 칩 적층형 웨이퍼 레벨 패키지
US20140331493A1 (en) Method of fabricating a package substrate
CN105097576A (zh) 一种高可靠性晶圆级焊锡微凸点制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130620

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130620

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130620

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111207