CN202473869U - 一种柱状凸点封装结构 - Google Patents

一种柱状凸点封装结构 Download PDF

Info

Publication number
CN202473869U
CN202473869U CN2012200209422U CN201220020942U CN202473869U CN 202473869 U CN202473869 U CN 202473869U CN 2012200209422 U CN2012200209422 U CN 2012200209422U CN 201220020942 U CN201220020942 U CN 201220020942U CN 202473869 U CN202473869 U CN 202473869U
Authority
CN
China
Prior art keywords
layer
chip
solder bump
salient point
copper post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2012200209422U
Other languages
English (en)
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2012200209422U priority Critical patent/CN202473869U/zh
Application granted granted Critical
Publication of CN202473869U publication Critical patent/CN202473869U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种柱状凸点封装结构，包括：包括芯片、凸点下金属层、铜柱、氧化层和焊料凸点；所述芯片的上表面设有焊盘和钝化层，所述钝化层覆于芯片焊盘开口以外的上表面，所述焊盘上设有凸点下金属层，所述凸点下金属层上设有铜柱，所述铜柱的侧面裹有氧化层，所述铜柱的上方设有焊料凸点。本实用新型提高了焊料凸点的电性能和可靠性，适用于焊盘密间距、输出功能多的芯片级封装。

Description

一种柱状凸点封装结构
技术领域
本实用新型涉及半导体器件封装领域，尤其涉及倒装焊、焊料凸点、晶圆级芯片尺寸封装(Wafer Level chip Scale Package，WLCSP)的封装结构。
背景技术
近年来，由于芯片的微电路制作朝向高集成度发展，因此，其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后，以塑胶或陶磁等材料，将芯片包在其中，以达保护芯片，使芯片不受外界水汽及机械性损害。芯片封装主要的功能分别有电能传送(PowerDistribution)、信号传送(Signal Distribution)、热的散失(Heat Dissipation)与保护支持(Protection and Support)。
由于现今电子产品的要求是轻薄短小及高集成度，因此会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip Chip Package)、卷带式封装(Tape Carrier Package，TCP)及圆片级封装(Wafer Level Package，WLP)等。
不论以何种形式的封装方法，大部分的封装方法都是将圆片分离成独立的芯片后再完成封装的程序。而圆片级封装是半导体封装方法中的一个趋势，圆片级封装以整片圆片为封装对象，因而封装与测试均需在尚未切割圆片的前完成，是一种高度整合的封装技术，如此可省下填胶、组装、黏晶与打线等制作，因此可大量降低人工成本与缩短制造时间。
现有形成圆片级芯片尺寸封装的工艺如图1至5所示。首先请参照图1A，在圆片10上具有至少一个芯片100。
如图1B所示，在芯片100上配置有金属垫层104以及用以保护芯片100表面并将金属垫层104暴露的钝化层102；在钝化层102以及金属垫层104上通过溅射或者蒸镀工艺形成第一金属层106，第一金属层106的作用是在后续回流工艺中保护金属垫层104，第一金属层106可以是Al、Ni、Cu、Ti、Cr、Au、Pd中的一种或者它们的组合构成。
接着请参照图1C，在第一金属层106上形成光刻胶层107，通过现有光刻技术定义出金属垫层104形状，然后进行曝光、显影工艺，在光刻胶层107中形成开口暴露出下层的金属垫层104上的第一金属层106；以光刻胶层107为掩模，在开口内的第一金属层106上形第二金属层108，所述第二金属层108的材料为Cu、Ni或其组合构成，所述形成第二金属层108的方法为电镀法。
参考图1D，湿法去除光刻胶层107；刻蚀第一金属层106至曝露出钝化层102，使刻蚀后的第一金属层106a与第二金属层108构成凸点下金属层108a；用钢网印刷法在第二金属层108上形成助焊剂109。
如图1E所示，在助焊剂109上放置预制好的焊料球，然后在回流炉内保温回流，形成凸点110。
最后进行单体化切割步骤，以将圆片10上的各个芯片100单体化。
在申请号为200510015208.1的中国专利申请中还公布了更多相关信息。
现有技术形成圆片级芯片尺寸封装过程中，由于焊料凸点材料直接与金属浸润层接触，金属浸润层的铜极易扩散到焊料凸点的锡中形成铜锡合金，影响焊接质量。同时，在金属浸润层上形成焊料之前，裸露的浸润层容易氧化而使后续形成的焊料凸点性能及可靠性降低。另一方面，在焊料凸点的形成过程中，焊料间容易滴落而影响产品的可靠性，尤其对于金属垫密集的产品，更容易出现焊料凸点间短路的问题。
实用新型内容
本实用新型解决的问题是提供一种柱状凸点封装结构，防止芯片电性能及可靠性降低。
为解决上述问题，本实用新型提供一种柱状凸点封装结构，包括：芯片、凸点下金属层、铜柱、氧化层和焊料凸点；所述芯片的上表面设有焊盘和钝化层，所述钝化层覆于芯片焊盘开口以外的上表面，所述焊盘上设有凸点下金属层，所述凸点下金属层上设有铜柱，所述铜柱的侧面裹有氧化层，所述铜柱的上方设有焊料凸点。
可选地，所述凸点下金属层由底部往上依次包括耐热金属层和金属浸润层。
可选地，所述耐热金属层的材料是钛、铬、钽或它们的组合。
可选地，所述凸点下金属层的材料是铜、铝、镍或它们的组合。
可选地，所述铜柱的厚度是5～60μm。
可选地，在所述铜柱和焊料凸点间还嵌有阻挡层。
可选地，所述阻挡层为镍层。
可选地，所述镍层的厚度是1.5～3μm。
可选地，所述焊料凸点的材料是纯锡或锡合金。
可选地，所述焊料凸点的厚度是5～70μm。
与现有技术相比，本实用新型形成的柱状凸点结构中：
铜柱将芯片的功能端子引入一个足够的高度空间，在同样满足产品最终焊接可靠性的前提下，可以使用较小尺寸的焊料凸点，既节约了材料成本，又能满足焊盘密间距或相同空间内更多功能输出点的应用需求。
利用氧化层的非导电特性使铜柱的裸露表面有绝缘层的保护，防止因焊料凸点回流过程中材料滴落而造成芯片上各铜柱间的短路，提高了产品的可靠性。
厚度适宜的镍阻挡层一方面能够避免自身因扩散效应而消失，进而有效地阻止焊料和凸点下金属层之间因金属间化合物的形成而产生的孔隙；同时又不至于因镍层过厚而导致电阻率上升而影响产品的电热性能。
附图说明
图1A至图1E是现有焊料凸点形成过程示意图；
图2是本实用新型一种柱状凸点封装结构的结构示意图；
图3是本实用新型一种柱状凸点封装结构的具体实施方式流程图；
图4A至图4H是本实用新型一种柱状凸点封装结构的实施例的工艺示意图。
具体实施方式
下面结合附图对本实用新型的具体实施方式做详细的说明。
图2是本实用新型一种柱状凸点封装结构的示意图，所述封装结构包括：芯片300、凸点下金属层303、铜柱305、氧化层307和焊料凸点306。
所述芯片300的上表面设有焊盘301和钝化层302，所述钝化层302覆于芯片300焊盘301开口以外的上表面。
所述焊盘301上设有凸点下金属层303，所述凸点下金属层303由底部往上依次包括耐热金属层和金属浸润层。具体的，所述耐热金属层的材料是钛、铬、钽或它们的组合；所述金属浸润层的材料是铜、铝、镍或它们的组合。
所述凸点下金属层303上设有铜柱305，铜柱305的厚度是5～60μm。铜柱305为芯片300的功能端子引入一个足够的高度空间，在同样满足产品最终焊接可靠性的前提下，可以使用较小尺寸的焊料凸点306，既节约了材料成本，又能满足焊盘301密间距或相同空间内更多功能输出点的应用需求。
在所述铜柱305和焊料凸点306间还嵌有阻挡层，所述阻挡层为镍层，镍层的厚度为1.5μm～3μm。厚度适宜的镍阻挡层一方面能够避免自身因扩散效应而消失，进而有效地阻止焊料凸点306和凸点下金属层305之间因金属间化合物的形成而产生的孔隙；同时又不至于因镍层过厚而导致电阻率上升而影响产品的电热性能。
所述铜柱305的侧面裹有氧化层307。利用氧化层307的非导电特性使铜柱305的裸露表面有绝缘层的保护，防止因焊料凸点306回流过程中材料滴落而造成芯片300上各铜柱305间的短路，提高了产品的可靠性。
所述铜柱305上或镍阻挡层上设有焊料凸点306。所述焊料凸点306的厚度为10～70μm，对应的材质为纯锡或锡合金，如锡银合金、锡铜合金、锡银铜合金等。
为进一步说明本实用新型封装结构之优点，以下结合一个具体的封装方法实施例对本实用新型封装结构作进一步介绍。
图3是本实用新型形成焊料凸点的具体实施方式流程图，包括步骤：
S101，在芯片的焊盘和钝化层上形成凸点下金属层；
S102，在凸点下金属层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的凸点下金属层；
S103，在上述开口中的凸点下金属层上形成铜柱；
S104，在铜柱上形成焊料凸点；
S105，去除光刻胶；
S106，蚀刻钝化层上的凸点下金属层至钝化层裸露；
S107，在裸露的铜柱表面形成氧化层；
S108，去除焊料凸点表面的氧化物，并回流焊料凸点。
首先执行步骤S101，在芯片的焊盘和钝化层上形成凸点下金属层，形成如图4A所示的结构。
在这一步骤中，芯片300上设有焊盘301和钝化层302，焊盘301是芯片300的功能输出端子，并最终通过后续形成的柱状凸点实现电性功能的传导过渡；钝化层302的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯等介电材料或它们的混合物，用于保护芯片300中的线路。
需要说明的是，所述芯片的焊盘和钝化层可以是芯片的初始焊盘和初始钝化层，也可以是根据线路布图设计需要而形成的过渡焊盘、钝化层；形成过渡焊盘、钝化层的方式主要是采用再布线工艺技术，通过一层或多层再布线将初始焊盘、钝化层转载到过渡焊盘、钝化层上。所述再布线工艺技术为现有成熟工艺，已为本领域技术人员所熟知，在此不再赘述。
在本实施例中，所述凸点下金属层303由耐热金属层和金属浸润层构成，所述金属浸润层堆叠于所述耐热金属层上。形成耐热金属层的材料可以是钛Ti、铬Cr、钽Ta或它们的组合构成，本实用新型优选为Ti。所述金属浸润层的材料可以是铜Cu、铝Al、镍Ni中的一种或它们的组合构成，其中较优的金属浸润层为Cu。所述凸点下金属层303可以采用现有的蒸发或溅射或物理气相沉积的方法，其中较优的方法为溅射。当然，根据本领域技术人员的公知常识，形成的方法不仅限于溅射方法，其他适用的方法均可应用于本实用新型。
然后实施步骤S102，在凸点下金属层上形成光刻胶，所述光刻胶设有开口曝露出芯片焊盘上方的凸点下金属层，形成如图4B所示的结构。
在本实施例中，形成光刻胶304的方法可以是旋转涂布，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。形成光刻胶304后，具体可通过现有光刻显影技术定义出焊盘301的形状，使光刻胶304中形成开口以曝露出焊盘301上的凸点下金属层303。
然后实施步骤S103，在上述开口中的凸点下金属层上形成铜柱，形成如图4C所示的结构。
在这一步骤中，以芯片300上剩余的光刻胶304为掩膜，在上步中形成的光刻胶304的开口内、凸点下金属层303的上方，形成铜柱305，具体工艺可以通过用电镀的方式。当然，根据本领域技术人员的公知常识，形成的方法不仅限于电镀，其他适用的方法均可应用于本实用新型。
本实施例中，铜柱305的厚度为5～60μm，具体厚度为5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm、55μm、或60μm等。
在另一实施例中(未图示)，铜柱305的上方叠有阻挡层，所述阻挡层的材料为镍Ni，Ni层的厚度为1.5μm～3μm，具体厚度为1.5μm、2μm、2.5μm或3μm等。阻挡层Ni层的形成方法与铜柱305的形成方法一致，可以为电镀等方式。Ni层的作用为防止后续形成焊料凸点306的材料扩散至铜柱305中，当Ni层厚度小于1.5μm时，Ni最终会因相邻金属间的扩散效应而消失，进而无法有效地阻挡后续焊料凸点306的扩散；当Ni层厚度大于3μm时，会因Ni金属本身的电热性能较差而导致电阻率上升，进而影响最终产品的电热性能。
然后实施步骤S104，在铜柱上形成焊料凸点，形成如图4D所示的结构。
在这一步骤中，仍以光刻胶304为掩膜，在上一步骤中最终形成的金属层上形成焊料凸点306，形成所述焊料凸点306的材料为纯锡或锡合金，如锡银合金、锡铜合金、锡银铜合金等。形成焊料凸点306的方法可以是电解电镀、溅射、网版印刷或直接植入预制好的焊料球等方式，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
本实施例中，焊料凸点306的厚度为5μm～70μm，具体厚度例如5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm、55μm、60μm、65μm或70μm等。相较于现有技术中直接在凸点下金属层303上形成焊料凸点306，铜柱305将芯片300的功能端子引入一个足够的高度空间，在同样满足产品最终焊接可靠性的前提下，可以使用较小尺寸的焊料凸点306，既节约了材料成本，又能满足焊盘301密间距或相同空间内更多功能输出点的应用需求。
接着实施步骤S105，去除光刻胶，形成如图4E所示的结构。
在完成上述工序后，光刻胶304可以去除了，可以使用湿法或剥离的方式去除，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
然后实施步骤S106，蚀刻钝化层上的凸点下金属层至钝化层裸露，形成如图4F所示的结构。
在本实施例中，具体可通过喷洒酸液或将晶片浸泡于酸液中的方法来去除焊料凸点306以外的芯片300表面的凸点下金属层303，从而曝露出钝化层302。
然后实施步骤S107，在裸露的铜柱表面形成氧化层，形成如图4G所示的结构。
在本实施例中，利用铜在空气中易氧化的特性，可以通过有氧烘烤的方式使裸露的铜柱305表面即铜柱305的柱体周围形成氧化层307，利用氧化层307的非导电特性使铜柱305的裸露表面有绝缘层的保护，以防止因后续焊料凸点306回流过程中材料滴落而造成芯片300上各铜柱305间的短路。
最后，实施步骤S108，去除焊料凸点表面的氧化物，并回流焊料凸点，形成如图4H所示的结构。
在上一步骤中，焊料凸点306的表面也会因烘烤而产生氧化物308，为了不影响最终产品的易焊性，需将焊料凸点306表面的氧化物308去除。
在本实施例中，为了去除氧化物308而保留氧化层307，可以针对性地将焊料凸点306蘸取酸液来去除焊料凸点306表面的氧化物308。
氧化物308被去除后，通过回流加热熔化焊料凸点306，最终实现了将芯片300的功能焊盘301引出到焊料凸点306上的封装过渡。
虽然本实用新型以较佳实施例披露如上，但本实用新型并非限定于此。任何本领域技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与修改，因此本实用新型的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种柱状凸点封装结构，其特征在于：包括芯片、凸点下金属层、铜柱、氧化层和焊料凸点；所述芯片的上表面设有焊盘和钝化层，所述钝化层覆于芯片焊盘开口以外的上表面，所述焊盘上设有凸点下金属层，所述凸点下金属层上设有铜柱，所述铜柱的侧面裹有氧化层，所述铜柱的上方设有焊料凸点。
2.根据权利要求1所述的一种柱状凸点封装结构，其特征在于，所述凸点下金属层由底部往上依次包括耐热金属层和金属浸润层。
3.根据权利要求2所述的一种柱状凸点封装结构，其特征在于，所述耐热金属层的材料是钛、铬、钽或它们的组合。
4.根据权利要求2所述的一种柱状凸点封装结构，其特征在于，所述金属浸润层的材料是铜、铝、镍或它们的组合。
5.根据权利要求1所述的一种柱状凸点封装结构，其特征在于，所述铜柱的厚度是5～60μm。
6.根据权利要求1或5所述的一种柱状凸点封装结构，其特征在于，在所述铜柱和焊料凸点间还嵌有阻挡层。
7.根据权利要求6所述的一种柱状凸点封装结构，其特征在于，所述阻挡层为镍层。
8.根据权利要求7所述的一种柱状凸点封装结构，其特征在于，所述镍层的厚度是1.5～3μm。
9.根据权利要求1所述的一种柱状凸点封装结构，其特征在于，所述焊料凸点的材质是纯锡或锡合金。
10.根据权利要求9所述的一种柱状凸点封装结构，其特征在于，所述焊料凸点的厚度是5～70μm。
CN2012200209422U 2012-01-17 2012-01-17 一种柱状凸点封装结构 Expired - Lifetime CN202473869U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012200209422U CN202473869U (zh) 2012-01-17 2012-01-17 一种柱状凸点封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012200209422U CN202473869U (zh) 2012-01-17 2012-01-17 一种柱状凸点封装结构

Publications (1)

Publication Number Publication Date
CN202473869U true CN202473869U (zh) 2012-10-03

Family

ID=46922012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012200209422U Expired - Lifetime CN202473869U (zh) 2012-01-17 2012-01-17 一种柱状凸点封装结构

Country Status (1)

Country Link
CN (1) CN202473869U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543898A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装结构
CN108305861A (zh) * 2017-01-12 2018-07-20 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
CN114649287A (zh) * 2022-05-19 2022-06-21 甬矽半导体(宁波)有限公司 一种芯片制作方法、芯片连接方法以及芯片

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543898A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装结构
CN108305861A (zh) * 2017-01-12 2018-07-20 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
CN108305861B (zh) * 2017-01-12 2020-06-09 中芯长电半导体（江阴）有限公司 一种干刻预处理方法及经该方法制得的铜柱凸块
CN114649287A (zh) * 2022-05-19 2022-06-21 甬矽半导体(宁波)有限公司 一种芯片制作方法、芯片连接方法以及芯片

Similar Documents

Publication Publication Date Title
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
CN102543766A (zh) 一种柱状凸点封装工艺
CN102496606B (zh) 一种高可靠圆片级柱状凸点封装结构
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
US6841872B1 (en) Semiconductor package and fabrication method thereof
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN103515260B (zh) 封装内封装及其形成方法
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
US9030019B2 (en) Semiconductor device and method of manufacture thereof
CN102496580B (zh) 一种焊料凸点的形成方法
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN102496604A (zh) 高可靠芯片级封装结构
TW201108355A (en) Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
TW201104797A (en) Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
TW201145416A (en) Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
CN102437065A (zh) 高可靠芯片级封装方法
CN102543898A (zh) 一种柱状凸点封装结构
CN102446780A (zh) 一种圆片级封装方法
KR100842921B1 (ko) 반도체 패키지의 제조 방법
CN102543781A (zh) 圆片级封装优化工艺
CN101645407A (zh) 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN202502990U (zh) 高可靠芯片级封装结构
CN102496585A (zh) 一种新型圆片级封装方法
CN102496605B (zh) 一种圆片级封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Shi Lei

Inventor before: Ding Wanchun

COR Change of bibliographic data
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong

CX01 Expiry of patent term

Granted publication date: 20121003

CX01 Expiry of patent term