CN114649287A - 一种芯片制作方法、芯片连接方法以及芯片 - Google Patents
一种芯片制作方法、芯片连接方法以及芯片 Download PDFInfo
- Publication number
- CN114649287A CN114649287A CN202210541264.2A CN202210541264A CN114649287A CN 114649287 A CN114649287 A CN 114649287A CN 202210541264 A CN202210541264 A CN 202210541264A CN 114649287 A CN114649287 A CN 114649287A
- Authority
- CN
- China
- Prior art keywords
- metal
- chip
- manufacturing
- welding
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/13298—Fillers
- H01L2224/13399—Coating material
- H01L2224/13486—Coating material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本申请提供了一种芯片制作方法、芯片连接方法以及芯片,涉及半导体工艺技术领域。首先基于芯片主体的电极制作连接金属与焊接金属,再将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在连接金属的侧壁形成保护层,其中,保护层用于抑制在焊接时焊接金属向连接金属扩散。本申请提供的芯片制作方法、芯片连接方法以及芯片具有焊接后性能更好的优点。
Description
技术领域
本申请涉及半导体工艺技术领域,具体而言,涉及一种芯片制作方法、芯片连接方法以及芯片。
背景技术
铜柱凸块(Copper Pillar Bump)技术是在覆晶封装芯片的表面制作焊接凸块,使其具备较佳的导电、导热和抗电子迁移能力的功能。采用铜柱凸块覆晶封装代替传统的打线封装,可以缩短连接电路的长度,以减小芯片封装面积的体积,实现微型化,并减少芯片系统寄生电容的干扰、电阻发热额和信号延迟等缺点,提高了芯片封装模组性能。
然而,现有技术中,在将制作完成的芯片与载板焊接时,会有大量的焊料在电镀铜柱上进行扩散,这会导致载板与铜柱间的焊料短少,在严重扩散下,会使得焊料不足造成连接处开裂,进而导致整个芯片失效。
综上,现有技术中在焊接芯片时,存在焊料会向电镀铜柱扩散,导致芯片失效的问题。
发明内容
本申请的目的在于提供一种芯片制作方法、芯片连接方法以及芯片,以解决现有技术中在焊接芯片时,存在焊料会向电镀铜柱扩散,导致芯片失效的问题。
为了实现上述目的,本申请实施例采用的技术方案如下:
第一方面,本申请实施例提供了一种芯片制作方法,所述芯片制作方法包括:
基于芯片主体的电极制作连接金属与焊接金属;
将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在所述连接金属的侧壁形成保护层,其中,所述保护层用于抑制在焊接时所述焊接金属向所述连接金属扩散。
可选地,将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在所述连接金属的侧壁形成保护层的步骤包括:
将制作连接金属与焊接金属后的芯片主体置于100~200℃,0<X≤10%,90%≤Y<100%)的环境中烘烤1~120min,以在所述连接金属的侧壁形成氮化物保护层,其中,X表示氧气含量,Y表示氮气含量。
可选地,在将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在所述连接金属的侧壁形成保护层的步骤之后,所述方法还包括:
对所述焊接金属进行回流焊,以使所述焊接金属的端部形成球体。
可选地,基于芯片主体的电极制作连接金属与焊接金属的步骤包括:
基于所述芯片主体的表面涂布光刻胶;
基于光刻胶制作电镀孔;其中,所述电镀孔的底部露出所述芯片主体,且所述电镀孔的位置与所述芯片主体的电极位置对应;
沿所述电镀孔制作连接金属后再制作焊接金属。
可选地,基于芯片主体的电极制作连接金属与焊接金属的步骤包括:
基于芯片主体的电极制作铜柱,以形成连接金属;
沿所述连接金属的表面制作锡银合金或锡,以形成焊接金属。
可选地,所述芯片主体的表面包括金属层,在基于芯片主体的电极制作连接金属与焊接金属的步骤之后,所述方法还包括:
将位于电极以外区域的金属层去除。
第二方面,本申请实施例还提供了一种芯片连接方法,所述芯片连接方法包括:
将芯片的焊接金属与载板热压融合,其中,所述芯片采用上述的芯片制作方法制作而成。
第三方面,本申请实施例还提供了一种芯片,所述芯片包括芯片主体、连接金属、焊接金属以及保护层;其中,
所述连接金属与所述芯片主体的电极连接,所述连接金属还与所述焊接金属连接;
所述连接金属的侧壁连接有保护层,且所述保护层用于抑制在焊接时所述焊接金属向所述连接金属扩散。
可选地,所述保护层包括氮化物保护层。
可选地,所述焊接金属的端部为球体形状。
相对于现有技术,本申请具有以下有益效果:
本申请提供了一种芯片制作方法、芯片连接方法以及芯片,首先基于芯片主体的电极制作连接金属与焊接金属,再将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在连接金属的侧壁形成保护层,其中,保护层用于抑制在焊接时焊接金属向连接金属扩散。由于本申请在制作连接金属与焊接金属后,在连接金属的侧壁上制作了保护层,利用该保护层能够抑制在焊接时焊接金属向连接金属扩散,因此在将芯片于载板时,焊接金属不会向连接金属扩散,保证了连接处不会开裂,使得芯片的性能稳定。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它相关的附图。
图1为现有技术中焊接时焊料向铜柱扩散的结构示意图。
图2为本申请实施例提供的芯片制作方法的示例性流程图。
图3为本申请实施例提供的图2中S102的子步骤的示例性流程图。
图4为本申请实施例提供的S1021对应的剖面示意图。
图5为本申请实施例提供的S1022对应的剖面示意图。
图6为本申请实施例提供的S1023对应的剖面示意图。
图7为本申请实施例提供的去除光刻胶后对应的剖面示意图。
图8为本申请实施例提供的去除多余金属层以后的剖面示意图。
图9为本申请实施例提供的形成保护层后的剖面示意图。
图10为本申请实施例提供的进行回流焊后对应的剖面示意图。
图11为本申请实施例提供的芯片与载板焊接时的剖面示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述,现有技术在利用铜柱凸块技术制作完芯片后,在将芯片与载板连接时,可能会出现焊料金属向铜柱凸块扩散的现象,一方面,导致载板与铜柱间的焊料短少,在严重扩散下,会使得焊料不足造成连接处开裂,进而导致整个芯片失效。另一方面,当焊料金属铜柱凸块扩散后,会使得整个铜柱凸块因过厚的合金层发生质的变化,导致后续容易在合金层发生开裂,芯片的整体稳定性不足。
如图1所示,在芯片主体上制作铜柱与焊料后,利用焊料与载板焊接。然而,在实际焊接过程中,焊料会向上扩散,进而在铜柱的表面形成扩散层,该扩散层可能为铜与焊料的合金,例如,当焊料为锡时,则扩散层可能为铜锡合金,随着焊接的进行,焊料可能进一步向上扩散,进而在铜柱的侧壁形成更厚的扩散层。
由图1可以理解地,由于焊料的总量固定,若焊料进一步向铜柱扩散,则用于与载板焊接的焊接进一步较少,焊接质量变差。在严重扩散下,会使得焊料不足造成连接处开裂,进而导致整个芯片失效。
另一方面,由于在铜柱表面形成了扩散层,因此会使得铜柱变厚,且在严重的状况下时,会使得整个铜柱因过厚的合金层发生质的改变,使得后续可靠性容易发生开裂在合金层段。同时,由于铜柱侧壁覆盖了扩散层,因此整个铜柱的电性能也可能受到影响,导致铜柱的电性能变差。
有鉴于此,本申请提供了一种芯片制作方法,通过在铜柱表面形成保护层的方式,抑制在焊接过程中,焊接金属向连接金属扩散,进而提升焊接后的芯片性能。
下面对本申请提供的芯片制作方法进行示例性说明:
作为一种可选的实现方式,请参阅图2,该芯片制作方法包括:
S102,基于芯片主体的电极制作连接金属与焊接金属。
S104,将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在所述连接金属的侧壁形成保护层,其中,所述保护层用于抑制在焊接时所述焊接金属向所述连接金属扩散。
本申请中,在制作连接金属与焊接金属后,将芯片置于特定环境下烘烤,使得在连接金属的侧壁形成保护层,有效抑制了焊接金属在焊接时向连接金属扩散的现象。
其中,可选地,请参阅图3,S102包括:
S1021,基于芯片主体的表面涂布光刻胶。
S1022,基于光刻胶制作电镀孔;其中,电镀孔的底部露出芯片主体,且电镀孔的位置与芯片主体的电极位置对应。
S1023,沿电镀孔制作连接金属后再制作焊接金属。
需要说明的是,本申请所述的芯片,可以为功能芯片,例如功率芯片等。在此基础上,芯片主体中,可以包括多层,且不同的功能芯片,其芯片主体的具体结构并不相同,在此并不对芯片主体的结构进行限定。例如当该功能芯片为发光芯片时,则芯片主体中可能包括外延层、N型层、量子阱层、P型层等。
在制作芯片主题后,可以在芯片主体的表面涂布一层光刻胶,涂布光刻胶后的结构如图4所示。图4中,芯片主体中包括电极,且芯片主体还包括金属层,其中,金属层可能为多层,如图4中,金属层可以为2层,且金属层可以为用于实现不同功能,例如用于实现肖特基接触等,在此也不做限定。本申请的制作工艺中,实际为先沉积金属层,然后在金属层的表面涂布光刻胶,并对光刻胶进行开槽以形成电镀孔。
还需要说明的是,在芯片的制作过程中,实际为多个芯片同时制作,如图4中,示出了两个芯片的制作,沿虚线A的左侧为一个芯片,沿虚线A的右侧为另一个芯片,在两个芯片完成连接金属与焊接金属的制作后,再沿虚线A进行切割,进而分离两个芯片。当然地,图4中2个芯片仅为示例,在实际制作过程中,芯片的数量可以更多,例如50个芯片同时制作,在此不做限定。
并且,为了保证后续利用光刻胶完后连接金属与焊接金属的制作,在涂布光刻胶时,光刻胶的厚度应当大于或等于连接金属与焊接金属的高度之和。
请继续参阅图5,在涂布光刻胶后,可以基于光刻胶制作电镀孔,其中,可以利用掩膜板+光刻的工艺对光刻胶进行刻蚀,进而进行开槽并形成电镀孔。需要说明的是,电镀孔用于制作连接金属与焊接金属,因此,可以基于连接金属与焊接金属的大小选择电镀孔的大小,在此不做限定。并且,电镀孔的深度大于或等于连接金属与焊接金属的高度之和。
请参阅图6,在制作电镀孔后,即可在电镀孔中制作连接金属与焊接金属,作为一种实现方式,可以采用电镀工艺在电镀孔中沉积连接金属与焊接金属。
其中,S1023的步骤包括:
基于芯片主体的电极制作铜柱,以形成连接金属;
沿连接金属的表面制作锡银合金或锡,以形成焊接金属。
即本申请中提供的连接金属,可以采用铜,焊接金属可采用锡银合金或锡,在电镀过程中,先电镀一定高度的铜,以在电镀孔中形成铜柱,在电镀铜完成后,继续在铜柱的表面电镀锡银合金或锡,以沉积一定高度的焊接金属。
此外,在制作连接金属与焊接金属,需要进行光刻胶去除,例如,采用湿法腐蚀工艺将光刻胶去除,去除光刻胶后的结构如图7所示。请参阅图8,在此之后,还需要将多余的金属层去除,即将位于电极以外区域的金属层去除。
在制作完成后,为了抑制在焊接时焊接金属向连接金属扩散,本申请采用在氮气与氧气的环境中烘烤预设时间的方式,进而在连接金属的侧壁形成保护层,如图9所示,在铜柱的侧壁形成了一层保护层。
作为一种实现方式,S104的步骤包括:
将制作连接金属与焊接金属后的芯片主体置于100~200℃,0<X≤10%,90%≤Y<100%的环境中烘烤1~120min,以在连接金属的侧壁形成氮化物保护层,其中,X表示氧气含量,Y表示氮气含量。
经申请人研究发现,在连接金属的侧壁形成氧化物保护层或氮化物保护层均能在焊接时起到抑制焊接金属向连接金属扩散的效果,但连接金属的侧壁形成氮化物保护层时的电性能大于形成氧化物保护层时的电性能,因此,本申请制作保护层时,采用连接金属的侧壁制作氮化物保护层的方式。
在此基础上,申请人进一步研究发现,当在100~200℃,0<X≤10%,90%≤Y<100%)的环境中烘烤1~120min时,连接金属的侧壁上形成的氮化物质量最好。
在一种实现方式中,可以将将制作连接金属与焊接金属后的芯片置于烘箱中,然后按上述比例通以氧气及氮气,并维持1~120min烘烤,使连接金属的侧壁上形成保护层。
在此基础上,为了在焊接过程中效果更好,请参阅图10,在制作保护层后,需要在对焊接金属进行回流焊,以使焊接金属的端部形成球体,在与载板焊接时,焊接的均匀性更好。焊接后的结构如图11所示。
在上述实现方式的基础上,本申请还提供了一种芯片连接方法,芯片连接方法包括:
将芯片的焊接金属与载板热压融合,其中,芯片采用上述的芯片制作方法制作而成融合。
在将芯片焊接于载板上时,由于连接金属的侧壁设置于保护层,因此可以防止焊料向连接金属扩散,提升了芯片的可靠性。一方面,防止焊料金属在焊接过程中接触到侧壁的芯片基底,发生短路、漏电等电性问题。另一方面,防止了焊料金属向连接金属扩散导致的焊料金属短少,侧壁因过厚的合金层发生质变的情况产生,提升芯片的可靠性。
通过上述制作与焊接工艺,使得在铜柱凸块完成电镀制程后,经过光刻胶去除及去除多余的金属层后,将其置入烘箱中,通以一定比例的氮气及氧气,经过一段时间烘烤后,使其电镀铜柱的侧壁,形成一层保护层,此保护层可有效的抑制后续倒装上板时焊料在电镀铜上的扩散与合金层的增长,随着可靠性的增加可减少合金层的增长及扩散。本申请提供了一个更高可靠性且更具保护性的芯片封装,通过上述工艺可以制作车载军工、航天等产品。
在上述实现方式的基础上,本申请实施例还提供了一种芯片,该芯片通过上述的芯片制作方法制作而成,该芯片包括芯片主体、连接金属、焊接金属以及保护层;其中,连接金属与芯片主体的电极连接,连接金属还与焊接金属连接;连接金属的侧壁连接有保护层,且保护层用于抑制在焊接时焊接金属向连接金属扩散。
其中,保护层可以为氮化物保护层,同时,焊接金属的端部为球体形状。
综上所述,本申请提供了一种芯片制作方法、芯片连接方法以及芯片,首先基于芯片主体的电极制作连接金属与焊接金属,再将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在连接金属的侧壁形成保护层,其中,保护层用于抑制在焊接时焊接金属向连接金属扩散。由于本申请在制作连接金属与焊接金属后,在连接金属的侧壁上制作了保护层,利用该保护层能够抑制在焊接时焊接金属向连接金属扩散,因此在将芯片于载板时,焊接金属不会向连接金属扩散,保证了连接处不会开裂,使得芯片的性能稳定。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其它的具体形式实现本申请。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种芯片制作方法,其特征在于,所述芯片制作方法包括:
基于芯片主体的电极制作连接金属与焊接金属;
将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在所述连接金属的侧壁形成保护层,其中,所述保护层用于抑制在焊接时所述焊接金属向所述连接金属扩散。
2.如权利要求1所述的芯片制作方法,其特征在于,将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在所述连接金属的侧壁形成保护层的步骤包括:
将制作连接金属与焊接金属后的芯片主体置于100~200℃,0<X≤10%,90%≤Y<100%的环境中烘烤1~120min,以在所述连接金属的侧壁形成氮化物保护层,其中,X表示氧气含量,Y表示氮气含量。
3.如权利要求1所述的芯片制作方法,其特征在于,在将制作连接金属与焊接金属后的芯片主体置于氮气与氧气的环境中,并在预设的时间内进行烘烤,以在所述连接金属的侧壁形成保护层的步骤之后,所述方法还包括:
对所述焊接金属进行回流焊,以使所述焊接金属的端部形成球体。
4.如权利要求1所述的芯片制作方法,其特征在于,基于芯片主体的电极制作连接金属与焊接金属的步骤包括:
基于所述芯片主体的表面涂布光刻胶;
基于光刻胶制作电镀孔;其中,所述电镀孔的底部露出所述芯片主体,且所述电镀孔的位置与所述芯片主体的电极位置对应;
沿所述电镀孔制作连接金属后再制作焊接金属。
5.如权利要求1所述的芯片制作方法,其特征在于,基于芯片主体的电极制作连接金属与焊接金属的步骤包括:
基于芯片主体的电极制作铜柱,以形成连接金属;
沿所述连接金属的表面制作锡银合金或锡,以形成焊接金属。
6.如权利要求1所述的芯片制作方法,其特征在于,所述芯片主体的表面包括金属层,在基于芯片主体的电极制作连接金属与焊接金属的步骤之后,所述方法还包括:
将位于电极以外区域的金属层去除。
7.一种芯片连接方法,其特征在于,所述芯片连接方法包括:
将芯片的焊接金属与载板热压融合,其中,所述芯片采用如权利要求1至6任一项所述的芯片制作方法制作而成。
8.一种芯片,其特征在于,所述芯片包括芯片主体、连接金属、焊接金属以及保护层;其中,
所述连接金属与所述芯片主体的电极连接,所述连接金属还与所述焊接金属连接;
所述连接金属的侧壁连接有保护层,且所述保护层用于抑制在焊接时所述焊接金属向所述连接金属扩散。
9.如权利要求8所述的芯片,其特征在于,所述保护层包括氮化物保护层。
10.如权利要求8所述的芯片,其特征在于,所述焊接金属的端部为球体形状。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210541264.2A CN114649287A (zh) | 2022-05-19 | 2022-05-19 | 一种芯片制作方法、芯片连接方法以及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210541264.2A CN114649287A (zh) | 2022-05-19 | 2022-05-19 | 一种芯片制作方法、芯片连接方法以及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114649287A true CN114649287A (zh) | 2022-06-21 |
Family
ID=81996597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210541264.2A Pending CN114649287A (zh) | 2022-05-19 | 2022-05-19 | 一种芯片制作方法、芯片连接方法以及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114649287A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115831766A (zh) * | 2023-01-10 | 2023-03-21 | 日月新半导体(昆山)有限公司 | 集成电路工艺方法以及集成电路产品 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102024769A (zh) * | 2009-09-14 | 2011-04-20 | 台湾积体电路制造股份有限公司 | 集成电路元件 |
US20110266667A1 (en) * | 2010-04-29 | 2011-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
CN202473869U (zh) * | 2012-01-17 | 2012-10-03 | 南通富士通微电子股份有限公司 | 一种柱状凸点封装结构 |
US20120306073A1 (en) * | 2011-05-30 | 2012-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector Design for Packaging Integrated Circuits |
US20130022830A1 (en) * | 2011-07-20 | 2013-01-24 | Chipbond Technology Corporation | Bumping process and structure thereof |
CN203434149U (zh) * | 2013-09-12 | 2014-02-12 | 中国科学院金属研究所 | 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构 |
US20140110838A1 (en) * | 2012-10-22 | 2014-04-24 | Infineon Technologies Ag | Semiconductor devices and processing methods |
US20140124877A1 (en) * | 2012-11-02 | 2014-05-08 | Qualcomm Incorporated | Conductive interconnect including an inorganic collar |
CN105719978A (zh) * | 2016-05-09 | 2016-06-29 | 中芯长电半导体(江阴)有限公司 | 一种近间距铜针封装结构及其制备方法 |
CN108305861A (zh) * | 2017-01-12 | 2018-07-20 | 中芯长电半导体(江阴)有限公司 | 一种干刻预处理方法及经该方法制得的铜柱凸块 |
-
2022
- 2022-05-19 CN CN202210541264.2A patent/CN114649287A/zh active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102024769A (zh) * | 2009-09-14 | 2011-04-20 | 台湾积体电路制造股份有限公司 | 集成电路元件 |
US20110266667A1 (en) * | 2010-04-29 | 2011-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
CN102237317A (zh) * | 2010-04-29 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 集成电路元件与封装组件 |
US20120306073A1 (en) * | 2011-05-30 | 2012-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Connector Design for Packaging Integrated Circuits |
CN102820290A (zh) * | 2011-05-30 | 2012-12-12 | 台湾积体电路制造股份有限公司 | 封装集成电路的连接件设计 |
US20130022830A1 (en) * | 2011-07-20 | 2013-01-24 | Chipbond Technology Corporation | Bumping process and structure thereof |
CN202473869U (zh) * | 2012-01-17 | 2012-10-03 | 南通富士通微电子股份有限公司 | 一种柱状凸点封装结构 |
US20140110838A1 (en) * | 2012-10-22 | 2014-04-24 | Infineon Technologies Ag | Semiconductor devices and processing methods |
US20140124877A1 (en) * | 2012-11-02 | 2014-05-08 | Qualcomm Incorporated | Conductive interconnect including an inorganic collar |
CN203434149U (zh) * | 2013-09-12 | 2014-02-12 | 中国科学院金属研究所 | 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构 |
CN105719978A (zh) * | 2016-05-09 | 2016-06-29 | 中芯长电半导体(江阴)有限公司 | 一种近间距铜针封装结构及其制备方法 |
CN108305861A (zh) * | 2017-01-12 | 2018-07-20 | 中芯长电半导体(江阴)有限公司 | 一种干刻预处理方法及经该方法制得的铜柱凸块 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115831766A (zh) * | 2023-01-10 | 2023-03-21 | 日月新半导体(昆山)有限公司 | 集成电路工艺方法以及集成电路产品 |
CN115831766B (zh) * | 2023-01-10 | 2023-05-02 | 日月新半导体(昆山)有限公司 | 集成电路工艺方法以及集成电路产品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386158B (zh) | 半导体装置及其制法 | |
TWI502667B (zh) | 半導體元件的接合結構及半導體元件的製造方法 | |
US20230077469A1 (en) | Multi-Pin-Wafer-Level-Chip-Scale-Packaging Solution for High Power Semiconductor Devices | |
US10192804B2 (en) | Bump-on-trace packaging structure and method for forming the same | |
CN102456650A (zh) | 半导体基板的导电结构以及其制造方法 | |
CN114649287A (zh) | 一种芯片制作方法、芯片连接方法以及芯片 | |
CN104282637A (zh) | 倒装芯片半导体封装结构 | |
KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
CN104851865A (zh) | 覆晶式封装基板、覆晶式封装件及其制法 | |
US20070170585A1 (en) | Composite integrated device and methods for forming thereof | |
US8988893B2 (en) | Method for electrical connection between elements of a three-dimensional integrated structure and corresponding device | |
TWI754982B (zh) | 封裝基板及其製造方法 | |
US11798885B2 (en) | Method of fabricating copper pillar bump structure with solder supporting barrier | |
US20050263883A1 (en) | Asymmetric bump structure | |
US8377816B2 (en) | Method of forming electrical connections | |
EP3940772A1 (en) | Semiconductor structure and manufacturing method therefor | |
US10224300B2 (en) | Pad structure and manufacturing method thereof | |
WO2020213133A1 (ja) | 半導体装置 | |
CN112885800A (zh) | 半导体结构及其制造方法 | |
CN217507313U (zh) | 半导体封装装置 | |
JP6458599B2 (ja) | 端子の製造方法 | |
CN210640233U (zh) | 半导体结构 | |
TWI692064B (zh) | 具等高凸塊的半導體晶片及其製法 | |
CN112992658B (zh) | 焊盘上化学镀方法、半导体器件及其制造方法 | |
CN217444382U (zh) | 半导体封装框架及结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220621 |