CN105719978A - 一种近间距铜针封装结构及其制备方法 - Google Patents

一种近间距铜针封装结构及其制备方法 Download PDF

Info

Publication number
CN105719978A
CN105719978A CN201610302068.4A CN201610302068A CN105719978A CN 105719978 A CN105719978 A CN 105719978A CN 201610302068 A CN201610302068 A CN 201610302068A CN 105719978 A CN105719978 A CN 105719978A
Authority
CN
China
Prior art keywords
copper
copper pin
encapsulating structure
preparation
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610302068.4A
Other languages
English (en)
Other versions
CN105719978B (zh
Inventor
汤红
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201610302068.4A priority Critical patent/CN105719978B/zh
Publication of CN105719978A publication Critical patent/CN105719978A/zh
Application granted granted Critical
Publication of CN105719978B publication Critical patent/CN105719978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/2201—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种近间距铜针封装结构及其制备方法，所述近间距铜针封装结构包括：芯片；以及铜针结构，通过焊接固定连接于所述芯片之上，各铜针结构表面包覆有扩散阻挡层，各铜针的上端回流形成有金属凸块。本发明先采用惰性金属包覆铜丝，然后将铜丝分离成大量的铜针，接着将铜针直接插入至芯片需要制作铜柱凸块的位置，以代替传统采用电镀制作铜柱的工艺，大大的节省了工艺时间和工艺成本。铜针表面包覆有惰性金属保护层，可以降低铜原子的扩散，从而缩短铜柱凸块之间的距离，大大提高了铜引脚封装堆栈的能力。本发明工艺及结构简单，可以有效提高芯片性能，在半导体封装领域具有广泛的应用前景。

Description

一种近间距铜针封装结构及其制备方法
技术领域
本发明涉及一种半导体封装结构及方法，特别是涉及一种近间距铜针封装结构及其制备方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。随着封装密度不断提高，芯片与芯片或者芯片与封装基板的窄节距电学互连及其可靠性已成为挑战。传统的无铅焊料凸点技术已难以满足窄间距互连的进一步发展需求。铜柱凸点互连技术，以其良好的电学性能、抗电迁移能力，正成为下一代芯片窄节距互连的关键技术。
微电子封装为半导体芯片提供了连接至电路基板的电气连接，同时对脆弱敏感的芯片加以保护，便于测试、返修、标准化输入，输出端口，以及改善半导体芯片与电路基板的热失配。为了顺应硅基半导体芯片技术的不断发展和环境保护法令对微电子封装的需求，微电子封装互连技术(结构和材料)也在不断演变：从引线键合到倒装芯片互连、从锡铅/高铅焊料凸点互连到无铅焊料凸点互连、从焊料凸点互连到铜柱凸点互连。作为下一代芯片封装互连技术，铜柱凸点互连正逐渐被越来越多的芯片封装设计所采用。
铜柱(CuPillar)凸块技术使得脚距密集化(FinePitch)、低高度、较高输入输出、比C4凸块有更好的可靠性，因此被广泛用于PMIC、储存设备、应用程序处理器等技术领域中。
然而，由于铜柱之间的距离太短，铜原子的扩散容易导致芯片的漏电增大甚至造成短路。为了解决上述问题，一些供应商提出了新的方法。例如，增加保护层可以避免扩散现象，对于这一保护层，采用传统的铜柱工艺，保护层会覆盖于铝焊盘上，这样的方法需要增加涂布机工艺、步进工艺、曝光工艺、电镀工艺等，这些需要增加的步骤不仅仅浪费时间，而且设备的成本高，更容易造成污染。
鉴于以上所述，提供一种结构及步骤简单，低成本且有效防止由于铜原子扩散导致短路的近间距铜针封装结构及其制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种近间距铜针封装结构及其制备方法，用于解决现有技术中近间距铜柱凸块结构由于铜原子扩散而容易导致芯片短路，以及制备方法步骤复杂，成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种近间距铜针封装结构的制备方法，所述制备方法包括步骤：步骤1)，制作若干表面包覆有扩散阻挡层的铜针，于铜针上下两端制作焊料结构；步骤2)，提供一网版，所述网版中形成有若干凹槽，将所述网版设置于芯片之上，使得各凹槽的位置与芯片中欲制备铜柱凸块的位置相对应；步骤3)，于欲制备铜柱凸块位置的各凹槽内插置铜针。
作为本发明的近间距铜针封装结构的制备方法的一种优选方案，步骤1)包括：步骤1-1)，提供一铜线，于所述铜线表面包覆扩散阻挡层；步骤1-2)，将所述铜线拆分成多个铜针；步骤1-3)，于铜针上下两端形成焊料结构。
进一步地，步骤1-2)采用拉丝机或精密成型的方法将所述铜线拆分成多个铜针。
作为本发明的近间距铜针封装结构的制备方法的一种优选方案，所述扩散阻挡层选用为惰性金属或高分子材料，所述惰性金属包括Ti及Au中的一种，高分子材料可以为聚酰亚胺。
作为本发明的近间距铜针封装结构的制备方法的一种优选方案，所述焊料结构包括松香、松香与Ni的叠层以及松香与SnAg的叠层中的一种。
作为本发明的近间距铜针封装结构的制备方法的一种优选方案，步骤2)还包括于各凹槽底部形成粘接焊料的步骤，所述粘接焊料选用为松香。
进一步地，步骤3)包括：步骤3-1)，基于吸附装置将大量铜针释放于所述网版上，使得部分角度合适的铜针插入至部分凹槽内，并通过粘结焊料粘合于凹槽底部；步骤3-2)，基于吸附装置将没插入至凹槽内的铜针重新吸附起来，然后重新释放于所述网版上，反复进行以上步骤使得所有凹槽内都插置有铜针为止。
优选地，所述吸附装置选用为真空吸附装置。
作为本发明的近间距铜针封装结构的制备方法的一种优选方案，还包括步骤4)，采用植球工艺将各铜针固定连接于芯片之上，并于所述铜针上端形成金属凸块。
作为本发明的近间距铜针封装结构的制备方法的一种优选方案，所述近间距铜针封装结构中，至少包含两个或以上的间距范围为40-180um的铜针。
本发明还提供一种近间距铜针封装结构，包括：芯片；铜针结构，通过焊接固定连接于所述芯片之上，各铜针结构表面包覆有扩散阻挡层，各铜针的上端形成有金属凸块。
作为本发明的近间距铜针封装结构的一种优选方案，所述近间距铜针封装结构中，至少包含两个或以上的间距范围为40-180um的铜针。
作为本发明的近间距铜针封装结构的一种优选方案，所述铜针的长度范围为20-200μm。
作为本发明的近间距铜针封装结构的一种优选方案，所述扩散阻挡层选用为惰性金属或高分子材料，所述惰性金属包括Ti及Au中的一种，高分子材料可以为聚酰亚胺。
作为本发明的近间距铜针封装结构的一种优选方案，各铜针通过松香焊接固定连接于所述芯片之上。
作为本发明的近间距铜针封装结构的一种优选方案，所述金属凸块的材料包括Sn层、SnAu层、SnAg层、Ni与Sn的叠层、Ni与SnAu的叠层、Ni与SnAg的叠层中的一种。
如上所述，本发明的近间距铜针封装结构及其制备方法，具有以下有益效果：本发明先采用惰性金属包覆铜丝或高分子材料，然后将铜丝分离成大量的铜针，接着将铜针直接插入至芯片需要制作铜柱凸块的位置，以代替传统采用电镀制作铜柱的工艺，大大的节省了工艺时间和工艺成本。铜针表面包覆有惰性金属或高分子保护层，可以降低铜原子的扩散，从而缩短铜柱凸块之间的距离，大大提高了铜引脚封装堆栈的能力。本发明工艺及结构简单，可以有效提高芯片性能，在半导体封装领域具有广泛的应用前景。
附图说明
图1～图13显示为本发明的近间距铜针封装结构及制备方法各步骤所呈现的结构示意图，其中，图13显示为本发明的近间距铜针封装结构的结构示意图。
元件标号说明
101铜线
102扩散阻挡层
103铜针
104焊料结构
105芯片
106网版
107粘接焊料
108吸附装置
109金属凸块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图13所示，本实施例提供一种近间距(Fine-Pitch)铜针103结构的制备方法，所述近间距铜针103结构中，至少包含两个或以上的间距范围为40-180um的铜针103，由于铜针103的间距较小，容易受到铜原子扩散影响，导致如漏电流增大及短路等情况，因此，本实施例对其制备方法进行了较大的改进，所述制备方法包括步骤：
如图1～图4所示，首先进行步骤1)，制作若干表面包覆有扩散阻挡层102的铜针103，于铜针103上下两端制作焊料结构104。
如图1～图4所示，步骤1)包括：
如图1～图2所示，首选纳进行步骤1-1)，提供一铜线101，于所述铜线101的侧表面包覆扩散阻挡层102。
在本实施例中，所述扩散阻挡层102选用为导电性能良好的惰性金属或高分子材料，所述惰性金属包括Ti及Au中的一种，高分子材料为聚酰亚胺。
作为示例，包覆的工艺可以为涂覆、溅射、电镀等工艺。
如图3所示，然后进行步骤1-2)，将所述铜线101拆分成多个铜针103。
在本实施例中，采用拉丝机或精密成型的方法将所述铜线101拆分成多个铜针103。所述铜针103的长度可以依据工艺条件而定，以满足不同的芯片105或芯片105中不同种类的引脚的需求。由于铜针103表面包覆有惰性金属保护层，可以降低铜原子的扩散，从而缩短铜柱凸块之间的距离，大大提高了铜引脚封装堆栈的能力。
如图4所示，最后进行步骤1-3)，于铜针103上下两端形成焊料结构104。
作为示例，所述焊料结构104包括松香、松香与Ni的叠层以及松香与SnAg的叠层中的一种。在本实施例中，所述焊料结构104包括松香与Ni的叠层。
如图5～图6所示，然后进行步骤2)，提供一网版106，所述网版106中形成有若干凹槽，将所述网版106设置于芯片105之上，使得各凹槽的位置与芯片105中欲制备铜柱凸块的位置相对应。
如图6所示，步骤2)还包括：于各凹槽底部形成粘接焊料107的步骤，在本实施例中，所述粘接焊料107选用为松香，所述粘接焊料107在铜针103插入时可以起粘接的作用，在后续植球工艺时，可以用作焊料对铜针103实现最终的固定。
作为示例，步骤2)中，各凹槽的宽度等于或略大于铜针103的宽度。
如图7～图12所示，接着步骤3)，于欲制备铜柱凸块位置的各凹槽内插置铜针103。
具体地，步骤3)包括：
步骤3-1)，基于吸附装置108将大量铜针103释放于所述网版106上，使得部分角度合适的铜针103插入至部分凹槽内，并通过粘结焊料粘合于凹槽底部；
步骤3-2)，基于吸附装置108将没插入至凹槽内的铜针103重新吸附起来，然后重新释放于所述网版106上，反复进行以上步骤使得所有凹槽内都插置有铜针103为止。
优选地，所述吸附装置108选用为真空吸附装置108。
如图13所示，最后进行步骤4)，采用植球工艺将各铜针103固定连接于芯片105之上，并于所述铜针103上端形成金属凸块109。在本实施例中，所述铜针103固定连接于芯片105的焊盘之上，以实现芯片105的电性引出。
如图13所示，本实施例还提供一种近间距铜针103结构，包括：芯片105；铜针103结构，通过焊接固定连接于所述芯片105之上，各铜针103结构表面包覆有扩散阻挡层102，各铜针103的上端形成有金属凸块109。
作为示例，所述近间距铜针103结构中，至少包含两个或以上的间距范围为40-180um的铜针103。由于铜针103的间距较小，容易受到铜原子扩散影响，导致如漏电流增大及短路等情况，本实施例中的近间距铜针103结构通过对铜针103进行扩散阻挡层102的包覆，可以避免由于铜原子扩散而造成的短路等缺陷。
作为示例，所述铜针103的长度范围为20-200μm。所述铜针103的长度可以依据工艺条件而定，以满足不同的芯片105或芯片105中不同种类的引脚的需求。
作为示例，所述扩散阻挡层102选用为惰性金属或高分子材料，所述惰性金属包括Ti及Au中的一种，高分子材料为聚酰亚胺。
作为示例，各铜针103通过松香焊接固定连接于所述芯片105之上。
作为示例，所述金属凸块109的材料包括Sn层、SnAu层、SnAg层、Ni与Sn的叠层、Ni与SnAu的叠层、Ni与SnAg的叠层中的一种。
如上所述，本发明的近间距铜针103结构及其制备方法，具有以下有益效果：本发明先采用惰性金属包覆铜丝，然后将铜丝分离成大量的铜针103，接着将铜针103直接插入至芯片105需要制作铜柱凸块的位置，以代替传统采用电镀制作铜柱的工艺，大大的节省了工艺时间和工艺成本。铜针103表面包覆有惰性金属保护层，可以降低铜原子的扩散，从而缩短铜柱凸块之间的距离，大大提高了铜引脚封装堆栈的能力。本发明工艺及结构简单，可以有效提高芯片105性能，在半导体封装领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种近间距铜针封装结构的制备方法，其特征在于，所述制备方法包括步骤：
步骤1)，制作若干表面包覆有扩散阻挡层的铜针，于铜针上下两端制作焊料结构；
步骤2)，提供一网版，所述网版中形成有若干凹槽，将所述网版设置于芯片之上，使得各凹槽的位置与芯片中欲制备铜柱凸块的位置相对应；
步骤3)，于欲制备铜柱凸块位置的各凹槽内插置铜针。
2.根据权利要求1所述的近间距铜针封装结构的制备方法，其特征在于：步骤1)包括：
步骤1-1)，提供一铜线，于所述铜线表面包覆扩散阻挡层；
步骤1-2)，将所述铜线拆分成多个铜针；
步骤1-3)，于铜针上下两端形成焊料结构。
3.根据权利要求2所述的近间距铜针封装结构的制备方法，其特征在于：步骤1-2)采用拉丝机或精密成型的方法将所述铜线拆分成多个铜针。
4.根据权利要求1所述的近间距铜针封装结构的制备方法，其特征在于：所述扩散阻挡层选用为惰性金属或高分子材料，所述惰性金属包括Ti及Au中的一种，高分子材料包括聚酰亚胺。
5.根据权利要求1所述的近间距铜针封装结构的制备方法，其特征在于：所述焊料结构包括松香、松香与Ni的叠层以及松香与SnAg的叠层中的一种。
6.根据权利要求1所述的近间距铜针封装结构的制备方法，其特征在于：步骤2)还包括于各凹槽底部形成粘接焊料的步骤，所述粘接焊料选用为松香。
7.根据权利要求6所述的近间距铜针封装结构的制备方法，其特征在于：步骤3)包括：
步骤3-1)，基于吸附装置将大量铜针释放于所述网版上，使得部分角度合适的铜针插入至部分凹槽内，并通过粘结焊料粘合于凹槽底部；
步骤3-2)，基于吸附装置将没插入至凹槽内的铜针重新吸附起来，然后重新释放于所述网版上，反复进行以上步骤使得所有凹槽内都插置有铜针为止。
8.根据权利要求7所述的近间距铜针封装结构的制备方法，其特征在于：所述吸附装置选用为真空吸附装置。
9.根据权利要求1所述的近间距铜针封装结构的制备方法，其特征在于：还包括步骤4)，采用植球工艺将各铜针固定连接于芯片之上，并于所述铜针上端回流形成金属凸块。
10.根据权利要求1所述的近间距铜针封装结构的制备方法，其特征在于：所述近间距铜针封装结构中，至少包含两个或以上的间距范围为40-180um的铜针。
11.一种近间距铜针封装结构，其特征在于，包括：
芯片；
铜针结构，通过焊接固定连接于所述芯片之上，各铜针结构表面包覆有扩散阻挡层，各铜针的上端回流形成有金属凸块。
12.根据权利要求11所述的近间距铜针封装结构，其特征在于：所述近间距铜针封装结构中，至少包含两个或以上的间距范围为40-180um的铜针。
13.根据权利要求11所述的近间距铜针封装结构，其特征在于：所述铜针的长度范围为20-200μm。
14.根据权利要求11所述的近间距铜针封装结构，其特征在于：所述扩散阻挡层选用为惰性金属或高分子材料，所述惰性金属包括Ti及Au中的一种，高分子材料包括聚酰亚胺。
15.根据权利要求11所述的近间距铜针封装结构，其特征在于：各铜针通过松香焊接固定连接于所述芯片之上。
16.根据权利要求11所述的近间距铜针封装结构，其特征在于：所述金属凸块的材料包括Sn层、SnAu层、SnAg层、Ni与Sn的叠层、Ni与SnAu的叠层、Ni与SnAg的叠层中的一种。
CN201610302068.4A 2016-05-09 2016-05-09 一种近间距铜针封装结构及其制备方法 Active CN105719978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610302068.4A CN105719978B (zh) 2016-05-09 2016-05-09 一种近间距铜针封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610302068.4A CN105719978B (zh) 2016-05-09 2016-05-09 一种近间距铜针封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN105719978A true CN105719978A (zh) 2016-06-29
CN105719978B CN105719978B (zh) 2018-12-04

Family

ID=56162043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610302068.4A Active CN105719978B (zh) 2016-05-09 2016-05-09 一种近间距铜针封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105719978B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847396A (zh) * 2018-06-14 2018-11-20 通富微电子股份有限公司 倒装方法
CN110610915A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 倒装方法
TWI685939B (zh) * 2019-01-18 2020-02-21 矽品精密工業股份有限公司 封裝基板及其製法
CN114649287A (zh) * 2022-05-19 2022-06-21 甬矽半导体(宁波)有限公司 一种芯片制作方法、芯片连接方法以及芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04142765A (ja) * 1990-10-04 1992-05-15 Nec Corp Ｌｓｉパッケージ
EP0281900B1 (en) * 1987-03-11 1993-06-09 International Business Machines Corporation Removable holder and method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JPH0817871A (ja) * 1994-07-05 1996-01-19 Fuji Electric Co Ltd 半導体装置
CN1135268A (zh) * 1993-11-16 1996-11-06 佛姆法克特股份有限公司 用于互联、插件和半导体组件的接触结构及其方法
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US20010028108A1 (en) * 1998-10-30 2001-10-11 Shinko Electric Industries Co., Ltd. Semiconductor device having external connecting terminals and process for manufacturing the device
CN1581454A (zh) * 2003-07-31 2005-02-16 国际商业机器公司 用于改良晶片可靠性的密封针脚结构
CN1604319A (zh) * 2003-09-17 2005-04-06 因芬尼昂技术股份公司 芯片夹心装置之互连及其制造方法
CN205609475U (zh) * 2016-05-09 2016-09-28 中芯长电半导体（江阴）有限公司 一种近间距铜针封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0281900B1 (en) * 1987-03-11 1993-06-09 International Business Machines Corporation Removable holder and method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JPH04142765A (ja) * 1990-10-04 1992-05-15 Nec Corp Ｌｓｉパッケージ
CN1135268A (zh) * 1993-11-16 1996-11-06 佛姆法克特股份有限公司 用于互联、插件和半导体组件的接触结构及其方法
JPH0817871A (ja) * 1994-07-05 1996-01-19 Fuji Electric Co Ltd 半導体装置
US6000126A (en) * 1996-03-29 1999-12-14 General Dynamics Information Systems, Inc. Method and apparatus for connecting area grid arrays to printed wire board
US20010028108A1 (en) * 1998-10-30 2001-10-11 Shinko Electric Industries Co., Ltd. Semiconductor device having external connecting terminals and process for manufacturing the device
CN1581454A (zh) * 2003-07-31 2005-02-16 国际商业机器公司 用于改良晶片可靠性的密封针脚结构
CN1604319A (zh) * 2003-09-17 2005-04-06 因芬尼昂技术股份公司 芯片夹心装置之互连及其制造方法
CN205609475U (zh) * 2016-05-09 2016-09-28 中芯长电半导体（江阴）有限公司 一种近间距铜针封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847396A (zh) * 2018-06-14 2018-11-20 通富微电子股份有限公司 倒装方法
CN110610915A (zh) * 2018-06-14 2019-12-24 通富微电子股份有限公司 倒装方法
TWI685939B (zh) * 2019-01-18 2020-02-21 矽品精密工業股份有限公司 封裝基板及其製法
CN114649287A (zh) * 2022-05-19 2022-06-21 甬矽半导体(宁波)有限公司 一种芯片制作方法、芯片连接方法以及芯片

Also Published As

Publication number Publication date
CN105719978B (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
US10854577B2 (en) 3D die stacking structure with fine pitches
US10541213B2 (en) Backside redistribution layer (RDL) structure
US10643861B2 (en) Methods for making multi-die package with bridge layer
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
KR101412947B1 (ko) 패키지 온 패키지（ｐｏｐ）구조물 및 방법
TWI420629B (zh) 半導體倒裝晶片封裝
CN104517930A (zh) 半导体封装
CN105719978A (zh) 一种近间距铜针封装结构及其制备方法
US9548283B2 (en) Package redistribution layer structure and method of forming same
US9627325B2 (en) Package alignment structure and method of forming same
CN111403377A (zh) 封装结构
US20190206930A1 (en) Magnetic shielding package structure for mram device and method for producing the same
CN105810592A (zh) 一种用于堆叠式封装的铜针结构及其制备方法
CN205609475U (zh) 一种近间距铜针封装结构
Ooida et al. Advanced Packaging Technologies supporting new semiconductor application
CN105390471A (zh) 扇出晶圆级封装结构
CN205595309U (zh) 一种用于堆叠式封装的铜针结构
CN105304507A (zh) 扇出晶圆级封装方法
CN212342619U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN107221505A (zh) 一种芯片封装方法
CN217507324U (zh) 半导体封装装置
CN107123629A (zh) 封装结构
US20150294940A1 (en) Semiconductor devices and methods of making semiconductor devices
Huemoeller et al. SWIFT® Semiconductor Packaging Technology
CN103943515B (zh) 具有电绝缘壁的芯片堆叠及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address