CN1604319A - 芯片夹心装置之互连及其制造方法 - Google Patents

芯片夹心装置之互连及其制造方法 Download PDF

Info

Publication number
CN1604319A
CN1604319A CNA2004100789288A CN200410078928A CN1604319A CN 1604319 A CN1604319 A CN 1604319A CN A2004100789288 A CNA2004100789288 A CN A2004100789288A CN 200410078928 A CN200410078928 A CN 200410078928A CN 1604319 A CN1604319 A CN 1604319A
Authority
CN
China
Prior art keywords
chip
flexible substrate
interconnection
contact assembly
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100789288A
Other languages
English (en)
Inventor
A·汉科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1604319A publication Critical patent/CN1604319A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明系关于一种芯片夹心结构之互连，藉此芯片可被电及机械地面对面地连接彼此，及系关于一种其制造方法。本发明意欲产生更省成本地及更有效地制造的互连。此可凭借针或套筒形式的接触组件(3)被排列于该芯片(1、2)间的事实，此接触组件产生该半导体芯片(1、2)的接触垫(4、5)间的电及机械互连及被焊接至半导体芯片。

Description

芯片夹心装置之互连及其制造方法
技术领域
本发明系关于一种芯片夹心结构之互连，藉此芯片可被电及机械地面对面地连接彼此，及系关于一种其制造方法。
背景技术
已发现紧密掌上装置如小型个人计算机、可携式卫星导航系统、数据库、电话等，之需求固定地持续增加。这些产品需要具高储存容量的特别小内存及必须实现增加的切换频率及功率密度而不会引起其它问题。为能够符合这些要求，近来利用一般称的”芯片夹心结构”。
在此种芯片夹心结构的情况下，在晶圆位准的芯片被堆栈以形成3-D芯片系统及较佳为由在个别芯片及平面之间产生布线架桥接触连接彼此，一个此种实例揭示于日本专利2002164499 A。这些习知布线具高损失的缺点及所以非常不合适用于具高时脉频率的新一代芯片。
而且，该布线连结技术为技术上不合适用于3-D芯片系统因为产生布线架桥的费用为可观的及当接触密度增加时在布线架桥间短路的风险增加。
同时，芯片夹心结构已知在于芯片被面对面地堆栈，在芯片间直接连接的制造为相当复杂的。为进行此目的，首先具厚度约5微米的铜层被施用于要连接彼此的该表面，之后，该铜层藉由标准光微影技术图样化，在两芯片间的中间连接的位置被定义，之后，具数微米的相当小层厚度之焊剂被施用及两个表面接着彼此相压及在温度作用下彼此连接(INFINEON Galaxy，No.6，十二月2002，14页”ChipSandwich revolutioniert Halbleitertechnologie”[”芯片夹心革新半导体技术”])。
以此方式，可实现在芯片间较短的中间连接，由此使得时脉频率超过200GHz。然而，实现这些中间连接的费用因为所需的光微影而为可观的。
因而必须发展新颖的连接技术以能够更省成本地及更有效地产生芯片夹心装置间的互连。
发明内容
本发明因而系基于避免先前技艺所具有的缺点之目的。
本发明所基于目的系凭借针或套筒形式的接触组件被排列于芯片间的事实而达到，此接触组件产生半导体芯片的接触垫间的电及机械互连及被焊接至半导体芯片。
该针或套筒形式的接触组件确保在芯片间的最短可能连接及同时使机械固定芯片夹心组合可被产生，且完全地不需光微影地产生该接触组件。
为简化该装设，嵌入该接触组件于挠性基板，其包括如挠性聚合物基板。
本发明进一步细节提供该接触组件以一种类似于要被接触连接彼此的该芯片的FBGA结构之方式排列于该接触垫的间距。
为达到该接触组件的重新布线及/或使得至该外围单元如印刷电路板的电接触连接被进行，更提供嵌入铜传导轨于挠性聚合物基板，至少一些接触组件电连接至该导轨。具该铜传导轨的挠性聚合物基板因而被用做挠性印刷电路板以电连接至外部组合。
本发明特别细节提供该挠性基板以牺牲层形成，此表示该牺牲层可在生芯片夹心完成后移除。
本发明的特别特征为在于该接触组件被垂直地或是在芯片间不会造成任何问题地倾斜地排列。此使得其可能补偿要彼此连接的该接触的些微位置偏差。
本发明要基于的目的更进一步由一种方法达到，其特征在于微通孔被引入在芯片结合垫的间距的挠性基板内，在于该微通孔接着以电传导材料填充，至少该微通孔的壁被涂覆，形成针或套筒形式的接触组件。
产生该接触组件的方法可被非常省成本地进行且不需任何光微影。
在本发明发展中，该挠性基板由在两侧蚀刻而薄化，故该接触组件在两侧自该挠性基板突出。
该基板藉由相关于该接触组件为选择性的电浆蚀刻而薄化。
在进一步细节中，该挠性基板在芯片间的电及机械连接制造后由焊接移除，在此情况下，在芯片间的空间可接着以适当抗蚀物质填充。
该空间有利地由使用毛细管力填充。
本发明的进一步细节提供藉由光微影及电浆蚀刻引入微通孔于该挠性基板。
做为替代方案，该微通孔亦由压制被机械地引入。
在进一步有利发展中，该挠性基板为挠性印刷电路板，其铜传导轨在该微通孔的金属化期间接触连接。此使得其可以简单方式达到芯片接触的重新布线及亦进行外围装置的连接。
根据本发明接触组件的特别优点在于它们可以低费用及以习知技术制造，及在于可免除铜的化学沉积，其可由电解直接金属化取代，该微通孔可由电浆蚀刻同时简单地制造。
附图说明
本发明将使用示例具体实施例详细解释于下文，在相关图示中：
第1图显示藉由根据本发明接触组件芯片电及机械地连接彼此的芯片夹心装置，该接触组件被部分嵌入于挠性基板中；及
第2图显示根据第1图的芯片夹心装置其中该挠性基板被移除。
具体实施方式
第1图说明在面对面装置的两个芯片1、2间的根据本发明互连，其藉由针或套筒形式的接触组件3彼此连接。为进行此目的，该接触组件3被焊接至在该芯片1、2的接触垫4、5，由此产生在该芯片的接触垫4、5之电及机械中间连接。
该针或套筒形式的接触组件3确保在该芯片1、2间的最短可能连接及同时产生机械固定复合物以形成芯片夹心6。
为简化该装设，该接触组件3被嵌入于挠性基板7，其包括如挠性聚合物基板。在此情况下，该接触组件3以一种类似于要被接触连接彼此的该芯片的FBGA结构之方式排列于该接触垫4、5的间距。
铜传导轨8亦被嵌入于该挠性聚合物基板7以使得至该外围组件如印刷电路板的电接触连接被进行，该铜传导轨8电连接至相对应接触组件3。具该铜传导轨8的挠性聚合物基板7因而被用做挠性印刷电路板以电连接至外部组合。
该挠性基板7亦以牺牲层使用，其中该牺牲层可在该芯片夹心6完成后移除。
特别特征为在于该接触组件3被垂直地或是在该芯片1、2间没有任何问题地倾斜地而排列。此使得其可能补偿要彼此连接的该接触的些微位置偏差。此种情况发生于若来自不同制造商的芯片1、2，如内存及控制器芯片，意欲被连接彼此。
为产生根据本发明接触组件3，微通孔被引入在该芯片1、2接触垫4、5的间距的挠性基板7内，该微通孔接着以电传导材料填充，至少该微通孔的壁被涂覆，其结果为产生针或套筒形式的接触组件3。
该微通孔系藉由光微影及电浆蚀刻被引入于该挠性基板7，该微通孔亦由压制被机械地产生。
该挠性基板7系以一种方式由选择电浆蚀刻后续于两侧薄化使得该接触组件3在两侧自该挠性基板7突出，该接触组件3接着与在该芯片1、2间与该挠性基板7定位置及接着被焊锡。
在该芯片1、2间的电及机械连接制造后可移除该挠性基板7，在此情况下，在该芯片1、2间的空间可接着利用毛细管力以适当抗蚀物质填充。
该挠性基板7亦可被用作挠性印刷电路板，其铜传导轨在该微通孔的金属化期间接触连接。至外围装置的连接可以更简单方式进行。
参考符号清单
1    芯片
2    芯片
3    接触组件
4    接触垫
5    接触垫
6    芯片夹心
7    挠性基板
8    铜传导轨

Claims (18)

1.一种芯片夹心结构之互连，藉此该芯片可被电及机械地面对面地连接彼此，其特征在于针或套筒形式的接触组件(3)被排列于该芯片(1、2)之间，此接触组件产生该半导体芯片(1、2)的接触垫(4、5)间的电及机械互连及被焊接至该半导体芯片。
2.根据权利要求第1项的互连，其特征在于该接触组件(3)被嵌入于挠性基板(7)。
3.根据权利要求第2项的互连，其特征在于该挠性基板(7)包括挠性聚合物基板。
4.根据权利要求第1至3项其中一项的互连，其特征在于该接触组件(3)被排列于要彼此接触连接的该芯片(1、2)的接触垫(4、5)的间距。
5.根据权利要求第1至4项其中一项的互连，其特征在于铜传导轨(8)被嵌入于该挠性聚合物基板(7)，至少一些该接触组件(3)电连接至该导轨。
6.根据权利要求第5项的互连，其特征在于具该铜传导轨(8)的挠性聚合物基板(7)被形成为挠性印刷电路板。
7.根据权利要求第6项的互连，其特征在于该挠性印刷电路板被提供用于至外部组合的电连接。
8.根据权利要求第1至4项其中一项的互连，其特征在于该挠性基板(7)以牺牲层形成。
9.根据权利要求第1至8项其中一项的互连，其特征在于该接触组件(3)被垂直地或是斜地在该芯片(1、2)间排列。
10.根据权利要求第1至9项产生互连的方法，其特征在于该微通孔被引入在该芯片(1、2)的接触连结片(4、5)的间距的挠性基板(7)内，其中该微通孔接着以电传导材料填充，至少该微通孔的壁被涂覆，形成针或套筒形式的接触组件(3)。
11.根据权利要求第10项的方法，其特征在于该挠性基板(7)系由在两侧蚀刻薄化之，故该接触组件(3)在两侧自该挠性基板(7)突出。
12.根据权利要求第11项的方法，其特征在于该挠性基板(7)系由电浆蚀刻薄化之。
13.根据权利要求第10项的方法，其特征在于该挠性基板(7)系由在该芯片(1、2)间的电及机械连接制造后由焊接移除。
14.根据权利要求第13项的方法，其特征在于在该芯片(1、2)间的空间系以适当抗蚀物质填充。
15.根据权利要求第14项的方法，其特征在于该空间系由使用毛细管力填充。
16.根据权利要求第10至15项其中一项的方法，其特征在于该微通孔系藉由光微影及电浆蚀刻引入该挠性基板(7)。
17.根据权利要求第10至15项其中一项的方法，其特征在于该微通孔系由压制机械地引入该挠性基板(7)。
18.根据权利要求第10至17项其中一项的方法，其特征在于该挠性基板(7)系为挠性印刷电路板，其铜传导轨(8)在该微通孔的金属化期间传导接触。
CNA2004100789288A 2003-09-17 2004-09-16 芯片夹心装置之互连及其制造方法 Pending CN1604319A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10343257A DE10343257B4 (de) 2003-09-17 2003-09-17 Verfahren zur Herstellung von Zwischenverbindungen bei Chip-Sandwich-Anordnungen
DE10343257.4 2003-09-17

Publications (1)

Publication Number Publication Date
CN1604319A true CN1604319A (zh) 2005-04-06

Family

ID=34398800

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100789288A Pending CN1604319A (zh) 2003-09-17 2004-09-16 芯片夹心装置之互连及其制造方法

Country Status (3)

Country Link
US (1) US7122400B2 (zh)
CN (1) CN1604319A (zh)
DE (1) DE10343257B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719978A (zh) * 2016-05-09 2016-06-29 中芯长电半导体（江阴）有限公司 一种近间距铜针封装结构及其制备方法
CN105810592A (zh) * 2016-05-09 2016-07-27 中芯长电半导体（江阴）有限公司 一种用于堆叠式封装的铜针结构及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004105120A1 (ja) * 2003-05-20 2004-12-02 Fujitsu Limited Lsiパッケージ及びlsi素子の試験方法及び半導体装置の製造方法
US20080116584A1 (en) * 2006-11-21 2008-05-22 Arkalgud Sitaram Self-aligned through vias for chip stacking
US8916959B2 (en) 2012-12-20 2014-12-23 International Business Machines Corporation Packaging structure
US9583410B2 (en) 2014-03-21 2017-02-28 International Business Machines Corporation Volumetric integrated circuit and volumetric integrated circuit manufacturing method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788767A (en) * 1987-03-11 1988-12-06 International Business Machines Corporation Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
JP2758053B2 (ja) * 1988-02-05 1998-05-25 レイケム・リミテッド 単一軸状電気伝導部品の使用
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
JP3400051B2 (ja) * 1993-11-10 2003-04-28 ザ ウィタカー コーポレーション 異方性導電膜、その製造方法及びそれを使用するコネクタ
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5719749A (en) * 1994-09-26 1998-02-17 Sheldahl, Inc. Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board
JPH0964382A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 光通信装置
JP2000232198A (ja) * 1999-02-09 2000-08-22 Seiko Epson Corp 半導体集積回路装置およびその製造方法
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP2001177049A (ja) * 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びｉｃカード
KR100650049B1 (ko) * 2000-01-06 2006-11-27 삼성전자주식회사 멀티 칩 패키지를 이용하는 적층 패키지
AU2001278027A1 (en) * 2000-07-26 2002-02-05 The Research Foundation Of State University Of New York Method and system for bonding a semiconductor chip onto a carrier using micro-pins
DE10044148A1 (de) 2000-09-06 2002-03-21 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
US6545226B2 (en) * 2001-05-31 2003-04-08 International Business Machines Corporation Printed wiring board interposer sub-assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719978A (zh) * 2016-05-09 2016-06-29 中芯长电半导体（江阴）有限公司 一种近间距铜针封装结构及其制备方法
CN105810592A (zh) * 2016-05-09 2016-07-27 中芯长电半导体（江阴）有限公司 一种用于堆叠式封装的铜针结构及其制备方法
CN105810592B (zh) * 2016-05-09 2019-05-07 中芯长电半导体（江阴）有限公司 一种用于堆叠式封装的铜针结构及其制备方法

Also Published As

Publication number Publication date
DE10343257A1 (de) 2005-05-04
US7122400B2 (en) 2006-10-17
US20050098883A1 (en) 2005-05-12
DE10343257B4 (de) 2009-06-10

Similar Documents

Publication Publication Date Title
CN1242496C (zh) 用于发光二极管的基片
CN101010994B (zh) 制造电子模块的方法
CN1266764C (zh) 半导体器件及其制造方法
CN1853451B (zh) 用于制造电子模块的方法
CN102656685A (zh) 包括多层玻璃芯的集成电路器件衬底及其制造方法
CN1106691C (zh) 堆叠式半导体芯片封装及其制造方法
CN1747630B (zh) 基板制造方法和电路板
CN101276761A (zh) 制造配线基板的方法、制造半导体器件的方法及配线基板
CN101065843A (zh) 制造电子模块的方法
CN1577813A (zh) 电路模块及其制造方法
CN1418374A (zh) 叠层中的垂直电互连
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
CN1744313A (zh) 具有堆叠的半导体元件的半导体装置
CN1441506A (zh) 蓄电池
CN1319890A (zh) 半导体器件和使用该半导体器件的半导体组件
CN1438698A (zh) 半导体器件
CN1175480C (zh) 半导体装置及其制造方法
CN1242463C (zh) 叠层式半导体器件的制造方法
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
CN1604319A (zh) 芯片夹心装置之互连及其制造方法
CN1254858C (zh) 具有集成电路的电子芯片组件及其制造方法
CN1173614C (zh) 用于在电绝缘的底座上形成金属的线路图的方法
CN1301544C (zh) 半导体装置的制造方法
US8638565B2 (en) Arrangement of optoelectronic components
CN108055767B (zh) 一种pcb及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned