JP2758053B2 - 単一軸状電気伝導部品の使用 - Google Patents

単一軸状電気伝導部品の使用

Info

Publication number
JP2758053B2
JP2758053B2 JP1502204A JP50220489A JP2758053B2 JP 2758053 B2 JP2758053 B2 JP 2758053B2 JP 1502204 A JP1502204 A JP 1502204A JP 50220489 A JP50220489 A JP 50220489A JP 2758053 B2 JP2758053 B2 JP 2758053B2
Authority
JP
Japan
Prior art keywords
conductive material
sheet
conductive
electrically conductive
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1502204A
Other languages
English (en)
Other versions
JPH03502511A (ja
Inventor
スミス、ニコラス・ジェイ・ジー
ラドゥン、マイケル・ジョーゼフ
ニホウム、ピーター
ジブニイ、ポール・ジェイムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
REIKEMU Ltd
Original Assignee
REIKEMU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB888802565A external-priority patent/GB8802565D0/en
Priority claimed from GB888819895A external-priority patent/GB8819895D0/en
Priority claimed from GB888823053A external-priority patent/GB8823053D0/en
Priority claimed from GB888828245A external-priority patent/GB8828245D0/en
Application filed by REIKEMU Ltd filed Critical REIKEMU Ltd
Publication of JPH03502511A publication Critical patent/JPH03502511A/ja
Application granted granted Critical
Publication of JP2758053B2 publication Critical patent/JP2758053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/81101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a bump connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0333—Organic insulating material consisting of one material containing S
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Non-Insulated Conductors (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)

Description

【発明の詳細な説明】 本発明は、単一軸状の電気伝導部品の新たな実際的な
応用と上記部品を使用するための特別な形状に関する。
雲母をエッチングし重粒子放射線によって生産され
る、直径が５から20,000オングストロームの比較的直線
的な貫通孔が、配向された単領域強磁性薄板あるいはテ
レビカメラ内の撮像に適した物質を生産するために超伝
導物質あるいは鉄材にて容易に満たされる、多孔質の雲
母薄板の生産については米国特許第3303085号によって
既知である。そのような雲母薄板の表面は、上述した孔
に満たされた導電性物質と電気的な接続を保証するため
に磨いたり削ったりすることができる。
相互に連結している貫通孔の選択された範囲はマスク
され、マスクされていない貫通孔は絶縁範囲によって囲
まれる電気的に導体な箇所を設けるためにメッキされ
る、多孔質ポリマー薄板は日本国公開公報第80161306号
にて既知である。
公開されたEP−Ａ−0213774号には、実質状相互接続
されていない貫通孔を表面の１平方ミリメートル当たり
最低25個有する少なくとも選択された部分と、薄板物質
の主表面の少なくとも一面にて該表面を越えて突出し、
該表面相互間に実質状他のすべての導電性線路から電気
的に分離されている電気伝導線路を設けた個々に電気伝
導物質を含む貫通孔が少なくとも重要な比率にて設けら
れた多孔質の薄板物質を備えた単一軸状電気伝導物質の
優れた形態が示されている。本発明のすべての形態に関
する単一軸状電気伝導物質の好ましい形態は、レイケム
リミテッドによって提供され、例えば上述したEP−Ａ
−0213774に記述されあるいは係属中の英国特許出願880
2567,8802566,8802568に記述されている。便宜上、後述
する本発明の記述は、単一軸状導電性薄板について述べ
るもので、本発明は単一軸状導電性部品のそのような特
定の好ましい形態の使用に限られるものではないことが
理解できよう。
ポリマー薄板における貫通孔のレーザ孔あけによる、
特にU.V.レーザ融除（融除的光学分解）による導電性部
品の構造は、液体あるいは反応ガスによるエッチングの
ような他の穿孔技術に比べ、比較的低い傾きの孔を生産
することにおいて有利である。低傾斜であることは、貫
通孔間のピッチを近付けることができる。このことは、
マイクロ回路が累進的に小さくなり、より密集してパタ
ーン化されていることに対し、明らかに有利である。実
質状真っ直ぐな孔の内周面と孔の中心軸との間で測定さ
れた、10度以下、好ましくは８度以下、より好ましくは
６度以下、特別には４度以下の傾斜にてなる貫通孔は、
適宜なポリマー薄板のレーザ孔あけによって有利的に達
成でき、ここに挙げた本発明のすべての形態に有効に適
応できる。
バンプーフリーボンディング 本発明による一応用は、第１の基板上の接続箇所と第
２の基板の接続箇所との間の実質状永久的な電気的接続
を達成する方法を提供し、この方法は以下の構成要件を
備えている。
（ａ）第２の基板の対応する接続箇所に対面する第１の
基板の接続箇所を整列することと、 （ｂ）対面する基板間で、対面する各組の接続箇所間に
整列された少なくとも一つの貫通孔を有する電気的に絶
縁された薄板物質と、電気伝導物質にて内部メッキさ
れ、薄板物質の主表面を越えて突出し該表面間で電気伝
導線路を設け、そして上記接続箇所にボンディング可能
なボンディング物質を含んでいる上記貫通孔と、を備え
た単一軸状電気伝導部品を配置することと、 （ｃ）ボンディングの前の各組における接続箇所の一あ
るいは両方が溶解可能なボンディング物質から実質的に
離れるので、貫通孔内の電気伝導物質の端部をそれぞれ
対応する対面した接続箇所にボンディングすること。
好ましくは、電気伝導物質は各貫通孔内にメッキされ
た金属の管を備えている。各貫通孔の少なくとも一端部
にて、ボンディング物質ははんだ（例えばメッキされた
金属の管に保持される）であり、金であり、最低1.5マ
イクロメートル、より好ましくは２マイクロメートルの
厚さにてメッキされるのが好ましい。特に２マイクロメ
ートルあるいはそれ以上（例えば2.5、３、3.5マイクロ
メートル）の厚さにおける金は、まず最初に接続箇所へ
はんだ“バンプ”を用いねばならないという不便さがな
く、熱圧着ボンディングによってチップ接続箇所に効果
的につなぐことができる。
単一軸状薄板は、いずれの場合においても貫通孔の大
きさが接続箇所の大きさに適合するように好ましく選択
される、例えばチップ及び回路基板上の対面する各組間
にて電気伝導物質を含んでいる唯一の貫通孔にて形成す
ることができる。代わりに、各組の接続箇所間にて電気
伝導物質を独立して含んでいる２あるいはそれ以上の小
さな貫通孔が存在することもできる。いずれの場合にお
いても、薄板は、実質上他に導電性貫通孔を有すること
はなく、上述した係属中出願に記載されている、導電性
線路の単一の“１対1"パターン（各組の接続箇所に関し
て一線路あるいは一グループの線路）を提供し、あるい
は薄板は、係属中の国際出願.......（RK360COM）にも
記載されている選択的使用に関し、互いに散在する２あ
るいはそれ以上のそのような“１対1"パターンを有する
ことができ、あるいは薄板は、対面する各組の接続箇所
間における不規則な配列に関する上述したEP−Ａ−0213
774に記載される複数の導電性貫通孔を有することがで
き、対面する各組の接続箇所間にて作用しない導電性貫
通孔は、この方法によって第２の基板に実質状永久的で
電気的に接続される第１の基板（好ましくはマイクロ回
路チップ）のアッセンブリの動作を不満足に妨害しない
ことを常に提供する。
このように単一軸状導電性薄板は、チップ（及び、例
えば液晶表示のような他の活性なデバイス）を永久的に
回路基盤、チップキャリア、あるいは他のチップにつな
ぐために使用することができる。
この種の公知の技術は、はんだの玉がチップのボンド
パッド上に形成され、チップは上下に弾かれそして回路
基板上のトラックに整列され、そして接続のためにはん
だが再度流されるという、IBMの“フリップチップ”を
含んでいる。この方法は、非常に小さな“フットプリン
ト（foodprint）”（チップ自身より長くない）を有す
ることができるという利点があるが、“フリップチッ
プ”の大きな欠点は熱サイクルにてはんだ接合部がはず
れる傾向があることである。これはシリコンにてなるチ
ップが、（例えばガラス−エポキシ基板に）取り付けら
れた基板と異なる熱膨張係数を有することが理由であ
る。このように、二つの構成部分が異なる量にて膨張し
収縮し、欠陥が発生する。フリップチップはまたICボン
ディングパッドにはんだのバンプを置くためにさらに処
理工程が要求されることにより、一般的ではない。
図面において、第FC1図は公知の“フリップチップ”
アッセンブリにおけるはんだのバンプを示している。
第FC2図は、本発明の単一軸状導電性部品につながれ
る前の“フリップチップ”を示している。
第FC3図は、混成回路基板あるいは複数チップモジュ
ールにつながれる前に“フリップチップ”に熱圧着によ
ってつながれる第FC2図に示される単一軸状導電性部品
を示している。
第FC4図は、混成回路あるいはモジュールへはんだを
再度流すことでボンディングした後の第FC3図のアッセ
ンブリを示している。
第FC5図は、本発明によるバンプのない集積回路チッ
プへの突出するメッキされた管状金属単一軸状導電体の
熱圧着ボンディングのためのアッセンブリを示してい
る。
第FC6図は、熱圧着にてつながれた第FC5図のアッセン
ブリを示している。
本発明の形態を示す例によって提供されたこれらの図
は、マイクロ回路技術に精通している者に自明のことで
あろう。
単一軸状薄板は、接合インタフェースでのせん断応力
を減少させる傾向があることより、スタンド−オフ（st
and−off）のように作用し、計算では、はんだバンプに
おける作動寿命時間を実質的に増加させることができる
ことを示している。我々は、貫通孔内の管状銅ライニン
グの上に２マイクロメートル厚の金メッキを有する単一
軸状薄板を用いて特別なチップ処理なしに、シリコン上
に溶着された通常のアルミニウム−１％シリコンパッド
物質への熱圧着接合を達成した。
層の厚さ 薄板物質の主表面間で電気伝導線路を有する電気伝導
物質で、その表面には最低２マイクロメートル厚の金を
備え接触するためにさらされた電気伝導物質を個々に含
んでいる貫通孔を有する電気的に絶縁された薄板物質を
備えている単一軸状電気伝導部品を本発明は適宜に含ん
でいる。
好ましくは、金は、貫通孔内で別に金属メッキされた
管状構造の少なくとも一部分にメッキされており、その
貫通孔は直径が200マイクロメートル以下であることが
好ましい。金のメッキ技術は、例えば、エレクトリカル
パブリケイション リミテッド（1974）のF.H.レイド
及びW.ゴルディ著による“ゴールド プレイティング
テクノロジィー”に記載されている。要求される２マイ
クロメートル厚の金を得るため、ポリマー薄板上に溶着
することなく銅あるいはニッケル無電解溶着層上に金が
溶着される無電解方法が好ましいが、しかし例えば貫通
孔内に導かれたペーストからの厚フィルム（thick−fil
m）溶着のような他の方法が、もし容認可能な結果が得
られる場合には使用することができる。ポリマー薄板物
質は、選択された金属溶着技術に耐えるように選択され
る。
対向端部における他の接合 本発明の他の形態は、対向する主表面領域間で（好ま
しくは貫通孔内で近接して取付けた）薄板物質内で電気
的に分離した導電性線路を設けている電気伝導物質と電
気絶縁薄板物質とを備えている異方向性（好ましくは実
質上単一軸状である）の電気伝導部品を供給することで
あり、ここで、ケース（ａ）、上記線路の一端における
導電性物質（好ましくは一薄板表面領域を越えて突出し
ている）は、熱圧着により接合することができ、そして
上記線路の他端における導電性物質（上記物質と同一で
も異なっていてもよい）ははんだによって接合可能であ
り、及び／又はケース（ｂ）、上記線路の一端における
導電性物質は、上記線路の他端における導電性物質の最
低接合温度よりより低い温度にて接合可能である。
“はんだ”の関係は、商業的に容認可能なはんだに類
似する方法にて使用可能な低融点金属及び合金を含んで
いる。
“異方向導電性”の言葉によって意味するように、こ
の課題における部品は、例えば一表面領域から他の薄板
内へ延在するものに加えて内部あるいは薄板上のいずれ
かで薄板表面に平行に延在する導電性線路によって、一
面より複数面において電気的に導電性であることができ
る。しかしながら、非直線的な線路及び／又は薄板表面
に対して別の角度を有するものも可能ではあるが、好ま
しくは薄板表面に実質上真っ直ぐで垂直に、薄板物質内
で一表面領域から他の領域へ延在する導電性線路を有し
実質上単一軸状導電性であることは、部品にとってしば
しば非常に有益となる。
薄板物質が導電性物質にてライニングされた貫通孔を
有することは通常便利であり、各貫通孔内の導電性物質
は好ましくは他の貫通孔から電気的に分離されている。
貫通孔は、例えば上述した欧州、英国及び国際特許出願
に記載されているメッキ方法によって少なくとも一部の
導電性線路を設けるため、金属の管状構造を有し内部に
メッキすることができる。
金及び溶解接合可能物質を含む上記ケース（ａ）の熱
圧着接合可能な物質は、金あるいは少なくとも他の一の
金属を含んでいる。後者のケースでは、導電性線路は、
熱圧着接合可能な端部において最低２マイクロメートル
厚の金が延在する熱圧着接合不可能な少なくとも一金属
を含んでいるのが好ましい。
すべてのケースにおいて、導電性物質は、線路の溶解
接合可能端を接合するため（公知の方法によって適用さ
れる）はんだを流すことができるが、しかし多くの実際
例において、例えばはんだバンプのマイクロチップある
いは内部接続デバイスのように、部品がはんだ接合され
る表面にて運ばれるはんだの再流出によってはんだ接合
を果たすことが好ましい。
本発明による部品の幾つかの形態において、はんだ接
合可能な導電性物質は、他の薄板表延領域を越えて突出
し、一方他の形態では、はんだ接続可能な導電性物質
は、凹部より幅の広い部材の表面が凹部を横切り延在す
るように薄板表面に接触するとき、電気的に導体な部材
と電気的に接触することを避けるため表面より十分下方
に端部を有する程度に薄板表面のレベル以下の凹部内に
て端部となるように構成される。後者のケースにおい
て、接合は、例えば相互接続デバイスのはんだバンプチ
ップから、導電性物質に接触するために凹部内へのはん
だの流れ込みによって達成可能である。
本発明による部品は、第２の基板上の接続箇所の対応
するパターンに対面して配列されるとき、第１の基板上
の接続箇所の所定のパターンに電気的に接続するように
設計することができ、使用に当たり対応する各組の接続
箇所に接触する各線路のそれぞれの端部における導電性
物質とともに薄板物質が基板間に配列されるとき、対面
する各組の接続箇所間で電気的接続を成すように接続箇
所の上記パターンに対応する上記導電性線路のパターン
を有するように部品は設計される。代わりに、部品は、
薄板表面の１平方ミリメートル当たり最低25の導電性線
路を有する少なくとも一部分を設けることができる。特
に１平方ミリメートル当たりより高い密度にて線路を有
する、そのような部品は、上述した欧州特許出願に記載
される方法にてマイクロ電子接続を設けることができ
る。即ち、導電性線路のパターン無しに他の基板上の接
続箇所に正確に対応する導電性線路のパターンを有して
いる。好ましくはすべてのケースにおいて、幾つかの
（より好ましくは実質上すべての）導電性線路は直径が
200マイクロメートル以下である。
本発明のこの形態は、上述したケース（ａ）の種類の
部品が集積回路半導体デバイス上の接続箇所へ熱圧着接
合される少なくとも幾つかの導電性線路における熱圧着
接合可能端部を有するアッセンブリを含んでいる。その
ようなアッセンブリは、超小型電子相互接続回路にはん
だ接合される少なくとも幾つかの導電性線路のはんだ接
合可能端部を上記部品が有するさらに他のアッセンブリ
あるいはデバイスを製造することにおいて役立つ。又、
上記含まれるとは、上記部品が超小型相互接続回路に熱
圧着接合された少なくとも幾つかの導電性線路の熱圧着
接合可能端部を有する別のアッセンブリもあるというこ
とであり、このアッセンブリは、上記部品が集積回路半
導体デバイス上の接続箇所にはんだ接合される少なくと
も幾つかの導電性線路のはんだ接合可能端部を有するさ
らに別のアッセンブリあるいはデバイスを製造するのに
役立つことができる。上記の集積回路デバイスは、例え
ば相互接続回路パッケージに装荷される“フリップチッ
プ”のためのシリコンあるいはガリウムヒ化物であって
もよい。相互接続回路は、例えばファンアウト回路基
板、マルチチップモジュール、あるいは別のマイクロチ
ップ、例えば上述した英国特許出願8802565に記載され
たような“ミラー”チップであっても良い。本発明のこ
の形態による部品の有利な点は、熱圧着接合が比較的永
久的に行えることであり、一方、導電性線路のはんだ接
合される端部はアッセンブリ全体を壊すことなく不完全
な構成部分の交換が可能なように比較的容易に切断する
ことができる。
本発明はこの形態による異方向（好ましくは単一軸
状）導電性部品は、他の製造工程中あるいはその後に適
用される熱圧着接合可能な物質（もし存在すれば、はん
だ）とともに、上述した欧州、英国及び国際出願に記載
された構造、及び／又は方法、及び／又は物質を使用す
ることで製造することができる。例えば銅、アルミニウ
ム、インジウムのような接合箇所に適切な他の物質が使
用可能であるけれども、以下の記載は、熱圧着接合可能
物質として好ましい、金について述べている。
このように、チップキャリアー、プリント回路基板、
混成回路、第２のチップあるいは他のインタフェース回
路デバイスへのチップあるいは他の活性デバイス（例え
ば光検出アレイ）の永久的な接合は、公知の低縦側面の
ワイヤボンディング、TAB及びフリップチップ技術の潜
在する有利な点、熱の繰り返しにおけるせん断応力の減
少、小さいフットプリント（foodprint）及び多くの接
続箇所の急速接合とともに、本発明の上述した形態によ
り効果的に達成することができる。
本発明のこの形態の具体例は、以下の図面を参照し説
明する。
第7GS図は、本発明による単一軸状導電性薄板とこれ
に接合される集積回路マイクロチップを示している。
第8GS図は、接合後の第１図の薄板及びチップを示し
ている。
第9GS図は、ファンアウト回路基板に接合された薄板
とチップの反転されたアッセンブリを示している。
第10GS図は、第7GS図ないし第9GS図に示す薄板を貫通
する導電性線路を設けることができるメッキされた貫通
孔の二つの形態の拡大図を示している。
第7GS図を参照し、本発明による部品の電気的に絶縁
されたポリイミド薄板10は、この薄板の両表面から突出
する導電性線路を設けた銅管12（判り易いように非常に
拡大して示している）にニッケルをメッキした電気的導
体を有している。銅管の図面上で上側端部は、溶解接合
可能ニッケルがメッキされ、一方下側端部は３マイクロ
メートルの厚さまで熱圧着接合可能な金にて重ねてメッ
キされる。管12の金がメッキされた端部は、集積回路マ
イクロチップ14上のアルミニウム接合箇所（不図示）に
接合するために配向される。
第8GS図において、管12の金のメッキされた端部は、
公知の熱圧着接合技術によりチップ14のパッドに接合さ
れる。
第9GS図において、接合された単一軸状導電性部品と
ともにチップ14のアッセンブリは、反転され（“フリッ
プチップ”）、そして金属管のはんだ接合可能な端部
は、ファンアウト回路基板18上の接合箇所16に公知の技
術によってはんだづけされる。
第10AGS図及び第10BGS図は、金属の傾斜した管20を形
成するように銅そしてニッケルにてメッキされた薄板10
における貫通孔の一の拡大された断面図を示している。
表面層は、上述した欧州、英国及び国際出願に記載され
るように、両薄板表面から突出する傾斜した金属管20を
残すようにメッキした後、薄板から除去される。
上述した欧州、英国及び国際出願に記載されるように
レーザ融除による貫通孔のこのましい形成方法におい
て、貫通孔及びそれによってメッキされた金属管は、図
示するように幾分傾斜している。第10AGS図に示される
熱圧着可能な金の層22は、傾斜した管20の広い方の端部
に形成され、一方、第10BGS図は傾斜した管20の狭い方
の端部に金22がメッキされたものを示している。金メッ
キ22は、図示するように管20内深く形成する必要はな
い。管20は、はんだを他方の端部（金メッキされていな
い）に運ぶことができ、このことははんだが部分的に管
20を満たすことができる。金メッキされた端部を接合す
る熱圧着のために使用される温度は、選択された溶解物
を早期に溶解することがないのが好ましい。
導電性線路の一端のみに熱圧着接合可能物資（あるい
は、はんだ）を位置させる要求があったとき、薄板を貫
通する例えば銅−ニッケルのような適宜な金属のさらさ
れた端部を例えば、薄板の他のすべての側面を例えば金
（あるいは溶けたはんだをコーティングする）のように
物質を無電解メッキするような適宜な抵抗物で覆い、そ
して線路のメッキされていない（あるいははんだづけさ
れていない）端部をさらすために抵抗物を除去すること
で容易に達成できる。メッキされていない（はんだづけ
されていない）端部は、上述したケース（ａ）における
熱圧着接合可能物あるいはケース（ｂ）における他の接
合物である、第１の端分に適用される物質より低い溶解
温度を有する好ましい接合物である適宜な接合物質にて
同様に設けることができる。
本発明のこの形態は、上述したケース（ａ）による異
方向性電気伝導部品が上記線路の一端にて電気的導体に
熱圧着され、上記線路の他端にて電気的導体にはんだづ
けされたり、あるいは上述したケース（ｂ）による異方
向性電気伝導部品が上記線路の一端にて電気的導体に第
１の最小接合温度を有するはんだによってはんだづけさ
れ、そして上記第１の接合温度より低い第２の最小接合
温度を有するはんだによって上記第１の接合温度より低
い温度で上記線路の他端にて電気的導体にはんだづけさ
れるという、電気的接続を達成する方法を含んでいる。
高温度接合物質は、低温度の端部を接合することが含
まれる低温度にさらされることにおいても残存すること
ができるのが好ましい。
二つの異なるすず／鉛のはんだは、例えばはんだづけ
温度が異なる場合に使用することができる。熱圧着接合
は、はんだ接合より実質的に高い温度にて行なわれるの
が好ましい。
例1GS 単一軸状導電性物質の試料は、ポリイミド層の上下両
方向に突出する管に２マイクロメートル厚の金メッキ層
が設けられている。アルミニウムボンドパッドを有する
集積回路は、面を上にしてファルコ テープ（Farco Ta
pe）自動接合機（型式F120）に置かれ、単一軸状導電性
物質は管がボンドパッド上方となるようにチップを越え
て配向される。一度配向されると、サーモデ（thermod
e）は単一軸状導電性物質に接触し、熱圧着接合を形成
するためにほぼ２秒間加圧し350℃までサーモデ温度は
上昇する。このステージにおいて集積回路は単一軸状導
電性物質薄板に接合される。このサブアッセンブリは、
回路基板と接触及び配列され接合するためには使用しな
い単一軸状導電性物質の側面を導くように“フリップ”
される。回路基板上のトラックは、金の金属被覆に良好
なはんだづけが行える金80％−すず20％のはんだにては
んだづけされる。回路基板が設けられたこのステージ
は、例えば280℃以上の融点以上にはんだの温度を上昇
させるように加熱される。そして冷却されると、単一軸
状導電性物質と回路基板との間に強いはんだ接合が成さ
れる。
それら二つの接合ステージの成果は、集積回路を単一
軸状導電性物質を介して回路基板に接合することであ
る。
薄板物質 本発明のこの形態あるいは他の形態に関する好ましい
ポリミイドは、ATSM D882に従い４日間、100℃、pH10の
水に浸した後、その元来の伸長の少なくとも50％、好ま
しくは少なくとも75％、より好ましくは少なくとも85％
を保持することが可能なものである。又、少なくとも15
％以下、好ましくは10％以下、より好ましくは５％以下
の十分環化されたポリイミド、及び可能であれば、実質
上非開環イミド基又は非環状アミン酸基は、カプトン
（Kapton）（TM）のように未完全な環化ポリイミドを攻
撃する熱いアルカリ金属メッキ溶液に耐えることができ
るということが容易に理解できよう。好ましい物質は、
4,4′−ビフェニール 二無水物及び（4,4′−ジアミノ
ビフェニール、あるいは4,4′−ジアミノビフェニール
エーテルあるいはフェニレンジアミン）から得られるポ
リイミドを含んでいる。
現在より好ましく購入可能なポリイミドは、ウベ/ICI
からの“UPILEX"の商標のものである。それらのひとつ
である、“UPILEX R"は、ビフェニール二無水物及びジ
アミノビフェニールエーテル、即ち以下の構造式のもの
から得られるリピートユニット（repeat unit）を有す
る比較的完全な環化ポリマーであると考えられる。
しかしながら、以下に示す構造式にてなる、同一の無
水物及びｐ−フェニレンジアミンから得られるリピート
ユニットを有すると考えられる“UPILEX S"がより好ま
しい。
4,4′−ジアミノビフェニールのポリイミドは、マイ
クロ回路チップ及び回路基板にて使用に関し特に適切と
なる熱膨張／熱縮小の性格を有する。
本発明の種々の形態に関する単一軸状導電性薄板の適
宜な形態は、それぞれの開示部分が参考として本明細書
に編入されている例えば上述したEP−Ａ−0213774ある
いは係属中の出願に記載されている方法及び物質によっ
て形成される。
寸法及び導電率 貫通孔の直径及び分布は、貫通孔が薄板表面領域の３
ないし35％、より好ましくは10ないし20％を占めるのが
好ましい。直径が500マイクロメートル以下、好ましく
は200マイクロメートル以下、例えば５ないし150マイク
ロメートルの貫通孔が好ましい。貫通孔内（好ましくは
実質的に貫通孔内のみ）にメッキされた電気伝導物質
（金属）を有し、１平方ミリメートルに最低25の貫通孔
を有する薄板は特に便利であり、この貫通孔は薄板表面
間に高密度にて電気伝導線路を設けており、上記各線路
は他のすべての線路から実質的に電気的に分離されてい
る。
一方、例えば最低10％、好ましくは最低20％、より好
ましくは最低30％、あるいはさらにより好ましくは最低
40％である、選択された領域における貫通孔の“重量な
比率”は、導電性物質を含むことができ、多数（50％以
上）がそうであることが好ましい。最低70％、より良く
は最低85％の比率が好ましく、多くの場合、実質上すべ
ての貫通孔は導電性物質を含んでいる。導電性物質を含
むか否かに拘わりなく、貫通孔は薄板の選択領域に制限
することができる。
“一対一”あるいは“多数”の単一軸状薄板における
貫通孔は、直径が例えば１ないし200マイクロメートル
であり、幾つかの場合において、導電性物質は薄板物質
の両主表面を越えて突出し、いずれかの表面からの突出
量が高さにて0.2ないし100マイクロメートル、好ましく
は0.5ないし30マイクロメートルであることがまた好ま
しい。
絶縁された薄板物質は、柔軟性のある重合体物質であ
ることが好ましく、薄板物質（柔軟性のある重合体であ
るか否かに拘わらず）の１平方ミリメートル当たりの貫
通孔の数は10000程の数値であり、しかし好ましくは25
ないし2000の範囲であり、より好ましくは50ないし1000
の範囲である。貫通孔は、３以下、好ましくは1.2以下
のねじれ係数（＝線路長／薄板厚）を有し、及び最低2.
5の縦横比（＝長さ／直径）を有することが好ましい。
薄板表面間の“電気伝導”線路は、厚さ方向において
半導体レベル内の平均電気導電率を薄板に与え、又、例
えば最低1000ジーメンス／センチメートル、好ましくは
最低5000ジーメンス／センチメートル、特別には最低10
000ジーメンス／センチメートルの概ね金属レベルの導
電率を成すのが好ましい。好ましい導電性物質は、金属
であり、好ましくは貫通孔の内部表面にメッキされ、特
に無電解メッキされる。適切に適用可能な金属は使用可
能であり、例えばNi,Cu,Ag,Co,Pd,Pd−Ni,Sn,Pb,Pb−S
n,Inである。
部品の幾つかの形態において、薄板の少なくとも選択
された部分は、表面の１平方ミリメートル当たり実質上
相互接続していない複数（最低４、好まくは最低８、よ
り好ましくは25ないし1000）の貫通孔を有し、薄板表面
の少なくとも一面を越えて突出する電気伝導物質の管状
構造を個々に有する貫通孔の少なくとも重要な比率を有
している。
管状構造及び突出 本発明のこの形態及び他の形態は、管状構造により維
持されるはんだあるいは他の溶解可能な金属例えばイン
ジウムの比較的大きな“柱（posts）”を通常設けるこ
とができる。金の充填物質が、メッキされた金の代わり
に、あるいは追加して、そのような“永久的な”電気的
接続を成すのに通常使用されることもできる。
好ましくは、この管状構造は、内部貫通孔表面上に電
気伝導物質の第１の部分と、第１の部分の少なくとも一
つの端部にて好ましくは電気的に導体な物質である第２
の部分と、薄板表面を越えて突出する第１の部分の一あ
るいは両方の表面の終端における少なくとも第２の部分
の部品と、を備えている。好ましくは、貫通孔表面の電
気伝導物質の第１の部分は管状であり、電気伝導物質の
第２の部分は第１の部分の終端表面と同様に内部表面上
に存在する。第１の部分は、金属であることが好まし
く、貫通孔内部表面において好ましくはメッキであり、
特に無電解メッキであり、さらに第２の部分は第１の部
分においてメッキ、特に無電解メッキであることが好ま
しい。第１及び第２の部分は、それぞれ異なる電気伝導
物質にて構成することができ、そして第２の部分は管状
の第１の部分にて充填可能であり、あるいはそれ自身管
状であり、いずれの場合においても、電気伝導あるいは
絶縁物質にてさらに充填することができる。金属ライニ
ングされた場所では、貫通孔が別の金属にて満たされ、
これは、はんだ、低融点金属、溶解性合金、あるいはメ
ッキであることが好ましい。管状の金属ライニングある
いは金属充填、あるいはその両方は、薄板表面を越えて
突出し、又、上述した他の標準は適切なように応用する
ことができる。
要求があれば、電気的絶縁物質は、貫通孔内の電気伝
導物質の部分をさらすために、元来薄板物質の一方ある
いは両方の表面から取り除くことができ、よって、薄板
表面を越えて要求された導電性物質の突出を作ったりあ
るいは増加することができる。このことは、上述したEP
−Ａ−0213774に記載されているように、選択された溶
剤内で基礎となる層よりより容易に溶解可能な物質の表
面層を有する薄板、特に係属中の国際出願........（RK
362COM）に記載された薄板が使用可能とする適宜な手
段、例えば薄板物質の表面層を溶解することによって実
行される。
ストリップ供給 本発明はまた上述したように電気伝導物質を含んでい
る２あるいはそれ以上のアレイが存在する電気的に絶縁
された物質のストリップを設け、このストリップは機械
的な好ましくは自動的な供給手段により適宜な処理装置
（例えば上述したような、チップをテストするもの、永
久的なボンデェィングをするもの、吸熱器の応用物）へ
供給するために付加される。
本発明の種々の永久的接合の例は、以下の図面を参照
して説明する。
第11PB図は、単一軸状導電性薄板へ接合することによ
る組合せ回路へのマイクロチップの永久的な取り付けを
示している。
第12PB図は、第11PB図に示されるように永久的接合に
適切な単一軸状導電性薄板の拡大された部分を示してい
る。
第13PB図は、第12PB図に示すようなメッキされた貫通
孔の一つにより形成された永久的接合を示している。
第11PB図ないし第13PB図を参照し、熱圧着接合は、
（ａ）アルミニウム−１％シリコンにて金属被覆された
接合箇所ａ′を有するシリコンチップ、（ｂ）５μｍの
銅、１μｍのニッケル、２μｍの金にてメッキされた貫
通孔ｂ′を有する単一軸状導電性物質、（ｃ）アルミニ
ウム−１％シリコン導電性トラックｃ′にて金属被覆さ
れたシリコン基板、を備えている三層構造を形成するた
めに使用される。単一軸状導電性薄板の二つのタイプ
は、第１に、複数−管アレイ（不図示）内に直径が35マ
イクロメートルの管を有する領域からなる第１のもの
と、接合箇所ａ′と導電性トラックｃ′との位置に対応
して示されるように特別に配置された直径が35マイクロ
メートルの管を少量有する領域からなる第２のものに評
価される。各場合の接合条件は似かより、一般的に350
ないし500℃のサーモデ温度と80ないし200Nの接合力を
２ないし４秒間作用させる。第13PB図に示される熱圧着
接合は、この方法を使用することで得られる。
接合前の貫通孔は、上述したようにニッケルそして金
にて被覆された無電解メッキされた銅層、突出する金属
層を有する第12PB図に示される薄板ｂを形成するため
に、ニッケルと金をメッキする前に除去される、銅のメ
ッキ工程中薄板上に本来存在するポリイミド表面層、を
備え、第12PB図に示されている。
第13PB図において、第12PB図の構造は、上述したよう
なチップａ及び基板ｃに熱圧着接合される。
TAB応用例 単一軸状導体は、TAB（tape automated bonding）に
よる結合において永久的な接合媒体として有効に使用す
ることができる。TABは、裸のチップと、混成基板、プ
リント基板、チップキャリア、あるいは他のパッケージ
との間の電気的接続を行う方法として公知である。
公知のTABデバイスは、第A14図に示されるものに類似
する構造を有する。自動ボンディング装置内でテープを
供給するための歯車用穴A2を端に有するポリマーテープ
A1は、マイクロチップ（不図示）の接合箇所に内部端A4
を接合するために適宜なパターンにて配列される導電性
トラックA3の連続したアレイ（一つのみ示す）を有して
いる。テープA1は、切り放されるスペースA5を越えて支
持されていない“指”としての端部が突出するようにト
ラックの端部A4の下で切り放される。接合は、トラック
の存在部分からテープの反対側に対向する位置にあるチ
ップに接触するためにスペースA5内へ上記指を曲げるこ
とにより効果的に行える。このことは、チップ接合箇所
が例えばはんだである接合物質にて“バンプ”されるよ
うに要求される公知技術により接合することで行なわれ
る。
本発明はそのような不利な“バンピング”処理を避け
ることができる。
本発明は、集積回路超小型電子デバイス上の接合箇所
のアレイと、支持物質の端部を越えて突出する導電体の
自由端部分のアレイを有するフィルムあるいはテープ支
持物質上に存在する電気的導体との間を電気的に接合す
る、以下の工程を備えた方法を提供する。
（ａ）導電体の上記端部分は、接続が成される上記接続
箇所にそれぞれ配向され、 （ｂ）薄板物質の主表面領域の一面からもう一方の面へ
電気伝導線路を設ける電気伝導物質を含んでいる貫通穴
を有する電気的に絶縁された物質を有する、異方向性
（好ましくは単一軸状）電気伝導部品は、各接続箇所と
整列された導電体端部との間に配向される少なくとも一
つの線路のそれぞれの端部とともに位置され、 （ｃ）そのように配向された線路は、接続箇所及び導電
体端部にそれぞれ接続される。
本発明によるTAB部品を有する使用するための単一軸
状導電性部品は、上述した係属中の出願あるいは欧州公
開出願EP−Ａ−0213774、本明細書に参考として編入し
たすべての開示物に記載された適宜な形態である。単一
軸状導電性部品は、それらの係属中あるいは公開された
出願に記載される方法及び／又は部品を使用して製作す
ることができる。本発明は、物質の上述した形態、方法
の新しいサブ−セットあるいはサブ−コンビネーション
とともに、TAB部品の使用あるいは工程を含んでいる。
本発明のそれらのあるいは他の形態は、説明上拡大し
て示している以下の図面に示されている。
第15TAB図は、TABデバイスによって導電性トラックの
端部を配向する上述した方法にて作成される単一軸状導
電性物質から突出するメッキされた二つの金属管を示し
ている。
第16TAB図は、上述したEP−Ａ−0213774に記載される
ような複数管単一軸状導電性部品を使用したTABデバイ
スの外部トラック端部の熱圧着（TC）接合を示してい
る。
第17TAB図は、バンプがない一連の集積回路チップにT
ABトラックを接合するTAB生産ラインを示している。
第18図は、例えばカラムの接合の後、適宜な溶解液に
よって除去される重合体のキャリア薄板（さし絵内の点
線部分）から単一軸状導電性部品内に存在する溶解可能
な金属（例えば、はんだ、金、インジウム）カラムによ
って達成される接続を示している。そのようなカラム
は、本発明の種々の形態を具体化するデバイスにて使用
することができ、対向する接合箇所の各組毎にそのよう
なカラムを一つ有する、例えば“III"相互接続の密集し
たアレイである相互接続の高密度アレイにおいて特に有
益である。そのようなカラムは、例えば内部のメッキさ
れた金属管を溶解した金属にて満たし、そして溶解金属
を結合させることで形成される。しかし薄い管状メッキ
は表面層として残すことができる。他の金属の固体カラ
ムは、同様に形成され、充填金属はメッキされた金属と
同じかあるいは異なっても良い。
フロントページの続き (31)優先権主張番号 ８８２３０５３．７ (32)優先日 1988年９月30日 (33)優先権主張国 イギリス（ＧＢ） (31)優先権主張番号 ８８２８２４５．４ (32)優先日 1988年12月２日 (33)優先権主張国 イギリス（ＧＢ） (72)発明者 ニホウム、ピーター イギリス国 ウィルトシャー・エスエヌ １・４ジェイワイ、スウィンドン、オウ クス・ロード 165番 (72)発明者 ジブニイ、ポール・ジェイムズ イギリス国 ウィルトシャー・エスエヌ ３・６エヌダブリュ、スウィンドン、リ デン、ハサセイジ・ムーア ７番、 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】第１及び第２の対向する主薄板表面領域の
    間に貫通孔を有する第１及び第２の対向する主薄板表面
    領域と、薄板物質における貫通孔内で近接取付した電気
    的に分離された導電通路を設け上記対向する主領域間の
    みに実質的に延在する電気伝導物質とを有する電気的に
    絶縁された薄板物質を備えた電気伝導部品において、 上記第１主表面領域に隣接する上記伝導物質は上記第１
    主表面領域を越えて突出し、突出した伝導物質は、上記
    通路の他端での上記伝導物質の最低ボンディング温度よ
    りも低い温度にて上記通路の一端にて上記伝導物質がボ
    ンディング可能なように金属にて重なってメッキされ
    る、電気伝導部品。
  2. 【請求項２】上記電気伝導物質は、それぞれの上記貫通
    孔内に近接取付されるメッキされた金属の管を備えた、
    請求項１記載の電気伝導部品。
  3. 【請求項３】上記伝導物質は上記第２主薄板表面領域に
    隣接する各貫通孔の端部にてはんだを備えている、請求
    項１記載の電気伝導部品。
  4. 【請求項４】上記伝導物質が重なってメッキされる上記
    金属は金である、請求項１記載の電気伝導部品。
JP1502204A 1988-02-05 1989-02-03 単一軸状電気伝導部品の使用 Expired - Fee Related JP2758053B2 (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
GB8802565 1988-02-05
GB888802565A GB8802565D0 (en) 1988-02-05 1988-02-05 Uses of uniaxially electrically conductive articles
GB8819895.7 1988-08-22
GB888819895A GB8819895D0 (en) 1988-08-22 1988-08-22 Anisotropically electrically conductive article
GB8823053.7 1988-09-30
GB888823053A GB8823053D0 (en) 1988-09-30 1988-09-30 Uses of uniaxially electrically conductive articles
GB888828245A GB8828245D0 (en) 1988-12-02 1988-12-02 Anisotropically electrically conductive articles
GB8828245.4 1988-12-02

Publications (2)

Publication Number Publication Date
JPH03502511A JPH03502511A (ja) 1991-06-06
JP2758053B2 true JP2758053B2 (ja) 1998-05-25

Family

ID=27450040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1502204A Expired - Fee Related JP2758053B2 (ja) 1988-02-05 1989-02-03 単一軸状電気伝導部品の使用

Country Status (5)

Country Link
EP (2) EP0440615A1 (ja)
JP (1) JP2758053B2 (ja)
KR (1) KR900701042A (ja)
CA (1) CA1321659C (ja)
WO (1) WO1989007339A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780375B2 (ja) * 1989-09-11 1998-07-30 新日本製鐵株式会社 Ｔａｂテープと半導体チップを接続する方法およびそれに用いるバンプシート
JP2779853B2 (ja) * 1989-12-06 1998-07-23 イビデン株式会社 インナーリードと電子部品との接続中間体の製造方法
CA2034702A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Method for packaging semiconductor device
EP0504614B1 (en) 1991-02-22 2003-10-15 Canon Kabushiki Kaisha Electrical connecting member and manufacturing method therefor
WO1992020097A1 (en) * 1991-04-26 1992-11-12 Citizen Watch Co., Ltd. Semiconductor device and manufacturing method therefor
US5585282A (en) * 1991-06-04 1996-12-17 Micron Technology, Inc. Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5478779A (en) * 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US5326428A (en) 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5801915A (en) * 1994-01-31 1998-09-01 Applied Materials, Inc. Electrostatic chuck having a unidirectionally conducting coupler layer
US5665989A (en) * 1995-01-03 1997-09-09 Lsi Logic Programmable microsystems in silicon
DE10343257B4 (de) * 2003-09-17 2009-06-10 Qimonda Ag Verfahren zur Herstellung von Zwischenverbindungen bei Chip-Sandwich-Anordnungen
EP1796443A1 (de) * 2005-12-09 2007-06-13 Delphi Technologies, Inc. Kontaktelement und elektrisches Verbindungssystem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
CA1238959A (en) * 1984-08-09 1988-07-05 Robert R. Rohloff Area-bonding tape
EP0183598A3 (en) * 1984-11-13 1987-01-28 Augat Inc. A shielded integrated circuit package
CA1284523C (en) * 1985-08-05 1991-05-28 Leo G. Svendsen Uniaxially electrically conductive articles with porous insulating substrate
US4700473A (en) * 1986-01-03 1987-10-20 Motorola Inc. Method of making an ultra high density pad array chip carrier
AU598253B2 (en) * 1986-05-07 1990-06-21 Digital Equipment Corporation System for detachably mounting semi-conductors on conductor substrates

Also Published As

Publication number Publication date
WO1989007339A1 (en) 1989-08-10
CA1321659C (en) 1993-08-24
KR900701042A (ko) 1990-08-17
JPH03502511A (ja) 1991-06-06
EP0440615A1 (en) 1991-08-14
EP0329314A1 (en) 1989-08-23

Similar Documents

Publication Publication Date Title
US5796591A (en) Direct chip attach circuit card
US5634268A (en) Method for making direct chip attach circuit card
JP3393755B2 (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
US5678287A (en) Uses of uniaxially electrically conductive articles
US6543674B2 (en) Multilayer interconnection and method
US6319751B1 (en) Bumpless flip chip assembly with solder via
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
US5729896A (en) Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US5075965A (en) Low temperature controlled collapse chip attach process
JP3561934B2 (ja) 相互接続用ポストの製造方法
US6858941B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US6344234B1 (en) Method for forming reflowed solder ball with low melting point metal cap
US6333563B1 (en) Electrical interconnection package and method thereof
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP2758053B2 (ja) 単一軸状電気伝導部品の使用
JPS5831729B2 (ja) 接合方法
JPH0810716B2 (ja) 電子パッケージ
JP2000156457A (ja) 半導体デバイスの製造方法
JPWO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
US20020076910A1 (en) High density electronic interconnection
US6984792B2 (en) Dielectric interposer for chip to substrate soldering
US5877560A (en) Flip chip microwave module and fabrication method
CN103098191A (zh) 电子元器件安装体、电子元器件及基板
JP3544439B2 (ja) 接続ピンと基板実装方法
JP4285140B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees