JP2000156457A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2000156457A
JP2000156457A JP11161580A JP16158099A JP2000156457A JP 2000156457 A JP2000156457 A JP 2000156457A JP 11161580 A JP11161580 A JP 11161580A JP 16158099 A JP16158099 A JP 16158099A JP 2000156457 A JP2000156457 A JP 2000156457A
Authority
JP
Japan
Prior art keywords
chip
substrate
bonding
pads
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11161580A
Other languages
English (en)
Other versions
JP3489811B2 (ja
Inventor
G Love David
ジー ラヴ デイヴィッド
Larry L Moresco
エル モレスコ ラリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2000156457A publication Critical patent/JP2000156457A/ja
Application granted granted Critical
Publication of JP3489811B2 publication Critical patent/JP3489811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24058—Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in respective layers or components in angular relation
    • Y10T428/24066—Wood grain
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24149—Honeycomb-like
    • Y10T428/24165—Hexagonally shaped cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明はマルチ−チップモジュールの製造中
の基板への集積回路チップを相互接続させる方法を提供
する。 【解決手段】 フリップ−チップ結合にて行われるよう
なチップ及び基板のパッドに取付けられたはんだバンプ
をリフローさせることによる電気的及び物理的結合を形
成させることに代わり、チップ及び基板上に配置された
特別に選択された異種金属薄型パッドが固体拡散ボンデ
ィング方法により接続される。１つの具体例において、
チップ上のＩ／Ｏパッドはアルミニウム又はアルミニウ
ム合金から作られ、基板の相当する金属パッド又は金属
積層パッドと物理的に接触するように配列配置され、該
金属はアルミニウムと拡散結合される。その後チップ
（類）及び基板の組合せは制御された雰囲気内で、固体
拡散ボンディングが生じるように十分な時間ある温度で
加熱される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体デバイスの製
造方法に関し、特にマルチ−チップモジュールに関し
て、さらに具体的には異質金属の固体拡散ボンディング
により集積回路チップと基板との間の相互接続を形成す
る方法に関する。
【０００２】
【従来の技術】マルチ−チップモジュール（ＭＣＭ）は
１つ以上の集積回路チップを搭載した基板である。典型
的には基板（例えばチップキャリア）はチップ用のボン
ディングパッドを含み、パッドは一連の導電性配線によ
りパッケージ用コンタクトパッド又は基板上の他のボン
ディングパッドへ接続される。よって導電性配線は共通
の基板上に搭載された複数の素子用の相互接続ネットワ
ーク又はＩ／Ｏ経路を形成する。基板への集積回路チッ
プ又は他の構成部品を電気的に接続させるための他の方
法があるが、最も一般に利用されている方法にはフリッ
プ−チップボンディング、ワイヤーボンディング、とテ
ープオートメイティッドボンディング（ＴＡＢ）があ
る。
【０００３】フリップ−チップ（又ははんだバンプ）ボ
ンディングにおいて、はんだバンプはチップのＩ／Ｏパ
ッド上に置かれ、リフローされチップパッドと結合を形
成する。チップはフェースアップ状態でホルダーに置か
れ、ひっくり返され（つまりフェースダウンされ）基板
上の相当する導電性ボンディングパッドに配列される。
その後チップパッド及び基板パッドを物理的に接触させ
る。はんだは熱を印加されることによりリフローし、バ
ンプはボンディングパッドと融着され、チップＩ／Ｏパ
ッドと基板との間に電気的及び構造的接続の双方を生じ
させる。ワイヤーボンディング方法において、チップは
フェースアップ状態で基板に取付けられたのち、薄型金
又はアルミニウムワイヤーがチップのＩ／Ｏパッドと基
板のボンディングパッドとの間に接続される。ワイヤー
は熱圧着、サーモソニック又は超音波溶接により２組の
パッドへ接続させる。ＴＡＢボンディングにおいて、チ
ップはフェースアップ状態で基板に取付けられたのち、
チップのＩ／Ｏパッドはリフローイング又は熱圧着／超
音波ボンディング金属及び/ 又はテープ上に置かれたは
んだバンプのいずれかにより、ポリイミドフィルムテー
プ上の金属パッドへ結合される。
【０００４】チップを基板へ相互接続される上述した各
方法には、固有の長所及び短所がある。フリップ−チッ
プ方法は高密度なＩ／Ｏ相互接続を提供し、よって最も
小さいＭＣＭを製造することが可能である。Ｉ／Ｏ接続
はチップの周辺又はその内部で行われる。フリップ−チ
ップ結合は良好な電気的接続を提供するが、はんだ接合
は一般的に低熱放射能力（低熱伝導率）を示す。別の短
所はパッド間のはんだ接合部の完全さが、熱的に誘発さ
れた金属疲労（構成成分間の熱膨張差）と補足されたは
んだ融剤又は汚染物質により引き起こされる腐食により
劣化される。はんだがリフローされるときに、密接に配
置されたバンプ間の間隔は狭くなる。加えて、はんだは
リフローさせるのに十分な温度まで加熱しなければなら
ないので、フリップ−チップボンディングは熱過敏性構
成部品（つまりはんだがリフローする温度まで加熱され
たときに損傷を受け、又は許容できないほどに電気的特
性が変化する構成部品）への使用には適さない。
【０００５】ワイヤーボンディングは発達した技術では
あるが、ワイヤーボンディングに使用されるワイヤーは
意図的にかなり薄型であり、それによって失敗せずにワ
イヤーを移動させる性能が制限される。加えて、ワイヤ
ーのリードインダクタンス及び抵抗は相互接続の電気的
性能の悪化を生じさせる。ワイヤーボンド接続はフリッ
プ−チップ相互接続よりも多くのフットプリントを有
し、従ってフリップ−チップ結合したＭＣＭよりも比較
的大きな基板が必要となる。ワイヤーは他の相互接続方
法と比較して、比較的長い信号伝播路をも形成する。さ
らに、合金生成の結果としての相互接続の脆弱性は結合
の破壊を引き起こす（例えば、これは金ワイヤーボンド
とアルミニウムパッド間の問題である）。
【０００６】ＴＡＢ相互接続にはワイヤーボンディング
よりも小さなボンディングパッド及びピッチを与える利
点がある。しかしながら、ワイヤーボンディング同様に
ＴＡＢはペリメータＩ／Ｏパッドを有するチップの相互
接続に限られる。典型的には、このことはフリップ−チ
ップ技術を用いて得られるものより全体のＩ／Ｏ密度は
低くなる。ＴＡＢ相互接続は、一般にはフリップ−チッ
プ結合が有するよりは高い静電容量と大きな寄生インダ
クタンスをも有する。結局、ＴＡＢ組立品は通常各チッ
プ設計に対して異なる細工が必要であるので、ＴＡＢは
比較的高価なボンディング方法である。
【０００７】現在利用可能な方法の多くの長所を保持し
たままでこれらの方法のいくつかの短所を克服し、基板
へ集積回路チップを相互接続される方法が望まれてい
る。フリップ−チップボンディングの長所を有し、その
方法の欠点は有さない基板へチップを相互接続させる方
法が特に望まれている。
【０００８】
【発明が解決しようとする課題】本発明は上述の点に鑑
みてなされたものであり、マルチ−チップモジュールの
製造中に基板へ集積回路チップを相互接続させる方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的は、フリップ
−チップボンディングにおいて行われるようなチップ及
び基板のパッドに取付けたはんだバンプをリフローさせ
ることによる電気的及び物理的結合を形成させるのに代
わり、特別に選択された異種金属の薄型パッドをチップ
及び基板上に形成させ、固体拡散ボンディング方法によ
り接続されることにより達成される。チップ上のＩ／Ｏ
パッドは典型的にはアルミニウム又はアルミニウム合金
から作られる。これらのパッドは、相当する金属基板パ
ッド又は基板パッドと物理的に接触するように配列配置
され、適切な金属層がパッド上に形成され、該金属はア
ルミニウムと固相拡散結合を形成することができる。そ
の後、チップ類と基板の組合せは制御された雰囲気内
で、固体拡散結合を形成するのに十分な温度で加熱され
る。
【００１０】本発明の相互接続方法は多くの利点を有す
る従来方法の多くの欠点を克服する代替方法である。相
互接続の距離は他の方法で形成されたものより短く、短
い信号伝播路が生じる。拡散結合は良好な電気的特性を
示し、低抵抗、低インピーダンス信号路が生じる。集積
回路チップのボンディングパッドにアルミニウムが用い
られるなら、該方法は他の相互接続方法よりも少ない処
理工程で済む。このことは、集積回路チップの追加的処
理を行い（例えばフリップ−チップボンディングで行わ
れるようなはんだバンプを形成させること）、薄型ワイ
ヤーの２つの末端を接続させ（ワイヤーボンディングで
行われるような）、又はテープを組立て配列させる（Ｔ
ＡＢで行われるような）必要がないということである。
はんだのリフローを必要としないので、隣接する相互接
続間の電気的距離を短くする危険はフリップ−チップ法
と比較して減少する。このことは、他のボンディング方
法を用いて可能であった密度よりはチップ及び基板のボ
ンディングパッドを高密度（よって相互接続密度が高く
なる）を可能にする。加えて、はんだリフローで要求さ
れる温度よりも低い温度で拡散結合が行われるので、該
方法による熱過敏構成部品の損傷は起こりにくい。
【００１１】
【発明の実施の形態】本発明はチップキャリアのような
基板へ集積回路チップを相互接続させる方法に関するも
のである。相互接続操作はマルチ−チップモジュール
（ＭＣＭ）製造中に代表的に起きる操作である。該方法
はチップを基板に接続する通常の場合に適用できるが、
チップのパワーサイクリングの間に相互接続にかかる最
小のひずみがある場合において本発明を利用することが
望ましい。このことは相互接続にわたって温度差が小さ
い、又は基板が柔軟な材料から製造されている場合で起
こる。低熱膨張係数を有する基板材料（例えば窒化アル
ミニウム）も本発明の他の特徴を有して利用するのに十
分適する。説明されるシナリオは、接合部と接合部のい
ずれかの側における材料の間の熱膨張係数のミスマッチ
による相互接続にかかる応力を限定するように働く。よ
って、低パワーＭＣＭ、つまりアクティブクーリングを
利用するＭＣＭは、本発明の適用の適切例である。
【００１２】限定された熱応力のそのような場合におい
て、相互接続の構造はとても短くなるように作られる。
このことは、他のボンディング方法と比較して短い信号
伝播路、及び良好な電気的特性（低インピーダンス、低
抵抗）を提供する。本発明の発明者らは、固体（又は固
相）拡散ボンディング技術はチップ上のＩ／Ｏパッドを
基板上の金属パッド又は金属めっきパッドへ相互接続さ
せるのに利用され、そのような短い相互接続構造が生じ
ることを認める。本発明の相互接続構造上に拡散結合を
形成させるためにどの２つの異種金属が最善であるかを
決める目的で、発明者らはいくつかの問題を解決する必
要性があることを認識した。
【００１３】（１）２つの金属は比較的低い温度（例え
ば１００−１５０℃）で一方から他方への高い拡散速度
を示すべきである。このことは部品に損傷が生じないの
に十分低い温度で結合が形成されることを可能とし、さ
らに接合成分の熱膨張差に起因する接合上に重要な熱応
力が生じないようにする。 （２）接合の再加工が必要ならば、接合成分は低い共融
点を有するべきである。しかしながら、ボンディング温
度は接合合金の液相線温度より低くあるべきである。
【００１４】（３）接合の再加工が必要ないならば、又
は化学量論と接合が形成するのに用いられるバルク金属
の全量が共融化合物ではないことが確実であるなら、接
合成分は高い共融点を有する。 （４）接合材料及びボンディング方法は金属間化合物を
形成すべきではなく、よって脆弱性および結果として生
じる高い電気抵抗が生じない。
【００１５】（５）２つの材料は同様な比重を有してい
るべきであり、このことにより拡散工程中の接合を弱め
るパッドの膨張及び収縮を妨げる。２つの材料間の相対
比重は４倍以内であることが好ましく、２倍以内が望ま
しい。 （６）接合材料は比較的低い電気抵抗を有し、例えば銅
の電気抵抗のわずか１０倍にすぎないことが好ましい。
【００１６】（７）ＭＣＭの物理的サイズを最小にする
ために、接合の全膜厚は最小化すべきである（例えば１
ミクロン以下）。 （８）金属は従来の半導体及び電気的パッケージング処
理装置に利用可能である。 上記問題の考慮から得られる条件のうち、一方から他方
へ高い拡散速度を有する２つの金属の条件と同様な比重
を有する条件は本発明のパッド−パッド電気的相互接続
によって特有であり、実質的に独特である。そのような
条件は電気的パッケージング産業の支配的な一定の相互
接続技術であるはんだバンプ、ワイヤーボンディング、
及びＴＡＢボンディング相互接続技術によっては重要で
はない。
【００１７】上記条件からみて１００以上の多数の金属
−金属組合せの調査を考慮した後に、発明者らは本発明
のパッド−パッド相互接続及び拡散ボンディング方法に
必要な上記条件を満たす以下の金属−金属組合せを発見
した。具体的にはアルミニウムとカドミウム、アルミニ
ウムとガリウム、アルミニウムとニッケル、アルミニウ
ムとスズ、とアルミニウムと亜鉛である。調査した組合
せに対して、発明者らは組合せの共融点、液化点の金属
状態図及び金属間化合物を研究し、拡散率、比重、及び
比電気抵抗を研究した。少なくとも以下の金属−金属相
互作用は２つの金属の原子構造から予想できなかったこ
とを書き留めておく。具体的には、（１）２つの金属の
共融点、（２）２つの金属合金の液化点、（３）２つの
金属の金属間化合物の数とそれらの生成条件、と（４）
２つの金属のお互いへの拡散率である。
【００１８】アルミニウムはＩＣチップ上の相互接続パ
ッドに通常用いられているが、発明者らはＩＣチップパ
ッケージング技術において、カドミウムと固体ガリウム
相互接続パッドの使用には気づかなかった。ガリウムと
インジウムの合金は２０度で液体はんだとして時々使用
される。薄型ニッケル層又は薄型亜鉛層は時々パッド上
にめっきされ、はんだリフロー工程の間にハンダへの良
好な濡れ性を与える。アルミニウムはＩＣチップパッド
に通常用いられており、銅は接続基板中の電気的トレー
スに通常使用されているが、これら２つの通常に利用さ
れている金属は、これら２つの金属により生成される金
属間化合物の数が多いため、及びお互いへの拡散速度が
遅いために、本発明における組合せとしては有用ではな
い。先行技術における接続構造において、これらの金属
は普通２つの金属を分離する単一のはんだバンプの形で
あるはんだ材料を通してお互いに電気的に結合する。
【００１９】発明を実施するにあたり、部品のボンディ
ングパッドがアルミニウムから未だ作られていないな
ら、実質的に純粋なアルミニウム層（重量で９５％以
上）が各部品のボンディングパッド上に形成される。カ
ドミウム、ガリウム、ニッケル、スズ、又は亜鉛のいず
れかの実質的に純粋な金属層（重量で９５％以上）を他
の部品の各ボンディングパッド上に形成させる。これら
の層は従来の層形成方法（例えば、蒸着、スパッタリン
グ、ＣＶＤ、めっき）のいずれかで形成される。低コス
トのため、めっきが現在のところ好ましい。いくつかの
電気めっき法及び無電解めっき法（及び相当する浴）は
当業者には良く知られている。
【００２０】図１は本発明によるアルミニウムボンディ
ングパッド１２を有する集積回路チップ１０と集積回路
パッドへ固体拡散結合される金属層１８が形成されたボ
ンディングパッド１６を有する基板１４の側面図であ
る。図１を参照するに、ボンディングパッド１６は基板
１４表面の下方に溝があるように示されている。そのよ
うな場合、層１８は目的の膜厚を有するように最終の固
体拡散結合が生ずるのに十分な膜厚を有して形成され
る。基板パッドは図中の溝を有するように示されている
が、パッド１６は本発明を実施するためには溝を有して
いる必要はなく、しかも溝がある又は溝がない基板パッ
ド及び／又は集積回路パッドの適切な組合せは本発明を
実施するのに用いられることが理解できる。
【００２１】その後、形成された金属層と基板に取付け
られたチップのアルミニウムボンディング（例えばＩ／
Ｏ）パッドは、ボンディング工程を容易にするために洗
浄される。それからチップのＩ／ＯパッドはＸ、Ｙ、Ｚ
及び回転軸で基板パッドに対して正しい位置に整列され
る。このことはフリップ−チップボンディング機械を用
いて行うことができる。典型的には、そのような機械に
はチャック、移動可能な組立プラットホーム、及びスプ
リット−フィールドビューアがある。例えば、チップが
チップキャリア又は基板にボンディングするときには基
板はフェースアップ状態でチャックに置かれ、チップは
フェースアップ状態で移動可能なプラットホームに配置
される。それからプラットホームは１８０度回転し、チ
ップをフェースダウン状態にする。次にチップは基板に
対しておおよその位置に整列されるように移動させ、数
ミリメーター程基板から離れている。スプリット−フィ
ールドビューアはチップと基板との間に置かれ、使用者
にチップと基板のそのときの画面を提供するように用い
られる。これらの画面を用いて、使用者はチップのパッ
ドと基板の相当するめっきされたボンディングパッドを
調整する。典型的には、結合されるべき２つの部品のそ
れぞれには、精密な調整に用いられる十字線の調整マー
クがある。スプリット−フィールドビューアを使用する
に代わり、部品は部品の１つの位置を空間内（Ｘ，Ｙ，
及びＺ軸に関して）で正確に測定することにより整列さ
れたのち、他の部品を正しい配列へ移動されることも注
目すべきである。
【００２２】図２は本発明の方法による集積回路チップ
１０のボンディングパッド１２と図１の基板１４の金属
積層パッド１４がどのように整列されるかを示す側面図
である。十分に長い分離距離で十分に長いボンディング
パッドを有する部品によって、他の調整方法が利用され
る。これらの他の方法には手動で又は自動配置装置によ
る整列を行うことが含まれる。
【００２３】チップと基板のパッドは一旦正しく調整さ
れれば、スプリット−フィールドビューアは元に戻り、
チップを保持している組立プラットホームは下がりチッ
プのパッドが基板のめっきされたボンディングパッドと
物理的な接触が生じるようにさせる。それから固体拡散
ボンディング操作が実施される。これは適切な温度と圧
力を印加し、結合位置で２つの材料の固体相互拡散を生
じされることを意味する。使用する金属にもよるが、典
型的な拡散操作には整列されたチップ及び基板を１００
−１５０℃の温度で、固体（固相）拡散結合を形成する
のに十分な時間（例えば１時間）加熱する操作がある。
このことによりチップと基板は電気的に接続するボンデ
ィング接合が形成する。上述のように、基板又は集積回
路チップは、時々０. ５ミクロン程の溝のあるパッドを
有する。そのような場合、固体拡散結合が形成される前
に、各基板パッド（例えばめっきにより）上に十分な金
属が形成され、約１ミクロンの膜厚（溝のある基板パッ
ドの場合には基板表面上に約０．５ミクロン）を有する
金属層が生じる。このことにより目的サイズである最終
の相互接続構造が生じる。
【００２４】上述のように、めっきが施された基板パッ
ドをチップパッドへ正しく調整させ、それぞれのパッド
を物理的に接触するように配置させた後で、基板とチッ
プのパッドの組合せは制御された（中立または減少）雰
囲気内で、１５０℃の温度で十分な時間加熱され固体拡
散結合が生じる（アルミニウム−カドミウム及びアルミ
ニウム−スズの場合は約３０分で、他の金属−金属の組
合せでは約４５分から１時間である）。生成した２つの
金属の固体相互拡散は固体金属結合を生じる。そのよう
な固体拡散結合は混ざった原子の少なくとも１０原子単
層を有することによる特徴付けられる。混合物の共融点
は１５０℃（アルミニウム−カドミウム系の場合には３
２１℃）よりもかなり高いので液体状態は生じない。そ
れから結合した部分は制御された雰囲気内で室温（約２
５℃）に冷却され、結合は固体のままである。次に結合
された部品は残りの組立工程に回される。金属結合は電
気的に伝導性があり、金属導体として働く（カドミウム
は水銀及びテルルと混合させると半導体を形成すること
は知られているが、アルミニウムとは半導体を形成しな
いことは注目すべきである）。図３は本発明による物理
的に接触させ固体拡散結合されるように配置された図２
の集積回路チップ１０のボンディングパッド１２と基板
１４の金属積層１８パッド１６を示す側面図である。
【００２５】集積回路チップを基板へ相互接続させる目
的の方法には、現在利用されている方法と比べて多くの
利点がある。集積回路チップへの追加的工程は必要な
く、よって特別な構造（例えばはんだボール）の形成を
必要とする方法に比べてコストを低減できる。固体拡散
ボンディングは比較的低い温度で行われるので、温度に
より誘発されるチップ類又は基板類への損傷は避けるこ
とができる。本発明の方法により良好な電気的特性を有
する短い相互接続と、フリップ−チップ結合のように腐
食問題を受けない接合が生じる。本発明を実施するにお
いて柔軟な基板を用いるならば、相互接続はフリップ−
チップ結合よりは熱的に誘発される金属疲労をも受けな
い。
【００２６】本発明はマルチ−チップモジュールの製造
に関連して説明されたが、他の製造工程にも応用でき
る。例えば、赤外線検出器またはフラットパネルディス
プレイのアレーボンディングに利用可能である。ここで
用いた用語及び表現は説明の用語として用いられ、意味
を限定するものではなく、図示及び説明された、又はそ
れの部分の特徴と同等のものを排除する用語及び表現の
ように用いることを意図しておらず、特許請求された発
明の範囲内で多様な変形は可能であると認められる。
【００２７】
【発明の効果】以上説明してきたように請求項に記載さ
れる本発明によれば、集積回路チップを基板に相互接続
させる固体拡散ボンディングは、集積回路チップへの追
加的な工程は必要なく、よって特別な構造（例えば、は
んだボール）の形成を必要とする方法に比べてコスト低
減可能である。また本発明による固体拡散ボンディング
は比較的低温度で行われるので、温度によるチップ類又
は基板類への損傷を避けることができる。
【図面の簡単な説明】
【図１】図１は、本発明の方法によるアルミニウムボン
ディングパッドを有する集積回路チップと集積回路パッ
ドへ固体拡散結合される金属層が形成されたボンディン
グパッドを有する基板の側面図である。
【図２】図２は、本発明の方法による図１の集積回路チ
ップのボンディングパッドと基板の金属積層パッドがど
のように整列されるかを示す側面図である。
【図３】図３は、本発明による物理的に接触させ、固体
拡散結合されるように配置された図２の集積回路チップ
のボンディングパッドと基板の金属積層パッドを示す側
面図である。
【符号の説明】
１０ 集積回路チップ １２ アルミニウムボンディングパッド １４ 基板 １６ ボンディングパッド １８ 金属層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 アルミニウムボンディングパッドを有す
    る部品を設け、 ボンディングパッドを有する基板を設け、 基板のボンディングパッド上にカドミウム、ガリウム、
    ニッケル、スズ、及び亜鉛から成る群から選ばれる元素
    から成る層を形成し、 部品のアルミニウムボンディングパッドを基板のボンデ
    ィングと整列させ、 部品のアルミニウムボンディングパッドを基板のボンデ
    ィングパッドと物理的に接触させ、 部品のアルミニウムボンディングパッドと基板のボンデ
    ィングパッドとの間に固体拡散結合を形成させることか
    ら成る半導体デバイスの製造方法。
  2. 【請求項２】 部品のアルミニウムボンディングパッド
    を基板のボンディングパッドと整列される工程は、更
    に、 部品と基板との間にスプリット−フィールドビューアを
    介在させ、 部品のアルミニウムボンディングパッドを基板のボンデ
    ィングパッドに整列させるためにスプリット−フィール
    ドビューアを用いることから成ることを特徴とする請求
    項１記載の方法。
  3. 【請求項３】 部品のアルミニウムボンディングパッド
    と基板のボンディングパッドとの間に固体拡散結合を形
    成させる工程は、更に、 物理的に接触した部品のボンディングパッドと基板のボ
    ンディングパッドを実質的に１００と１５０℃の間の温
    度で、固体拡散結合を形成するのに十分な時間加熱する
    ことから成ることを特徴とする請求項１記載の方法。
  4. 【請求項４】 物理的に接触した部品のボンディングパ
    ッドと基板のボンディングパッドを加熱する工程は、更
    に、 物理的に接触したパッドを約３０分と１時間の間の時間
    加熱することから成ることを特徴とする請求項１記載の
    方法。
  5. 【請求項５】 部品は集積回路チップであることを特徴
    とする請求項１記載の方法。
JP16158099A 1998-07-02 1999-06-08 半導体デバイスの製造方法 Expired - Fee Related JP3489811B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US109655 1998-07-02
US09/109,655 US5897341A (en) 1998-07-02 1998-07-02 Diffusion bonded interconnect

Publications (2)

Publication Number Publication Date
JP2000156457A true JP2000156457A (ja) 2000-06-06
JP3489811B2 JP3489811B2 (ja) 2004-01-26

Family

ID=22328847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16158099A Expired - Fee Related JP3489811B2 (ja) 1998-07-02 1999-06-08 半導体デバイスの製造方法

Country Status (2)

Country Link
US (1) US5897341A (ja)
JP (1) JP3489811B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
WO2022230250A1 (ja) * 2021-04-30 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法及び半導体装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2156941A1 (en) * 1995-08-21 1997-02-22 Jonathan H. Orchard-Webb Method of making electrical connections to integrated circuit
US6404063B2 (en) 1995-12-22 2002-06-11 Micron Technology, Inc. Die-to-insert permanent connection and method of forming
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
US6598780B2 (en) * 1999-12-24 2003-07-29 Denso Corporation Method of connecting circuit boards
DE10108081B4 (de) * 2001-02-20 2006-01-12 Infineon Technologies Ag Anordnung eines Halbleiterchips auf einem Substrat
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
DE10124774B4 (de) * 2001-05-21 2016-05-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung
US6550665B1 (en) 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping
DE10131011B4 (de) * 2001-06-27 2016-02-18 Infineon Technologies Ag Halbleiterchip und Anordnung eines Halbleiterbauelementes auf einem Substrat
DE10147789B4 (de) * 2001-09-27 2004-04-15 Infineon Technologies Ag Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips
GB0213094D0 (en) * 2002-06-07 2002-07-17 Power Innovations Ltd Lead frame
DE10235797A1 (de) * 2002-08-05 2004-02-19 Infineon Technologies Ag Halbleiterchipanordnung auf einem Träger
US7390735B2 (en) * 2005-01-07 2008-06-24 Teledyne Licensing, Llc High temperature, stable SiC device interconnects and packages having low thermal resistance
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US20070099410A1 (en) * 2005-10-31 2007-05-03 Sawyer William D Hard intermetallic bonding of wafers for MEMS applications
US20090020876A1 (en) * 2007-07-20 2009-01-22 Hertel Thomas A High temperature packaging for semiconductor devices
US8528802B2 (en) * 2008-09-04 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of substrate to substrate bonding for three dimensional (3D) IC interconnects
DE102008054415A1 (de) 2008-12-09 2010-06-10 Robert Bosch Gmbh Anordnung zweier Substrate mit einer SLID-Bondverbindung und Verfahren zur Herstellung einer solchen Anordnung
KR101309864B1 (ko) * 2010-02-02 2013-09-16 엘지디스플레이 주식회사 마스크 어셈블리
US8431445B2 (en) 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
WO2013029656A1 (de) * 2011-08-30 2013-03-07 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern durch eine verbindungsschicht mittels festkörperdiffusion oder phasenumwandlung
WO2013141149A1 (ja) * 2012-03-19 2013-09-26 三菱電機株式会社 半導体装置の製造方法
US8994190B2 (en) * 2012-05-22 2015-03-31 Freescale Semiconductor, Inc. Low-temperature flip chip die attach
ITTO20120542A1 (it) 2012-06-20 2013-12-21 St Microelectronics Srl Dispositivo microelettromeccanico con instradamento dei segnali attraverso un cappuccio protettivo e metodo per controllare un dispositivo microelettromeccanico
CN103869519B (zh) * 2012-12-13 2016-06-01 京东方科技集团股份有限公司 制造薄膜晶体管液晶显示器的方法
US9360623B2 (en) * 2013-12-20 2016-06-07 The Regents Of The University Of California Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
JP6455091B2 (ja) * 2014-11-12 2019-01-23 富士通株式会社 電子装置及び電子装置の製造方法
WO2016130722A1 (en) 2015-02-11 2016-08-18 Invensense, Inc. 3D INTEGRATION USING Al-Ge EUTECTIC BOND INTERCONNECT

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4362582A (en) * 1967-09-12 1982-12-07 The United States Of America As Represented By The United States Department Of Energy Method of producing microporous joints in metal bodies
US3766308A (en) * 1972-05-25 1973-10-16 Microsystems Int Ltd Joining conductive elements on microelectronic devices
US4257156A (en) * 1979-03-09 1981-03-24 General Electric Company Method for thermo-compression diffusion bonding each side of a substrateless semiconductor device wafer to respective structured copper strain buffers
JPS5899172A (ja) * 1981-12-07 1983-06-13 株式会社日立製作所 電気絶縁基板
US4837928A (en) * 1986-10-17 1989-06-13 Cominco Ltd. Method of producing a jumper chip for semiconductor devices
US4948031A (en) * 1986-11-10 1990-08-14 Hazeltine Corporation Process for bonding aluminum with cadmium and product thereof
US4842662A (en) * 1988-06-01 1989-06-27 Hewlett-Packard Company Process for bonding integrated circuit components
US5038996A (en) * 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
US5208186A (en) * 1989-02-09 1993-05-04 National Semiconductor Corporation Process for reflow bonding of bumps in IC devices
EP0385142B1 (en) * 1989-02-28 1995-09-27 Fujitsu Limited Electrical connecting apparatus
US5186379A (en) * 1991-06-17 1993-02-16 Hughes Aircraft Company Indium alloy cold weld bumps
JPH0574824A (ja) * 1991-08-26 1993-03-26 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5276955A (en) * 1992-04-14 1994-01-11 Supercomputer Systems Limited Partnership Multilayer interconnect system for an area array interconnection using solid state diffusion
US5249732A (en) * 1993-02-09 1993-10-05 National Semiconductor Corp. Method of bonding semiconductor chips to a substrate
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
US5480834A (en) * 1993-12-13 1996-01-02 Micron Communications, Inc. Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent
US5749997A (en) * 1995-12-27 1998-05-12 Industrial Technology Research Institute Composite bump tape automated bonding method and bonded structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US8941235B2 (en) 2001-02-27 2015-01-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
WO2022230250A1 (ja) * 2021-04-30 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP3489811B2 (ja) 2004-01-26
US5897341A (en) 1999-04-27

Similar Documents

Publication Publication Date Title
JP3489811B2 (ja) 半導体デバイスの製造方法
US4034468A (en) Method for making conduction-cooled circuit package
US6864165B1 (en) Method of fabricating integrated electronic chip with an interconnect device
US6858941B2 (en) Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
JP3262497B2 (ja) チップ実装回路カード構造
US4862322A (en) Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US7420814B2 (en) Package stack and manufacturing method thereof
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP5044810B2 (ja) パッケージング構造
US6870262B2 (en) Wafer-bonding using solder and method of making the same
EP0863548A2 (en) Mounting assembly of integrated circuit device and method for production thereof
US20090258459A1 (en) Packaged System of Semiconductor Chips Having a Semiconductor Interposer
US6921713B2 (en) Semiconductor chip package with interconnect structure
JPH07302797A (ja) 半導体素子ならびにその製造および使用方法
JPS63177434A (ja) 電子部品の接続構造とその製造方法
US11664302B2 (en) Integrated circuit module with a structurally balanced package using a bottom side interposer
JP2000236001A (ja) フリップ・チップ半導体相互接続構造、インタポーザおよびそれを作成するための方法ならびに電子モジュールを組み立てるための方法
US5631447A (en) Uses of uniaxially electrically conductive articles
EP0440615A1 (en) Uses of uniaxially electrically conductive articles
JPH1080788A (ja) 耐疲労性強化半田
JPH09283564A (ja) 半導体接合構造
GB2228825A (en) Flip chip solder bond structure for devices with gold based metallisation
TW445555B (en) Method for packaging semiconductor flip chip and its structure
JP2001085557A (ja) 配線基板、半導体装置、それを用いた電子装置及びその製造方法
JP2001085595A (ja) 半導体装置及びそれを用いた電子装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees