WO2013141149A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2013141149A1
WO2013141149A1 PCT/JP2013/057366 JP2013057366W WO2013141149A1 WO 2013141149 A1 WO2013141149 A1 WO 2013141149A1 JP 2013057366 W JP2013057366 W JP 2013057366W WO 2013141149 A1 WO2013141149 A1 WO 2013141149A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
solution
insulating substrate
manufacturing
semiconductor
Prior art date
Application number
PCT/JP2013/057366
Other languages
English (en)
French (fr)
Inventor
健嗣 大津
荒木　健
裕章 巽
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2014506190A priority Critical patent/JP5642317B2/ja
Priority to DE112013001555.2T priority patent/DE112013001555B4/de
Publication of WO2013141149A1 publication Critical patent/WO2013141149A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device using an organic reagent when a semiconductor element and a substrate are bonded.
  • Sn-based solders include Sn-Ag, Sn-Bi, and Sn-Sb, and are mainly used for low-temperature bonding of semiconductors. Pure Sn is often used for the surface layer of the microchip component electrode. Basically, Sn-based solders are expected as Pb-free solders.
  • ⁇ Stability over a long period of time is required at the junction of semiconductor elements that operate at high temperatures.
  • the operating temperature of the semiconductor device is 250 ° C. or higher, it is difficult to apply Sn-based solder to the bonding material from the viewpoint of the melting point.
  • the base material is sintered at a temperature of 300 ° C. or lower, and the joined portion after sintering has a high melting point. From the viewpoint of the bondability between the metal nanopaste and the electrode, copper containing a Cu alloy is selected as the electrode material.
  • the members to be joined formed with the joining film made of copper are heated and pressed in a contact state, and the members to be joined are bonded by chemical bonding between the joining films.
  • Copper or the like is applied to the members to be joined.
  • a bonding film made of an organic metal such as a metal complex the surfaces of the films are heated and pressurized in the air or in an inert gas atmosphere (bonding temperature: 75 ° C. to 200 ° C., pressure: 5 MPa to 50 MPa) to bond It is characterized by having a layer in which the bonding films are bonded to each other at the subsequent bonding portion.
  • the binding layer (joint) obtained with the prior art joining structure is chemically bonded. Since some organic substances remain in the binding layer, the binding layer tends to have a porous structure. Since the inside of the binder layer is easily oxidized in the atmosphere where oxygen coexists and easily changes with time, there is a concern that the reliability of the joint portion may be lowered.
  • the present invention has been made to solve the above-described problems.
  • a semiconductor device capable of ensuring stability over a long period of time even when a semiconductor element operates at a high temperature (especially, 175 ° C. or higher). It is to provide.
  • the method of manufacturing a semiconductor device includes a step of preparing a solution in which a polymer reagent having a reducing functional group is dissolved in an organic solvent, and an insulating substrate having a metal layer formed on both sides is immersed in the solution.
  • a metal member that easily oxidizes can be joined in the atmosphere.
  • the junction of the semiconductor device achieves a stable adhesion strength for a long time during high temperature operation.
  • FIG. 1 is an overall view of a finished product of a semiconductor device of the present invention.
  • FIG. 6 is a schematic view for illustrating the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 10 is a schematic view for illustrating the method for manufacturing a semiconductor device according to the second embodiment. It is a figure for demonstrating the relationship between a test cycle and adhesion strength about the semiconductor device which performed SAM formation, and the semiconductor device which has not performed SAM formation.
  • FIG. 1 shows an overall view of a semiconductor device according to the present invention.
  • the semiconductor device 100 is composed of a base plate 8, a semiconductor element 9, an insulating substrate with electrode 10, and the like.
  • An insulating substrate with electrode 10 is directly bonded on the base plate 8, and a semiconductor element 9 is directly bonded on the insulating substrate with electrode 10.
  • the semiconductor element 9 includes a semiconductor chip 1, a metal silicide layer 2, a first metal layer (Ni) 3, and a second metal layer (Cu) 4.
  • the insulating substrate with electrode 10 includes an electrode 5a, a brazing material 6, an insulating substrate 7, and an electrode 5b.
  • a predetermined circuit pattern may be formed on the first metal layer 3 and the second metal layer 4.
  • the semiconductor element 9 and the insulating substrate with electrode 10 are sealed with an epoxy resin or the like.
  • the structure and materials such as semiconductor materials and metal layers are not limited to this.
  • the size of the semiconductor element 9 is not particularly limited and may be adjusted as appropriate.
  • the base plate 8 made of copper plate and the electrode 5b made of copper plate are directly joined by using molecular self-assembly, without using a joining material such as a solder material or a metal nano paste.
  • the second metal layer 4 of the semiconductor element 9 and the electrode 5a made of a copper plate are directly bonded using molecular self-assembly.
  • Molecular self-organization is molecular organization that does not depend on external induction or control.
  • a spontaneously organized film is formed.
  • a monomolecular film it is called a self-assembled monolayer (SAM).
  • SAM-forming molecule usually has one functional group that binds to the substrate, and the subsequent chain structure facilitates tight packing by van der Waals forces.
  • head group molecules having various functions such as hydrophilicity, hydrophobicity, chemical reactivity, biospecificity and biocompatibility are used.
  • the semiconductor chip 1 in addition to those formed of silicon (Si), those formed of a wide band gap semiconductor having a band gap larger than that of silicon can be suitably used.
  • the wide band gap semiconductor include silicon carbide (SiC), a gallium nitride material, and diamond.
  • a method for manufacturing the semiconductor element 9 will be briefly described.
  • a silicon carbide substrate (thickness 500 ⁇ m) having a diameter of several inches is prepared.
  • a Ni film, an Au film, or the like is formed on at least one surface of the silicon carbide substrate by a method such as sputtering.
  • the thickness of the film to be formed is not particularly limited, and may be appropriately adjusted according to the size of the semiconductor element 9 to be manufactured, but is generally 10 nm to 2000 nm.
  • a nickel layer having a thickness of 50 nm is formed on one surface of the silicon carbide substrate as a metal layer for forming the metal silicide layer 2. Thereafter, a nickel silicide layer having a thickness of about 50 nm is formed by performing heat treatment at 800 ° C.
  • a sputtering method is used to sequentially form a 200 nm thick Ni layer as the first metal layer 3 on the surface of the metal silicide layer and a 200 nm thick Cu layer as the second metal layer 4 on the surface of the Ni layer. Thereafter, a silicon carbide substrate cut into a 5.0 mm square size by a dicing apparatus and washed is used as the semiconductor element 9.
  • the material of the insulating substrate 7 can be silicon nitride, alumina, aluminum nitride or the like.
  • the insulating substrate 7, the electrode 5 a, and the electrode 5 b are joined by the brazing material 6.
  • the insulating substrate with electrode 10 is preferably made of a material having a thermal conductivity of 20 W / m ⁇ k or more, more preferably made of a material having a thermal conductivity of 70 W / m ⁇ k or more.
  • FIG. 2 is a schematic cross-sectional view for explaining the method of manufacturing the semiconductor device according to the first embodiment.
  • the insulating substrate with electrode 10 has a structure in which a 60 mm square insulating substrate (0.32 mmt) is sandwiched from both sides by a 58 mm square copper plate (0.4 mmt).
  • the surfaces of the second metal layer 4, the electrode 5a, the electrode 5b, and the base plate 8 were finished by mechanical polishing so as to have a flatness of about ⁇ 10 nm and a surface roughness (Rz) of 3 nm or less.
  • This SAM reagent was dissolved in ethanol having volatility at room temperature and the concentration was adjusted to 1 mM to obtain a solution for SAM formation.
  • the semiconductor element 9 on which the second metal layer 4 was formed, the base plate 8, and the insulating substrate with electrode 10 on which the electrodes 5a and 5b were formed were immersed for 48 hours at room temperature.
  • SAM11 is formed in the surface of each member by immersion.
  • the film-shaped SAM 11 When the film-shaped SAM 11 is heated, the film-shaped SAM 11 changes to a gaseous SAM 12.
  • a natural oxide film CuO on the Cu surface of each member before immersion, but the surface of XPS or the like that the oxide film was reduced by the thiol group constituting the SAM reagent and the Cu surface was protected by SAM11 Confirmed by analysis.
  • the SAM forming solution is obtained by dissolving a SAM reagent in a volatile organic solvent.
  • a SAM reagent in a volatile organic solvent.
  • the base material is taken out from the solution, and the solvent alcohol is evaporated at room temperature (drying: about 3 to 5 minutes).
  • the formed SAM 11 is effective for several days.
  • the necessity for alcohol cleaning is low, but alcohol cleaning or the like can also be performed after immersion.
  • the insulating substrate with electrode 10 on which the SAM 11 is formed and the base plate 8 are overlapped, and direct bonding is performed under predetermined heating and pressing bonding conditions.
  • a heating and pressing unit manufactured by Athlete FA Co., Ltd. was used for the joining.
  • the temperature is raised from normal temperature to 300 ° C. while pressurizing 5 MPa on the electrode 5 a of the insulating substrate with electrode 10 in the atmosphere, and is held for 5 minutes after reaching 300 ° C.
  • the SAM 11 is scattered during heating.
  • a joined body of the insulating substrate with electrode 10 and the base plate 8 is obtained.
  • the joined body of the insulating substrate with electrode 10 and the base plate 8 and the semiconductor element 9 are directly joined.
  • the SAMs 11 are formed on the respective Cu surfaces by the same method as described above, the Cu surfaces are overlapped, and the heat and pressure bonding is performed by the same method as described above. Since the electrode 5b and the base plate 8 and the electrode 5a and the second electrode layer 4 are solid phase diffusion bonded, the bonding portion does not have a porous structure, and the inside of the bonding portion is not oxidized.
  • an amine group (—NH 2) can be considered in addition to the thiol group (—SH).
  • the SAM reagent desirably has a linear molecular structure.
  • the SAM reagent has a boiling point of 300 ° C. or lower, and is desirably decomposed and sublimated at 350 ° C. or lower.
  • a SAM reagent that satisfies this condition is suitable for applications where a bonding temperature of 350 ° C. or lower is desired.
  • FIG. FIG. 3 is a schematic cross-sectional view for explaining a method for manufacturing a semiconductor device according to the second embodiment.
  • the insulating substrate with electrode 10 has a structure in which a 60 mm square insulating substrate (0.32 mmt) is sandwiched from both sides by a 58 mm square copper plate (0.4 mmt).
  • the surfaces of the second metal layer 4, the electrode 5a, the electrode 5b, and the base plate 8 were finished by mechanical polishing so as to have a flatness of about ⁇ 10 nm and a surface roughness (Rz) of 3 nm or less.
  • the semiconductor element 9 on which the second metal layer 4 was formed and the insulating substrate with electrode 10 on which the electrodes 5a and 5b were formed were immersed in the SAM formation solution for 48 hours at room temperature.
  • SAM11 is formed in the surface of each base material by immersion.
  • the substrate is taken out from the SAM forming solution and the alcohol is evaporated at room temperature (drying: about 3 to 5 minutes).
  • the insulating substrate with electrode 10 on which the SAM 11 is formed and the semiconductor element 9 are overlapped, and direct bonding is performed under predetermined heating and pressing bonding conditions.
  • the temperature is raised from room temperature to 300 ° C., and after reaching 300 ° C., the electrode is held for 5 minutes.
  • the SAM 11 is scattered during heating. Thereafter, by air cooling, a joined body of the insulating substrate with electrode 10 and the semiconductor element 9 is obtained.
  • the joined body of the insulating substrate with electrode 10 and the semiconductor element 9 and the base plate 8 are directly joined.
  • the SAM 11 is formed on each Cu surface by a method similar to the above, the Cu surfaces are overlapped, and heat-pressure bonding is performed by the same method as described above. Since the electrode 5b and the base plate 8 and the electrode 5a and the second electrode layer 4 are solid phase diffusion bonded, the bonding portion does not have a porous structure, and the inside of the bonding portion is not oxidized.
  • Ni can be considered as a metal material that can be used for bonding. It was confirmed that bonding was possible with a Cu—Ni structure. It is also possible to join the semiconductor element 9, the insulating substrate with electrode 10, and the base plate 8 at the same time. However, since the dimensions of the base materials are different from each other, the pressure applied between the insulating substrate with electrode 10 and the base plate 8 is small because the applied pressure is adjusted to the semiconductor element having the smallest base material area when simultaneously joined. Become. In order to join all members at 10 MPa, as illustrated in the first embodiment and the second embodiment, each member may be joined separately.
  • the sample of the comparative example and the sample related to the present application were put into an Espec Co. thermal shock tester (TSA-101S-W).
  • the treatment conditions for the thermal shock test were ⁇ 40 to 200 ° C. ( ⁇ 40 ° C .: held for 30 minutes / 200 ° C .: held for 30 minutes).
  • the adhesion strength was measured with a shear measuring device (HS4000) manufactured by Dage every 200 cycles.
  • Fig. 4 shows the relationship between the measurement results of adhesion strength and the test cycle.
  • Samples 1-1, 1-2, and 1-3 are comparative samples that are not subjected to SAM formation.
  • Samples 2-1, 2-2, and 2-3 are samples of this embodiment in which SAM formation is performed.
  • the adhesion strength was 30 kgf / chip or more, it was determined that there was no abnormality in adhesion, and when the adhesion strength was less than 30 kgf / chip, it was determined that the strength was reduced.
  • the samples with SAM formation did not show a decrease in adhesion strength even after 1000 cycles, whereas the samples without SAM formation were 2 samples out of 3 samples in the initial cycle of 0 cycles. Exhibited a bonding strength of less than 30 kgf / chip. Therefore, using the scanning electron microscope JXA-8530F manufactured by JEOL, the initial cross-sectional observation of the semiconductor device according to the present embodiment at the 0th cycle when the adhesion strength after 1000 cycles was 30 kgf / chip or more was observed. went. At the interface between the electrode 5b and the base plate 8 and between the electrode 5a and the second metal layer 4, the Cu electrodes are solid phase diffusion bonded, and no intermediate phase is found at the bonding interface.
  • the semiconductor device 100 When SiC is used for the semiconductor element 9, the semiconductor device 100 is operated at a higher temperature than that of Si in order to take advantage of its characteristics.
  • the merit of the present invention for realizing a highly reliable semiconductor device becomes more effective.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)

Abstract

　半導体素子が高温で動作した場合にも、接合部に長時間にわたる安定性を確保できる半導体装置を提供することにある。還元性官能基を有する高分子試薬が有機溶媒に溶解している溶液を準備する工程と、両面に金属層が形成されている絶縁基板を溶液に浸漬する工程と、片面に金属層が形成されている半導体チップを溶液に浸漬する工程と、浸漬する工程を経た絶縁基板と浸漬する工程を経た半導体チップを、接触させ、加圧しながら加熱し、絶縁基板と半導体チップとの接合体を作成する工程とを備えている半導体装置の製造方法。

Description

半導体装置の製造方法
　この発明は、半導体装置の製造方法に関し、特に半導体素子と基材の接合時に有機試薬を用いる半導体装置の製造方法に関わる。
　半導体素子と基材をＳｎ基はんだや金属ナノペーストを用いて接合する半導体装置構造が多く提案されている。Ｓｎ基はんだには、Ｓｎ－Ａｇ系、Ｓｎ－Ｂｉ系、Ｓｎ－Ｓｂ系などがあり、主に半導体の低温接合用に使用されている。微小チップ部品電極の表面層には純Ｓｎが使用されることが多い。基本的にＳｎ基はんだはＰｂフリーはんだとして期待されている。
　高温動作する半導体素子の接合部には長時間にわたる安定性が要求される。半導体装置の動作温度が２５０℃以上になると、融点の観点から、Ｓｎ基はんだを接合材料に適用することは難しい。金属ナノペーストを利用する接合方法は、基材を３００℃以下の温度で焼結するうえに、焼結後の接合部は高融点となる。金属ナノペーストと電極との接合性の観点から、電極材料にはＣｕ合金を含む銅が選定される。
　先行技術に関わる接合方法は、銅で構成される接合膜が形成された被接合部材同士を、接触させた状態で加熱加圧し、接合膜同士の化学結合により、被接合部材同士を結着させる（例えば、特許文献１参照）。被接合部材には銅などが適用されている。金属錯体等の有機金属からなる接合膜を用い、膜表面同士を大気中又は、不活性ガス雰囲気下で加熱加圧（接合温度:７５℃～２００℃、加圧力:５ＭＰａ～５０ＭＰａ）し、接合後の接合部に接合膜同士が結着した層を有することを特徴としている。
特開２０１０－１２００８８号公報
　先行技術の接合構造で得られる結着層（接合部）は、化学的に結合している。結着層には有機物が一部残存しているため、結着層はポーラス構造になりやすい。結着層の内部は、酸素が共存する大気中では、酸化されやすく経時変化を引き起こしやすいため、接合部の信頼性の低下が懸念される。
　本発明は、上述のような課題を解決するためになされたもので、半導体素子が高温（特に１７５℃以上）で動作した場合にも、接合部に長時間にわたる安定性を確保できる半導体装置を提供することにある。
　本願に関わる半導体装置の製造方法は、還元性官能基を有する高分子試薬が有機溶媒に溶解している溶液を準備する工程と、両面に金属層が形成されている絶縁基板を溶液に浸漬する工程と、片面に金属層が形成されている半導体チップを溶液に浸漬する工程と、浸漬する工程を経た絶縁基板と浸漬する工程を経た半導体チップを、接触させ、加圧しながら加熱し、絶縁基板と半導体チップとの接合体を作成する工程とを備えている。
　本発明により、酸化しやすい金属部材が、大気中で、接合可能になる。半導体装置の接合部は、高温動作時に長時間安定した密着強度を実現する。
本発明の半導体装置の完成品の全体図である。 実施の形態１に係る半導体装置の製造方法を説明するための概略図である。 実施の形態２に係る半導体装置の製造方法を説明するための概略図である。 ＳＡＭ形成を行った半導体装置とＳＡＭ形成を行っていない半導体装置について、試験サイクルと密着強度の関係を説明するための図である。
　以下に本発明にかかる半導体装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の既述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
実施の形態１．
　図1は、本発明に関わる半導体装置の全体図を示している。半導体装置１００は、ベース板８、半導体素子９、電極付絶縁基板１０などから構成されている。ベース板８の上には電極付絶縁基板１０が、電極付絶縁基板１０の上には半導体素子９が、それぞれ直接接合されている。半導体素子９は、半導体チップ１、金属シリサイド層２、第1金属層（Ｎｉ）３及び、第２金属層（Ｃｕ）４から構成されている。電極付絶縁基板１０は、電極５ａ、ろう材６、絶縁基板７、電極５ｂから構成されている。第1金属層３と第２金属層４は所定の回路パターンが形成されていてもよい。半導体素子９と電極付絶縁基板１０はエポキシ樹脂などによって封止されている。
　半導体材料や金属層などの構造や材料はこれに限定されることはない。半導体素子９の大きさも、特に限定されることはなく、適宜調整すればよい。銅板製のベース板８と銅板製の電極５ｂとは、はんだ材や金属ナノペースト等の接合材を使わず、分子自己組織化（Molecular　Self-Assembly）を利用して直接接合される。同様に半導体素子９の第２金属層４と銅板製の電極５ａとは、分子自己組織化（Molecular　Self-Assembly）を利用して直接接合される。
　分子自己組織化とは、外部からの誘導や支配によらない分子の組織化のことであり、基板を目的分子の溶液に浸すと自発的に組織化された膜が形成される。単分子膜の場合には自己組織化単分子膜（ＳＡＭ：Self-Assembled　Monolayer）と呼ばれる。ＳＡＭを形成する分子は通常基板と結合する官能基を１つ持ち、それに続く鎖状構造がファンデルワース力によりタイトなパッキングを助長する。ヘッドグループには親水性、疎水性、化学反応性、生体特異性、生体適合性など様々な機能を持つ分子が使用される。
　半導体チップ１は、珪素（Ｓｉ）によって形成したものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成したものも好適に使用することができる。ワイドバンドギャップ半導体としては、炭化珪素（ＳｉＣ）、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力用半導体素子を用いた装置の小型化が可能となる。
　半導体素子９の製造方法について簡単に説明する。直径数インチの炭化珪素基板（厚さ５００μｍ）を用意する。炭化珪素基板の少なくとも片面に、スパッタリング法等の方法によって、Ｎｉ膜、Ａｕ膜などを形成する。形成する膜の厚さは、特に限定されることはなく、製造される半導体素子９の大きさに合わせて、適宜調整すればよいが、一般的に、１０ｎｍから２０００ｎｍである。炭化珪素基板の片方の表面に、金属シリサイド層２を形成するための金属層として、厚さ５０ｎｍのニッケル層を形成する。その後、真空雰囲気下で８００℃、１時間の熱処理を行うことにより、厚さ５０ｎｍ程度のニッケルシリサイド層を形成する。スパッタリング法を用いて、金属シリサイド層の表面に第1金属層３として厚さ２００ｎｍのＮｉ層を、Ｎｉ層の表面に第２金属層４として厚さ２００ｎｍのＣｕ層を順次形成する。この後、炭化珪素基板をダイシング装置で５．０ｍｍ角サイズに切断し、洗浄したものを、半導体素子９として用いる。
　絶縁基板７の材料には窒化珪素、アルミナ、窒化アルミニウムなどを用いることができる。絶縁基板７と電極５ａと電極５ｂはろう材６により接合される。半導体装置全体の放熱の観点から、電極付絶縁基板１０は熱伝導率２０Ｗ／ｍ・ｋ以上の材料からなることが望ましく、熱伝導率７０Ｗ／ｍ・ｋ以上の材料からなることがさらに望ましい。
　図２は、実施の形態１にかかわる半導体装置の製造方法を説明するための、断面外略図である。電極付絶縁基板１０は、６０ｍｍ角の絶縁基板（０．３２ｍｍｔ）を、５８ｍｍ角の銅板（０．４ｍｍｔ）で両側から挟んだ構造を有している。ベース板８には、１００ｍｍ角の銅板（３．０ｍｍｔ）を使用した。第２金属層４、電極５ａ、電極５ｂおよびベース板８の表面は、機械研磨により、±１０ｎｍ程度の平坦度、３ｎｍ以下の表面粗さ（Ｒｚ）になるように仕上げた。
　接合用材料として、同仁化学研究所から調達した６－ＨＹＤＲＯＸＹ－１－ＨＥＸＡＮＥＴＨＩＯＬ試薬（沸点２１６℃：ｎ＝６）を用いた。このＳＡＭ試薬を室温で揮発性を有するエタノールに溶解させ、濃度を１ｍＭになるように調整し、ＳＡＭ形成用溶液を得た。準備したＳＡＭ形成用溶液に、第２金属層４が形成された半導体素子９、ベース板８及び、電極５ａと電極５ｂが形成された電極付絶縁基板１０を、常温下、４８時間浸漬した。浸漬により、各部材の表面にＳＡＭ１１が形成される。膜状のＳＡＭ１１は、加熱されると、気体状のＳＡＭ１２に変化する。浸漬前の各部材のＣｕ表面には、自然酸化膜ＣｕＯがあったが、ＳＡＭ試薬を構成するチオール基によって酸化膜は還元され、かつＣｕ表面はＳＡＭ１１によって保護されていることをＸＰＳ等の表面分析によって確認した。
　ＳＡＭ形成用溶液は、ＳＡＭ試薬を揮発性有機溶媒に溶解したものである。ＳＡＭ形成用溶液に少なくとも基材の被接合面を浸漬すると、被接合面に単分子膜が自発的に形成される。基材にＳＡＭ１１を形成後、溶液から基材を取り出し、室温で溶媒のアルコールを蒸散させる（乾燥：３～５分程度）。大気保管する場合、形成されたＳＡＭ１１は、数日程度なら有効である。現状の接合プロセスでは、洗浄工程を入れていなくても接合できているので、アルコール洗浄の必要性は低いが、浸漬後に、アルコール洗浄等を行うこともできる。
　ＳＡＭ１１を形成した電極付絶縁基板１０とベース板８とを重ね合わせ、所定の加熱加圧接合条件下で直接接合を実施する。接合には、アスリートＦＡ株式会社製造の加熱加圧ユニットを用いた。例えば、大気中下で電極付絶縁基板１０の電極５ａに５ＭＰａの加圧をしながら、常温から３００℃まで昇温し、３００℃に到達してから、５分間保持する。加熱時にＳＡＭ１１は飛散する。その後、空冷させることにより、電極付絶縁基板１０とベース板８との接合体を得る。次に、電極付絶縁基板１０とベース板８との接合体と半導体素子９とを直接接合する。第２金属層４と電極５ａとを接合するため、上記と同様の方法で各Ｃｕ表面にＳＡＭ１１を形成し、Ｃｕ表面同士を重ね合わせ、前記と同様の方法で加熱加圧接合する。電極５ｂとベース板８及び、電極５ａと第２電極層４は、固相拡散接合されるため、接合部がポーラス構造にならず、接合部内部が酸化されることがない。
　酸化銅の還元はＳＡＭ形成用溶液に浸漬中に生じると考えられる。ＳＡＭ試薬のチオール基が酸素と反応して、酸化膜を除去していき、最終的にＣｕ表面が露出した時にＣｕ－Ｓ結合を生じるものと考えられる。ＸＰＳ等の表面分析では、ＳＡＭ形成後、ＣｕＯのピークが消失し、ＣｕＳの結合ピークが生じていた。金属とチオールが直接結合するという報告例はあるが、チオール基を含有する分子が酸化膜に付くという現象は現状知られていないことから、酸化銅が還元されてから、ＳＡＭが付くと考えられる。酸化膜にＳＡＭを形成するのに、チオール基の代わりにカルボン酸とホスホン酸を使用した例は知られている。
　還元作用を示す官能基としては、チオール基（－ＳＨ）の外にアミン基（－ＮＨ２）が考えられる。ＳＡＭ試薬は直鎖状の分子構造を有していることが望ましい。また、ＳＡＭ試薬は、３００℃以下の沸点を有し、３５０℃以下で分解、昇華することが望ましい。そのためには分子構造中に含まれる炭素原子（Ｃ）の数（ｎ）が以下の範囲に収まるものを選定するとよい。この条件を満たすＳＡＭ試薬は、３５０℃以下の接合温度が望まれる用途に適している。
チオール系
　（ＣＨ）ｎＳＨの分子；ｎ＝２～１６
　　ＯＨ（ＣＨ）ｎＳＨの分子；ｎ＝２～１１
　　ＨＳ（ＣＨ）ｎＳＨの分子；ｎ＝２～１６
アミン系
　（ＣＨ）ｎＮＨ２の分子；ｎ＝２～１６
　　ＯＨ（ＣＨ）ｎＮＨ２の分子；ｎ＝２～１１
　　ＮＨ２（ＣＨ）ｎＮＨ２の分子；ｎ＝２～１６
チオール＋アミン系
　　ＳＨ（ＣＨ）ｎＮＨ２の分子；ｎ＝２～１６
実施の形態２．
　図３は、実施の形態２にかかわる半導体装置の製造方法を説明するための、断面外略図である。電極付絶縁基板１０は、６０ｍｍ角の絶縁基板（０．３２ｍｍｔ）を、５８ｍｍ角の銅板（０．４ｍｍｔ）で両側から挟んだ構造を有している。ベース板８には、１００ｍｍ角の銅板（３．０ｍｍｔ）を使用した。第２金属層４、電極５ａ、電極５ｂおよびベース板８の表面は、機械研磨により、±１０ｎｍ程度の平坦度、３ｎｍ以下の表面粗さ（Ｒｚ）になるように仕上げた。
　ＳＡＭ形成用溶液に、第２金属層４が形成された半導体素子９、電極５ａと電極５ｂが形成された電極付絶縁基板１０を、常温下、４８時間浸漬した。浸漬により、各基材の表面にＳＡＭ１１が形成される。基材にＳＡＭを形成後、ＳＡＭ形成用溶液から基材を取り出し、室温でアルコールを蒸散させる（乾燥：３～５分程度）。ＳＡＭ１１を形成した電極付絶縁基板１０と半導体素子９とを重ね合わせ、所定の加熱加圧接合条件下で直接接合を実施する。
　例えば、大気中下で半導体素子９の電極４に５ＭＰａの加圧をしながら、常温から３００℃まで昇温し、３００℃に到達してから、５分間保持する。加熱時にＳＡＭ１１は飛散する。その後、空冷させることにより、電極付絶縁基板１０と半導体素子９との接合体を得る。次に、電極付絶縁基板１０と半導体素子９との接合体とベース板８とを直接接合する。ベース板８と電極５ｂとを接合するため、上記と同様の方法で各Ｃｕ表面にＳＡＭ１１を形成し、Ｃｕ表面同士を重ね合わせ、前記と同様の方法で加熱加圧接合する。電極５ｂとベース板８及び、電極５ａと第２電極層４は、固相拡散接合されるため、接合部がポーラス構造にならず、接合部内部が酸化されることがない。
　接合に利用できる金属材料としてはＣｕの他にＮｉが考えられる。Ｃｕ－Ｎｉ構成で接合可能であることを確認した。半導体素子９、電極付絶縁基板１０、ベース板８を同時に接合することも可能である。ただし、基材の寸法が各々異なるため、同時接合すると、基材面積の一番小さい半導体素子に対して、加圧力を合わせこむため、電極付絶縁基板１０とベース板８との加圧力が小さくなる。全ての部材同士を１０ＭＰａで接合するには、実施の形態１および実施の形態２で例示したように、各々別個に接合するとよい。
密着強度の測定．
　実施の形態１に基づいて作成された半導体装置と、ＳＡＭを形成しないで作成された半導体装置との密着強度を比較する実験を行った。比較サンプルの作製方法を説明する。半導体素子９と電極付絶縁基板１０は、前記した方法で作成した。ＳＡＭ形成を行っていない電極付絶縁基板１０、ベース板８及び半導体素子９を用いて、前記と同様の方法で加熱加圧接合した。各半導体装置は、３個ずつ作製した。接合装置は、アスリートＦＡ株式会社製造の加熱加圧ユニットを用いた。
　作成した比較例のサンプルと本願に関わるサンプルを、エスペック社製冷熱衝撃試験機（ＴＳＡ－１０１Ｓ－Ｗ）に投入した。冷熱衝撃試験の処理条件は－４０～２００℃（－４０℃：３０分保持/２００℃：３０分保持）で行った。２００サイクルごとにＤａｇｅ社製シェア測定器（ＨＳ４０００）による密着強度測定を行った。
　図４に密着強度の測定結果と試験サイクルの関係を示す。サンプル１－１、１－２、１－３はどれも、ＳＡＭ形成を行っていない比較例のサンプルである。一方、サンプル２－１、２－２、２－３はどれも、ＳＡＭ形成を行った本実施の形態のサンプルである。密着強度が３０ｋｇｆ/チップ以上を密着性異常なしと判定し、密着強度が３０ｋｇｆ/チップ未満で強度低下有りと判定した。
　ＳＡＭ形成を行ったサンプルは、１０００サイクル経過しても、密着強度の低下が見られなかったのに対し、ＳＡＭ形成を行っていないサンプルは、０サイクルの接合初期で、３サンプル中、２サンプルが３０ｋｇｆ/チップ未満の接合強度を示した。そこで、日本電子製の走査型電子顕微鏡ＪＸＡ－８５３０Ｆを用いて、１０００サイクル経過後の密着強度が３０ｋｇｆ/チップ以上あった、本実施の形態による半導体装置の０サイクル時点での接合初期断面観察を行った。電極５ｂとベース板８及び、電極５ａと第２金属層４における界面において、Ｃｕ電極同士は固相拡散接合されており、接合界面に中間相のようなものは見当たらなかった。
　一方、０サイクル時点で、３０ｋｇｆ/チップ未満の接合強度であった比較サンプルの半導体装置の断面観察では、Ｃｕ電極同士で、固相拡散接合されておらず、Ｃｕ電極間における接合界面にＣｕＯ等のＣｕ酸化物層が形成されていた。また、１０００サイクル経過後の密着強度が良好であったサンプルは、０サイクル時点での接合状態と比較して、界面に変化が見られなかった。
　半導体素子９にＳｉＣを用いた場合、半導体装置１００はその特徴を生かすべくＳｉの時と比較してより高温で動作させることになる。ＳｉＣデバイスを搭載する半導体装置においては、半導体装置としてより高い信頼性が求められるため、高信頼の半導体装置を実現するという本発明のメリットはより効果的なものとなる。
　なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
　１　半導体チップ、２　金属シリサイド層、３　第１金属層、４　第２金属層、５　電極、６　ろう材、７　絶縁基板、８　ベース板、９　半導体素子、１０　電極付絶縁基板、１１　ＳＡＭ、１２　ＳＡＭ。

Claims (9)

  1. 　還元性官能基を有する高分子試薬が有機溶媒に溶解している溶液を準備する工程と、
    金属製のベース板を前記溶液に浸漬する工程と、
    両面に金属層が形成されている絶縁基板を前記溶液に浸漬する工程と、
    前記浸漬する工程を経たベース板と前記浸漬する工程を経た絶縁基板を、接触させ、加圧しながら加熱し、前記ベース板と前記絶縁基板との接合体を作成する工程と、
    前記接合体を前記溶液に浸漬する工程と、
    片面に金属層が形成されている半導体チップを前記溶液に浸漬する工程と、
    前記浸漬する工程を経た接合体と前記浸漬する工程を経た半導体チップを、接触させ、加圧しながら加熱し、接合する工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 　還元性官能基を有する高分子試薬が有機溶媒に溶解している溶液を準備する工程と、
    両面に金属層が形成されている絶縁基板を前記溶液に浸漬する工程と、
    片面に金属層が形成されている半導体チップを前記溶液に浸漬する工程と、
    前記浸漬する工程を経た絶縁基板と前記浸漬する工程を経た半導体チップを、接触させ、加圧しながら加熱し、前記絶縁基板と前記半導体チップとの接合体を作成する工程とを備えていることを特徴とする半導体装置の製造方法。
  3. 　前記接合体を前記溶液に浸漬する工程と、
    金属製のベース板を前記溶液に浸漬する工程と、
    前記浸漬する工程を経た接合体と前記浸漬する工程を経たベース板を接触させ、加圧しながら加熱し、接合する工程とを備えていることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 　前記金属層および前記ベース板は、銅またはニッケルを含むことを特徴とする請求項１乃至３のいずれか1項に記載の半導体装置の製造方法。
  5. 　前記高分子試薬は、還元性官能基としてチオール基を有することを特徴とする特徴とする請求項１または２に記載の半導体装置の製造方法。
  6. 　前記高分子試薬は、直鎖状の分子構造を有することを特徴とする特徴とする請求項１または２に記載の半導体装置の製造方法。
  7. 　前記高分子試薬の分子構造中の炭素原子の数は、１６以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 　前記半導体チップの少なくとも一部がワイドバンドギャップ半導体により形成されていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
  9. 　前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、ダイヤモンドのいずれかの半導体であることを特徴とする請求項８に記載の半導体装置の製造方法。
PCT/JP2013/057366 2012-03-19 2013-03-15 半導体装置の製造方法 WO2013141149A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014506190A JP5642317B2 (ja) 2012-03-19 2013-03-15 半導体装置の製造方法
DE112013001555.2T DE112013001555B4 (de) 2012-03-19 2013-03-15 Verfahren zum Herstellen einer Halbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012061502 2012-03-19
JP2012-061502 2012-03-19

Publications (1)

Publication Number Publication Date
WO2013141149A1 true WO2013141149A1 (ja) 2013-09-26

Family

ID=49222608

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/057366 WO2013141149A1 (ja) 2012-03-19 2013-03-15 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP5642317B2 (ja)
DE (1) DE112013001555B4 (ja)
WO (1) WO2013141149A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104150436A (zh) * 2014-09-09 2014-11-19 哈尔滨工业大学 基于聚合物材质微流控芯片的有机溶剂混溶溶液浸泡键合方法
JP2017098539A (ja) * 2015-10-21 2017-06-01 ウルトラテック インク 自己組織化単分子層を用いたａｌｄ抑制層の形成方法
CN108122823A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 晶圆键合方法及晶圆键合结构
WO2018154870A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 金属接合方法、半導体装置の製造方法、及び半導体装置
WO2018173394A1 (ja) * 2017-03-23 2018-09-27 三菱電機株式会社 半導体素子接合体、半導体装置、及び半導体素子接合体の製造方法
JP6927437B1 (ja) * 2019-12-26 2021-09-01 三菱電機株式会社 パワーモジュールおよび電力変換装置
US12136582B2 (en) 2019-12-26 2024-11-05 Mitsubishi Electric Corporation Power module and power conversion device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168317A (ja) * 1999-12-13 2001-06-22 Nec Corp 金属微粒子秩序構造形成方法
WO2012081144A1 (ja) * 2010-12-15 2012-06-21 パナソニック株式会社 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
WO2009114787A2 (en) * 2008-03-13 2009-09-17 University Of Utah Researsh Foundation High precision, high speed solar cell arrangement to a concentrator lens array and methods of making the same
KR20100087932A (ko) * 2009-01-29 2010-08-06 삼성전기주식회사 자기 조립 단분자막을 이용한 다이 어태치 방법 및 자기 조립 단분자막을 이용하여 다이가 어태치된 패키지 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168317A (ja) * 1999-12-13 2001-06-22 Nec Corp 金属微粒子秩序構造形成方法
WO2012081144A1 (ja) * 2010-12-15 2012-06-21 パナソニック株式会社 半導体装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104150436A (zh) * 2014-09-09 2014-11-19 哈尔滨工业大学 基于聚合物材质微流控芯片的有机溶剂混溶溶液浸泡键合方法
JP2017098539A (ja) * 2015-10-21 2017-06-01 ウルトラテック インク 自己組織化単分子層を用いたａｌｄ抑制層の形成方法
US10316406B2 (en) 2015-10-21 2019-06-11 Ultratech, Inc. Methods of forming an ALD-inhibiting layer using a self-assembled monolayer
CN108122823A (zh) * 2016-11-30 2018-06-05 中芯国际集成电路制造(上海)有限公司 晶圆键合方法及晶圆键合结构
WO2018154870A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 金属接合方法、半導体装置の製造方法、及び半導体装置
JPWO2018154870A1 (ja) * 2017-02-27 2019-02-28 三菱電機株式会社 金属接合方法、半導体装置の製造方法、及び半導体装置
WO2018173394A1 (ja) * 2017-03-23 2018-09-27 三菱電機株式会社 半導体素子接合体、半導体装置、及び半導体素子接合体の製造方法
JP6437162B1 (ja) * 2017-03-23 2018-12-12 三菱電機株式会社 半導体素子接合体、半導体装置、及び半導体素子接合体の製造方法
DE112017007299B4 (de) 2017-03-23 2024-10-10 Mitsubishi Electric Corporation Halbleiterelement-bonding-körper, halbleitereinheit und verfahren zur herstellung eines halbleiterelement-bonding-körpers
JP6927437B1 (ja) * 2019-12-26 2021-09-01 三菱電機株式会社 パワーモジュールおよび電力変換装置
US12136582B2 (en) 2019-12-26 2024-11-05 Mitsubishi Electric Corporation Power module and power conversion device

Also Published As

Publication number Publication date
JP5642317B2 (ja) 2014-12-17
DE112013001555T5 (de) 2015-02-19
JPWO2013141149A1 (ja) 2015-08-03
DE112013001555B4 (de) 2017-11-30

Similar Documents

Publication Publication Date Title
JP5642317B2 (ja) 半導体装置の製造方法
TWI335850B (en) Joints and method for forming the same
JP5523680B2 (ja) 接合体、半導体装置および接合体の製造方法
KR101758586B1 (ko) 구리/세라믹스 접합체 및 파워 모듈용 기판
JP2006202938A (ja) 半導体装置及びその製造方法
US20110226841A1 (en) Room temperature direct metal-metal bonding
Lee et al. Advances in bonding technology for electronic packaging
JP5936407B2 (ja) パワーモジュール製造方法
JP2021107569A (ja) 銅焼結基板ナノ銀含浸型接合シート、製法及び接合方法
JP5526336B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP6928297B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP5828352B2 (ja) 銅／セラミックス接合体、及び、パワーモジュール用基板
Shen et al. Characterization of Bi–Ag–X solder for high temperature SiC die attach
US9349704B2 (en) Jointed structure and method of manufacturing same
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
Kisiel et al. Silver micropowders as SiC die attach material for high temperature applications
JP2009039769A (ja) 接合シート
JP5733466B2 (ja) 半導体装置の製造方法
Wernicke et al. Recent Developments in Low Temperature Wafer Level Metal Bonding for Heterogenous Integration
RU2411610C1 (ru) Индиевые микроконтакты для гибридной микросхемы
Myśliwiec et al. Development of slid bonding technology for gan assembly based on ag microflakes
Sakamoto et al. Thermomechanical reliability of Ag flake paste for die-attached power devices in thermal cycling
JP2007043106A (ja) 気密封止用リッド材およびその製造方法ならびに電子部品用パッケージ
Steenmann et al. TLPB Improves Solder Connections by On Chip Creation of Intermetallic Phase Precursors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13765087

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014506190

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112013001555

Country of ref document: DE

Ref document number: 1120130015552

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13765087

Country of ref document: EP

Kind code of ref document: A1