CN101076890A - 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法 - Google Patents

具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法 Download PDF

Info

Publication number
CN101076890A
CN101076890A CNA2005800340924A CN200580034092A CN101076890A CN 101076890 A CN101076890 A CN 101076890A CN A2005800340924 A CNA2005800340924 A CN A2005800340924A CN 200580034092 A CN200580034092 A CN 200580034092A CN 101076890 A CN101076890 A CN 101076890A
Authority
CN
China
Prior art keywords
interconnect
pattern
metal
layer
dielectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800340924A
Other languages
English (en)
Inventor
小竹秀树
兵头清志
黑泽稻太郎
桥本幸夫
吉野笃
饭岛朝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Invensas Corp
Original Assignee
Tessera Interconnect Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Interconnect Materials Inc filed Critical Tessera Interconnect Materials Inc
Publication of CN101076890A publication Critical patent/CN101076890A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

提供了一种多层相互连接元件(22)，它包括至少一个介电元件(20)，其中，金属相互连接图案(12，12a)和(13，13a)暴露在其外表面(24，26)上，该金属相互连接图案具有与该介电元件的暴露外表面(24，26)是共面的外表面(21，21a)。此外，提供了多层相互连接元件(72)，其中不具有共面的相互连接图案的第二相互连接元件(70)与其整合为中间元件，所得到的多层相互连接元件具有共面的相互连接图案(86)。

Description

具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
                  相关申请的相互参考
本申请基于2004年10月6日提交的日本专利申请号2004-294260并要求其做为优先权，该申请的全部内容被纳入本文中做为参考。
                        发明背景
本发明具体涉及用于微电子学的互相连接的结构，如微电子单元如集成电路(“ICS”、“芯片”)的封装中的互相连接的结构，也涉及其它互相连接的结构，如电路板，包括印刷接线板或其它类型的接线板。
在一些多层接线板中，使用可热固化的树脂如环氧树脂做为各配线水平(wiring level)的绝缘物。在进行固化反应同时使固化的基底牢牢固定在固定装置中后，形成相互连接的图案。通过这种方法，相互连接结构不因为将配线水平和绝缘物连接到一个多层板中而发生扭曲或断裂。
不幸的是，当使用热塑性材料绝缘多层接线板的配线水平时，目前的方法产生了令人不满意的结果。各水平的热塑性绝缘物在接近热塑性树脂的熔点的温度下连接。这导致这种多层接线板内的金属相互连接结构扭曲、与相邻的相互连接结构的距离变短、断裂等等。
在这类板中，由于金属相互连接层凸出到高于各夹层绝缘层的表面，在构成多层接线板的接线板层的表面上就有凹进和凸出的倾向。当通过将多个这种接线板层连接在一起来制造多层接线板时，层数越多，多层接线板表面上的凹进和凸出也越大。考虑到这一点，当做为接线板时，相互连接结构的图案可能变得扭曲，相邻的相互连接结构之间的距离变短，相互连接结构可能断裂等等，从而产生致命的缺陷。此外，安装到这种多层接线板上的电子元件，例如半导体集成电路、大规模集成电路等等尤其具有大量的小终端。因此，非常希望在相互连接元件或多层接线板上的各组金属相互连接结构能保持平面性(planarity)。在一些情况中，安装有电子元件如芯片的相互连接元件的表面平面性的大的偏差阻碍了高可靠性的安装。
结果是，多层接线板表面上过多的凹进和凸出导致不可忽视的问题，因而必须消除。
其次，考虑到前述常规技术，单一多层接线板的生产可能需要层压工艺(layering process)，其中一个接线板连接到另一个接线板上，然后再将另一个接线板连接到采用先前连接工艺制得的成层的单元上。然后重复此过程多次，产生许多生产多层接线板的步骤，结果导致难以降低生产成本。
                        发明内容
提供了一种多层相互连接元件，它包括至少一个介电元件，其中金属相互连接图案暴露在其外表面上，金属相互连接图案具有与该介电元件的暴露的外表面是共面(co-planar)的外表面。此外，提供了多层相互连接元件，其中，不具有共面相互连接图案的第二相互连接元件与其整合(integrated)，作为中间元件，且所形成的多层相互连接元件具有共面的相互连接图案。
根据本发明的一个方面，提供了一种多层相互连接元件，它包括一介电元件，该介电元件具有第一主表面、远离该第一主表面的第二主表面、多个从所述第一主表面向内延伸的第一凹处和多个从所述第二主表面向内延伸的第二凹处。多个第一金属相互连接图案被嵌到多个第一凹处中，所述多个第一金属相互连接图案具有与第一主表面基本上是共面的外表面，并具有远离该外表面的内表面。多个第二金属相互连接图案被嵌到多个第二凹处中，所述多个第二金属相互连接图案具有与第二主表面基本上是共面的外表面，并具有远离该外表面的内表面。多个固体金属柱使该多个第一金属相互连接图案的内表面与该多个第二金属相互连接图案的内表面导电性地连接。
根据本发明的另一方面，提供了一种多层相互连接元件，该元件具有顶部主表面和远离该顶部主表面的底部主表面。该多层相互连接元件包括第一相互连接元件和与该第一相互连接元件相连的第二相互连接元件。该第一相互连接元件包括第一介电元件，该第一介电元件具有暴露在该顶部主表面上的第一主表面、远离该第一主表面的第二主表面以及多个从第一主表面向内延伸的第一凹处。多个第一金属相互连接图案被嵌到多个第一凹处中，该多个第一金属相互连接图案具有与该第一主表面基本上是共面的外表面，该多个第一金属相互连接图案还具有远离该外表面的内表面。该第一相互连接元件还包括多个导电性接触并从第一金属相互连接图案的内表面延伸向第一介电元件的第二主表面的固体金属柱。
第二相互连接元件包括多个与所述多个第一金属相互连接图案导电性连接的第二金属相互连接图案。该多个第二金属相互连接图案具有暴露在该多层相互连接元件的底部表面上的外表面，该外表面与暴露在该底部表面上的介电元件是共面的，该介电元件是第一介电元件，或者是与该第一介电元件不同的另一(第二)介电元件。
根据本发明的一个或多个优选方面，该多层相互连接元件还可包括一个或多个中间相互连接元件，各中间相互连接元件包括至少一个中间介电元件和至少多个中间金属相互连接图案，该一个或多个中间相互连接元件被放置在第一和第二相互连接元件之间，并在该第一和第二相互连接元件之间提供导电相互连接。
根据本发明的一个或多个优选方面，该一个或多个中间相互连接元件各自包括多个从所述多个中间金属相互连接图案延伸穿过该至少一个中间介电元件的金属柱。
根据本发明的一个或多个优选方面，所述一个或多个中间相互连接元件的多个金属相互连接图案具有暴露的表面，所述表面与所述至少一个中间介电元件的暴露表面是不共面的。
根据本发明的另一方面，提供了一种制造相互连接元件的方法。该方法包括提供一种结构，该结构包括覆盖在第二金属层上的第一金属层。从该第一金属层形成多个金属相互连接图案。提供多个固体金属柱，使其与多个金属相互连接图案中的至少一些导电连接。提供一介电元件，使其覆盖在该结构上，该介电元件在所述多个金属柱之间提供绝缘性。选择性将第二金属层移到该多个金属相互连接图案，以提供相互连接元件，其所具有的多个金属相互连接图案嵌埋于该介电元件中。
根据本发明的一个或多个优选方面，该多个金属相互连接图案具有外表面，该外表面与该介电元件的第一主表面是共面的。
根据本发明的一个或多个优选方面，形成介电元件的步骤包括将包含未固化的树脂的层压到多个金属柱和多个金属相互连接图案上。
根据本发明的一个或多个优选方面，在将该介电元件压到该多个金属柱上后，将该介电元件的未固化树脂固化。
根据本发明的一个或多个优选方面，通过形成覆盖该多个金属相互连接图案的掩蔽层而形成所述多个金属柱，其中该多个金属相互连接图案中的至少一些暴露在该掩蔽层的开口中。然后，将金属选择性地镀到所述多个金属相互连接图案的至少一些图案上。
根据本发明的一个或多个优选方面，该多个金属相互连接图案包括多个第一金属相互连接图案，该介电元件包括远离第一主表面的第二主表面。根据这个方面，该方法还包括提供多个与所述多个固体金属柱导电连接的第二金属相互连接图案，该多个第二金属相互连接图案具有与该介电元件的第二主表面基本上是共面的外表面。
根据本发明的另一方面，提供了一种制造多层相互连接元件的方法，该多层相互连接元件具有暴露的介电元件和暴露的金属相互连接图案。在这种相互连接元件中，该金属相互连接图案具有与该介电元件基本上是共面的外表面。
该方法包括提供第一相互连接元件，该第一相互连接元件包括至少一个介电层、至少一个包括多个覆盖在该介电层上的凸起的金属相互连接图案的相互连接层和多个从所述多个凸起的金属相互连接图案延伸穿过该至少一个介电层的夹层导电体。
该方法还包括提供第二相互连接元件，该第二相互连接元件具有暴露的介电元件和多个具有与该暴露的介电元件基本上是共面的外表面的暴露的金属相互连接图案，该第二相互连接元件包括多个从该多个金属相互连接图案的内表面延伸穿过该暴露的介电元件的金属柱。
该第一相互连接元件与该第二相互连接元件连接，这样该多个金属柱将该暴露的金属相互连接图案与该凸起的金属相互连接图案进行导电连接，该暴露的介电元件覆盖在该第一相互连接元件的介电层上。
                    附图的简要说明
图1(A)-(K)是根据本发明第一实施方案进行的一系列工艺(A)-(K)的横截面图。
图2(L)-(M)是根据本发明第一实施方案进行的一系列工艺(L)-(M)的横截面图。
图3(A)-(H)是阐述根据本发明第二实施方案进行的工艺的横截面图。
图4(I)-(M)是进一步阐述根据本发明第二实施方案进行的工艺的横截面图。
图5(H)-(K)是阐述根据本发明第二实施方案的一个变化形式进行的工艺的横截面图。
图6(A)-(D)是阐述根据本发明第三实施方案进行的一系列工艺的横截面图。
图7(A)-(H)是阐述根据本发明第四实施方案制造用于最外层的相互连接元件的方法中的一系列工艺的横截面图。
图8(A)-(H)是显示根据该第四实施方案进行的一系列工艺的横截面图，所述工艺用于加工芯接线板(core wiring board)、用于使最外层的相互连接元件与该芯接线板整合、以及用于通过加工该最外层的相互连接元件而形成完整的接线板。
图9(A)-(I)是显示根据本发明第五实施方案进行的一系列工艺的横截面图。
图10(A)-(H)是显示根据本发明第六实施方案进行的一系列工艺的横截面图。
                        详细描述
根据本发明的某些实施方案，提供了多层相互连接元件或多层接线板，其中相互连接层的金属痕迹(metal trace)被嵌埋在介电元件表面的凹处。此外，所述金属痕迹以较不易扭曲、或在相邻的相互连接结构间产生短缺、或断裂(即使当连接到一起的相互连接元件的数量高的情况下)的方式形成。在这类实施方案中，各相互连接元件的表面呈现出基本上平坦的主表面，其上具有与其它微电子元件相互连接的导电接触点(contact)。通过这种方式，金属痕迹以不干扰电子组件的安装的方式突出。此外，在几个相互连接元件之间可实现改善的电连接可靠性，所述几个相互连接元件构成具有三个或多个层、各层上嵌埋有金属痕迹的多层相互连接元件或多层接线板。此外，也可能减少制造这种相互连接元件所需的制造工艺。
在图2(M)所示的本发明一个实施方案的相互连接元件22中，介电元件20优选包括一种或多种热塑性树脂，或者基本上由一种或多种热塑性树脂构成，其中，优选树脂的具体例子有如PEEK(聚醚醚酮)树脂、PES树脂、PPS(聚苯硫醚)树脂、PEN(聚萘二甲酸乙二酯(polyethylene napthalate))树脂、PEEK-PES树脂聚合物混合物以及液晶聚合物。介电元件的厚度优选在几十微米到几百微米之间。
嵌埋于介电元件20中的是第一相互连接图案12、12a(由第一金属配线层提供)和第二相互连接图案13、13a(由第二金属配线层提供)。第一相互连接图案和第二相互连接图案各自包括多个金属痕迹和接触点或者其它金属相互连接特征。各金属配线层的厚度较佳约为10微米到几十微米。接触点和金属痕迹在相互连接元件22和其外部的其它微电子元件之间和/或不同外部微电子元件之间起到提供导电相互连接的作用。这些微电子元件可以是如任何微电子基底、电路板、集成电路(“IC”或“芯片”)、包装的芯片(即其上粘结有包装元件的芯片)，而不管这些芯片是否仅包括有源电路元件、无源电路元件如通常所知的“芯片上的集成无源电路”(IPOC)或具有有源电路元件和无源电路元件的组合的芯片，等等。
多个固体金属柱18延伸穿过位于第一相互连接图案12和第二相互连接图案13之间的介电元件20。最佳的是，所述金属柱包括铜或基本上由铜构成。优选的是，所述金属柱包括高纯度的铜。介电元件20内各柱的端一端长度或者“高度”较佳为约几十微米到约150微米。但是，该高度可以比上述优选范围更大些或稍小些。
在芯片的一个具体例子中，电路板或封装的芯片直接或间接地与包括暴露在相互连接元件22的第一主表面24上的痕迹和接触点的相互连接图案12、12a导电连接或粘合。在该相互连接元件22的远离该第一主表面24的第二主表面26上，相互连接元件的接触点13、13a可进一步直接或间接粘结到电路板、其它芯片或其它封装芯片的封装元件上。在另一实施方案中，在相互连接元件22的一个或两个主表面24、26上的金属痕迹可通过封装芯片接触，并在适度压力下维持与封装芯片的导电连接，在该压力下，由于相互连接元件与封装芯片之间的压力的缘故，介电元件20可能会产生一些弯曲。
在制造多层相互连接元件或接线板的实施例中，加热将温度升高到如150-350℃之间是合适的，优选的压力范围是20-100kg/cm2。此外，优选的是用烧结金属涂覆暴露在第一和第二主表面24、26之一或两者上的金属痕迹，尤其是当要将电子组件安装到例如具有大量的带有微小节距的终端的集成电路(IC或芯片)上时。金很好地适用作烧结金属层10。
本发明的详细内容将通过图中所示的例子进行解释。图1(A)-(K)和图2(L)到(M)是显示根据本发明第一实施方案的从工艺(A)到(M)的横截面图。
首先，如图1(A)所示，制备可形成图案的导电结构2，其由三个金属层结构制成。该可形成图案的导电结构2具有一个三层结构，其中，例如包括或基本上由金属如镍构成的蚀刻阻挡层(中间层)6在例如由如铜制得的载体层4的表面上制得，并在该蚀刻阻挡层6的表面上制得由如铜制得的金属层8，该层8用于制造相互连接层。
接着，如图1(B)所示，在前述载体层4的表面上提供由如光致抗蚀剂制得的保护层10。当金属层8被形成图案(如采用照相平版印刷术)并被选择性蚀刻以形成相互连接图案12时，该层10起到保护该载体层4的作用。注意的是，12a表示不是导电性金属柱或由此延伸出来的其它导电性柱状物的相互连接图案。
接着，如图1(C)所示，在已制备了前述相互连接图案12和12a的表面上制备光致抗蚀剂层14。
接着，如图1(D)所示，在前述光致抗蚀剂层14上进行曝光工艺。曝光后，14a表示暴露的部分，14b是未暴露的部分。
接着，如图1(E)所示，进行显影(developing)工艺。16是由显影工艺形成的孔。
接着，如图1(F)所示，优选地进行一个后曝光工艺。优选地，此工艺中的曝光剂量大于之前图1(E)中的曝光剂量。然后采用例如软蚀刻工艺除去暴露的光致抗蚀剂，之后较佳进行超声波清洗。
接着，如图1(G)所示，使用前述形成图案的抗蚀剂层14a作为掩蔽，用于制作金属柱18或其它导电柱状物，它们具有垂直地凸起特征，从前述孔16内的相互连接图案12向上延伸。较佳地，所述柱包括或基本上由一种或多种金属如铜构成，较佳采用电镀法形成。实施这一工艺，使得该导电的柱状物18较佳具有这样一个长度或高度，使柱状物18延伸高出前述抗蚀剂层14a的主表面23，且柱状物18的末端或顶端19突出到高于抗蚀剂层14a。
接着，结合图1(H)，实施一研磨或抛光工艺，直到前述导电柱状物18的末端或顶部19a与该抗蚀剂层14a的表面是共面的(即位于同一平面上)。通过这种方法，在加工后，顶端19a显示为平坦的表面。
接着，如图1(I)所示，通过剥离(stripping)等方法除去前述光致抗蚀剂层14a，同时，也从该载体层4的表面上除去前述保护层10。
接着，如图1(J)所示，采用如压合(pressure adhesion)的方法在形成了前述导电柱状物18的表面上形成介电元件，即优选由树脂形成的夹层绝缘层20。在一个实施例中，该夹层绝缘层包括未固化树脂，该层以如环氧树脂预浸料的形式提供。之后，抛光或研磨前述夹层绝缘层20，直到前述导电柱状物18的末端表面被暴露。图1(J)阐述了研磨工艺后在部分形成的第一相互连接结构2’中的夹层绝缘层20和柱18的平面化情况。
接着，首先形成如图1(J)所示状态的具有绝缘层20的该相互连接结构2’。此外，提供如图1(B)所示的可形成图案的导电结构2，该结构具有暴露的相互连接图案12。然后将结构2和2’一起并列排列，使金属柱或导电性柱状物18的末端表面19a与结构2的相互连接图案12接触。然后施加压力和热，以将该金属柱18连接和粘结到对面的导电结构2的相互连接图案上。图1(K)显示这这种整合后的状态。
此连接工艺通过柱18与相互连接图案13和13之间的金属-金属粘结尤其是铜-铜接触而将金属柱18连接到相互连接图案上。此工艺将结构2和2’整合为一个单元。
接着，如图2(L)所示，通过例如蚀刻除去各个载体层4和4(图1(A))。
接着，如图2(M)所示，通过如蚀刻除去由镍形成的前述各蚀刻阻挡层6和6。
考虑到这种类型的制造方法，制作相互连接元件或接线板，其中如图2(M)所示，相互连接层和绝缘层是共面的，如此制作以使得相互连接图案12和12a的外表面21与第一主表面24是共面的，而相互连接图案13和13a的外表面21a与第二主表面26是共面的。
图3(A)-(H)和图4(I)-(M)是显示根据本发明第二实施方案的一系列工艺(A)-(M)的横截面图。
如图3(A)所示，制备两个可形成图案的导电结构32和32以及一个芯30，该芯由例如树脂制得。在芯30两侧的一部分上形成由如预浸料等制得的胶粘片34，该预浸料由如环氧树脂制得。芯30将在随后被除去，因为他是一个不需要的区域。
注意到前述各可形成图案的导电结构32具有三层结构，其中用于制作包括或基本上由如铜形成的相互连接层的金属层40覆盖在蚀刻阻挡层(中间层)34上，该阻挡层包括或基本上由不受蚀刻第一金属的蚀刻剂侵蚀的金属形成。例如，当第一金属包括或基本上由铜构成时，该蚀刻阻挡层可包括或基本上由镍形成。铜可以被基本上不侵蚀镍的蚀刻剂蚀刻。依次地，将第一金属40和蚀刻阻挡层34置于或覆盖在由例如铜形成的载体层36的表面上。可形成图案的导电结构较佳通过轧制(rolling)制得，虽然其它方法也可采用。
接着，如图3(B)所示，通过前述胶粘片34将可形成图案的导电结构32和32粘结到芯材料30的两个表面上，这样作为载体的金属层36就面对着所述芯材料30的表面。此胶粘片34放置在该可形成图案的导电结构中远离将形成相互连接图案的位置(有源区域)的一个或多个位置上。因此，胶粘片34较佳仅放置在不需要的区域中。
接着，如图3(C)所示，通过选择性蚀刻前述各可形成图案的导电结构32和32的金属层40而形成相互连接层42。
接着，如图3(D)所示，在两个相互连接层42的表面43上沉积光致抗蚀剂层44。这些抗蚀剂层44的厚度基本上与将形成的导电性柱状物48的末端表面的高度相同(图1(F))，或者其表面稍微低些。
接着，如图3(E)所示，通过照相平版印刷术使各前述抗蚀剂层44形成图案，以形成孔46。
接着，如图3(F)所示，在抗蚀剂层44的孔内形成金属柱48或其它导电柱状物48。较佳的是，通过使用前述抗蚀剂层44掩蔽来电镀金属如铜而形成这些柱。可通过过量电镀〔适当时，如前述图1(A)-1(K)和图2(L)-(M)所示，达到金属柱48延伸高出夹层绝缘层44的主表面45的程度〕形成这些导电柱状物48。之后进行研磨或抛光，以使该导电柱状物48的外表面与夹层绝缘层44的主表面45是共面的。
接着，如图3(G)所示，去除前述各抗蚀剂层44。
接着，如图3(H)所示，在形成了相互连接层42和导电柱状物48的各表面上形成夹层绝缘层50。采用例如压合方法形成这些绝缘层，形成之后，前述导电柱状物48的末端表面通过研磨前述夹层绝缘层50而暴露。
接着，如图4(I)所示，将相互连接结构52和52并列排列，并覆盖在前述各夹层绝缘层50和50上。
前述各相互连接结构52和52包括含有相互连接图案60的相互连接层。该相互连接层可包括或基本上由如铜构成。该相互连接层依次地覆盖在由如镍形成的蚀刻阻挡层(中间层56)上。而该蚀刻阻挡层覆盖在由例如铜形成的载体层54上。而且，这些相互连接结构52和52各自取向，使得其上形成相互连接图案60的侧面面对各夹层绝缘层50和50，而且它们是并列排列的(aligned)，这样各个导电柱状物48将与相应的相互连接层60对齐(lined up)。
接着，如图4(J)所示，将相互连接结构52和52并列排列并通过施加热和压力而将它们与前述夹层绝缘层50和50连接。结果，各导电柱状物48通过金属-金属连接例如铜-铜连接的方式与相对应的相互连接层60整合。此外，夹层绝缘层50与该结构52连接。
接着，如图4(K)所示，将在图4(J)中整合的结构在粘附了前述粘合剂34的部分处切下，以从有源区域除去不需要的芯30，该有源区域是两个相互连接元件55，各自在相互连接元件55的远离第一相互连接层42的那一侧具有第一相互连接层42和第二相互连接层60。
接着，从相互连接元件55上除去前述载体层54(图4(I))和36(图4(I))。图4(L)显示这些载体层54和36被除去后的状态。
接着，如图4(M)所示，除去图4(L)所示的前述各蚀刻载体层58和38。
采用此类制造方法制得图4(M)所示的相互连接元件55或接线板，其中相互连接图案60和42以嵌埋于夹层绝缘层50的各个第一主表面和第二主表面的凹处的金属图案的形式提供，这样该相互连接图案的外表面和那些主表面是共面的。
此外，由于制造所述两个相互连接元件或接线板的方法同时也在两个侧面进行到相互连接元件与芯材料30分离为止，这可改进制造效率并可增加产率。
图5(H)到(K)是阐述图3(A)-3(H)和图4(I)-4(M)所示实施方案的一个变化形式中同时制造两个相互连接元件的一系列工艺的横截面图。
在此实施例中，根据图3(A)-3(H)所描述的方法制备与图3(H)所示相同的结构。之后，该方法与图4(I)-4(M)所描述的实施例不同。图5(H)阐述了与图3(H)所示相同的结构。
接着，如图5(I)所示，在芯材料30的相对侧面上提供金属层59和59。通过施加热或压力，将包括或基本上由例如铜构成的金属层连接、粘结或粘附到夹层绝缘层50和50上。如此制作导致部分金属层59和59形成可靠的连接，该连接对金属柱或导电柱状物48和48具有优异的导电性，因为导电连接是通过金属-金属接触如铜-铜连接而制得的。此外，金属层59和59的其它部分很好地粘附到夹层绝缘层50和50的外表面上。
接着，如图5(J)所示，例如通过采用照相平版印刷术形成图案的方法使覆盖的掩蔽层形成图案并选择性蚀刻该掩蔽层的开口内的前述金属层59和59，制作相互连接图案61和61。
接着，以与图4(K)所述相同的方式，在粘附有胶粘片34的不需要区域部分中进行切割，之后除去之前的载体层36和36(图4(I))。这此加工期间，在其上形成有相互连接层61和61的蚀刻阻挡层38(图4(I))用作掩蔽。最后，可除去该蚀刻阻挡层38，以提供一对经胶粘层36和芯30连接在一起的相互连接元件65。然后，可如图4(M)所述，从该芯分离出这些相互连接元件65，以提供一对通过胶粘层36和芯30连接在一起的相互连接元件65。可如图4(K)所示，然后可以从该芯分离出这些相互连接元件65。
当实施了这些步骤以后，覆盖在夹层绝缘层(介电元件)的一个主表面63上的第一相互连接图案61突出到高于夹层绝缘层50的主表面63，如图5(J)所示。另一方面，虽然在夹层绝缘层50的一个主表面63上具有凹进和凸出，金属相互连接图案42被嵌埋在夹层绝缘层50的另一个主表面67中，这样这些相互连接图案42的外表面69与该主表面67是共面的。因此，提供了双面相互连接类型的相互连接元件或接线板。
此阶段的制作后，如图5(K)所示，如通过中心连接元件而不是上述芯30，可将相互连接元件65连接在一起，形成具有不同排列的多层相互连接元件。在一个实施例中，通过热和压力将相互连接元件65连接到介电连接元件75或“芯连接物”的相对面。这些芯连接物75在金属或导电柱上可具有或可不具有导电图案，其经由或垂直地延伸通过金属连接物。在一个具体实施例中，凸出的相互连接图案61向内面向，即面向介电连接元件，而该相互连接图案42则面朝外。通过这种方式，与介电元件50的暴露的主表面是共面的相互连接图案42面朝外。这此例子中，前述相互连接元件或接线板很适合用于制造具有嵌埋的相互连接图案42(这样它在最外面的表面69上是平坦的)的多层相互连接元件65或接线板，。
图6(A)到(D)是显示本发明第三个实施方案的一系列工艺的横截面图。
如图6(A)所示，提供芯基底70和两个外层相互连接元件72和72，后两者面对该芯基底70表面的相反面(前面和背面)。在本例中，芯基底70具有四个相互连接层，其中74是夹层绝缘层，76是内层相互连接图案，78是外层相互连接图案，80是用于夹层连接的突出物(bump)，其中该外层相互连接图案78凸出到高出该外层主表面79。因此，该外(主)表面79具有凸出和凹进。
前述各外层相互连接元件72和72包括相互连接图案86，该图案包括或基本上由金属如铜形成，覆盖在蚀刻阻挡层84上。该蚀刻阻挡层包括或基本上由不被侵蚀形成相互连接图案86的金属的蚀刻剂侵蚀的金属如镍形成。蚀刻阻挡层84依次地覆盖在载体层82上，后者优选包括或基本上由铜组成。优选包括或基本上由金属如铜形成的多个金属柱或导电柱状物88从该相互连接图案86延伸。一夹层绝缘层90覆盖着该相互连接图案86的内表面，并填充导电柱状物88之间的空间。导电柱状物88的末端表面89暴露在该夹层绝缘层90的外表面91上。
此外，在芯基底70的两个表面上放置相互连接元件72和72，并定向，这样该导电柱状物88和88的末端表面89和该夹层绝缘层90的外表面91面向芯基底70。并列排列该相互连接元件和芯基底，这样各导电柱状物88和88与芯基底70的各外层相互连接图案78和78的位置对齐。
接着，施加热和压力以将前述相互连接元件72和72结合如粘合、粘附或融合到前述芯基底70的介电层和相互连接图案78的暴露表面上。图6(B)显示了此连接工艺后的状态。
此连接工艺不仅将各导电柱状物88和88的末端表面通过铜-铜连接强烈地连接到芯基底70的外层相互连接图案78上，而且还使夹层绝缘层74和90相互整合、粘附、粘合或优选融合。
接着，如图6(C)所示，通过蚀刻等方法，例如使用蚀刻载体层材料如铜而不侵蚀蚀刻阻挡层84的材料(优选是镍)的蚀刻剂，除去前述载体层82和82(图6(B))。
接着，如图6(D)所示，通过例如蚀刻除去前述蚀刻阻挡层84。当实施此步骤时，可提供一个具有六层相互连接层的多层相互连接元件或接线板，其中各相互连接层的相互连接图案与各绝缘层的外表面是共面的。
这种类型的制造方法可提供其中最外面的表面是平坦的、嵌埋有相互连接图案、且这些图案与那些最外面的表面是共面的多层相互连接元件或接线板。该方法利用芯基底70作为基底，由于相互连接层78的缘故，该基底在其表面上具有凹进和凸出。之后，将前述相互连接元件72和72并列排列，并连接，使得导电柱状物88和夹层绝缘层90的暴露表面91向内地面向芯基底70，并且使相互连接图案86和86面朝外。
注意的是，虽然在上述实施例中芯基底70有4层，由此形成的多层相互连接元件或接线板有六层，但是这仅仅是个实施例。芯基底70中层的数量不限于4，而是可以是不同数量，使得可以提供具有大量的层的多层接线板，其中该多层接线板的层数比芯基底70的层数多2层。
图7(A)-(H)和图8(A)-(H)是显示本发明第四个实施方案的横截面图。图7(A)-(H)阐述了制备将在多层相互连接元件或接线板的最外层上使用的相互连接元件111(图7(H))的方法的一系列工艺。图8(A)-(H)阐述了用于加工芯相互连接元件或接线板、将前述相互连接元件111与芯接线板整合、以及通过进一步加工该相互连接元件111而形成完整的多层接线板的一系列工艺。
首先结合图7(A)-(H)解释制造相互连接元件111的方法。
如图7(A)所示，以例如图1(A)所示的制备结构2的方式制备一个三层金属结构100。该三层金属结构包括金属层106，该金属层106将被制成由例如铜形成的相互连接图案。该层106覆盖在由例如镍形成的蚀刻阻挡层104上，该层104处于由例如铜形成的载体层102的一个表面上。可采用如轧制的方法制得该结构100。
接着，如图7(B)所示，通过例如选择性蚀刻前述金属层106(图7(A))制作包括痕迹、接触点等的相互连接图案108。
接着，如图7(C)所示，在前述相互连接图案108的暴露表面上沉积抗蚀剂层110并形成图案(例如采用照相平版印刷术)。112是一个在前述抗蚀剂层110中形成的孔，在此孔112中将形成如下文所述的金属柱或导电柱状物114(图7(D))。
接着，如图7(D)所示，优选通过使用前述抗蚀剂层110作掩蔽来电镀金属如铜，从而形成导电柱状物114。在这种情况中，制作导电柱状物114，以使其稍微从抗蚀剂层110的表面上凸出。这就使得尽管电镀方法有变化，但是仍可在接下来的研磨工艺中将导电柱状物114的顶部定位到一个特定的高度。
接着，如图7(E)所示，研磨前述导电柱状物114的凸出部分，以使其末端表面与抗蚀剂层110的外(主)表面105是共面的(即在相同平面上)。
接着，如图7(F)所示，除去前述抗蚀剂层。
接着，如图7(G)所示，提供一夹层绝缘层116，它覆盖在前述相互连接图案108上并将各个前述导电柱状物114绝缘。此加工阶段后，导电柱状物114的顶部或末端115都暴露出来。
接着，抛光或研磨前述导电柱状物114的末端，以调整高度，并使它们的平面与夹层绝缘层116的表面相平，以制成完整的相互连接元件118，如图7(H)所示。
注意到制备两个这种相互连接元件118，并根据图8(A)到(H)所述的方法提供。
接下来将结合图8(A)-(H)解释根据本发明实施例制造多层相互连接元件或接线板的方法。
首先，如图8(A)所示，提供芯相互连接元件或芯接线板120。
在该芯相互连接元件120中，在其内侧提供四个相互连接层122，各自由夹层绝缘层124相互分离并绝缘。在最外表面上提供金属层126和126。
接着，如图8(B)所示，形成直通孔128，它从最外表面延伸穿过前述芯相互连接元件120。
接着，如图8(C)所示，通过使用如化学镀或电镀法电镀金属如铜而制得直通孔相互连接层130。在芯相互连接元件120的表面上(包括前述直通孔128的表面上)形成相互连接层130。
接着，如图8(D)所示，用导电糊状物或绝缘糊状物132填充前述直通孔相互连接层130内部的孔，之后抛光或研磨在顶部或底部凸出的这一部分导电糊状物或绝缘糊状物132，以消除凸出或凹进。
接着，如图8(E)所示，通过化学镀和/或电镀在表面上形成包括或基本上由金属如铜形成的金属层134。
接着，如图8(F)所示，通过选择性蚀刻前述金属层134(图8(E))、直通孔相互连接层130和金属层126制作相互连接层136。
接着，如图8(G)所示，将采用图7(A)-(H)所述的方法制得的前述相互连接元件118和118并列排列并连接到前述芯基底120的暴露表面上。
排列该相互连接元件118和118，使得导电柱状物114和夹层绝缘层116的末端面向该芯相互连接元件120的相互连接层136的暴露表面。并列排列该相互连接元件，使得各导电柱状物114与其相对应的相互连接层136对齐。
之后，施加压力和热，以将该相互连接元件118粘合、粘附或融合到该芯相互连接元件120上。
接着，除去前述相互连接元件118和118的载体层102和102(图7(A))，之后除去蚀刻阻挡层104和104(图7(A))。图8(H)显示这些蚀刻阻挡层被除去后的状态。
这种制造方法制得了具有用于其各层之间的电连接的直通孔并具有平坦的外表面的多层相互连接元件或接线板。
图9(A)-(I)是显示本发明第五个实施方案的一系列工艺的横截面图。
首先，结合图9(A)-(B)，制备用于接线板的最外层的两个相互连接元件。结合9(C)-(D)，制备用于中间层的一个或多个相互连接元件。
首先制备用于最外层的相互连接元件182(图9(B))。为了便于参考，仅显示单个相互连接元件182。
可通过制备一个三层的金属结构180(图9(A))来制备该相互连接元件182，该三层金属结构中提供了包括或基本上由金属如铜形成的金属层188，它覆盖在蚀刻阻挡层186上，后者包括或基本上由不被侵蚀第一金属如铜的蚀刻剂侵蚀的金属形成。形成该蚀刻阻挡层的金属可以是如镍。该层186覆盖在载体层184的一个表面上，该层184包括或基本上由金属如铜形成。通过照相平版印刷术使金属层188形成图案，以获得包括相互连接图案如痕迹、接触点等的相互连接层190。
结合图9(C)-(D)，制备中间层的相互连接元件194。虽然在图9(D)仅显示中间层的一个相互连接元件194，但是可提供多个相互连接元件194。在本实施例中例举性地提供了3个。中间层的各相互连接元件194可通过制备3层的结构192而制得，其中在夹层绝缘层196(图9(C))的两边都形成金属层198，然后采用如照相平版印刷术使两边的这些金属层198形成图案。
接着，将多个，或者如在本实施例中所具体显示的，将3个相互连接元件194与置于它们之间的夹层绝缘层202堆叠，之后在该堆叠物两个外表面的特定位置上堆叠最外层182的前述相互连接元件。之后，施加热和压力，将作为最外层的相互连接元件182与置于它们之间的相互连接元件194连接，从而将组件202、194、194、194和202连接。图9(E)显示这些组件连接后的状态。
接着，从已如上所述整合在一起的成层单元的最外表面上除去载体层184(图9(A))，之后除去蚀刻阻挡层186，接着在特定位置上提供直通孔204。图9(F)显示了形成直通孔204之后的状态。
接着，通过化学镀在前述成层单元的表面上形成包括或基本上由金属例如铜形成的镀过的底层206，该成层单元包括前述直通孔204的内部周边表面。之后采用例如照相平版印刷术沉积抗蚀剂层208并形成图案，该抗蚀剂层将作为直通孔制作的掩蔽层。图9(G)显示制作此抗蚀剂层208后的状态。
接着，如图9(H)所示，用前述抗蚀剂层208作为掩蔽，在前述镀过的底层206的顶部制作直通孔相互连接层210，该直通孔相互连接层包括或基本上由金属如铜形成。注意前述直通孔相互连接层210的内部周边表面(innerperipheral surface)可以填充有导电糊状物或绝缘糊状物132这一事实，该导电糊状物或绝缘糊状物与图8(D)实施例所述的相同。
接着，除去前述抗蚀剂层208(图9(G)，也将前述镀过的底层206除去，以暴露出相互连接层190。这可提供一多层接线板，该接线板使用直通孔相互连接层210作为夹层连接工具，从而通过将大量的各自具有相互连接层的中间相互连接元件195结合并电连接在一个多层相互连接元件中而获得了较高水平的整合。
图10(A)-(H)是本发明第六个实施方案的一系列工艺的横截面图。
如图10(A)所示，制备三层的金属结构140。此三层金属结构140具有金属底层146，该底层包括或基本上由金属如铜形成，其层压在包括或基本上由金属如镍形成的蚀刻阻挡层144的顶部。该蚀刻阻挡层依次覆盖在载体层142的表面上，该载体层包括或基本上由金属如铜形成。可通过例如轧制形成该金属结构140。
接着，如图10(B)所示，在前述金属结构140上沉积第一光致抗蚀剂层148，并形成图案。接着，如图10(C)所示，用前述抗蚀剂层148作为掩蔽，通过电镀金属如铜而制得包括金属相互连接图案如痕迹和/或接触点的相互连接层150。之后实施一表面粗糙化工艺，将该相互连接层150的表面变得粗糙。
接着，如图10(D)所示，沉积第二抗蚀剂层152，并形成图案，以将第一光致抗蚀剂层148覆盖。154是在抗蚀剂层152中形成的孔，将在其中形成如下文所述的导电柱状物156(图10(E))。
接着，如图10(E)所示，使用前述第二抗蚀剂层152作为掩蔽，通过电镀金属如铜制得金属柱或其它导电柱状物156。这些导电柱状物156在该相互连接层150的粗糙表面上形成，使得该相互连接层150和导电柱状物156之间具有优异的粘附性，同时也使得它们的接触性能优异。
接着，如图10(F)所示，除去前述第二抗蚀剂层152。158是除去层152后形成的相互连接元件。
接着，提供第二相互连接元件158a，它由前述相互连接元件158形成，但导电柱状物156从相互连接元件158中除去(或，准确地说，它是这样的一个结构，即没有形成导电柱状物156的结构)。
基于此，将相互连接元件158中使导电柱状物156和相互连接层150延伸的表面155与使相互连接元件158a中相互连接层105延伸的表面155相对放置，并列排列，以使相互连接元件158的各导电柱状物156与相互连接元件158a的相应的相互连接层150接触。在相互连接元件158a和相互连接元件158之间放置夹层绝缘层160。在这种状态下，施加热和压力，以将相互连接元件158a和158连接(如粘合、粘附或融合)在一起。图10(G)显示了此连接步骤之后的状态。
接着，除去相互连接元件158和158a的载体层142和142。之后，也除去蚀刻阻挡层144和144。之后，除去前述金属底层146和146。
这提供了一个多层相互连接元件或接线板，其中在夹层绝缘层160的两个表面上形成与之共面的相互连接层150。图10(H)显示了通过除去金属底层146和146而形成的接线板。
此实施例中显示和描述的多层相互连接元件或接线板与上述描述的类似，都具有一结构，该结构中介电元件的最外层表面是平坦的，且暴露在这些表面上的相互连接图案与这些表面是共面的。
另一方面，结合图10(A)到10(H)，并列排列各相互连接元件，并将它们连接在一起，整合成这样的状态，即导电柱状物156末端的表面与相对应的相互连接层150接触。依次除去前述各相互连接元件158和158a的前述载体层142和142、前述蚀刻阻挡层144和144以及前述金属底层146和146。
结合图10(H)，将于其上形成导电柱状物156的相互连接元件158、没有形成这些导电柱状物的相互连接元件158a与置于它们之间的夹层绝缘层160进行层压。在这些实施例的变化形式中，可将从中延伸出导电柱状物156的相互连接元件158和158连接起来，使得导电柱状物156和156在两个相互连接元件158之间的夹层绝缘层160内被整合时相互接触。
由于可利用前述特征的这些或其它变化形式或组合，前述优选实施例的描述应当被认为是阐述性的，而不限制了本发明。
本发明尤其可用于相互连接元件，如接线板等，其中相互连接层中的多个金属痕迹暴露在介电元件的一个表面上，该介电元件例如是由例如热塑性树脂制得的夹层绝缘层。由金属例如铜形成的柱或夹层接触柱状物延伸穿过这些介电元件。这些柱或柱状物可提供与多层接线板各层的相互连接层的至少一部分相对应的夹层连接。此外，本发明还可以用于制造相互连接元件的方法以及制造多层接线板的方法中。

Claims (12)

1.一种多层相互连接元件，它包括：
介电元件，该介电元件具有第一主表面、远离该第一主表面的第二主表面、多个从所述第一主表面向内延伸的第一凹处和多个从所述第二主表面向内延伸的第二凹处；
多个嵌埋于所述多个第一凹处中的第一金属相互连接图案，所述多个第一金属相互连接图案具有与所述第一主表面和远离该第一主表面的内表面基本上是共面的外表面；
多个嵌埋于所述多个第二凹处中的第二金属相互连接图案，所述多个第二金属相互连接图案具有与所述第二主表面和远离该第二主表面的内表面基本上是共面的外表面；
多个将所述多个第一金属相互连接图案的内表面与所述多个第二金属相互连接图案的内表面导电连接的固体金属柱。
2.一种多层相互连接元件，它具有顶部主表面和远离该顶部主表面的底部主表面，所述多层相互连接元件包括：
第一相互连接元件，其包括：
(a)第一介电元件，该第一介电元件具有暴露在所述顶部主表面上的第一主表面、远离所述第一主表面的第二主表面和多个从所述第一主表面向内延伸的第一凹处；
(b)多个嵌埋于所述多个第一凹处中的第一金属相互连接图案，所述多个第一金属相互连接图案具有与所述第一主表面基本上是共面的外表面，所述多个第一金属相互连接图案具有远离该外表面的内表面；和
(c)多个导电性接触并从所述第一金属相互连接图案的内表面向所述第一介电元件的第二主表面延伸的固体金属柱；和
第二相互连接元件，其与所述第一相互连接元件连接，所述第二相互连接元件包括多个与所述多个第一金属相互连接图案导电连接的第二金属相互连接图案，所述多个第二金属相互连接图案具有暴露在所述多层相互连接元件的底部表面上的外表面，该外表面与暴露在所述底部表面上的介电元件是共面的，其中，所述暴露的介电元件包括所述第一介电元件或第二介电元件中的至少一个。
3.如权利要求2所述的多层相互连接元件，其特征在于，该多层相互连接元件还包括一个或多个中间相互连接元件，各中间相互连接元件包括至少一个中间介电元件和至少多个中间金属相互连接图案，所述一个或多个中间相互连接元件位于所述第一和第二相互连接元件之间，并在所述第一和第二相互连接元件之间提供导电连接。
4.如权利要求3所述的多层相互连接元件，其特征在于，所述一个或多个中间相互连接元件各自包括多个从所述多个中间金属相互连接图案延伸穿过所述至少一个中间介电元件的金属柱。
5.如权利要求4所述的多层相互连接元件，其特征在于，所述一个或多个中间相互连接元件的多个金属相互连接图案具有暴露的表面，该表面与所述至少一个中间介电元件的暴露表面是不共面的。
6.一种制造相互连接元件的方法，该方法包括：
提供包括覆盖在第二金属层上的第一金属层的结构；
从所述第一金属层形成多个金属相互连接图案；
形成多个固体金属柱，所述柱与至少一些所述多个金属相互连接图案导电连接；
形成覆盖所述结构的介电元件，该介电元件在所述多个金属柱之间提供绝缘；
选择性将所述第二金属层移到所述多个金属相互连接图案，以提供具有所述多个嵌埋于所述介电元件中的金属相互连接图案的所述相互连接元件。
7.如权利要求6所述的方法，其特征在于，所述多个金属相互连接图案具有外表面，所述外表面与所述介电元件的第一主表面是共面的。
8.如权利要求6所述的方法，其特征在于，所述形成介电元件的步骤包括将包括未固化树脂的层压到所述多个金属柱和所述多个金属相互连接图案上。
9.如权利要求8所述的方法，其特征在于，所述方法还包括在将所述层压到所述多个金属柱后，将所述介电元件的所述未固化树脂固化。
10.如权利要求6所述的方法，其特征在于，通过形成覆盖所述多个金属相互连接图案的掩蔽层，其中至少一些所述多个金属相互连接图案暴露在所述掩蔽层的开口中，并选择性将金属电镀到至少一些所述多个金属相互连接图案上，从而形成所述多个金属柱。
11.如权利要求6所述的方法，其特征在于，所述多个金属相互连接图案包括多个第一金属相互连接图案，所述介电元件包括远离所述第一主表面的第二主表面，所述方法还包括提供多个与所述多个固体金属柱导电连接的第二金属相互连接图案，所述多个第二金属相互连接图案具有与所述介电元件的第二主表面基本上是共面的外表面。
12.一种制造多层相互连接元件的方法，所述多层相互连接元件具有暴露的介电元件和暴露的金属相互连接图案，该暴露的金属相互连接图案具有与所述介电元件基本上是共面的外表面，该方法包括：
提供第一相互连接元件，该第一相互连接元件包括至少一个介电层、至少一个包括多个覆盖在所述介电层上的凸起的金属相互连接图案的相互连接层和多个从所述多个凸起的金属相互连接图案延伸穿过所述至少一个介电层的夹层导电体；
提供第二相互连接元件，该第二相互连接元件具有暴露的介电元件和多个暴露的金属相互连接图案，该暴露的金属相互连接图案具有与所述暴露的介电元件基本上是共面的外表面，所述第二相互连接元件包括多个从所述多个金属相互连接图案的内表面延伸穿过所述暴露的介电元件的金属柱；和
将所述第一相互连接元件与所述第二相互连接元件连接，这样所述多个金属柱将所述暴露的金属相互连接图案与所述凸起的金属相互连接图案导电性地相互连接，所述暴露的介电元件覆盖在所述第一相互连接元件的介电层上。
CNA2005800340924A 2004-10-06 2005-10-06 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法 Pending CN101076890A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP294260/2004 2004-10-06
JP2004294260 2004-10-06

Publications (1)

Publication Number Publication Date
CN101076890A true CN101076890A (zh) 2007-11-21

Family

ID=35735024

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800340924A Pending CN101076890A (zh) 2004-10-06 2005-10-06 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法

Country Status (4)

Country Link
US (1) US20080169568A1 (zh)
KR (1) KR20070068445A (zh)
CN (1) CN101076890A (zh)
WO (1) WO2006042029A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332417A (zh) * 2010-12-17 2015-02-04 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法
TWI496521B (zh) * 2009-08-10 2015-08-11 Taiyo Holdings Co Ltd Printed wiring board and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
TWI340002B (en) * 2008-04-07 2011-04-01 Unimicron Technology Corp Circuit board and manufacturing method thereof
US8628636B2 (en) * 2012-01-13 2014-01-14 Advance Materials Corporation Method of manufacturing a package substrate
TWI578472B (zh) * 2014-11-27 2017-04-11 矽品精密工業股份有限公司 封裝基板、半導體封裝件及其製法
US10651160B2 (en) 2017-03-20 2020-05-12 Qualcomm Incorporated Low profile integrated package
CN107105578A (zh) * 2017-04-17 2017-08-29 复旦大学 一种制备双面和多层电路的电镀剥离工艺
CN116581091B (zh) * 2023-07-13 2024-01-12 芯爱科技(南京)有限公司 电子封装件及其制法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3606677A (en) * 1967-12-26 1971-09-21 Rca Corp Multilayer circuit board techniques
US4631100A (en) * 1983-01-10 1986-12-23 Pellegrino Peter P Method and apparatus for mass producing printed circuit boards
US5011580A (en) * 1989-10-24 1991-04-30 Microelectronics And Computer Technology Corporation Method of reworking an electrical multilayer interconnect
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
EP0545328B1 (en) * 1991-11-29 1997-03-19 Hitachi Chemical Co., Ltd. Printed circuit board manufacturing process
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US5878487A (en) * 1996-09-19 1999-03-09 Ford Motor Company Method of supporting an electrical circuit on an electrically insulative base substrate
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP3872648B2 (ja) * 1999-05-12 2007-01-24 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496521B (zh) * 2009-08-10 2015-08-11 Taiyo Holdings Co Ltd Printed wiring board and manufacturing method thereof
CN104332417A (zh) * 2010-12-17 2015-02-04 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法
CN104332417B (zh) * 2010-12-17 2017-08-15 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法

Also Published As

Publication number Publication date
US20080169568A1 (en) 2008-07-17
KR20070068445A (ko) 2007-06-29
WO2006042029A2 (en) 2006-04-20
WO2006042029A3 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
CN1148795C (zh) 半导体器件的制造方法
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
CN1224305C (zh) 半导体器件用多层电路基板的制造方法
CN1177368C (zh) 半导体器件
CN1184868C (zh) 制造多层电路板组件的方法
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1197136C (zh) 引线框架和引线框架的制造方法
US7932616B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
CN1787212A (zh) 半导体叠层微型组件及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1187806C (zh) 电路装置的制造方法
CN1275307C (zh) 具有位置信息的布线基板
CN1577813A (zh) 电路模块及其制造方法
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1619787A (zh) 半导体装置
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1391432A (zh) 埋有电子器件的印刷线路板及其制造方法
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1505147A (zh) 电子部件封装结构和生产该结构的方法
CN1519920A (zh) 半导体器件和半导体器件的制造方法
CN1577819A (zh) 带内置电子部件的电路板及其制造方法
CN1633705A (zh) 半导体装置及其制造方法
CN1700431A (zh) 电路装置及其制造方法、板状体
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20071121