CN1184868C - 制造多层电路板组件的方法 - Google Patents

制造多层电路板组件的方法 Download PDF

Info

Publication number
CN1184868C
CN1184868C CNB011120592A CN01112059A CN1184868C CN 1184868 C CN1184868 C CN 1184868C CN B011120592 A CNB011120592 A CN B011120592A CN 01112059 A CN01112059 A CN 01112059A CN 1184868 C CN1184868 C CN 1184868C
Authority
CN
China
Prior art keywords
circuit board
multilayer circuit
forms
insulating barrier
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011120592A
Other languages
English (en)
Other versions
CN1320012A (zh
Inventor
藤井弘文
谷川聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1320012A publication Critical patent/CN1320012A/zh
Application granted granted Critical
Publication of CN1184868C publication Critical patent/CN1184868C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种制造多层电路板的方法，用来确保电路板如插件位于多层电路板上，它包含下述步骤：在支承板上形成插件；形成与插件分开的多层电路板；将支承板上形成的插件与多层电路板结合；然后去掉支承板。按照本方法，即使在制造多层电路板以后出现插件的制造问题，也可以仅使插件挖出，而无需使多层电路板也报废。此外，尽管插件又薄又细，但由于是形成在支承板报上的，所以可以确保插件与多层电路板结合在一起。

Description

制造多层电路板组件的方法
技术领域
本发明涉及一种制造多层电路板组件的方法，尤其涉及一种生产具有用于芯片尺寸封装的多层电路的方法。
背景技术
近年来，由于人们要求更高密度和更小间距电路板，因而日益采用三维连线的多层电路板。多层电路板上通常安装着半导体器件。多层电路板的端子的间隔通常要比半导体器件的端子大。因此，如图13所示，插件3介于半导体器件1和多层电路板2之间，而插件3的一侧有端子5，它的间距对应于半导体器件1的端子4，而另一侧有端子7，其间距对应于多层电路板2的端子6，这样就使得半导体器件1的端子4和多层电路板2的端子6通过插件3电连接在一起。
人们知道，这样一种具有插件3的多层电路板2是采用这样的方法来制造的，即，将具有预定电路形式的绝缘层2a和导电层2b交替层叠起来，并使导电层2b通过内通孔2c连通而以已知方法制成多层电路板2，随后，在多层电路板2上交替将具有预定电路形式形成的绝缘层3a和导电层3b，同样通过通孔3c使导电层3b连通，以已知的方法制成插件3。
然而，采用这种方法来制造带有插件3的多层电路板2时，如果在制成多层电路板2以后制造插件3失败，那么，不仅插件3而且多层电路板2都必须报废，因而在制造过程中会出现很大的浪费。
人们设想可以先分开制造多层电路板2和插件3，然后将它们结合起来，但由于插件3太薄、太细，而很难使之对齐和结合具有理想的准确性。
发明内容
本发明的目的是提供一种制造多层电路板组件的方法，以保证一电路板如插件位于多层电路板上。
本发明是一种制造多层电路板组件的新方法，它包含下述步骤：在一支承板上形成一电路板；形成与所述电路板分开制造的多层电路板；使在所述支承板上形成的电路板与所述多层电路板结合；以及去掉所述支承板。其中，所述电路板是一个插件，用来在一半导体器件和所述多层电路板之间作电连接，所述插件具有两个侧面，其第一侧面与所述支承板邻接，在该侧面上形成的端子间距与所述半导体器件的端子间距对应，在第二侧面上形成的端子间距与所述多层电路板的端子间距对应，并且所述第二侧面上形成的端子间距大于所述第一侧面上形成的端子间距。
在本发明制造多层电路板组件的方法中，所述支承板上形成的电路板可以具有一多层结构。
在在本发明制造多层电路板组件的方法中，所述支承板可以由不锈钢或42合金制成。
按照该制造方法，电路板和多层电路板是可以分开制造的。因此，即使在多层电路板的制造以后电路板的制造出现问题，也可以仅使电路板挖出，而不必使得多层电路板也同时报废，这与传统的方法是不同的。所以，就可以减少制造过程中的损耗，因而节省了材料，降低了制造成本。
此外，尽管电路板又薄又易碎裂，但由于是形成在支承板上的，所以，连接可靠，方便。按照这一方法，可以使电路板可靠地与多层电路板结合在一起。
另外，按照这一方法，由于支承板是用来防止绝缘层树脂在电路板的制造过程中收缩，所以，可以很好地防止层与层之间出现位移。因而与制造多层电路板以后的传统的方法相比，可以以较好的精度制造电路板，将电路板直接制造在其上。
另外，按照本制造方法，由于支承板使得可以平滑地形成与电路板支承板接触的绝缘层表面，因而可以提高与外电路板连接的可靠性。
按照本发明，支承板上形成的电路板最好具有多层结构。支承板上形成的电路板最好是一个插件，用来在半导体器件和多层电路板之间作电连接。
附图说明
图1是制造本发明多层电路板方法的过程图，其中：
(a)描述的是在支承板上形成插件的步骤的截面图；
(b)是描述形成多层电路板的步骤的截面图；
(c)是描述将多层电路板与插件连接起来的步骤的截面图；
图2是示出制造本发明的多层电路板方法的实施例的过程，其中：
(d)是描述去掉支承板的步骤的截面图；以及
(e)是描述在插件上安装半导体器件的步骤的截面图，
图3是描述在图1(a)所示的支承板上形成插件的步骤过程图；其中，
(a)是描述形成具有第一通孔的绝缘层的步骤的截面图；
(b)是描述形成第一导电层的步骤的截面图；
(c)是描述形成具有第二通孔的第二绝缘层的步骤的截面图；
(d)是描述第二导电层的步骤的截面图；
(e)是描述形成具有第三通孔的第三绝缘层的步骤的截面图；以及
(f)是描述在第三通孔中形成端子的步骤的截面图；
图4是描述在图3(a)所示的支承板上形成具有第一通空的第一绝缘层的步骤的过程，其中：
(a)是描述在支承板上形成聚酰胺酸树脂层的步骤的截面图；
(b)是描述通过光掩膜使聚酰胺酸树脂层曝光的步骤的截面图；
(c)是描述采用显影过程，在聚酰胺酸树脂层中形成第一通孔的步骤的截面图；
(d)采用使聚酰胺酸树脂层固化形成第一聚酰亚胺绝缘层的步骤的截面图，
图5是描述形成如图3(b)中所示第一导电层的步骤的过程，其中：
(a)是描述在第一绝缘层的整个表面上和在每一个第一通孔中的侧面和底面形成一个底面的步骤的截面图；
(b)是描述在除形成规定的电路图形的区域以外的所有区域中的底面上形成电镀保护层的步骤的截面图；
(c)是描述在第一通孔中形成第一导电通道和在第一绝缘层上形成具有规定的电路图形的第一导电层的步骤的截面图；
(d)是描述去掉电镀保护层的步骤的截面图；以及
(e)是描述去掉在其上形成电镀保护层的底面的步骤的截面图，
图6是描述形成具有如图3(c)中所示的第二通孔的第二绝缘层的步骤的过程，其中：
(a)是描述在第一导电层上形成聚酰胺酸树脂的步骤的截面图；
(b)是描述通过光掩膜使聚酰胺酸树脂层曝光的步骤的截面图；
(c)是描述采用显影过程，在聚酰胺酸树脂层中形成第二通孔的步骤的截面图；
(d)采用使聚酰胺酸酸树脂层固化形成第二聚酰亚胺绝缘层的步骤的截面图。
图7是描述形成如图3(d)中所示第三导电层的步骤的过程，其中：
(a)是描述在第二绝缘层的整个表面上和在每一个第二通孔中的侧面和底面形成一个底面的步骤的截面图；
(b)是描述在除形成规定的电路图形的区域以外的所有区域中的底面上形成电镀保护层的步骤的截面图；
(c)是描述在第二通孔中形成第二导电通道和在第二绝缘层上形成具有规定的电路图形的第二导电层的步骤的截面图；
(d)是描述去掉电镀保护层的步骤的截面图；以及
(e)是描述去掉在其上形成电镀保护层的底面的步骤的截面图，
图8是描述形成具有如图3(e)中所示的第三通孔的第三绝缘层的步骤的过程，其中：
(a)是描述在第二导电层上形成聚酰胺酸树脂的步骤的截面图；
(b)是描述通过光掩膜使聚酰胺酸树脂层曝光的步骤的截面图；
(c)是描述采用显影过程，在聚酰胺酸树脂层中形成第三通孔的步骤的截面图；
(d)采用使聚酰胺酸树脂层固化形成第三聚酰亚胺绝缘层的步骤的截面图。
图9是描述形成图制1(b)所示多层电路板的步骤的过程，其中：
(a)是制备聚脂胶片绝缘板和形成通孔的步骤的截面图；
(b)是描述在通孔中填充导电糊膏(conductive paste)的步骤的截面图；
(c)是描述在绝缘板两侧上排列金属箔并对其进行加热和加压的步骤的截面图；以及
(d)是描述以指定的电路图形式形成金属箔的步骤的截面图，
图10是形成图1(b)中所示多层电路板的步骤的过程，其中：
(e)是描述在用作芯板的双面接线板的每一侧面上排列采用图9(b)步骤中形成的聚脂胶片绝缘板的步骤的截面图，其中，通孔中填充有导电糊；分别在聚脂胶片绝缘板的两个外侧上形成有金属箔；并对其加热和加压，
(f)是以指定的电路图形式形成外金属箔的步骤的截面图，
图11是描述本发明的多层电路板的制造方法的另一种实施例的过程图，其中：
(a)是描述形成另一种实施例的多层电路板的步骤的截面图；以及
(b)是描述将多层电路板与插件结合在一起的步骤的截面图，
图12是描述本发明多层电路板的制造方法另一种实施例的过程图，其中：
(c)是描述去掉支承板的步骤的截面图；以及
(d)是描述在插件上安装半导体器件的步骤的截面图，
图13是带有插件的传统类型多层电路板的截面图。
具体实施方式
下面详细描述制造本发明的电路板的方法，举例说明制造带有用于芯片尺寸封装的插件的多层电路板的方法。
在本方法中，如图1(a)中，首先在支承板11上形成用于电路板的插件12。
在支承板11上形成插件12的步骤如图3所示。现在参见图3，详细描述在支承板上11上形成插件的步骤。图3中，省去了将在以后形成导电层半添加过程形成的底面。
如图3(a)所示，为了在支承板11上形成插件12插件12，首先制备支承板11，然后在支承板11上层叠具有第一通孔17的第一绝缘层14。支承板11用来增加其上层叠的插件12的硬度，从而改进将在后文中所述的连接到多层电路板13上的工作性能。也可以用来在将树脂涂覆到支承板11随后在固化形成绝缘层时防止热收缩。另外，当用电镀形成第一导电层可15和第一导电通道时，可以用作电镀的阴极。
由于支承板11要有一定的硬度，最好使用金属膜。按照硬度(弹性复原性)、线膨胀系数较低、可以去除以及可以用于电镀时的阴极，最好使用42合金或不锈钢。尽管支承板11的厚度没有限制，但厚度最好约10至100μm左右。
任何一种绝缘金属都可以用于第一绝缘层14，没有特别的限制，只要具有绝缘性能即可。例如，可以用任何一种用于电路板的绝缘材料的已知的树脂来形成第一绝缘层14。绝缘材料可以是例如：聚酰亚胺树脂，聚醚磺酸树脂，聚醚腈树脂，聚对苯二甲酸乙二醇酯树脂，聚萘二甲酸乙二醇酯树脂和聚氯乙烯树脂。尽管第一绝缘层14的厚度没有特别的限制，但厚度最好例如是5至50μm左右。
在这些树脂中，最好使用光敏树脂，如光敏聚酰亚胺树脂或光敏聚醚磺酸树脂，来形成第一绝缘层14。使用光敏树脂使得可以同时形成第一绝缘层14和第一通孔17。
例如，当用光敏聚酰亚胺树脂形成第一绝缘层14时，首先如图4(a)所示，在支承板11上形成聚酰亚胺树脂的前体光敏聚酰胺酸树脂层14p。用光敏剂制成光敏聚酰胺酸树脂，光敏剂与聚酰胺酸树脂混合在一起，而聚酰胺酸树脂是通过使酸酐与二胺化合物反应而得到的。
最好采用的酸酐包括如3，3′，4，4′-氧二(邻苯二甲酸酐)(ODPA)、3，3′4，4′-联苯四羧酸二酐、苯均四酸二酐、2，2-双(3，4-二羧苯基)六氟丙烷二酐(6FDA)和3，3′4，4′-二苯酮四羧酸二酐(BTDA)。最好使用的二胺包括如p-对苯二胺(PPD)、1，3-双(3-氨基苯氧基)苯、二氨丙基四甲基二硅氧烷(APDS)和4，4′-二氨基二苯醚(DDE)。
聚酰胺酸树脂可以是聚酰胺酸树脂的溶剂的形式，使酸酐和二胺在合适的溶剂如N-甲基-2-吡咯烷酮、N，N-二甲基乙酰胺和N，N-甲基甲酰胺中并且其比例大体等于常温、常压下的摩尔比相互反应一定的时间。
最好要在聚酰胺酸树脂中混合的光敏剂包括如1，4-二羟基吡啶衍生物。特别是最好采用1-乙基3，5-二甲氧基羰基-4(2-硝基苯基)-1，4-羟基吡啶。
光敏剂通常在与聚酰胺酸和二胺或每摩尔聚酰胺酸呈0.1至1.0的比例中混合。由于采用了大于1.0摩尔的光敏剂的混合物，固化后第一绝缘层的物理性能较差。另一方面，当光敏剂的混合比例小于0.1摩尔时，会减小第一通孔17的可模塑性。如果有必要，可以在这样得到的光敏聚酰胺酸树脂中进一步混合环氧树脂、二烯丙基酰亚胺、顺丁烯酰亚胺等。最好在250℃或更高并且最好在300℃以上的温度下酰亚胺化后使光敏聚酰胺酸树脂具有玻璃转换温度(Tg)。
随后，将如这样得到的光敏聚酰胺酸树脂施加到具有规定的厚度的支承板11上，接着用已知的方法干燥，或事先以具有规定厚度的干膜的形式成形，并且随后将干膜结合到支承板11上，从而在支承板11上形成成形作为第一绝缘层的聚酰胺酸树脂层14p。
随后，将这样形成的聚酰胺酸树脂层14p通过光掩膜曝光。如果需要，将曝光部分加热到某一温度。随后，显影聚酰胺酸树脂层形成第一通孔17。可以采用任何一种通过光掩膜的辐射如紫外线、电子射线和微波，只要是能够使干膜聚酰胺酸树脂光敏化的光即可。当加热(例如在不小于130℃到小于150℃)辐照的聚酰胺酸树脂层14p的曝光部分时，在下一个显影过程中使其溶液化(正型)，而另一方面，在加热时，例如在不小于150℃至不大于180℃时，在下一个显影过程中使其非溶液化(负型)。可以采用任何一种已知的方式来显影，如沉浸处理和喷射(spray)处理，采用已知的显影液如碱显影液。
因此，通过一系列的曝光、加热和显影过程，可以以正型或负型方式来形成第一通孔17。其中，第一通孔17最好是通过负型方式形成的。图4(b)和4(c)是一例以负型方式形成第一通孔17的方式。具体地说，如图4(b)所示，光掩膜18处在聚酰胺酸树脂层14p上方的位置上，首先与半导体芯片19的端子40面对面(confront)(见图2)，并且随后通过光掩膜18用辐射的方式照射聚酰胺酸树脂层14p。接着，如上所述，在规定的温度下加热，形成负型的图形，并且随后通过规定的显影过程显影。这样，如图4(c)所示，聚酰胺酸树脂层14p的未曝光的部分或者由光掩膜18遮蔽的部分就溶解在显影液中从而形成第一通孔17。
随后，如图4(d)所示，最终加热具有这样形成的第一通孔17的聚酰胺酸树脂层14p至250℃或以上固化(酰亚胺化)，从而形成聚酰亚胺第一绝缘层14。
如果不采用光敏树脂，尽管未示出，将树脂涂层涂覆到支承板11上，或事先形成干膜，并且随后与支承板11结合，从而制成第一绝缘层14。随后，用激光或等离子体采用已知的成孔加工过程钻孔，形成第一通孔17。另外，可以在支承板11上事先形成第一通孔17的第一绝缘层14的干膜。
采用光敏树脂同时完成第一绝缘层14和第一通孔17的过程与在形成第一绝缘层14以后通过激光成孔等加工形成第一通孔17的过程相比具有所形成的第一通孔17数量大并且间距小的优点。因此，前者具有速度大大加快(减小了加工时间)、成本低的优点，从而提高了工作效率和生产率。
因此，如图3(b)所示，在这样形成的第一绝缘层14上形成了规定电路图形的第一导电层15。
任何一种导电材料都可以应用于第一导电层15，而没有特别的限制，只要它具有导电性能即可。用作电路板导电材料的已知金属可以用于第一导电层15，包括金、银、铜、白金、铅、锡、镍、钴、铟、铑、铬、钨和钌，以及各种合金，如焊料、镍-锡合金和金-钴合金。可能的话，第一导电层15的厚度是在5-20μm左右，尽管对厚度是没有限制的。
采用已知的图形加工过程如除去杂质过程、添加过程和半添加过程，将第一导电层15以规定的电路图形式形成在第一绝缘层14上。在相减法过程中，将第一导电层15首先层叠在第一绝缘层14的整个表面上，随后在第一导电层15上形成光刻胶而使之与规定的电路图一致。由于采用了光刻胶，就刻蚀了第一导电层15，随后从第一导电层15上去掉光刻胶。在添加过程中，在第一绝缘层14除要形成规定的电路图部分以外的那一部分上，首先形成电镀保护层。接着，通过在不形成电镀保护层的那一部分上，由第一绝缘层14形成第一导电层15。随后，从第一绝缘层14上去掉电镀保护层。二在半添加过程中，首先在第一绝缘层14上形成作为地的导电材料薄膜，并且随后在要形成规定电路图以外的地部分处形成电胶。接着，在不形成电镀保护层的那一部分地上，形成第一导电层15。随后，去掉电镀保护层和层叠有电镀保护层的地部分。
在这些过程中，最好采用半添加过程。下面将详细描述采用半添加过程形成第一导电层15的过程。如图5所示，图中示出了采用半添加过程形成第一导电层15的步骤。如图5(a)所示，要形成作为地20的导电材料薄膜是首先形成在第一绝缘层14的整个正面表面以及每一通孔17的侧面和底面上的。地20可以采用已知的真空淀积过程如溅射淀积过程、电阻加热淀积过程或电子束加热淀积过程或无电子电镀过程来形成的。溅射淀积过程最好用来形成地20。任何一种导电材料都可以用作地20而没有特定的限制，只要在第一绝缘层14和第一导电层15之间能够具有改进的黏附性即可。例如，对于由铜制成的第一导电层15，最好用铬和铜作为导电材料。尽管地20的厚度是没有特别的限制的，但厚度最好采用500-5000左右。地20可以形成在不仅是在单层内，也可以形成在多层如双层中。例如，对于由铬和铜制成的双层地20，铬层的厚度最好是300-700，而铜层的厚度最好是1,000-3,000。
因此，如图5(b)所示，在要形成特定电路图部分以外的部分处的地20上形成了电镀保护层21。电镀保护层21可以以特定的保护图形形成，例如，通过已知的工艺采用干膜保护层的方法。随后，如图5(c)所示，采用电镀的方法，在没有电镀保护层21的部分，在第一绝缘层14上形成第一导电层15。尽管可以采用电解法电镀和化学镀，但在形成第一导电层15时，最好采用电解法电镀。当采用电解法电镀来形成第一导电层15时，最好支承板11用作阴极，先将金属淀积到第一通孔17内，形成第一导电通道16，随后继续电解法电镀，将金属淀积到第一绝缘层14上没有形成电镀保护层21的地方，从而以特定的电路图形成第一导电层15。电解法电镀可以在第一通孔17内形成第一导电通道16，并以一个步骤形成第一导电层15。用作电解法电镀最好使用的金属包括如金、铜、镍和焊料。其中，根据形成的电路图和电特性，最好使用铜。
接着，如图5(d)所示，用已知的蚀刻工艺如化学蚀刻工艺(湿刻蚀)去掉电镀保护层21。随后，用已知的刻蚀过程如图5(e)所示的化学刻蚀工艺去掉形成电镀保护层21的地20的部分。
在于第一绝缘层14上形成具有特定电路图的第一导电层15的工艺过程中，通过上述电解法电镀，可以以一个步骤形成第一通孔17中的第一导电通道16和第一导电层15，但第一导电层15的形成和第一导电通道16的形成却不必是在一个步骤中来完成。例如，半添加工艺过程也可以用来形成第一导电层15，按照该工艺过程，支承板11用作阴极，首先采用电镀形成第一导电通道16，随后在第一导电通道16上形成地20。
接着，如图3(c)所示，与以特定的电路图所形成的一样，在第一导电层15上形成具有第二通孔22的第二绝缘层23。与在第一绝缘层14中采用的方法相同，可以用相同的树脂来形成第二绝缘层23。
例如，当用光敏聚酰亚胺树脂形成第二绝缘层23时，最好以负型图的方式来形成，这与形成第一绝缘层14的情况一样。具体地说，如图6(a)所示，在第一导电层15上首先形成光敏聚酰胺酸树脂层23p。接着，如图6(b)所示，在将光掩膜24置于聚酰胺酸树脂层23p上面对间距要比第一通孔17更大的第二通孔22的位置时，通过光掩膜24，用辐照的方式辐照聚酰胺酸树脂层23p。随后，在特定的温度下加热聚酰胺酸树脂层，形成负型图形，接着通过特定的显影过程显影。因此，如图6(c)所示，光敏聚酰胺酸树脂层23p不需要曝光的部分或光掩膜24未遮蔽的部分就溶解在显影液中，而形成第二通孔22。
接着，将其中形成了第二通孔22的聚酰胺酸树脂层23p最终在250℃或以上的温度下加热固化(酰亚胺化)，而形成如图6(d)所示的的聚酰亚胺第二绝缘层23。
因此，如图3(d)所示，在这样形成的第二绝缘层23上形成以特定电路图形成形成的第二导电层25。以相同的方式，采用与第一导电层15相同的金属，可以形成第二导电层25。
具体说来，最好采用半添加工艺，形成第二导电层25。如图7(a)所示，在第二绝缘层23的整个正面上以及每一个第二通孔侧面和底面上首先形成构成地26的导电金属薄膜。接着，如图7(b)所示，在除要形成规定的电路图部分以外的部分的地处形成电镀保护层27。随后，如图7(c)所示，通过电解法电镀，在第二通孔22中淀积金属，形成第二导电通道28。接着，电解法电镀继续，通过该方法，将金属淀积到没有形成电镀保护层27的部分的第二绝缘层23上，从而形成具有特定电路图的第二导电层25。随后，如图7(d)所示，采用已知的化学刻蚀过程(湿刻蚀)，去掉电镀保护层27。接着，如图7(e)所示采用已知的刻蚀工艺过程如化学刻蚀(湿刻蚀)去掉形成电镀保护层27的部分。
随后，如图3(e)所示，与形成具有特定电路图的情况一样，在第二导电层25上形成具有第三通孔29的第三绝缘层30。可以用相同的方法，采用与第二绝缘层23中相同的树脂来形成第三绝缘层30。第三绝缘层30最好具有用来粘结(热熔粘结)到多层电路板13上那样的粘结特性(热熔粘结特性)。因此，最好采用具有粘结特性的光敏树脂。其中，最好采用具有粘结特性以及在1,000-1000,000Pa·S或最好是5,000-5000,000Pa·S和50-250℃或最好是100-200℃的玻璃转换温度(Tg)的酰亚胺化(250℃)后的熔解粘滞性的光敏聚酰亚胺树脂。
例如，当用光敏聚酰亚胺树脂形成第三绝缘层30时，最好与形成第二绝缘层23的情况一样，以负型来形成。具体地说，如图8(a)所示，首先在第二导电层25上形成光敏聚酰胺酸树脂层30p。随后，在将光掩膜31置于聚酰胺酸树脂层30p上以面对更大并且间距比第二通孔22更小的第三通孔位置而且位置对应于后文(见图2)所提及的多层电路板13的端子33以后，通过光掩膜31采用辐照的方式来照射光敏聚酰胺酸树脂层30p。随后，在特定的温度下加热聚酰胺酸树脂层形成负型电路图，并且随后通过特定的显影过程显影。结果，如图8(c)所示，光敏聚酰胺酸树脂层30p的未曝光部分或光掩膜31遮蔽的部分就溶解在显影液内而形成第三通孔29。
接着，加热这样形成的具有第三通孔29的聚酰胺酸树脂层30p至250℃或以上，固化(酰亚胺化)，而形成如图8(d)所示的光敏聚酰亚胺第三绝缘层30。
这样，就在支承板11上形成了具有第一导电层15和第二导电层25的多层插件12。
接着，如图3(f)所示，通过已知的方法，如采用金、铜或焊料进行电镀，在插件12的第三通孔29中形成端子32，而与多层电路板13的端子33结合。这将在下文中说明。
采用这样的方法，如图1(b)所示，就与插件12分开地形成了多层电路板13。通过已知的方法，可以形成多层电路板13，尽管最好是通过所描述的实施例中图9和10所示的工艺过程来形成。以图9和图10为例，下面详细描述形成多层电路板13的步骤。
为了形成多层电路板13，如图9(a)所示，首先制备聚酯胶片的绝缘板34。随后，在绝缘板34中形成通孔35。最好使用的绝缘层34聚酯胶片包括用作多层电路板绝缘材料的聚酯胶片，如芳香族聚酰胺环氧化合物、玻璃环氧化合物、玻璃-BT树脂化合物和芳香族聚酰胺-BT化合物。聚酯胶片的厚度没有特别的限制，当然，合适的厚度是约50-300μm。通孔35可以采用如钻孔、激光加工等已知的方法来形成。
接着，如图9(b)所示，在通孔35中填入导电糊膏36。导电糊膏36可以通过印刷过程来填入，这时，将模制释放片(mold releasing sheet)粘结到绝缘板34上，并用作印刷过程的掩膜。随后，分别如图9(c)所示，将金属箔排列在绝缘板34的两侧上，随后再加热和加压。这样，就使聚酯胶片的绝缘板34和导电糊膏36固化，并且同时将金属箔38粘结到绝缘板34上了。最好使用的金属箔38包括如铜箔。每一金属箔38的厚度没有特别的限制，当然厚度最好在5-30μm左右。
接着，如图9(d)所示，用已知的方法如光刻形成图形来形成具有特定电路图的金属箔38。
随后，将聚酯胶片绝缘板34排列到这样形成用作芯板的双面接线板39的两面上，而绝缘板34具有在图9(b)步骤中填充的导电糊膏36(绝缘板34中的通孔35的位置相互间是不同的)。同时，金属箔38分别排列在聚脂胶片的绝缘板34的两个外侧上。随后，如图10(e)所示，对它们加热和加压，从而使聚脂胶片的外绝缘板34和导电糊膏36固化，这与上面的情况是一样的，并且同时将外金属箔38的导电糊膏36黏结到绝缘板34上。随后，如图10(f)所示，通过采用已知的方法如光刻形成图形而使外金属箔38形成特定的电路图，从而制成多层多层电路板13。应当注意，在图(f)中，多层电路板13下面的金属箔38是以连接到插件12的端子33的形式来形成。
例如，如图11(a)所示，可以以下面的过程来形成多层电路板13。用任何一种已知的图形形成工艺过程，如相减工艺过程、添加工艺过程或半添加工艺过程，在绝缘树脂膜的所述绝缘层41的所述两侧上，使导电金属的导电层42形成特定的电路图形。另外，在导电层42的两侧上交替形成绝缘层41和导电层42以后，采用已知的方法入钻孔、激光加工等类似的方法，形成通孔43。随后，在通孔43中，填充电镀糊膏或导电层，而形成导电通道44。这样，如上所述，可以在层叠了所有的绝缘层41和导电层42以后，形成通孔43，但它们可以事先相互层叠在一起。每一层中通孔的形成可以使多层电路板13致密严实。在该多层电路板13中，一端处形成的导电通道44形成为端子33用于与插件12相连。
如图1(c)和图11(b)所示，采用这样的方法，将这样在支承板11上形成的插件12和多层电路板13结合在一起。
可以采用粘接剂以已知的粘接方法来进行插件12和多层电路板13的连接。采用具有粘接性能的聚酰亚胺来形成插件12的第三绝缘层30，从而通过热压来将插件12和多层电路板13结合在一起，而无需粘接剂。热压最好是在150-300℃或最好是200-250℃；1×104-1×106Pa或5×104-3×105Pa下以及持续时间5秒至60分钟或者最好在1-5分钟的时间里进行。结合是在插件12的端子和多层电路板13的端子33相互接触的状态下进行的。
随后，如图2(b)和图12(c)所示，去掉在其上形成插件12的支承板11。
采用已知的刻蚀工艺入化学刻蚀工艺过程(湿刻蚀)来去掉支承板11。在去掉支承板11的过程中，可以全部去掉支承板11，或者留下一部分用作电路布图或加强层。
在去掉了支承板11以后，如图2(e)和图12(d)所示，半导体芯片19的端子40与第一绝缘层14的导电通道16相连，从而可以安装半导体芯片19，保持其原来的大小基本保持不变。半导体芯片19通常是用封装材料45来封装的。
按照本方法来制造具有插件12的多层电路板13时，可以分开制造插件12和多层电路板13。所以，即使插件12的制造在多层电路板13的制造以后出现问题，也可以仅使插件12挖出，而不必同时也使多层电路板13报废，这与传统的方法是不同的。所以，可以减少制造过程的损耗，从而节省了材料资源，降低了制造成本。
此外，尽管插件12又细又薄，但由于它是形成在支承板11上的，所以当将插件12和多层电路板13结合在一起时，可以确保插件12的端子32和多层电路板13的端子33的相互定位。因此，按照本方法，可以确保插件12安装在多层电路板13上。
另外，按照本方法，由于支承板11用来防止在插件12的制造过程中绝缘层树脂的收缩，所以，就很好地防止了层与层之间的位移。所以与传统方法中采用的是在制造多层电路板以后再其上直接制造插件相比，本方法的插件12制造可以具有更小的间距，具有更好的精度。
再有，按照本方法，由于支承板11使第一绝缘层14上的半导体芯片19的连接面可以平滑地形成，所以可以使得与半导体芯片19的连接更可靠。
然而在上述说明中，插件12是形成在多层中，所以对层数没有限制。但是，多层中形成的插件12具有使形成的半导体芯片19连接间距更小的优点。同时，对多层电路板13的数量也没有限制，这与插件12的情况是一样的。
尽管在上述说明中，端子33是仅形成在多层电路板13的任意一侧上的，但在结合有插件12的任意一侧上，例如在多层电路板13两侧上，在可以形成插件12的每一侧上都可以形成端子33。另外，端子33可以形成在多层电路板13的两侧上，其一侧上结合有插件12，而在其另一侧上结合有另一多层电路板13。在将进一步的多层电路板13与它的另一侧结合时，可以采用不同类型的多层电路板13或相同类型的多层电路板13。例如，可以采用如图1(b)所示类型的多层电路板13或如图11(a)中所示类型的多层电路板13。
尽管在上文的描述中，本发明制造多层电路板的方法是以具有插件12的多层电路板13的制造方法为例的，但要与多层电路板结合的电路板并非仅限于插件，为实现一定的用途和应用而选择的任何电路板都可以与多层电路板结合在一起。
例子
尽管在下文的详细描述是针对例子而进行的，但本发明并非仅限于这些例子。同时，所涉及的附图仅用于说明过程中的步骤，并非打算精确描述其尺寸。
制造例1(插件A的制造)
首先，如图4(a)所示，厚度为25μm的SUS片用作支承板11，并且将含有下述成分的光敏聚酰胺酸树脂施放到支承板11上。随后，在100℃的温度下干燥20分钟，而形成聚酰胺酸树脂层14p，作为第一绝缘层。
(第一绝缘层聚酰胺酸树脂的组分)
酸酐成分：3，3′4，4′-联苯四羧酸二酐(1.0摩尔)；
二胺成分：p-对苯二胺(0.9摩尔)；和4，4′-二氨基二苯醚(0.1摩尔)；
光敏剂：1-乙基-3，5-二甲氧基羰基-4-(2-硝基苯基)-1，4-羟基吡啶(0.26摩尔)；以及
有机溶剂：N-甲基-2-吡咯烷酮
按顺序，如图4(b)所示，通过光掩膜18，通过辐照对聚酰胺酸树脂层14p进行曝光(g射线)，随后，在170℃的温度下加热3分钟，然后用碱性显影液显影，从而如图4(c)所示，在相应于半导体芯片19的端子40的位置处形成第一通孔17。接着，在400℃的温度下加热30分钟固化(酰亚胺化)，而形成如图4(d)所示厚度为10μm的聚酰亚胺第一绝缘层14。
随后，如图5(a)所示，在第一绝缘层14的整个表面上和每一第一通孔17底面的侧面上，形成厚度约300的铬薄膜，以及在薄铬膜上形成的厚度为1,000的铜薄膜，作为地20。然后，如图5(b)所示，在除了要形成指定的电路图的部分以外的地方的地20上形成电镀保护层21。接着，如图5(c)所示，用支承板11作为阴极，通过电解电镀的方法，在第一通孔17中淀积金属，而形成第一导电通道16。而后，继续进行电解电镀，在没有形成电镀保护层21的部分处，将金属淀积到第一绝缘层14上，而形成具有特定电路图的第一导电层15。接着，如图5(d)所示，在用碱性刻蚀溶液去掉电镀保护层21以后，如图5(e)所示，用碱性刻蚀溶液，也去掉已经形成电镀保护层21的地20。
随后，在形成有特定的电路图形的第一导电层15上施放具有下述成分的光敏聚酰胺酸树脂，并在100℃的温度下干燥20分钟，从而形成聚酰胺酸树脂层23p，作为第二绝缘层，见图6(a)所示。
(第二绝缘层聚酰胺酸树脂的成分)
酸酐的成分：3，3′4，4′-联苯四羧酸二酐(1.0摩尔)；
二胺成分：p-对苯二胺(0.9摩尔)；和4，4′-二氨基二苯醚(0.1摩尔)；
光敏剂：1-乙基-3，5-二甲氧基羰基-4-(2-硝基苯基)-1，4-羟基吡啶(0.26摩尔)；以及
有机溶剂：N-甲基-2-吡咯烷酮
按顺序，如图6(b)所示，通过光掩膜24，通过辐照对聚酰胺酸树脂层23p进行曝光(g射线)，随后，在170℃的温度下加热3分钟，然后用碱性显影液显影，从而形成间距比第一通孔17更大的第二通孔22。接着，在400℃的温度下加热30分钟固化(酰亚胺化)，而形成如图6(d)所示厚度为10μm的聚酰亚胺第二绝缘层23。
随后，如图7(a)所示，在第二绝缘层23的整个表面上和每一第二通孔22底面的侧面上，通过溅射，形成厚度约300的铬薄膜，以及在薄铬膜上形成的厚度为1,000的铜薄膜，作为地26。然后，如图7(b)所示，在除了要形成指定的电路图的部分以外的地方，形成电镀保护层27。接着，如图7(c)所示，通过电解电镀的方法，在第二通孔22中淀积金属，而形成第二导电通道28。而后，继续进行电解电镀，在没有形成电镀保护层27的部分处，将金属淀积到第二绝缘层23上，而形成具有特定电路图的第二导电层25。接着，如图7(d)所示，在用碱性刻蚀溶液去掉电镀保护层27以后，如图7(e)所示，用碱性刻蚀溶液，也去掉已经形成电镀保护层27的地26。
随后，在形成有特定的电路图形的第二导电层25上施放具有下述成分的光敏聚酰胺酸树脂，并在100℃的温度下干燥20分钟，从而形成聚酰胺酸树脂层30p，作为第三绝缘层，见图8(a)所示。
(第三绝缘层聚酰胺酸树脂的成分)
酸酐的成分：3，3′，4，4′-氧二(邻苯二甲酸酐)(1.0摩尔)；
二胺的成分：1，3-双(3-氨基苯氧基)苯(0.7摩尔)，二氨丙基四甲基二硅氧烷(0.3摩尔)；
光敏剂：1-乙基-3，5-二甲氧基羰基-4-(2-硝基苯基)-1，4-羟基吡啶(0.26摩尔)；以及
有机溶剂：N-甲基-2-吡咯烷酮
按顺序，如图8(b)所示，通过光掩膜31，通过辐照对聚酰胺酸树脂层30p进行曝光(i射线)，随后，如图8(c)所示，在170℃的温度下加热3分钟，然后用碱性显影液显影，从而在相应于多层电路板13的端子33的位置处形成第三通孔29。接着，在300℃的温度下加热30分钟固化(酰亚胺化)，而形成如图8(d)所示厚度为10μm的聚酰亚胺第二绝缘层30。
随后，如图3(f)所示，在第三通孔29中通过电镀形成端子32，而制成如图3(f)所示的插件A。在这样制成的插件A中，第一绝缘层14中的第一通孔17有孔直径为50μm而第一通孔17之间的间距为50μm的绝缘层14，并且第三绝缘层30中的第三通孔29的孔直径为60μm，第三通孔29之间的间距上70μm。
制造例2(多层电路板A的制造)
如图9(a)所示，首先制备厚度为100μm的芳香族聚酰胺环氧化合物聚脂胶片绝缘板34。随后，通过激光加工，在绝缘板中形成通孔35。然后，如图9(b)所示，通过丝网印刷的方法，在通孔35中填入导电糊膏36，分别在绝缘板34的两侧上排列厚度为18μm的金属箔38，如图9(c)所示，然后再加热、加压，使聚脂胶片的绝缘板34和导电糊膏36固化，并且同时将金属箔38粘接到绝缘板34上。接着，如图9(d)所示，采用已知的方法光刻，通过溅射，形成具有特定的电路图形的金属箔38。随后，在接线板39的两面上排列具有以图9(b)中的步骤所示的导电糊膏36填充的通孔35的聚脂胶片绝缘板34(绝缘板34中的通孔35相互间的位置是不同的)，并且分别在聚脂胶片绝缘板34的两个外表面上排列金属箔38。然后，对它们加热和加压，使聚脂胶片的外绝缘板34和导电糊膏36固化，这与上述情况上一样的，并且同时将外金属箔38粘接到绝缘板34上，见图10(e)所示。接着，如图10(f)所示，采用已知的方法如光刻，通过溅射，形成具有特定电路图形的外金属箔38，制成多层电路板A。
制造例3(多层电路板B的制造)
将厚度为18μm的铜箔通过厚度为15μm的聚酰亚胺膜粘接剂粘接到厚度为25μm的聚酰亚胺薄膜绝缘层41的两侧上，并通过相减法过程形成指定的电路图。另外，通过相同的粘接剂，将相同的绝缘层41粘接到导电层42的两侧上，并通过相同的粘接剂将同一导电层42粘接到绝缘层41的两侧上，通过相减法过程形成指定的电路图。接着，在通过同一粘接剂将同一绝缘层41粘接到导电层42的两侧上以后，采用钻孔，形成直径为150μm的通孔43。随后，将电镀糊状物填充到通孔43中，形成导电通道44。这样，就形成了如图11(a)所示的多层电路板B。
例1
如图1(c)所示，当插件A的第三绝缘层30和多层电路板A的最外面的金属箔38相遇时，制造例1中制成的插件A和制造例2中制成的多层电路板A通过在250C°以及2×106Pa下加热10秒，相互挤压。随后，如图2(d)所示，采用刻蚀，去掉支承板11，从而制成具有插件A的多层电路板A。
例2
如图11(b)所示，当插件A的第三绝缘层30和多层电路板B的最外面的绝缘层41相遇时，制造例1中制成的插件A和制造例3中制成的多层电路板B通过在250C°以及2×106Pa下加热10秒，相互挤压。随后，如图12(c)所示，采用刻蚀，去掉支承板11，从而制成具有插件A的多层电路板B。
尽管上文中描述了本发明的实施例，但这些描述仅是描述性的，而不能被看作是限定性的。很明显，本领域中的技术人员可以作各种修正，而这些修正同样也包括在本发明权利要求书所限定的范围内。

Claims (3)

1.一种制造多层电路板组件的方法，其特征在于，它包含下述步骤：
在一支承板上形成一电路板；
形成与所述电路板分开制造的多层电路板；
使在所述支承板上形成的电路板与所述多层电路板结合；以及
去掉所述支承板，
其中，所述电路板是一个插件，用来在一半导体器件和所述多层电路板之间作电连接，所述插件具有两个侧面，其第一侧面与所述支承板邻接，在该侧面上形成的端子间距与所述半导体器件的端子间距对应，在第二侧面上形成的端子间距与所述多层电路板的端子间距对应，并且所述第二侧面上形成的端子间距大于所述第一侧面上形成的端子间距。
2.如权利要求1所述的制造多层电路板组件的方法，其特征在于，所述支承板上形成的电路板具有一多层结构。
3.如权利要求1所述的制造多层电路板组件的方法，其特征在于，所述支承板是由不锈钢或42-合金制成的。
CNB011120592A 2000-03-22 2001-03-22 制造多层电路板组件的方法 Expired - Fee Related CN1184868C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000080145A JP2001267747A (ja) 2000-03-22 2000-03-22 多層回路基板の製造方法
JP080145/2000 2000-03-22

Publications (2)

Publication Number Publication Date
CN1320012A CN1320012A (zh) 2001-10-31
CN1184868C true CN1184868C (zh) 2005-01-12

Family

ID=18597295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011120592A Expired - Fee Related CN1184868C (zh) 2000-03-22 2001-03-22 制造多层电路板组件的方法

Country Status (4)

Country Link
US (1) US6591491B2 (zh)
EP (1) EP1137060A3 (zh)
JP (1) JP2001267747A (zh)
CN (1) CN1184868C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105992458A (zh) * 2014-12-17 2016-10-05 易鼎股份有限公司 软性电路板微孔径导电通孔结构及制造方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2812400B1 (fr) * 2000-07-28 2002-09-27 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test de circuits integres a microbilles, et dispositif de test utilisant la carte
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
JP3757143B2 (ja) * 2001-10-11 2006-03-22 富士通株式会社 半導体装置の製造方法及び半導体装置
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
DE10205544A1 (de) * 2002-02-11 2003-05-15 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit dreidimensionaler Umverdrahtungsstruktur sowie elektronisches Halbleiterbauteil
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
KR100487812B1 (ko) * 2002-06-26 2005-05-06 엘지전자 주식회사 인쇄회로기판의 미세회로패턴 제조방법
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
DE10235332A1 (de) * 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
DE10237338A1 (de) * 2002-08-14 2004-03-11 Siemens Ag Herstellung einer Umverdrahtungslage auf einem Trägermaterial
KR100944310B1 (ko) * 2003-01-24 2010-02-24 닛토덴코 가부시키가이샤 광 도파로의 제조 방법 및 광 디바이스의 접속 구조물
US6905589B2 (en) * 2003-02-24 2005-06-14 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
JP4143609B2 (ja) * 2003-05-23 2008-09-03 富士通株式会社 配線基板の製造方法
US20060154169A1 (en) * 2003-06-11 2006-07-13 Hans-Joachim Timpe Radiation-sensitive compositions comprising a 1,4-dihydropyridine sensitizer and imageable elements based thereon
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
JP2005340686A (ja) * 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
GB0414935D0 (en) * 2004-07-02 2004-08-04 Ykk Europ Ltd Zip fastener with emergency opening facility
DE102004032706A1 (de) * 2004-07-06 2006-02-02 Epcos Ag Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
KR100782956B1 (ko) * 2005-11-18 2007-12-07 후지쯔 가부시끼가이샤 배선 기판의 제조 방법
JP4934325B2 (ja) * 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008108890A (ja) * 2006-10-25 2008-05-08 Three M Innovative Properties Co 回路基板の接続方法及び接続構造体
US7892441B2 (en) * 2007-06-01 2011-02-22 General Dynamics Advanced Information Systems, Inc. Method and apparatus to change solder pad size using a differential pad plating
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5436774B2 (ja) * 2007-12-25 2014-03-05 古河電気工業株式会社 多層プリント基板およびその製造方法
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5419583B2 (ja) * 2009-08-03 2014-02-19 新光電気工業株式会社 配線基板の製造方法
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
JP5543754B2 (ja) * 2009-11-04 2014-07-09 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US20140124124A1 (en) * 2012-11-08 2014-05-08 Boardtek Electronics Corporation Printed circuit board manufacturing method
LU92270B1 (en) * 2013-08-22 2015-02-23 Iee Sarl Foil heater eg for a heating panel
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
CN106469711B (zh) * 2015-08-14 2019-01-22 恒劲科技股份有限公司 封装基板及其制作方法
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642333B (zh) * 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
WO2019124307A1 (ja) * 2017-12-20 2019-06-27 住友電気工業株式会社 プリント配線板の製造方法及び積層体
CN110545625B (zh) * 2018-05-29 2021-11-02 鹏鼎控股(深圳)股份有限公司 柔性电路板及所述柔性电路板的制作方法
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
US11856708B2 (en) * 2021-03-22 2023-12-26 Carnegie Mellon University Stretchable 3D-printed circuit boards

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US23532A (en) * 1859-04-05 Julius a
US3932932A (en) * 1974-09-16 1976-01-20 International Telephone And Telegraph Corporation Method of making multilayer printed circuit board
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
US4875283A (en) * 1986-11-13 1989-10-24 Johnston James A Method for manufacturing printed circuit boards
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
CA2059020C (en) * 1991-01-09 1998-08-18 Kohji Kimbara Polyimide multilayer wiring board and method of producing same
JP2920854B2 (ja) * 1991-08-01 1999-07-19 富士通株式会社 ビィアホール構造及びその形成方法
JP3075491B2 (ja) * 1991-12-06 2000-08-14 大日本印刷株式会社 多層回路基板及びその製造方法
JP3172267B2 (ja) * 1992-07-08 2001-06-04 株式会社日立製作所 大規模配線基板及びその製造方法
JP3140859B2 (ja) * 1992-08-28 2001-03-05 株式会社東芝 多層配線板の製造方法
JP2751902B2 (ja) 1995-12-27 1998-05-18 日本電気株式会社 多層印刷配線板の製造方法
DE69738994D1 (de) * 1996-04-08 2008-10-30 Raytheon Co Herstellungsmethode einer HDMI-Abziehstruktur und einer flexiblen Feinlinien-Verbindung
JPH1070365A (ja) * 1996-08-28 1998-03-10 Shinko Electric Ind Co Ltd 多層回路基板の製造方法
US6286204B1 (en) * 1998-03-09 2001-09-11 Sarnoff Corporation Method for fabricating double sided ceramic circuit boards using a titanium support substrate
EP0948247B1 (en) * 1998-04-01 2005-08-31 Mitsui Mining & Smelting Co., Ltd. Method For Making A Multi-Layer Printed Wiring Board
DE19910482A1 (de) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Verfahren zur Herstellung von Leiterplatten-Schaltungsebenen
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP3862454B2 (ja) * 1999-09-16 2006-12-27 電気化学工業株式会社 金属ベース多層回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105992458A (zh) * 2014-12-17 2016-10-05 易鼎股份有限公司 软性电路板微孔径导电通孔结构及制造方法
CN105992458B (zh) * 2014-12-17 2019-01-04 易鼎股份有限公司 软性电路板微孔径导电通孔结构及制造方法

Also Published As

Publication number Publication date
US20010023532A1 (en) 2001-09-27
CN1320012A (zh) 2001-10-31
EP1137060A2 (en) 2001-09-26
EP1137060A3 (en) 2003-05-28
US6591491B2 (en) 2003-07-15
JP2001267747A (ja) 2001-09-28

Similar Documents

Publication Publication Date Title
CN1184868C (zh) 制造多层电路板组件的方法
CN1251560C (zh) 零件内藏模块及其制造方法
CN1174665C (zh) 多层挠性布线板
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
CN1204789C (zh) 绝缘片和多层布线基板及其制造方法
CN1265687C (zh) 预浸料坯和电路基板以及它们的制造方法
CN1082332C (zh) 多层印刷电路板
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1199537C (zh) 多层基体的制造方法和用该制造方法制出的多层基体
CN1294790C (zh) 一种电子部件的生产方法及该方法生产的电子部件
CN1101126C (zh) 布线板及其制造方法
CN1223250C (zh) 多层布线衬底及其制造方法
CN1300180A (zh) 芯片安装、电路板、数据载体及制造方法和电子元件组件
CN1551343A (zh) 电子元件封装结构及其制造方法
CN1535101A (zh) 转移板和使用它的布线板及其制造方法
CN1260590A (zh) 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法
CN1518080A (zh) 电子元件封装结构及其制造方法
CN1287672A (zh) 导电胶、使用导电胶的导电结构、电子元件、固定体、电子线路板、电气连接法、电子线路板的制造方法和陶瓷电子元件的制造方法
CN1391432A (zh) 埋有电子器件的印刷线路板及其制造方法
CN1882224A (zh) 配线基板及其制造方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1755522A (zh) 形成光敏性聚酰亚胺图案的方法和具有该图案的电子器件
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
CN1525804A (zh) 电路基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050112

Termination date: 20110322