CN1204789C - 绝缘片和多层布线基板及其制造方法 - Google Patents

绝缘片和多层布线基板及其制造方法 Download PDF

Info

Publication number
CN1204789C
CN1204789C CNB021472882A CN02147288A CN1204789C CN 1204789 C CN1204789 C CN 1204789C CN B021472882 A CNB021472882 A CN B021472882A CN 02147288 A CN02147288 A CN 02147288A CN 1204789 C CN1204789 C CN 1204789C
Authority
CN
China
Prior art keywords
insulating sheet
conductive paste
via hole
wiring
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021472882A
Other languages
English (en)
Other versions
CN1420715A (zh
Inventor
小松慎五
中谷诚一
菅谷康博
朝日俊行
山本义之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1420715A publication Critical patent/CN1420715A/zh
Application granted granted Critical
Publication of CN1204789C publication Critical patent/CN1204789C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249994—Composite having a component wherein a constituent is liquid or is contained within preformed walls [e.g., impregnant-filled, previously void containing component, etc.]
    • Y10T428/249995—Constituent is in liquid form
    • Y10T428/249996—Ink in pores

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

层叠在通路孔内具有导电胶的绝缘片并进行热压来制造布线基板的情况下，由于通过熔融绝缘片，通路孔形状容易变形，或其位置容易偏离，从而不容易形成可靠性高的电连接部。在制造布线基板时使用的绝缘片具有贯通其形成的通路孔内填充的导电胶作为通路孔导体，其特征在于该导电胶的硬化开始温度低于绝缘片的熔融开始温度。

Description

绝缘片和多层布线基板及其制造方法
本申请基于日本专利申请2001-296819号(2001年9月27日申请，发明名称为多层布线基板和电路零件内置多层布线基板及其制造方法)主张巴黎条约规定的优先权，通过该引用，上述申请中记载的内容构成本说明书的一部分。
技术领域
本发明涉及经由在贯通至少包含有机树脂的绝缘层形成的通路孔中填充的导电胶形成的通路孔导体进行电连接的双面布线基板、电路零件内置双面布线基板、多层布线基板、电路零件内置多层布线基板及其制造方法。
另外，布线基板的术语是本领域人员公知的用语，关于其可有各种说明。例如，在该技术领域中，是构成形成电子设备的各种零件的要素，具有至少一个绝缘层和至少一个布线层(或金属布线层)来构成，在布线层上电连接贯通绝缘层而存在的通路孔。
背景技术
近年来，以便携电话为代表的移动通信设备等的电子设备朝着小型化、薄型化、轻量化和高性能化进展。随之而来的是可进行构成电子设备的各种电子零件的小型化和薄型化的各种技术的开发盛行起来。关于安装这些电子零件的布线基板，可进行高密度安装的各种技术也盛行起来。最近，在安装技术急速进展的同时，对把半导体裸片直接安装到布线基板上的期望提高了，对也能对应于高速信号处理电路的多层布线结构向布线基板的安装的期望也增大了。对于这些期望，在布线基板中，采用作为多层布线基板的层间电连接方式的内通路孔(IVH：inner via hole)连接方式。作为这种布线基板，可从各方面提供在绝缘层中使用树脂材料的多层布线树脂基板、将陶瓷粉末和树脂材料的混合物用作绝缘层的多层布线复合基板等。
这种多层布线基板中，布线层之间的电连接由通路孔导体进行。这种通路孔导体一般是在形成贯通由热硬化树脂形成的绝缘片或通常包含以热硬化树脂为主成分来构成的绝缘片所形成的绝缘层的固定场所的通路孔后，在通路孔内的内壁上实施金属电镀来形成。但是，这种通路孔导体的形成方法中，由于化学镀处理中使用的处理药品造价高，处理时间长等，生产性和经济性方面有问题。制作布线层多层化的布线基板时，通路孔导体难以在布线层间在任意规定场所形成电连接，因此难以形成布线图形高密度化的布线层。
与此相对，贯通绝缘片的通路孔在规定场所形成后，在通路孔内填充有机黏合剂(包含热硬化树脂为主成分来形成)和导电性粉末构成的导电胶，随后把这种绝缘片与布线层一起加热加压，通过对填充导电胶的通路孔加热加压，把通路孔中的导电性粉末高密度化，使导电性粉末之间接触来形成通路孔导体，由此配置在绝缘片两侧的布线层之间进行电连接。通过该方法，不需要镀覆等化学处理，在任意场所都可形成通路孔导体，多层布线基板中可进行高密度电连接。
如上所述，制造填充导电胶形成的通路孔导体中把布线层之间电连接的多层布线基板的情况下，在通路孔中具有导电胶的状态下，把绝缘片与规定的布线层一起加热加压来硬化。导电胶和绝缘片中包含的热硬化树脂在室温下粘度都非常高或实质上是固体状态，即，处于不能流动的状态。然而，在加热升温时，粘度降低，或从固体状态熔融变为具有非常高粘度的状态(该状态下一般具有粘性)。之后，温度再上升时，粘度进一步降低，即便不从外部积极地施加力(即自然地)，也变为不能保持室温的形状的状态或接近该状态，即为可流动的状态。本说明书中，变化为这样能流动的状态时，叫做外观上熔融，因此本说明书中，用熔融术语表现这种外观上的变化。热硬化树脂在这种熔融状态后，温度再上升时，实际上进行了架桥，降低的粘度上升。
另外，形成绝缘层的绝缘片除热硬化树脂外，还可以是包含在布线基板制造时遇到的温度下不熔融的追加成分的混合物。例如，为得到提高制造的基板的散热性的效果，绝缘片可包含陶瓷粉末，此外或代替其，还可包含无机填料、玻璃纤维等来作为增强材料。具有这种绝缘片形成的绝缘层的基板叫做复合布线基板。这种非熔融成分其尺寸非常小，因此热硬化树脂熔融时，实际上和热硬化树脂一起行动。即，绝缘片中包含的热硬化树脂为可流动的状态下，非熔融成分可与热硬化树脂一起流动。换言之，绝缘片整体为熔融状态，可流动。
如从上述理解的那样，熔融的术语在纯粹在科学上使用时，并不意味着固体变液体，而意味着变为热硬化树脂或形成绝缘层的材料可流动的状态。
尤其，制造绝缘层包含陶瓷粉末和树脂材料的混合物的多层布线复合基板时，为再提高散热性，使用不包含玻璃纤维等增强材料的绝缘片，但该绝缘片熔融时的粘度与包含增强材料时相比低。另外所谓绝缘片熔融时的粘度是指构成绝缘片的全部材料的粘度。例如，绝缘片包含非熔融成分的情况下，意味着包含这种成分的状态下测定的粘度。
由此，由填充导电胶形成的通路孔导体进行布线层之间的电连接的多层布线复合基板的制造方法中，加热加压具有填充导电胶的通路孔的绝缘片时，成为绝缘片自身熔融可流动的状态。其结果是通路孔的形状容易变形，从而不能充分施加压力。此时，通路孔中的导电胶不能充分压缩形成高密度化，存在不能进行可靠性高的电连接的问题，有通路孔的位置与绝缘片上形成时的位置偏离、通路孔的位置精度恶化的问题等。绝缘片熔融而可流动时，从通路孔流出导电胶，附着在绝缘片的表面、布线层的导体之间等的区域内、规定区域以外的区域上，容易产生相邻的布线导体之间短路的问题。
电路零件(例如裸芯片半导体、LCR这种芯片零件等)埋置在绝缘层中的布线基板的制造中，上述绝缘片的熔融引起的可流动性在把电路零件埋置在绝缘片中时是必须的。绝缘片内埋置电路零件时，与电路零件体积相当的量的绝缘片的材料由电路零件挤出，此时由于材料移动，上述绝缘片自身流动引起的问题更明显。因此，非常难以兼顾把电路零件埋置在绝缘片内引起的电路零件安装的高密度化和填充导电胶的内通路孔进行最短距离的电连接所引起的布线高密度化。
因此，本发明可缓和，最好是消除上述问题中的至少一个，更好是全部问题，目的是提供一种双面布线基板、电路零件内置双面布线基板、多层布线基板、电路零件内置多层布线基板及其制造方法。
发明内容
一个要点中，本发明提供各种布线基板的制造中使用的绝缘片，该绝缘片具有贯通其并按规定形成的通路孔内填充的导电胶，导电胶的硬化开始温度低于绝缘片的熔融开始温度。该绝缘片在布线基板中构成绝缘层，例如贯通绝缘层而存在的通路孔内形成的通路孔导体在规定场所电连接位于绝缘层两侧的布线层的布线之间。制造的布线基板根据需要在其上安装电子零件等，使用其来制造电子设备。
另一要点中，本发明提供上述绝缘片的制造方法，该方法包含形成贯通绝缘片的规定的通路孔，向通路孔填充具有比绝缘片的熔融开始温度低的硬化开始温度的导电胶。
本发明中，导电胶包含导电性粉末(例如铜粒子)和有机黏合剂而构成。该有机黏合剂包含热硬化树脂(例如环氧树脂)而构成，并且，可包含硬化剂和/或硬化促进剂。或者导电胶为调节其粘度可包含适当有机溶媒(例如丁基二甘醇乙醚)。上述要点的发明中，导电胶处于通过例如丝网印刷填充到通路孔中的胶状态，其包含的热硬化树脂在填充到通路孔中的状态下是未硬化的状态。
本发明中，绝缘片包含热硬化树脂而构成，根据需要可包含其他成分。例如，为促进散热，可包含陶瓷粉末等，或为增强而包含玻璃纤维等。只要满足上述导电胶的硬化开始温度和绝缘片的熔融开始温度的关系，本发明中使用的导电胶和绝缘片可属于同类，或属于不同类，可使用利用通路孔连接方式制造的布线基板用的公知导电胶和绝缘片。上述要点发明中，绝缘片是片状形式的零件，其包含的热硬化树脂是未硬化的状态。
在再一要点中，本发明提供布线基板的制造方法，其中在规定的通路孔中填充导电胶而形成的通路孔导体电连接于绝缘层的主表面(即，规定层，位于层两侧的面)的至少之一侧上配置的规定的布线层，该方法包含：把在通路孔中填充含有热硬化树脂并具有比形成绝缘层的绝缘片的熔融开始温度低的硬化开始温度的导电胶而形成的通路孔导体电连接绝缘片上配置的该布线层。该布线基板的制造方法包含在得到上述本发明的绝缘片后，在绝缘片的主表面的至少单侧上配置布线层，把通过导电胶形成的通路孔导体电连接于布线层。另外，在绝缘片上配置布线层而进行电连接时，布线层的应电连接的部分和绝缘片上形成的通路孔进行位置配合，即在位置上对准。
因此，本发明的布线基板的制造方法包含(a)准备上述本发明绝缘片(导电胶的硬化开始温度低于绝缘片的熔融开始温度)；和(b)在绝缘片的主表面的至少之一上配置布线层，将通路孔导体电连接布线层。该制造方法中，之后，经后述的工序可制造各种布线板。
本发明中，“配置布线层并将通路孔导体电连接布线层”只要由规定的通路孔内包含的导电胶形成的通路孔导体与规定的布线层之间按规定流过电流来形成连接部，用哪种方法实施都可以，构成布线层的布线的规定区域和通路孔导体连接。通常，布线层的该规定区域以外的区域连接绝缘片，当然不流过电流
最佳状态下，通路孔内包含导电胶的绝缘片上配置规定的布线层，在加热下，将其压成一体(即，加热加压)来进行电连接。这种状态下，用规定的各种布线构成的规定布线层可热复制到绝缘片。热复制中，使用在表面具有复制的金属布线层的剥离载体构成的复制用布线图形形成材料，通过在加热下按压的复制在绝缘片上形成布线层。
热复制方式中，剥离载体上预先细微地形成金属布线。另外，所谓复制用布线图形形成材料可以是在剥离载体上直接形成被复制布线层的结构、在剥离载体上经极薄的剥离层形成被复制布线层的结构，剥离载体通常由金属或树脂构成。复制用布线图形形成材料可具有在复制的金属布线层上进行电连接的电路零件。这种复制用布线图形形成材料如后所述在绝缘片的主表面上电连接布线层时把电路零件埋置在绝缘片内的情况下使用。此时，配置电连接金属布线层的同时可进行电路零件向绝缘层的埋置。
另外的最佳状态下，通路孔内包含导电胶的绝缘片上配置金属箔，在加热下，根据需要进行按压，使其接合成为一体(即，加热接合)，之后通过减去法，例如化学蚀刻电连接作为规定的布线层的金属箔，仅剩余必要的区域。使用化学蚀刻法这种减去法，尤其是使用铜箔作为形成布线层的金属箔，可原样使用通常的布线基板的金属布线形成用蚀刻装置，廉价地形成金属布线。
任一状态下，除因加热黏合剂中的热硬化树脂而发现黏合性外，由于通路孔导体内的导电胶被压缩而把导电性粉末高密度化，从而通路孔导体和布线层可确实进行电连接。绝缘片的热硬化树脂也通过加热发现黏合性，有利于布线层和绝缘片的接合。因此，如上述那样，配置布线层并电连接的工序中可以说是对其进行热压接(thermo-compression bonding)的工序，更详细说，是接合布线层的规定区域和通路孔导体，或接合布线层的此外的区域和绝缘片的工序。还有，本发明的布线基板的制造方法中，规定的布线层(通常是金属布线层)是规定的布线的集合体，整体为薄层状态。布线层最终在绝缘层上形成规定的布线，这些布线一起按层的状态配置在绝缘片的单侧或双侧上。
本发明的布线基板的制造方法中，由于硬化开始温度比熔融开始温度低的本发明的这种特征，通过热压接使通路孔内的导电胶的硬化在绝缘层的熔融之前开始。因此，在差不多熔融绝缘片的加热时刻，是导电胶的硬化已经进行后，好的情况下，是导电胶的硬化已经进行了相当一部分后，更好的情况下，是导电胶的硬化实质完成了。1个情况下，用多个步骤实施热压接，最初的步骤中，实质不使绝缘层熔融，完成导电胶的硬化，用之后的至少一个步骤熔融绝缘片，并且完成其硬化。
其结果是
(A)上述电连接时进行的热压接期间或
(B)上述电连接时进行的热压接后，如后所述，
(a)通过电连接时进行的热压接按原来条件下或在不同条件下继续进行，再进行热压接来制造双面电路基板或单面电路基板的情况下，或
(b)与至少一个其他绝缘片(相当于后述的第三绝缘片)同时再热压接来制造多层布线电路基板的情况下，
即使在上述这些情况下采用的加热最终使绝缘片熔融的程度，也可通过绝缘片的流动化把对通路孔导体的坏影响抑制到最小限度。还有，为了明确起见，在上述(a)和(b)再进行的热压接，即在电连接的热压接后进行的热压接在本说明书中叫作后热压接。
尤其，把通路孔导体电连接布线层得到的绝缘层在之后进行后热压接时，通路孔导体的形状难以变化，因此对绝缘片的流动化产生的影响比较有利。尤其，电连接期间，黏合剂中的热硬化树脂已经充分进行硬化的情况下，通路孔内的导电胶变硬。因此，后热压接期间，实际上不引起通路孔导体的形状变化。
上述布线基板的制造方法中，在把通路孔导体电连接布线层的热压接时，如上所述，黏合剂中的热硬化树脂硬化实质已有较好进展，实质硬化已较好完成。此时，绝缘片中的热硬化树脂的硬化实质即使进行了或即使没进行都可以，但不能完成了硬化。例如通过热压接绝缘片的硬化状态可以为半硬化状态，这是较好的情况。本领域人员根据在之后怎样使用电连接后得到的绝缘片可选择电连接后的绝缘片中的热硬化树脂的硬化状态。
上述的布线基板的制造方法的一个状态下，(c)包含再通过后只热压接电连接后的绝缘片(为明确起见，也叫第一绝缘片)完成绝缘片的热硬化树脂的硬化来得到布线基板。此时，绝缘片的单侧或双侧上配置布线层进行电连接时，可分别得到单面布线基板或双面布线基板。
此时，可通过继续原样维持用于电连接的最初的热压接的条件实施后热压接。即，通过绝缘片的硬化结束之前继续最初的热压接来实施后面的热压接。当然，可变更最初的热压接条件和后热压接条件，按2或更多个以上的阶段实施加热加压。例如，最初的热压接实质上仅使导电胶充分硬化，后热压接中实质上仅熔融绝缘片使之硬化。
该单面或双面布线基板的主表面的至少之一上放置并层叠未完成硬化的至少一个另外的绝缘片(为明确起见，也叫第二绝缘片)，通过热压接处理(为区别绝缘片最初经过的“热压接”和之后经过的“后热压接”，追加“处理”这种用语)将它们接合成一体可得到多层布线基板。只要该第二绝缘片层叠在单面布线基板或双面布线基板上，之后，通过热压接处理得到希望的多层布线基板，绝缘片的种类和数目不受特别限制。此外，布线基板上层叠的第二绝缘片的数目也可以是多个。第二绝缘片通常具有由贯通其的通路孔中填充的导电胶形成的通路孔导体，可在其主表面的至少之一上具有与其电连接的布线层。因此，第二绝缘片可以在任一侧没有布线层，但根据需要可在单侧或双侧上有布线层。第二绝缘片的数目和种类在与单面布线基板和双面布线基板一起进行热压接处理来制造多层布线基板时，选择为全部的布线层按规定进行电连接。上述本发明的单面布线基板和双面布线基板中，绝缘片的硬化完成了，因此第二绝缘片是其硬化未完成，更好是未硬化或半硬化状态。
具体说，上述多层布线基板的制造方法包含：
(d)将至少一个第二绝缘片层叠在上述单面或双面布线基板的主表面的至少之一上，其中该第二绝缘片具有通路孔导体，在至少一个主表面上根据需要具有电连接通路孔导体的布线层；
(e)该层叠时，
(e-1)将其上层叠的第二绝缘片与单面或双面布线基板进行位置配合；
(i)通过接着实施的后热压接处理，按规定把单面或双面布线基板的布线层的规定区域电连接于其上层叠的第二绝缘片的通路孔导体，或
(ii)通过接着实施的后热压接处理按规定把单面或双面布线基板的通路孔导体电连接于与其相邻的第二绝缘片的布线层的规定区域以及
(e-2)对剩余的第二绝缘片进行位置配合，通过接着实施的后热压接处理按规定将第二绝缘片彼此进行电连接；和
(f)把层叠的单面或双面布线基板以及第二绝缘片热压接处理为一体得到多层布线基板。
上述(e-1)中，(i)是相对第二绝缘片的第一绝缘片的主表面具有布线层的情况，该情况下，与第一绝缘片相对的第二绝缘片的主表面没有布线层。并且第一绝缘片的布线层和第二绝缘片的通路孔导体通过热压接电连接。
上述(e-1)中，(ii)是相对第二绝缘片的第一绝缘片的主表面没有布线层的情况，该情况下，与第一绝缘片相对的第二绝缘片的主表面具有布线层。并且第一绝缘片的通路孔导体和第二绝缘片的布线层通过热压接电连接。
上述(e-2)基于在层叠的第二绝缘片是多个的情况下，不与单面或双面布线基板直接相邻的绝缘片也需要按规定进行电连接。
上述本发明的布线基板的制造方法的另一状态中，电连接后(因此，是热压接后)得到的绝缘片(与上述同样，叫作第一绝缘片)上层叠至少一个另外的绝缘片(为区别上述第二绝缘片，叫作第三绝缘片)，通过将其后热压接为一体用于制造多层布线基板。除第三绝缘片，其硬化状态严格讲是第三绝缘片中的热硬化树脂的硬化状态可以为任一状态外，可与上述第二绝缘片相同。因此，在关于第二绝缘片的在先说明中，关于硬化状态的事项以外的事项适用。
第三绝缘片包含热硬化树脂，包含在规定场所贯通形成的通路孔，其中填充导电胶形成通路孔导体。第三绝缘片根据需要至少在单面侧具有规定布线层，通路孔内填充的导电胶形成的通路孔导体电连接该布线层。因此，第三绝缘片在其主表面的两面上具有规定布线层(这些通过通路孔导体电连接)，单侧上具有规定布线层(其电连接通路孔导体)或不具有布线层都可以。
制造多层布线基板的情况下，用本发明的布线基板的制造方法在电连接后得到的第一绝缘片的硬化未完成(即，处于未硬化或半硬化状态)，因此第三绝缘片的硬化状态即使是怎样的硬化状态，都可将第一绝缘片层叠在第三绝缘片上并将其热压接为一体。通常第三绝缘片最好是硬化或半硬化状态。
上述多层布线基板的制造方法包含：
(D)将至少一个第三绝缘片层叠在热压接后得到的第一绝缘片的主表面的至少之一上，其中该第三绝缘片具有通路孔导体，在至少一个主表面上根据需要具有电连接通路孔导体的布线层；
(E)该层叠时，
(E-1)将其上层叠的第三绝缘片与第一绝缘片进行位置配合；
(i)通过接着实施的后热压接，按规定把第一绝缘片的布线层的规定区域电连接于其上层叠的第二绝缘片的通路孔导体，或
(ii)通过接着实施的后热压接，按规定把第一绝缘片的通路孔导体电连接于与其相邻的其他绝缘片的布线层的规定区域以及
(E-2)对剩余的第二绝缘片进行位置配合，通过接着实施的后热压接按规定将第二绝缘片彼此进行电连接；和
(F)把层叠的第一绝缘片以及第二绝缘片热压接为一体得到多层布线基板。
上述(E-1)中，(i)是相对第三绝缘片的第一绝缘片的主表面具有布线层的情况，该情况下，与第一绝缘片相对的第三绝缘片的主表面没有布线层。并且第一绝缘片的布线层和第三绝缘片的通路孔导体通过热压接电连接。
上述(E-1)中，(ii)是相对第三绝缘片的第一绝缘片的主表面没有布线层的情况，该情况下，与第一绝缘片相对的第三绝缘片的主表面具有布线层。并且第一绝缘片的通路孔导体和第三绝缘片的布线层通过热压接电连接。
上述(E-2)基于在层叠的第三绝缘片是多个的情况下，不与单面或双面布线基板直接相邻的绝缘片也需要按规定进行电连接。
因此，上述本发明的布线基板的制造方法包含把将通路孔导体电连接布线层后得到的绝缘片，即上述各种第一绝缘片中的某个与至少一个其他绝缘片，即第三绝缘片层叠，再进行热压接，即后热压接，将第一绝缘片与第三绝缘片硬化为一体来得到布线基板，即多层布线基板。
另外，在与第三绝缘片一起层叠进行后热压接的情况下，当然是进行位置配合以使得层叠的第一绝缘片和第三绝缘片的布线层经通路孔导体按规定进行电连接，并在层叠后进行后热压接。
此外，上述的后热压接可用多个步骤实施。导电胶的硬化未完成的情况下，最初的步骤中，实质不使绝缘片熔融，或实质不进行绝缘片的硬化，完成导电胶的硬化，用之后的至少一个步骤使绝缘片熔融，并且完成其硬化。
如上所述层叠的第二或第三绝缘片与上述本发明的布线基板的制造方法中电连接的绝缘片(即第一绝缘片)相同较好，即，关于第二或第三绝缘片，其导电胶的硬化开始温度比绝缘片的熔融开始温度低为好。这种绝缘片根据需要如后所述可埋置电路零件。
另外的方法中，第二或第三绝缘片可以是设计为与前面说明的本发明的方法中得到的电连接的第一绝缘片一起层叠并进行热压接处理或后热压接的另外制造的绝缘片。再一状态下，第二或第三绝缘片可以是具有多个绝缘层，具有该绝缘层之间配置规定布线层的多层布线的绝缘片。使用的第三绝缘片的种类和其他绝缘片的数目可根据要制造的布线基板的适当选择。
本发明的布线基板的制造方法中，电连接时使用的热压接为不使绝缘片熔融的程度的情况下，通过后热压接绝缘片熔融，之后，进行热用优势树脂的硬化。电连接时使用的热压接为使绝缘片熔融的程度的情况下，通过后热压接再进行绝缘片的硬化，硬化充分。然后，通过电连接时使用的热压接不能充分进行导电胶的硬化的情况下，通过后热压接再进行硬化，为充分的硬化状态。随后，硬化开始温度低于熔融开始温度的本发明的上述特征的结果是这种导电胶的硬化在绝缘片引起熔融之前已经进行，因此至少绝缘片的熔融引起的问题被缓和。
本发明的布线基板的制造方法的一个最佳形式中，绝缘片上设置的通路孔内形成的通路孔导体上电连接的布线层(即第一绝缘片上配置的布线层)可具有与其预先电连接的至少一个电路零件(例如裸芯片半导体、具有电阻器功能的芯片、具有电容器功能的芯片、具有电感功能的芯片、LCR芯片等)。这种状态下，绝缘片上配置布线层，通路孔导体电连接布线层时，布线层露出到绝缘片的表面，电路零件埋置在绝缘片内。具体说，通过热复制把布线层复制到绝缘片上时，具有预先电连接电路零件的布线层的复制布线层支持载体配置在绝缘片上并实施热压接，使得热复制后布线层露出来，通过剥离载体可实施热复制。因此，该状态的布线基板的制造方法中，绝缘片的主表面的至少之一上把通路孔导体电连接布线层时，埋置电路零件，得到与其电连接的布线层露出的绝缘片。该状态下，为在绝缘片内埋置电路零件，热压接需要在熔融绝缘片的条件下实施，但绝缘片的硬化可不进行也可进行，但不能完成。这种情况下，根据本发明的特征，绝缘片的熔融开始之前，与导电胶的硬化已经开始，并且硬化进行了，因此绝缘片的熔融引起的坏影响被缓和。
这样，埋置电路零件的绝缘片(对应第一绝缘片)除预先把电路零件电连接布线层(并且，因此埋置电路零件时需要熔融绝缘片)这一不同点外，与上述绝缘片(即第一绝缘片)相同。因此，对于与不同点相关的事项以外的事项，与前面的说明同样，埋置电路零件的绝缘片可用于制造双面布线基板和单面布线基板或多层布线基板。例如，组合其他绝缘片，即上述的第二绝缘片或第三绝缘片进行层叠并整体热压接处理或后热压接时，可制造埋置电路零件的多层布线基板。
而且，本发明的另一状态下，把通路孔导体电连接布线层的绝缘片，即第一绝缘片的布线层上电连接至少一个电路零件(因此，电路零件位于绝缘片外侧，即露出)，这样电连接电路零件的第一绝缘片层叠在至少一个其他绝缘片(其也可以是上述第三绝缘片)上，将它们后热压接为一体，由此制造埋置电路零件的多层布线基板。这种状态下，后热压接时，绝缘片熔融，电路零件埋置其中。
本发明中，任一状态下，把在低于构成绝缘层、含有热硬化树脂的绝缘片的熔融开始温度的低温下开始硬化的导电胶所形成的通路孔导体与绝缘片上配置的布线层电连接。因此，绝缘片熔融流动前使导电胶硬化，更好是充分使之硬化，使得通过绝缘片为可流动状态而抑制通路孔的形状变形，可对填充导电胶形成的通路孔导体施加充分压缩。其结果是可制造高可靠性地电连接的单面布线基板、双面布线基板、多层布线基板和内置电路零件的这些布线基板。从而，本发明也可提供用上述方法制造的具有电路零件的单面布线基板、双面布线基板和多层布线基板。
本发明中，绝缘片的熔融开始温度定义为规定温度下的绝缘片的粘度随着温度上升的比例减少的温度。本发明中，将室温(约30℃)的粘度降低为1/100的温度作为熔融开始温度。更详细进行讨论的结果发现，将50℃的粘度降低为1/50的温度作为熔融开始温度较好。绝缘片的粘度的变化测定中，作为测定装置使用流动测试计(flow tester)(岛津制作所制作的岛津流动测试计CFT-500D)。
本发明中，导电胶的硬化开始温度参考附加的图6按如下定义。
对导电胶作示差热分析(按5℃/分的升温率从30℃升温到250℃(相当于硬化开始温度以上))，得到图6模式所示的示差热曲线(温度(T、横轴)，温度差(ΔT，纵轴))。关于表示曲线的峰值的部分(图6中向下的峰)，决定曲线的上升点B(ΔT开始急剧下降的点)。接着，在从点B到峰点C之间，在最大倾斜的点E处引出的外插接线(a)与点B的从点B开始的外插接线(b)的交点G的温度定义为硬化开始温度。为得到该示差热曲线，可使用热分析测定装置(セイコ一インスツメンツ株式会社制造，示差热热重量同时测定装置TG/DTA200)，上述硬化开始温度由装入装置中的软件简单算出。
本发明中，导电胶的硬化开始温度比绝缘片的熔融开始温度低，好的是低至少5℃，更好的是低至少10℃。这些温度差越大越好，但过大时，后硬化的温度变得过高，这是不恰当的。一个状态下，导电胶的硬化开始温度比绝缘片的熔融开始温度低例如8～15℃、本领域技术人员通过调节构成它们的成分的种类、组成等可将导电胶的硬化开始温度和绝缘片的熔融开始温度取适当值。
附图说明
图1是表示本发明的多层布线基板的一实施形式的剖面图；
图2是表示本发明的电路零件内置多层布线基板的一实施形式的剖面图；
图3是表示本发明的多层布线基板的制造方法的一实施形式的工序剖面图；
图4是是表示本发明的电路零件内置多层布线基板的制造方法的一实施形式的工序剖面图；
图5是是表示本发明的电路零件内置多层布线基板的制造方法的另一实施形式的工序剖面图；
图6表示说明导电胶的硬化开始温度的DTA曲线。
具体实施方式
在一个状态下，本发明的多层布线基板包含由含有无机填料(按后述的混合物基准，较好是50体积％～75体积％或70重量％～95重量％)和热硬化树脂的混合物的绝缘片构成的至少2个绝缘层、夹住各绝缘层放置的布线层(通常是金属布线层)、贯通绝缘层以电连接布线层而形成的通路孔导体而构成，通路孔导体至少含有导电性粉末和有机黏合剂，由在比绝缘片的熔融开始温度低的温度下开始硬化的填充在通路孔中的导电胶形成。
由在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶形成通路孔导体，通过在绝缘片的熔融开始之前开始硬化导电胶，可成为对抗绝缘片熔融、流动并具有维持形状的效果的通路孔导体。对填充导电胶形成的通路孔导体充分施加压缩，可使导电胶中的导电性粉末高密度化，具有成为低电阻、可靠性高的电连接的多层布线基板的效果。通过维持通路孔导体的形状，即便绝缘片熔融，绝缘片材料的流动不引起通路孔导体的位置偏离，具有通路孔导体的位置精度良好的效果。
本发明中，导电胶的硬化开始温度较好在50℃～150℃的范围内。一般地，导电胶需要在向通路孔填充时维持可填充的粘度，具体说，在室温条件下至少半天维持10Pa·s～500Pa·s。硬化开始温度低于50℃时，难以维持室温下的保存稳定性。另一方面高于150℃时，包含例如无机填料和热硬化树脂的混合物的绝缘片熔融前不进行充分硬化，不能充分期望绝缘片流动时填充导电胶形成的通路孔导体的形状维持效果。硬化开始温度尤其好的是在70℃～120℃。硬化开始温度最好的是在80℃～100℃。
本发明中，导电胶包含80～97重量％，更好是85～95重量％的导电性粉末(或导电性粒子)和3～20重量％，更好是5～15重量％的有机黏合剂。例如导电胶包含80～95重量％的导电性粉末和5～20重量％的有机黏合剂。导电性粉末大于97重量％时，胶化困难，相反，小于80重量％时，硬化填充导电胶的通路孔导体时，通路孔导体中剩余大量有机黏合剂，导电性粉末之间的接触受阻，通路孔导体的电阻值增大。导电胶可包含用于粘度调节的适当量的有机溶媒，例如丁基二甘醇—乙醚、丁基二甘醇—乙醚醋酸盐等。
导电胶中的导电性粉末是从金、银、钯、铜、镍、锡和铅及其合金的群选择的至少一种金属粉末。可以是具有以这种金属的1种为核心并用这些金属中的其他金属覆盖的粉末。从导电率角度看，优选是银，有利于通路孔导体的低电阻化。在金属自身软的情况下，对填充导电胶的通路孔导体施加压缩时的导电性粉末之间的接触面积增大，易于低电阻化，因此金或银是适宜的。在成本方面看，优选是铜。以铜粉为核心并用银进行表面覆盖的组合了银和铜的优点，因此是更好的。
本发明中，导电胶中的有机黏合剂更好包含从热硬化树脂，例如环氧树脂、酚树脂、氰酸盐树脂和聚苯撑乙醚树脂中选择的至少一种。作为热硬化树脂，混合环氧树脂和酚树脂更好，其混合比期望在环氧树脂∶酚树脂(重量比)＝1～4∶4～1。这是由于仅用环氧树脂的话，虽然电绝缘性优越，但没有还原导电胶中的氧化的导电性粉末(金属粉末)的功能，另一方面，仅用酚树脂的话，虽然还原性优越，但树脂自身脆，一般为固态，具有必须使用溶剂溶解等的缺点。使用的环氧树脂可以是双酚树脂A型、双酚树脂F型、酚醛清漆型、可溶酚醛树脂型等的缩水甘油乙醚系环氧树脂、环状脂肪族系环氧树脂、缩水甘油胺系环氧树脂等公知的树脂。
本发明中，有机黏合剂更好包含从胺系化合物、咪唑类、咪唑类衍生物和翁盐系化合物选择的至少一种化合物构成的硬化触媒或硬化促进剂。咪唑类中，从保存稳定性观点看，更好使用室温下为固态的。加热到规定温度以上时，溶解在有机树脂中，具有快速促进导电胶的硬化的效果。翁盐系在室温下活性低，在保存稳定性方面有效。为提高对温度的响应性，树脂中的硬化剂或硬化触媒的浓度提高也是有效的。例如，作为硬化触媒使用咪唑时，用于硬化热硬化树脂的添加量通常是0.5～2重量份，但好的是3～20重量份，更好的是5～15重量份(以热硬化树脂100重量份为基准)。该添加量在确保比绝缘片的熔融开始温度低温的导电胶的硬化开始的同时在快速硬化性和保存稳定性方面也有效。
本发明中，绝缘片中包含的热硬化树脂更好包含从环氧树脂、酚树脂和氰酸盐树脂中选择的至少一种热硬化树脂。通过使用这些树脂，可制造在耐热性、电绝缘性方面优越的布线基板。
本发明中，绝缘片更好包含无机填料。该无机填料更好是从Al2O3、SiO2、MgO、BN和AIN中选择的至少一种。通过使用这些无机填料，成为散热性优越的绝缘性基板。作为无机填料使用SiO2的情况下，可减小基板的介电率。绝缘片可包含玻璃纤维等增强材料。绝缘片根据需要可包含其他成分，如提高树脂中的无机填料的分散性的偶联剂、用于着色的炭黑等。
本发明的多层布线基板的制造方法，在一个状态下制造由填充至少包含导电性粉末和有机黏合剂的导电胶形成的通路孔导体经绝缘层进行金属布线层间电连接的多层布线基板，该方法包含：(a)在包含50体积％～75体积％无机填料和热硬化树脂的混合物构成的未硬化或半硬化状态的绝缘片上形成通路孔；(b)在通路孔内填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶；(c)在具有填充导电胶形成的通路孔导体的绝缘片的至少一个主表面上形成金属布线，以由填充导电胶形成的通路孔导体进行层间的电连接；(d)准备规定数目的上述(c)得到的绝缘片，根据需要准备规定数目的其他绝缘片，对这些绝缘片进行位置配合并层叠，通过加热加压使热硬化树脂硬化，把这些绝缘片接合为一体，得到一体化物作为多层布线基板。得到的一体化物的表面具有层叠时位于最外部的绝缘片上露出的金属布线，作为多层布线基板的露出表面的金属布线。此外，(d)中的其他绝缘片可以是前面说明的第三绝缘片，可以是使用(c)得到的绝缘片制造规定的多层布线基板所不需要的绝缘片(根据需要具有布线层和/或电路零件和/或通路孔导体而构成)。
通过使用在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶加热加压使绝缘片硬化时，绝缘片熔融、流动之前导电胶进行了硬化，因此可对抗绝缘片的流动、维持通路孔导体的形状。在相对绝缘片的流动维持通路孔导体的形状的效果下，通过绝缘片的厚度方向的压缩、把金属布线埋置在通路孔中产生的压缩等，可充分压缩通路孔导体，从而把通路孔导体中的导电性粉末高密度化，可低电阻并高可靠性地进行通路孔导体的电连接。绝缘片上形成的通路孔的间隔小的情况下，也难以伴随绝缘片流动引起通路孔位置的偏离，因此可位置精度良好地进行金属布线和通路孔导体的电连接。绝缘片流动时，通路孔导体中的导电胶流出，附着在绝缘片表面和布线导体层间，具有抑制相邻的布线电路之间短路等的连接不良产生的效果。
本发明的电路零件内置多层布线基板的制造方法在一个状态下通过把电路零件埋置在绝缘层中，填充至少包含导电性粉末和有机黏合剂的导电胶形成的通路孔导体制造经绝缘层进行金属布线层间电连接的电路零件内置多层布线基板，该方法包含：(a)在包含50体积％～75体积％无机填料和热硬化树脂的混合物构成的未硬化或半硬化状态的绝缘片上形成通路孔；(b)在通路孔内填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶；(c)在具有填充导电胶形成的通路孔导体的绝缘片的至少一个主表面上配置预先电连接了电路零件的金属布线，以由填充导电胶形成的通路孔导体进行布线层间的电连接，同时把预先电连接布线层的电路零件埋置在绝缘片内；(d)准备规定数目的上述(c)得到的绝缘片，根据需要准备规定数目的其他绝缘片，对这些绝缘片进行位置配合并层叠，通过加热加压使热硬化树脂硬化，把这些绝缘片接合为一体，得到一体化物作为多层布线基板。得到的一体化物的表面具有层叠时位于最外部的绝缘片上露出的金属布线，作为多层布线基板的露出表面的金属布线。此外，(d)中的其他绝缘片可以是前面说明的第三绝缘片，可以是使用(c)得到的绝缘片制造规定的多层布线基板所不需要的绝缘片(根据需要具有布线层和/或电路零件和/或通路孔导体而构成)。
本发明的电路零件内置多层布线基板的制造方法在另一个状态下通过把电路零件埋置在绝缘层中，填充至少包含导电性粉末和有机黏合剂的导电胶形成的通路孔导体制造经绝缘层进行金属布线层间电连接的电路零件内置多层布线基板，该方法包含：(a)在包含50体积％～75体积％无机填料和热硬化树脂的混合物构成的未硬化或半硬化状态的绝缘片上形成通路孔；(b)在通路孔内填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶；(c)在具有填充导电胶形成的通路孔导体的绝缘片的至少一个主表面上配置金属布线，以由填充导电胶形成的通路孔导体进行布线层间的电连接；(d)在绝缘片配置的金属布线上安装电路零件，即电连接；(e)在绝缘片的安装电路零件的表面上，对上述(a)和(b)制造的具有填充导电胶形成的通路孔导体的另外的绝缘片进行位置配合并层叠得到层叠体，使得安装电路零件的表面的金属布线和另外的绝缘片的通路孔导体接触；(f)通过对层叠体加热加压使热硬化树脂硬化
通过使用在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶并加热加压使绝缘片硬化时，绝缘片流动之前导电胶进行了硬化。因此不仅对抗绝缘片的熔融产生的绝缘片的流动，还对抗伴随电路零件埋置在绝缘片的绝缘片追加流动来维持通路孔导体的形状。由于相对该电路零件埋置时的绝缘片流动的维持通路孔导体的形状的效果，在与埋置电路零件的绝缘层相同的层中，可用填充导电胶的通路孔导体进行最短距离的电连接。不向不包含电路零件的布线基板的制造工序添加特别工序就可进行电路零件向绝缘片的埋置。
本发明的种种电路基板的制造方法中，热压接和后热压接可通过2次或更多次的加热加压实施。例如，第一次的加热加压在导电胶的硬化温度以上、绝缘层的熔融开始温度以下的温度下进行，仅硬化填充导电胶形成的通路孔导体，由第二次以后的加热加压使绝缘层硬化，使得在成为绝缘层的绝缘片流动前充分硬化通路孔导体，提高绝缘片流动时的通路孔导体的形状维持效果。尤其，在进行埋置绝缘片流动大的电路零件的绝缘片的通路孔导体和绝缘层硬化时有效。
下面参考附图详细说明本发明的具体实施形式。
(具体实施形式1)
图1用剖面图模式地表示本发明的多层(图示中为4层)布线基板的一实施形式。布线基板110具有绝缘片形成的绝缘层100、填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶形成的通路孔导体101和提供金属布线的布线层102构成。
本发明中，在制造图示的布线基板110时，通过用在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶形成通路孔导体101，成为具有对抗绝缘片的熔融、流动来维持形状的效果的通路孔导体。其结果是可对填充导电胶的通路孔导体施加压缩，可把导电胶中的导电性粉末充分高密度化，从而可制造具有低电阻、可靠性高的电连接的多层布线基板。通过通路孔导体的形状维持效果，具有所谓的通路孔导体的位置精度良好的效果。
(具体实施形式2)
图2用剖面图模式地表示本发明的内置电路零件的多层(图示中为4层)布线基板的一实施形式。布线基板210具有绝缘片形成的绝缘层200、填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶形成的通路孔导体201和提供金属布线的布线层202构成绝缘层200上埋置电连接布线层的电路零件203。
图2的情况下，得到与参考图1在前面说明的效果相同的效果。关于埋置电路零件的绝缘层，通过填充导电胶形成的通路孔导体，可具有低电阻，并高可靠性地进行电连接，因此可兼顾电路零件埋置带来的电路零件的安装高密度化和通路孔导体产生的高密度的电连接。
(具体实施形式3)
在图3(a)～(i)中用剖面图模式表示出本发明的多层布线基板的制造方法的具体实施形式。
准备成为绝缘层的包含无机填料和热硬化树脂的未硬化的绝缘片300(图3(a))，在绝缘片300上形成通路孔301(图3(b))，通过在绝缘片300上形成的通路孔301中填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶形成通路孔导体302，得到本发明的绝缘片310(图3(c))。与图3(a)～图3(c)的工序同时，准备由具有包含复制的金属布线的布线层303的剥离载体304构成的复制用布线图形形成材料315(图3(d))。
接着如图3(e)所示，在绝缘片310的一个主表面上进行复制用布线图形形成材料315的位置配合并层叠，对其进行热压接。之后，通过去除剥离载体304完成布线层303的热复制。其结果是布线层303配置在绝缘片340的主表面之一上，或得到通路孔导体302上电连接的绝缘片320(图3(h)的上方图示出)。
如图3(f)所示，在绝缘片310的两个主表面上进行复制用布线图形形成材料315的位置配合并层叠，对其进行热压接。之后，通过去除剥离载体304完成布线层303的热复制。其结果是布线层303配置在绝缘片340的两个主表面上，或得到通路孔导体302上电连接的绝缘片330(图3(h)的中央图示出)。
而且如图3(g)所示，在绝缘片310的另一个主表面上进行复制用布线图形形成材料315的位置配合并层叠，对其进行热压接。之后，通过去除剥离载体304完成布线层303的热复制。其结果是布线层303配置在绝缘片340的另一个主表面上，或得到通路孔导体302上电连接的绝缘片340(图3(h)的下方图示出)。
得到这些绝缘片时实施的热压接按实质上进行导电胶的硬化的方式实施，更好是按完成其硬化的方式实施。关于绝缘片的硬化，在后面实施的后压接时，需要进行选择，使得它们相互接合。即，如图3(h)所示，层叠绝缘片时，需要相邻的绝缘片的至少一个的硬化未完成(也包含未硬化的情况)。因此，相邻的2个绝缘片的一个硬化完成了的情况下，另一个绝缘片的硬化不完成。可以是二者或单方未硬化，也可以是硬化未完成(例如也可以是半硬化状态)。
另外，图3(h)所示的状态下，布线层和通路孔的位置相对各绝缘层是相同的，但这是因为仅仅是例示而简单化。可以理解布线层和通路孔的数目、位置、材料、形状等根据要制造多层布线基板可按规定而不同。绝缘层和绝缘片的厚度、材料等也同样。
接着对绝缘片320，330和340如图3(h)所示进行位置配合并层叠，使得在热压接它们的情况下，要电连接布线层303和通路孔导体302接触。之后，将它们后热压接为一体，得到如图3(i)所示的多层布线基板350。此外，该后热压接接合绝缘片相互间，或使绝缘片的硬化完成，并且在前面实施的热压接不能充分进行导电胶的硬化的情况下也完成其硬化。此外，复制用布线图形形成材料的剥离载体304如上所述可在形成各绝缘片时去除，但在另一状态下，最终位于最外部的剥离载体(在图示的状态下，绝缘片320和340的剥离载体)可在后热压接为一体后剥离。
通过使用在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶，在为得到图3(i)而进行后热压接时，绝缘片熔融而可流动之前，已经进行通路孔导体的硬化，更好是已经完成了其硬化。因此，得到通路孔导体的形状维持效果，由于该效果，可对通路孔导体施加充分的压缩，使导电胶的导电性粉末高密度化，其结果是可制造具有低电阻、高可靠性地进行布线层间的电连接的多层布线基板。
而且，由于难以引起通路孔导体的位置偏离，因此布线层和通路孔导体的电连接可位置精度良好地进行。绝缘片流动时，通路孔导体中的导电胶流出，附着在绝缘片的表面和布线导体层之间，因此具有抑制相邻的布线电路相互间短路等连接不良产生的效果。
这种效果如图3(e)～(g)所示在得到绝缘片的过程中，在把布线层热复制到绝缘片上时，通过边同时仅完成通路孔导体中的导电胶的硬化边使用实质上不引起绝缘片的熔融，更好是不引起绝缘片的熔融和硬化的条件，变得更显著。
(具体实施形式4)
在图4(a)～(j)中用剖面图模式表示出本发明的电路零件内置多层布线基板的制造方法的具体实施形式。
准备成为绝缘层的包含无机填料和热硬化树脂的未硬化的绝缘片400(图4(a))，在绝缘片400上形成通路孔401(图4(b))，在绝缘片上形成的通路孔401中填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶形成通路孔导体402，得到本发明的绝缘片410(图4(c))。
与图4(a)～图4(c)同时，准备由具有提供复制的金属布线的布线层403的剥离载体404构成的复制用布线图形形成材料415(图4(d))，或还在其上准备把电路零件405安装，即电连接于布线层403的复制用布线图形形成材料416(图4(e))。
接着与图3(e)和(g)同样，如图4(f)和(h)所示，通过热压接得到把布线层403电连接通路孔导体402的绝缘片420和440(图4(i)的上方和下方图示出)
接着如图4(g)所示，在绝缘片400的一个主表面上进行图4(d)的复制用布线图形形成材料415的位置配合并层叠，在另一主表面上进行图4(e)的复制用布线图形形成材料416的位置配合并层叠，对其进行热压接。此时对电路零件405实施热压接，以把电路零件埋置在绝缘片400的内部。之后，去除剥离载体404。其结果是布线层403配置在绝缘片440的两个主表面上，得到其电连接通路孔导体402并且把预先电连接布线层的电路零件405埋置在布线层中的绝缘片430(图4(i)的中央图示出)。
接着和图3(h)同样，后热压接绝缘片420，430，440，得到如图4(j)所示的内置电路零件的多层布线基板450。
这种具体状态下，通过使用在比绝缘片400的熔融开始温度低的温度下开始硬化的导电胶，在图4(g)热压接时，在伴随电路零件405向绝缘片400的埋置引起的绝缘片的流动之前，已经进行通路孔401中的导电胶的硬化，更好是实际已经完成了其硬化。其结果是可对抗伴随电路零件的埋置的绝缘片的大流动，把通路孔的形状，从而把通路孔导体的形状维持在与在绝缘片上最初形成通路孔时实质相同的形状。由于该形状维持效果，可对通路孔导体中的导电胶施加充分的压缩，使导电胶的导电性粉末高密度化，可制造具有低电阻、高可靠性地进行层间的电连接的电路零件内置多层布线基板。而且，由于难以引起通路孔导体的位置偏离，因此布线层和通路孔导体的电连接可位置精度良好地进行。
(实施形式5)
在图5(a)～(h)中用剖面图模式表示出本发明的电路零件内置多层布线基板的制造方法的另一具体实施形式。
准备成为绝缘层的包含无机填料和热硬化树脂的未硬化的绝缘片500(图5(a))，在绝缘片500上形成通路孔501(图5(b))，通过在绝缘片500上形成的通路孔501中填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶形成通路孔导体502，得到本发明的绝缘片510(图5(c))。
接着如图5(d)所示，在绝缘片510的两个主表面上通过热压接贴付金属箔503，之后如图5(e)所示，通过减去法，例如化学蚀刻处理把金属箔503形成规定金属布线构成的布线层504。此时，通过热压接，更好进行导电胶的硬化，实际上完成其硬化更好。接着在形成的金属布线层504上安装电路零件505，得到在外部具有电路零件的绝缘片520。
接着如图5(f)所示，准备绝缘片520、具有通路孔502导体的备成为埋置电路零件505的层的绝缘片530和金属箔540。把绝缘片530放置在中央并且不朝向绝缘片520的布线504和电路零件505来把金属箔540与绝缘片530的主表面相邻地来对它们进行位置配合并层叠。
之后如图5(g)所示，将它们后热压接为一体。通过该后热压接，进行电路零件505向绝缘片530(其也是绝缘片510)内的埋置、金属箔540对绝缘片530的接合、绝缘片之间(520和530)的接合以及绝缘片中热硬化树脂的硬化完成。后热压接前，在导电胶的硬化不充分的情况下，或(例如像绝缘片530中包含的导电胶)导电胶未硬化的情况下，导电胶的硬化也通过后热压接完成。
最后如图5(h)所示，贴付在绝缘片上的金属箔540通过减去法，例如化学蚀刻作成规定的金属布线，得到电路零件内置多层布线基板550。
通过使用在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶，可对抗电路零件埋置时的绝缘片的流动，维持填充导电胶形成的通路孔导体的形状，得到与前面的具体实施形式4相同的效果。
〖实施例〗
(实施例1)
具有填充导电胶形成的通路孔导体的图1所示的本发明的4层布线基板用类似参考图3在前面说明的方法的方法制造。为容易理解，在说明中使用图3中的要素的引用序号。
首先，用下面的方法制造形成由规定布线构成的布线层303用的复制用布线图形形成材料315。作为成为剥离载体的基板的第一金属层，准备厚度为70μm的电解铜箔。在该第一金属层上作为剥离层形成具有100～200nm厚度的Ni镀层，准备玻璃载体304。然后，在Ni镀层上通过电解电镀法形成厚度9μm的铜的第二金属层，制作第一金属层、剥离层和第二金属层构成的三层结构体。
接着用光刻法形成布线层。即，在第二金属层上贴付干膜抗蚀剂，曝光并显影与第二金属层的布线图形部分对应的部分，随后，通过减去法，例如化学蚀刻处理形成布线层303。最后，去除作为掩膜的干膜抗蚀剂的曝光部分，得到复制用布线图形形成材料315。
接着，准备厚度为20μm、包含未硬化状态的热硬化树脂的绝缘片300(参考图3(a))，随后，在绝缘片上形成规定数目的直径200μm的通路孔301(参考图3(b))，在该通路孔中填充导电胶，准备形成通路孔导体302的绝缘片310(参考图3(c))。
把上述的复制用布线图形形成材料315在绝缘片310的两个主表面上进行位置配合并层叠(参考图3(f))，在200℃压力为75kg/cm2的条件下加热加压(时间为1.5小时)而热压接复制用布线图形形成材料315和绝缘片310，把布线层303配置在绝缘片上并电连接通路孔导体302。之后，去除复制用布线图形形成材料的剥离载体304，得到在两个主表面上都有布线层的绝缘片330。
随后，在该绝缘片330的两侧的主表面上对形成通路孔导体的绝缘片310进行位置配合并层叠，还不朝向绝缘片330而朝向绝缘片310的主表面地来位置配合并层叠复制用布线图形形成材料315。另外，图3的方法中，替代使用绝缘片310和复制用布线图形形成材料315，可使用预先具有布线层的绝缘片320和340，在这一点上与本实施例不同。
在200℃下在压力为75kg/cm2的条件下对这些绝缘片310(2个)和330以及复制用布线图形形成材料315(2个)加热加压(1.5小时)，将它们后热压接为一体。通过该后热压接，使布线层303和绝缘片310接合，使绝缘片之间(310与330)接合。硬化绝缘片和导电胶的的热硬化树脂。之后，剥离复制用布线图形形成材料315的剥离载体304得到图1所示的4层布线基板。
另外，导电胶具有以下所示组成，准备其硬化开始温度为90℃、100℃和120℃的三种。使用各个导电胶得到基板1(硬化开始温度为90℃)、基板2(硬化开始温度为100℃)和基板3(硬化开始温度为120℃)。下面说明绝缘片的制造中使用的材料的组成和绝缘片的制造。
(绝缘片的制造中使用的材料的成分组成)
Al2O3(昭和电工制造，AS-40，粒径12μm)        90重量％
液态热硬化环氧树脂(日本レツク公司制造，EF-450)  9.5重量％
炭黑(东洋碳素公司制造)                          0.2重量％
偶联剂(味之素(味精)公司制造，钛酸盐系：46B)     0.3重量％
按上述组成称量上述各成分，在它们的混合物中添加作为粘度调整用溶剂的甲基乙基酮，使混合物的粘度约为20Pa·s。接着，向混合物中添加氧化铝玉石，在坩埚中在速度为500rpm的条件下旋转混合48小时，调制成为绝缘片的原料的浆料。随后，通过刮刀法(doctor blade)把浆料涂布为膜状，干燥，得到绝缘片。
接着，测定绝缘片的熔融开始温度。测定时，使用前面说明的装置，测定绝缘片的温度对粘度特性。从室温加热绝缘片，将在50℃下的粘度减少为50分之一的温度规定为片状基材的熔融开始温度。制造的绝缘片的熔融开始温度是100℃。另外，室温的粘度减少为100分之一的温度与50℃下的粘度减少为50分之一的温度实质相同。
(导电胶)
球状铜粒子(三井金属矿业公司制造，粒径5μm)    85重量％
双酚树脂F型热硬化环氧树脂(油化シエル环氧树脂公司制造，
エピコ一ト807)                                7重量％
酚醛清漆型酚树脂(昭和高分子公司制造BRG558)    3重量％
丁基二甘醇—乙醚(日本酒精销售株式会社制造)    5重量％
通过三辊碎石机混炼作为硬化促进剂向上述成分的合计100重量份添加了1重量份的、0.7重量份的或0.5重份的2-乙基-4-甲基咪唑类的产物，将其浆化。
使用前面说明的方法和装置，通过DTA(示差热分析：differential thermalanalysis)的热分析测定3种导电胶的硬化开始温度，分别为90℃(添加1重量份的2-7基-4-甲基咪唑类)、100℃(添加0.7重量份的2-乙基-4-甲基咪唑类)和120℃(添加0.5重量份的2-乙基-4-甲基咪唑类)。
对于上述制造的布线基板下如下评价。
制造的布线基板中，串联电连接的300个通路孔的总电阻值在基板刚制造后(初始电阻值)、在85℃以及85％的相对湿度的气氛中放置1周后、在230℃最高温度下初次通过回流炉后，在该回流炉中通过5次后以及通过10次后分别作测定。它们的电阻值的测定结果表示在表1中。
表1
制造后的电阻值(Ω)           可靠性试验时的电阻值(Ω)
 吸湿后  回流1次后  回流5次后  回流10次后
基板1(本发明) 7.52  7.75  8.08  8.07  8.06
基板2(比较例) 18.02  23.50  125.30  121.90  118.70
基板3(比较例) 32.10  50.20  250.50  247.40  243.30
从表1可知，使用在比绝缘片的熔融开始温度100℃低的90℃下开始硬化的导电胶制造的基板1与基板2，3相比，任一电阻值都低。这意味着本发明的基板1的电连接在电阻值和可靠性方面优越。
(实施例2)
制造在绝缘层中埋置电路零件的本发明的电路零件内置布线基板。制造方法部分类似参考图4说明的方法，所以为容易理解，在说明中使用图4的要素的引用序号。
按与实施例1相同的方法制造复制用布线图形形成材制415。另外，使用导电性黏合剂将在该复制用布线图形形成材料上形成的金属布线上倒装粘结厚度300μm(纵10mm×横10mm)的半导体元件，制造安装作为电路零件的半导体元件405的复制用布线图形形成材料416。
使用与实施例1相同的材料，准备600μm厚度的绝缘片400，在绝缘片上形成规定数目的直径400μm的通路孔401。在该通路孔中填充与实施例1相同的导电胶，准备形成通路孔导体402的绝缘片410。此外，通路孔形成为从半导体元件的埋置区域的周围，即半导体元件的周围(因而是元件的4边)离开500μm。
接着位置配合并层叠上述绝缘片410、形成布线层403的复制用布线图形形成材料415和安装半导体元件405的复制用布线图形形成材料416，在175℃和10kg/cm2的条件下加热加压(1.5小时)，将复制用布线图形形成材料上的半导体元件405埋置在绝缘片材料410中，硬化绝缘片和导电胶。
之后，剥离复制用布线图形形成材料的复制载体404，在绝缘层上复制布线层，得到半导体元件405内置在绝缘层中的双面布线基板(对应绝缘片430的硬化完成)。导电胶与实施例1同样(硬化开始温度为90℃、100℃和120℃的三种)使用，对各个导电胶制造电路零件内置基板4(90℃)、电路零件内置基板5(100℃)、电路零件内置基板6(120℃)。得到的基板的评价与实施例1同样实施，其结果示于表2中。
表2
制造后的电阻值(Ω) 可靠性试验时的电阻值(Ω)
吸湿后 回流1次后 回流5次后 回流10次后
电路零件内置基板4(本发明) 2.02 2.25 2.58 2.57 2.52
电路零件内置基板5(比较例) g.01 13.10 98.90 95.20 92.30
电路零件内置基板6(比较例) × × × × ×
×表示不进行电连接
从表2可知，使用在比绝缘片的熔融开始温度100℃低的90℃下开始硬化的导电胶制造的基板4与制造的基板5，6相比，所有电阻值都降低。可知本发明的基板4的电连接在电阻值和可靠性方面优越。另外，表中的记号×意味着由于通路孔导体位置偏离，不进行电连接。
发明效果
根据本发明，在多层布线基板和电路零件内置多层布线基板的制造中，通过由填充在比绝缘片的熔融开始温度低的温度下开始硬化的导电胶形成的通路孔导体进行层间电连接，成为具有对抗伴随绝缘片的熔融的流动、和伴随电路零件向绝缘层中的埋置的绝缘片的流动来维持形状的效果的通路孔导体，可对通路孔导体充分施加压缩，可使导电胶中的导电性粉末高密度化，可制造低电阻、可靠性高的电连接的多层布线基板和电路零件内置多层布线基板。

Claims (42)

1.一种多层布线板，具有至少一个绝缘层、位于绝缘层两侧的布线层、位于贯通绝缘层的通路孔内以电连接布线层的通路孔导体而构成，其特征是通路孔导体由具有比形成绝缘层的绝缘片的熔融开始温度低的硬化开始温度的导电胶形成。
2.根据权利要求1所述的多层布线板，其特征是导电胶的硬化开始温度是50℃～150℃。
3.根据权利要求1所述的多层布线板，其特征是导电胶包含导电性粉末和有机黏合剂构成，导电性粉末和有机黏合剂的重量比为85～95∶5～15。
4.根据权利要求3所述的多层布线板，导电性粉末是从金、银、钯、铜、镍、锡或铅的金属粉末、这些金属的任意组合构成的合金粉末以及具有以从这些金属和合金选择的1种为核心并从此外的这些金属和合金选择的其他金属或合金作为覆盖物的粉末中选择的至少一种。
5.根据权利要求3所述的多层布线板，其特征是有机黏合剂包含热硬化树脂构成，热硬化树脂是从环氧树脂、酚树脂、氰酸盐树脂和聚苯撑乙醚树脂中选择的至少一种。
6.根据权利要求3所述的多层布线板，其特征是有机黏合剂包含由从胺系化合物、咪唑类、咪唑类衍生物和翁盐系化合物选择的至少一种化合物构成的硬化触媒或硬化促进剂。
7.根据权利要求1所述的多层布线板，其特征是绝缘片包含热硬化树脂构成，热硬化树脂是从环氧树脂、酚树脂和氰酸盐树脂中选择的至少一种。
8.根据权利要求1所述的多层布线板，其特征是绝缘片包含无机填料，无机填料占绝缘片的50～75体积％。
9.根据权利要求8所述的多层布线板，其特征是无机填料是从Al2O3、SiO2、MgO、BN和AlN中选择的至少一种。
10.根据权利要求1所述的多层布线基板，其特征是导电胶的硬化开始温度至少比绝缘片的熔融开始温度低5℃。
11.根据权利要求1所述的多层布线基板，其特征是至少一个布线层具有与其电连接并且埋置在绝缘层内的电路零件构成。
12.一种布线基板制造时使用的绝缘片，其特征是具有贯通其形成的通路孔内填充的导电胶来作为通路孔导体，导电胶的硬化开始温度比绝缘片的熔融开始温度低。
13.根据权利要求12所述的绝缘片，其特征是导电胶的硬化开始温度是50℃～150℃。
14.根据权利要求12所述的绝缘片，其特征是导电胶包含导电性粉末和有机黏合剂构成，导电性粉末和有机黏合剂的重量比为85～95∶5～15。
15.根据权利要求14所述的绝缘片，其特征是导电性粉末是从金、银、钯、铜、镍、锡或铅的金属粉末、这些金属的任意组合构成的合金粉末以及具有以从这些金属和合金选择的1种为核心并从此外的这些金属和合金选择的其他金属或合金作为覆盖物的粉末中选择的至少一种。
16.根据权利要求14所述的绝缘片，其特征是有机黏合剂包含热硬化树脂构成，热硬化树脂是从环氧树脂、酚树脂、氰酸盐树脂和聚苯撑乙醚树脂中选择的至少一种。
17.根据权利要求14所述的绝缘片，其特征是有机黏合剂包含由从胺系化合物、咪唑类、咪唑类衍生物和翁盐系化合物选择的至少一种化合物构成的硬化触媒或硬化促进剂。
18.根据权利要求12所述的绝缘片，其特征是绝缘片包含热硬化树脂构成，热硬化树脂是从环氧树脂、酚树脂和氰酸盐树脂中选择的至少一种。
19.根据权利要求12所述的绝缘片，其特征是绝缘片包含无机填料，无机填料占绝缘片的50～75体积％。
20.根据权利要求19所述的绝缘片，其特征是无机填料是从Al2O3、SiO2、MgO、BN和AlN中选择的至少一种。
21.根据权利要求12所述的绝缘片，其特征是导电胶的硬化开始温度至少比绝缘片的熔融开始温度低5℃。
22.一种绝缘片的制造方法，其特征是包含形成贯通绝缘片的通路孔，向通路孔填充具有比绝缘片的熔融开始温度低的硬化开始温度的导电胶。
23.根据权利要求22所述的绝缘片的制造方法，其特征是导电胶的硬化开始温度是50℃～150℃。
24.根据权利要求22所述的绝缘片的制造方法，其特征是导电胶包含导电性粉末和有机黏合剂构成导电性粉末和有机黏合剂的重量比为85～95∶5～15。
25.根据权利要求24所述的绝缘片的制造方法，其特征是导电性粉末是从金、银、钯、铜、镍、锡或铅的金属粉末、这些金属的任意组合构成的合金粉末以及具有以从这些金属和合金选择的1种为核心并从此外的这些金属和合金选择的其他金属或合金作为覆盖物的粉末中选择的至少一种。
26.根据权利要求24所述的绝缘片的制造方法，其特征是有机黏合剂包含热硬化树脂构成，热硬化树脂是从环氧树脂、酚树脂、氰酸盐树脂和聚苯撑乙醚树脂中选择的至少一种。
27.根据权利要求24所述的绝缘片的制造方法，其特征是有机黏合剂包含由从胺系化合物、咪唑类、咪唑类衍生物和翁盐系化合物选择的至少一种化合物构成的硬化触媒或硬化促进剂。
28.根据权利要求22所述的绝缘片的制造方法，其特征是绝缘片包含热硬化树脂构成，热硬化树脂是从环氧树脂、酚树脂和氰酸盐树脂中选择的至少一种。
29.根据权利要求22所述的绝缘片的制造方法，其特征是绝缘片包含无机填料，无机填料占绝缘片的制造方法的50～75体积％。
30.根据权利要求29所述的绝缘片的制造方法，其特征是无机填料是从Al2O3、SiO2、MgO、BN和AIN中选择的至少一种。
31.根据权利要求22所述的绝缘片的制造方法，其特征是导电胶的硬化开始温度至少比绝缘片的熔融开始温度低5℃。
32.一种布线基板的制造方法，其特征是包含：
(a)准备布线基板制造时使用的绝缘片，所述绝缘片具有贯通其形成的通路孔内填充的导电胶来作为通路孔导体，导电胶的硬化开始温度比绝缘片的熔融开始温度低；和
(b)在绝缘片的主表面的至少之一上配置布线层，将通路孔导体电连接布线层，
其中，
配置布线层并将通路孔导体电连接于布线层是通过热压接来实施的，
热压接用多个步骤实施，包含：在第一热压接步骤中，实质上不使绝缘片熔融，实质上使导电胶硬化，用之后的至少一个热压接步骤使绝缘片进行硬化来完成。
33.根据权利要求32所述的布线基板的制造方法，其特征是热压接通过把布线层热复制向绝缘片来实施。
34.根据权利要求32所述的布线基板的制造方法，其特征是热压接通过根据需要边对绝缘片加压边加热接合金属箔以及之后化学蚀刻金属箔形成布线层来实施。
35.根据权利要求32所述的布线基板的制造方法，其特征是布线基板是单面布线基板或双面布线基板，把布线层配置在绝缘片的两个主表面上，包含：通过(c)热压接后实施后热压接完成绝缘片的硬化来得到布线基板。
36.根据权利要求32所述的布线基板的制造方法，其特征是布线基板是多层布线基板，包含：(d)将至少一个其他绝缘片层叠在热压接后得到的绝缘片的至少一个主表面上；
(e)该层叠时，
(e-1)将绝缘片与和其相邻的其他绝缘片进行位置配合；
通过接着实施的后热压接按规定把绝缘片的布线层的规定区域电连接于与其相邻的其他绝缘片的通路孔导体，或
通过接着实施的后热压接按规定把绝缘片的通路孔导体电连接于与其相邻的其他绝缘片的布线层的规定区域以及
(e-2)对剩余的其他绝缘片进行位置配合，通过接着实施的后热压接按规定将其他绝缘片彼此进行电连接；和
(f)把层叠的绝缘片后热压接为一体得到多层布线基板。
37.根据权利要求36所述的布线基板的制造方法，其特征是通过热压接不能完成硬化或未硬化，剩余的硬化由后热压接完成。
38.根据权利要求36所述的布线基板的制造方法，其特征是后热压接用多个步骤实施，包含：在导电胶的硬化不由热压接完成时，在第一后热压接步骤中，实质上不使绝缘片熔融，实质上使导电胶硬化，用之后的至少一个后热压接步骤完成绝缘片的硬化。
39.根据权利要求33所述的布线基板的制造方法，其特征是热复制的布线层上电连接电路零件，热复制按布线层在绝缘片的主表面露出、电路零件埋置在绝缘片内来实施。
40.根据权利要求36所述的布线基板的制造方法，其特征是热压接后得到的绝缘片具有预先与其布线层电连接并且埋置在绝缘片中的电路零件来构成。
41.根据权利要求36所述的布线基板的制造方法，其特征是热压接后得到的绝缘片具有与其布线层电连接并且位于绝缘片外侧的电路零件来构成。
42.根据权利要求32所述的布线基板的制造方法，其特征是导电胶的硬化开始温度至少比绝缘片的熔融开始温度低5℃。
CNB021472882A 2001-09-27 2002-09-27 绝缘片和多层布线基板及其制造方法 Expired - Fee Related CN1204789C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001296819 2001-09-27
JP2001296819 2001-09-27

Publications (2)

Publication Number Publication Date
CN1420715A CN1420715A (zh) 2003-05-28
CN1204789C true CN1204789C (zh) 2005-06-01

Family

ID=19117989

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021472882A Expired - Fee Related CN1204789C (zh) 2001-09-27 2002-09-27 绝缘片和多层布线基板及其制造方法

Country Status (4)

Country Link
US (1) US6855892B2 (zh)
KR (1) KR100478984B1 (zh)
CN (1) CN1204789C (zh)
TW (1) TWI241877B (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2004228478A (ja) * 2003-01-27 2004-08-12 Fujitsu Ltd プリント配線基板
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
JP4135565B2 (ja) * 2003-06-06 2008-08-20 松下電器産業株式会社 電子回路装置およびその製造方法
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
US7083859B2 (en) * 2003-07-08 2006-08-01 Hitachi Chemical Co., Ltd. Conductive powder and method for preparing the same
US20060286301A1 (en) * 2003-09-12 2006-12-21 National Institute Of Advanced Industrial Science Substrates and method of manufacturing same
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US20050218491A1 (en) * 2004-03-31 2005-10-06 Alps Electric Co., Ltd. Circuit component module and method of manufacturing the same
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US7309838B2 (en) * 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
JP4196901B2 (ja) * 2004-08-11 2008-12-17 ソニー株式会社 電子回路装置
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
JP2006093438A (ja) * 2004-09-24 2006-04-06 Denso Corp プリント基板及びその製造方法
TWI241695B (en) * 2004-11-19 2005-10-11 Ind Tech Res Inst Structure of an electronic package and method for fabricating the same
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
JP4046120B2 (ja) * 2005-01-27 2008-02-13 三菱電機株式会社 絶縁シートの製造方法およびパワーモジュールの製造方法
US7473853B2 (en) * 2005-02-28 2009-01-06 Sanyo Electric Co., Ltd. Circuit device
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
JP4795067B2 (ja) * 2006-03-28 2011-10-19 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品付基板の製造方法
US7658988B2 (en) * 2006-04-03 2010-02-09 E. I. Du Pont De Nemours And Company Printed circuits prepared from filled epoxy compositions
JP4906462B2 (ja) * 2006-10-11 2012-03-28 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JP5085266B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
JP2011501473A (ja) * 2007-10-26 2011-01-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 多層チップキャリアおよび製造方法
KR100923501B1 (ko) * 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법
TWI402173B (zh) * 2008-11-17 2013-07-21 Fujitsu Ltd 電路板及其製造方法（一）
WO2011024790A1 (ja) * 2009-08-24 2011-03-03 株式会社村田製作所 樹脂多層基板及び該樹脂多層基板の製造方法
US8866022B2 (en) * 2009-09-02 2014-10-21 Panasonic Corporation Printed wiring board, build-up multi-layer board, and production method therefor
US8383948B2 (en) * 2009-09-18 2013-02-26 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US8603624B2 (en) * 2009-11-20 2013-12-10 Panasonic Corporation Prepreg, laminate, metal clad laminate, circuit board, and circuit board for LED mounting
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5018985B1 (ja) * 2011-06-17 2012-09-05 パナソニック株式会社 配線基板と、配線基板の製造方法
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
US9263370B2 (en) * 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US9627311B2 (en) * 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
KR102548609B1 (ko) * 2016-04-22 2023-06-28 엘지이노텍 주식회사 인쇄회로기판
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
JP6863244B2 (ja) * 2017-11-20 2021-04-21 株式会社村田製作所 電子部品および電子部品の製造方法
WO2020215225A1 (zh) * 2019-04-23 2020-10-29 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN113141727A (zh) * 2020-01-17 2021-07-20 庆鼎精密电子（淮安）有限公司 具有内埋电子元件的电路板及其制造方法
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN112672527A (zh) * 2020-12-25 2021-04-16 张晟 一种电路布线方法及电路板
US11785707B2 (en) * 2021-01-21 2023-10-10 Unimicron Technology Corp. Circuit board and manufacturing method thereof and electronic device
EP4040926A1 (en) 2021-02-09 2022-08-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carriers connected by staggered interconnect elements

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04334805A (ja) * 1991-05-11 1992-11-20 Kao Corp 導電性ペーストおよび導電性塗膜
JPH08125339A (ja) * 1994-10-21 1996-05-17 Kyocera Corp 多層配線基板の製造方法
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
JPH11135946A (ja) * 1997-10-31 1999-05-21 Kyocera Corp 多層配線基板とその製造方法
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JP3488409B2 (ja) 1999-11-30 2004-01-19 京セラ株式会社 配線基板の製造方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
JP2002026522A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same

Also Published As

Publication number Publication date
US6855892B2 (en) 2005-02-15
TWI241877B (en) 2005-10-11
KR20030027836A (ko) 2003-04-07
US20030085058A1 (en) 2003-05-08
KR100478984B1 (ko) 2005-03-30
CN1420715A (zh) 2003-05-28

Similar Documents

Publication Publication Date Title
CN1204789C (zh) 绝缘片和多层布线基板及其制造方法
CN1251560C (zh) 零件内藏模块及其制造方法
CN1101126C (zh) 布线板及其制造方法
CN1293790C (zh) 元件内置模块及其制造方法
CN1157105C (zh) 内装电路器件组件及其制造方法
CN1177368C (zh) 半导体器件
CN1264388C (zh) 树脂板及其应用
CN1191742C (zh) 传热基板及其制造方法
CN1184868C (zh) 制造多层电路板组件的方法
CN1261007C (zh) 线路板及其制造方法
CN1812088A (zh) 多层构造半导体微型组件及制造方法
CN101069459A (zh) 多层印刷线路基板及其制造方法
CN1551343A (zh) 电子元件封装结构及其制造方法
CN1543291A (zh) 电子部件内置模块及其制造方法
CN1518080A (zh) 电子元件封装结构及其制造方法
CN1535101A (zh) 转移板和使用它的布线板及其制造方法
CN1578589A (zh) 中间连接用配线基材、多层配线基板以及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1498520A (zh) 一种电子部件的生产方法及该方法生产的电子部件
CN1414822A (zh) 预浸料坯和电路基板以及它们的制造方法
CN1472805A (zh) 电路元件，电路元件组件，电路元件内置模块及其制造方法
CN1320846C (zh) 电路基板及其制造方法
CN1191619C (zh) 电路装置及其制造方法
CN101076890A (zh) 具有嵌埋于介电材料表面中的金属痕迹的相互连接元件的结构及其制造方法
CN1898794A (zh) 含有低k电介质的半导体器件用的电子封装材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050601

Termination date: 20200927

CF01 Termination of patent right due to non-payment of annual fee