CN1251560C - 零件内藏模块及其制造方法 - Google Patents

零件内藏模块及其制造方法 Download PDF

Info

Publication number
CN1251560C
CN1251560C CNB021017999A CN02101799A CN1251560C CN 1251560 C CN1251560 C CN 1251560C CN B021017999 A CNB021017999 A CN B021017999A CN 02101799 A CN02101799 A CN 02101799A CN 1251560 C CN1251560 C CN 1251560C
Authority
CN
China
Prior art keywords
wiring
aforementioned
insulation layer
component built
electric insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021017999A
Other languages
English (en)
Other versions
CN1366446A (zh
Inventor
朝日俊行
菅谷康博
小松慎五
中谷诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1366446A publication Critical patent/CN1366446A/zh
Application granted granted Critical
Publication of CN1251560C publication Critical patent/CN1251560C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

具有电绝缘层(101)、经电绝缘层叠层的多层第1布线图形(102a，102b)、电连接处于不同层的第1布线图形间的至少一条第1内通路(104)以及埋没在电绝缘层(101)内并安装在多层的第1布线图形中任一图形上的至少一只电子零件(103)，第1内通路(104)的至少一条通路在第1布线图形(102a、102b)的叠层方向上，占据与电子零件(103)占据的范围重复的范围，而且在该方向上其高度比电子零(103)的高度低。因为第1内通路(104)的高度低，所以可以减小通路直径。从而可以提供高可靠性的能高密度安装的零件内藏模块。

Description

零件内藏模块及其制造方法
                         技术领域
本发明涉及半导体和/或电路零件等的电子零件在电绝缘层的内部配置的零件内藏模块及其制造方法。
                      背景技术
在近年来电子设备的高性能化、小型化的潮流中更加要求电路零件的高密度、高功能化。即使在装载电路零件的模块内也要求向高密度、高功能化对应。为了高密度安装电路零件，布线图形也变得复杂，现在有使布线板多层化的倾向。
在传统的玻璃环氧树脂衬底上，使用由钻孔机贯通的通孔结构进行多层化。该结构虽然可靠性高，但由于用贯通孔连接处于不同层的布线图形间，所以布线图形受到限制。此外，在布线板表面的贯通孔的部分，不能安装半导体或电路零件，所以不适合高密度安装。
因此，作为谋图电路最高密度化的方法，使用借助内通路进行电连接的多层布线板。通过内通路连接能以最短距离连接LSI(大规模集成电路)间或零件间的布线图形，使只有必要的布线层间的连接成为可能，也提高了电路零件的安装性。此外，通过使电路零件内藏在布线板内可以进一步提高零件的安装效率。
                          发明内容
然而，为了内藏电路零件，而且依靠内通路连接，在可靠性方面存在问题。内通路的高度对直径比(aspect比＝高度/直径)对内通路连接的可靠性有很大的影响。如果把电路零件内藏在布线板内，有必要使绝缘层的高度大于电子零件的高度，因此内通路必然也变高。从而，为了提高连接可靠性，有必要增加内通路的直径。可是直径增加，会导致安装密度降低。
本发明的目的是提供能高可靠性地、高密度地安装的零件内藏的模块及其制造方法。
本发明为达到上述目的具有如下所示地构成。
本发明的第1零件内藏模块包含：电绝缘层；经前述电绝缘层叠层的多层第1布线图形；电连接处于不同层的前述第1布线图形间的至少一条第1内通路；以及埋没在前述电绝缘层内部，安装在前述多层的第1布线图形中的任一图形上的至少一只电子零件，其特征为，前述第1内通路的至少一条通路，在前述第1布线图形的叠层方向上，占据与前述电子零件占据范围重复的范围，而且，在前述方向上，其高度比前述电子零件的高度低。
这里，在本发明中所谓「电子零件的高度」指的是从安装电子零件的布线图形的上面直到该电子零件的上面的距离。更好地称谓为该电子零件的厚度。另外，所谓「重复」指的是作为对象的2个范围至少有一部分相互重叠，两个范围不必完全一致。
因此，尽管内藏电子零件，但是在与第1布线图形的叠层方向垂直的方向，可以降低大略与电子零件对置的第1内通路的高度。其结果，即使通路直径减小，也可以防止因高径比增加产生的可靠性降低。从而，可以提供高可靠性的可高密度安装的零件内藏模块。
在上述第1零件内藏模块内还有布线板，该布线板包含至少2层第2布线图形和电连接处于不同层的前述第2布线间的通孔和/或第2内通路，前述布线板埋没在前述电绝缘层的内部，最好通过内通路电连接前述多层的第1布线图形中的任一图形和前述第2布线图形。
由此，利用布线板的可靠性，可以提供可高密度安装的零件内藏模块。此外，可以使用常用的布线板来实现低价化。
其次，本发明的第2零件内藏模块，具有包含：电气绝缘层；经前述电绝缘层叠层的多层的第1布线图形；电连接处于不同层的第1布线间的至少一条第1内通路；至少2层的第2布线图形；电连接处于不同层的前述第2布线图形间的通孔和/或第2内通路的布线板以及埋没在前述电绝缘层的内部、安装在前述第2布线图形内的任一图形的至少一只电子零件，其特征为，前述第1内通路的至少一条通路在前述第1布线图形的叠层方向上，占据与前述电子零件占据范围重复的范围，而且，在前述方向上其高度比前述电子零件的高度低。
由此，在用布线板上安装了电子零件的已有的安装体，在该电子零件的安装面上对电绝缘层叠层的零件内藏模块内，在与第1布线图形的叠层方向正交的方向上，可以降低与电子零件大略对置的第1内通路的高度。其结果，即使通路直径减小，也可以防止由于高径比增加引起的可靠性降低。从而可以提供高可靠性的可高密度安装的零件内藏模块。
在上述第1及第2零件内藏模块内，最好还包含安装在前述多层的第1布线图形内的任一图形上并且不埋没在前述电绝缘层内的至少1只电子零件。由此可以提供高可靠性的可高密度安装的零件内藏模块。
此外，在上述第1及第2零件内藏模块中，前述电绝缘层最好由包含填料和绝缘性树脂的混合物组成。由此，通过选择填料种类，使调整电绝缘层的热传导率、线膨胀系数、介电常数等成为可能。
在这种情况下，前述填料最好包含从氧化铝、氧化镁、氮化硼、氮化铝、氮化硅，四氟乙烯以及氧化硅中选择的至少一种。因此，得到散热性优良的电绝缘层。在作为填料用氧化铝时，可谋求低价化。在作为填料用氧化镁时，可以增大电绝缘层的线膨胀系数。此外，作为填料用氮化硼、氮化氧化铝、氮化硅时，可以降低线膨胀系数。在作为填料用四氟乙烯、氧化硅时，可以降低电绝缘层的介电常数。
前述绝缘性树脂最好包含从环氧树脂、酚醛树脂、氟树脂、氰酸盐树脂，PTFE(聚四氟乙烯)树脂、PPO(聚苯醚)树脂，以及PPE(聚苯醚)树脂中选择的至少一种绝缘性树脂。由此，通过选择绝缘性树脂材料，可以提高耐热性或电绝缘性、高频特性。
在上述第1及第2零件内藏模块中，前述第1布线图形最好由金属箔、引线框、导电性树脂组成物的至少一种形成。由此，可以在低电阻下形成微细的布线图形。
在上述第1及第2零件内藏模块中，前述电子零件最好是半导体裸芯片。因此可以高密度地安装半导体元件，半导体的厚度也可以变薄，电绝缘层的厚度也可以变薄。
在这种情况下，前述半导体裸芯片可以通过倒装片接合法安装。因此可以高密度地安装半导体元件。
在上述的第1及第2零件内藏模块中，前述第1内通路最好由包含导电粉末和热固化树脂的膏构成。由此可以使电绝缘层和第1内通路同时固化，可以削减工序数。
前述布线板最好由陶瓷衬底、玻璃环氧树脂衬底或具有内通路连接的多层衬底形成。由此可以用常用的布线板制成零件内藏模块，实现低价化。
在上述第1及第2零件内藏模块中，最好将连接前述电子零件的前述电绝缘层和连接前述第1内通路的前述电绝缘层形成为一体。这里，所谓「形成为一体」指的是前述的2个电绝缘层具有共同的组成，无接缝地连接在一起。因为在两个电绝缘层之间没有衔接缝地连接，所以可靠性提高。
在上述第1及第2零件内藏模块中，在前述第1布线图形的叠层方向上，多只前述电子零件最好相互对置配置。由此可以高密度地安装电子零件。
在上述第1及第2零件内藏模块中，前述第1布线图形最好包含与前述第1内通路电连接的接触面形状部。由此，可以内藏电子零件的区域变大，可以高密度地安装。
其次，本发明的零件内藏模块的第1制造方法包含：在电绝缘层上形成第1内通路的工序；在第1布线图形上安装电子零件的工序；在前述第1布线图形的安装前述电子零件的一侧的面上，按此顺序对前述电绝缘层和与前述第1布线图形不同的布线图形叠层，通过前述第1内通路电连接经前述绝缘层对置的前述第1布线图形和前述另外的布线图形的工序，其特征为，在前述叠层方向上，前述叠层前的前述电绝缘层的厚度比前述电子零件的高度小。
由此，可以容易地制造本发明的上述第1零件内藏模块。
在上述第1制造方法中，前述另外的布线图形在与前述电绝缘层不同的电绝缘层的一面上形成，前述另外的布线图形最好与在前述另外的电绝缘层上形成的内通路连接。由此，使前述另外的布线图形的处理变得容易的同时，能以较少的工序对多层布线图形进行叠层。
在上述第1制造方法中，前述另外的布线图形由载体支撑，最好在前述叠层后，剥离前述载体。由此使前述另外的布线图形的处理变得容易。
在上述第1制造方法中，前述另外的布线图形最好是在布线板表面曝光的前述第2布线图形，该布线板包含至少2层第2布线图形和电连接处于不同层的前述第2布线图形间的通孔和/或第2内通路。由此，与电子零件一起可以内藏包含通用的高可靠性的布线板。
其次，本发明的零件内藏模块的第2制造方法包含：在电绝缘层上形成第1内通路的工序；制成布线板的工序，该布线板包含至少2层的第2布线图形和电连接处于不同层的前述第2布线图形间的通孔和/或第2内通路；在前述布线板表面曝光的前述第2布线图形上安装电子零件的工序；以及在安装前述电子零件的前述第2布线图形上按此顺序对前述电绝缘层和第1布线图形叠层，通过前述第1内通路电连接经前述电绝缘层对置的前述第2布线图形和前述第1布线图形的工序，其特征为，在前述叠层方向上，前述叠层前的前述电绝缘层的厚度比前述电子零件的高度小。
由此，可以容易地制造本发明的上述第2零件内藏模块。
在上述第2制造方法中，前述第1布线图形在与前述电绝缘层不同的电绝缘层的一面上形成，最好前述第1布线图形与在前述另外的电绝缘层上形成的内通路连接。由此，使前述第1布线图形的处理变得容易，同时能以较少的工序对多层的布线图形进行叠层。
在上述第2制造方法中，前述第1布线图形由载体支撑，最好在前述叠层后剥离前述载体。由此可以使前述第1布线的处理变得容易。
在上述第1及第2制造方法中，最好叠层前的前述电绝缘层具有用于内藏前述电子零件的空孔。由此，在埋没电子零件时，可以减少第1内通路的位置偏移。
在上述第1及第2制造方法中，最好在前述电连接时，把前述电子零件的至少一部分埋没在前述电绝缘层中。由此，可以容易地制造本发明的零件内藏模块。
在上述第1及第2制造方法中，最好在前述电连接时，使前述电绝缘层固化，因此，能以较少工序制造本发明的零件内藏模块。
在上述第1及第2制造方法中，最好在前述电连接时，把前述电子零件的至少一部分埋没在前述电绝缘层中，同时使前述电绝缘层固化。由此能以较少的工序制造本发明的零件内藏模块。
在上述第1及第2制造方法中，最好前述叠层前的前述电绝缘层处于未固化状态。由此，可以制造连接电子零件的电绝缘层和连接第1内通路的电绝缘层形成为一体、高可靠性的本发明的零件内藏模块。
在上述第1及第2制造方法中，最好前述另外的电绝缘层的另一面上也形成布线图形，前述另一面的布线图形与前述另外的电绝缘层的前述内通路连接。由此，由于在另外的电绝缘层上形成的内通路不曝光，所以使另外的电绝缘层的处理变得容易，同时，使该内通路的连接可靠性提高。
                       附图说明
图1是本发明实施方式1的零件内藏模块的剖面图。
图2是按工序顺序表示的本发明实施方式2的零件内藏模块的制造方法的剖面图。
图3是按工序顺序表示的本发明实施方式3的零件内藏模块的制造方法的剖面图。
图4是本发明实施方式4的零件内藏模块的剖面图。
图5是本发明实施方式5的零件内藏模块的剖面图。
图6是按工序顺序表示的本发明实施方式6的零件内藏模块的制造方法的剖面图。
图7是按工序顺序表示的本发明实施方式7的零件内藏模块的制造方法的剖面图。
图8是本发明实施方式8的零件内藏模块的剖面图。
图9是本发明实施方式9的零件内藏模块的剖面图。
图10是本发明实施方式10的零件内藏模块的剖面图。
                     具体实施方式
(实施方式1)
图1是实施方式1的零件内藏模块的剖面图。在图1中，零件内藏模块具有：电绝缘层101；布线图形(第1布线图形)102a、102b；作为电子零件的半导体103；以及由通路膏构成的内通路(第1内通路)104。
电绝缘层101可以用例如绝缘性树脂、或填料和绝缘性树脂的混合物。作为电绝缘层101用填料和绝缘性树脂的混合物时，通过适当地选择填料及绝缘性树脂可以容易地控制电绝缘层101的线膨胀系数、热传导率、介电常数等。
例如，作为填料可以用氧化铝、氧化镁、氮化硼、氮化铝、氮化硅、四氟乙烯(例如「特福隆」(杜邦公司商标))，以及氧化硅等。通过用氧化铝、氮化硼或氮化铝，可制作比传统的玻璃环氧树脂衬底的热传导率更高的衬底，可以有效地对半导体103的发热进行散热。氧化铝也有价格低的优点。用氧化硅时，因为电绝缘层的线膨胀系数更接近硅半导体的线膨胀系数，可以防止因温度变化产生的龟裂，因此在直接安装半导体的倒装片时令人满意。由于得到介电常数低的电绝缘值，比重也小，所以作为移动电话等的高频衬底用令人满意。即使用氮化硅或四氟乙烯也可以形成介电常数低的电绝缘层。通过用氧化硼，可以降低线膨胀系数。此外，通过用氧化镁可以增大电绝缘层的线膨胀系数。
作为绝缘性树脂可以用热固化树脂或光固化树脂。通过用耐热性高的环氧树脂、酚醛树脂，氰酸盐树脂，可以提高电绝缘层的耐热性。此外，通过用含介质损耗因数低的氟树脂、PTFE树脂、PPO树脂、PPE树脂的树脂或对这些树脂改性的树脂，可以改善电绝缘层的高频特性。此外也可以包含分散剂、着色剂、接合剂或脱模剂。通过分散剂可以对绝缘树脂中的填料很均匀地分散。通过着色剂可以使零件内藏模块的散热性更佳。由于通过接合剂可以提高绝缘性树脂和填料的接合强度，所以可以提高电绝缘层的绝缘性。由于通过脱模剂可以提高金属模和混合物的脱模性，所以可以提高生产性。
布线图形102a、102b由具有导电性的物质构成，例如可以用金属箔或导电性树脂组成物、金属板加工的引线框。通过用金属箔或引线框，使通过蚀刻制作微细的布线图形变得容易。用金属箔时，使用载体转印等形成布线图形也成为可能。尤其是铜箔价格低，导电率高，令人满意。通过在载体上形成布线图形，使布线图形处理变得容易。用导电性树脂组成物时，通过丝网印刷等可以制作布线图形。用导电性树脂组成物时，通过用金、银、铜、镍等金属粉或碳粉，得到低电阻的布线图形。通过作为树脂包含从环氧树脂、酚醛树脂以及氰酸盐树脂选择的至少一种的热固化树脂，谋求提高耐热性。通过用引线框可以使用电阻低的、有厚度的金属。可以使用通过蚀刻产生的微细图形化或冲孔加工等的简易制造方法。通过在引线框的外周部上连接各布线图形可以使多个图形一体化处理。此外，这些布线图形102a、102b通过对表面进行电镀处理，可以提高耐蚀性和导电性。此外，通过使与布线图形102a、102b的电绝缘层101的接触面粗糙化，可以提高与电绝缘层101的粘结性。在以下的说明中，在多层(在图1为3层)的布线图形中，在零件内藏模块的外表面上曝光的布线图形附加添字「a」，称为「布线图形102a」，在零件内藏模块内埋没的布线图形上附加添字「b」，称为「布线图形102b」或「内部布线图形102b」。在后述的实施方式2-4，7-10也同样。
作为半导体103，可以用例如晶体管，IC(集成电路)，LSI等的半导体元件。半导体元件也可以是半导体裸芯片。此外，半导体元件也可以用密封树脂，密封半导体元件或半导体元件和布线图形102a、102b的连接部的至少一部分。在布线图形102a、102b和半导体103的连接中，例如在通过倒装片接合法的情况下，用各向异性导电膜(ACF)。也可以形成突起105来连接。由于通过电绝缘层101可以使半导体103与大气隔断，所以可以防止因湿度引起可靠性下降。如果作为电绝缘层101的材料用填料和绝缘性树脂的混合物，则与陶瓷衬底不同，不必要在高温下烘烤，因而内藏半导体103比较容易。
用于形成内通路104的通路膏是具有连接处于不同层的布线图形102a和布线图形102b间的功能的导电粉末和树脂的混合物。例如，可以使用金属粉和碳粉等的导电粉末与热固化树脂和光固化树脂的混合物。作为金属粉可以用金、银、铜或镍等。由于金、银、铜或镍的导电性高，令人满意。由于铜导电性高，迁移也少，尤其令人满意。即使用银涂复铜的金属粉，也可以满足导电性高和迁移性低的两方面特性。作为热固化树脂，可以用例如环氧树脂，酚醛树脂或氰酸盐树脂。环氧树脂由于耐热性高，尤令人满意。此外，也可以用光固化性的树脂。
在本实施方式中，在布线图形102a，102b的叠层方向(图1的纸面的上下方向)上，内通路104的高度比从安装半导体103的布线图形102a的安装面到半导体103的上面的距离(最好是半导体103的厚度)小。尤其是在该方向上，最好在占据与半导体103占据的范围重复的范围的内通路104(即在图1的纸面的水平方向，与半导体103对置配置的内通路104)满足半导体103和上述高度的关系。不用一条内通路直接连接在前述叠层方向上对置配置的布线图形102a，102a间，通过介于内部布线图形102b由多条内通路104连接，可以满足上述高度关系。这样一来，通过由内通路104连接内部布线图形102b和布线图形102a可以降低内通路104的高度对直径之比。因为在本实施方式只形成1层内部布线图形102b，所以上述之比大约为没有内部布线102b时的1/2。其结果可以提供高可靠性连接成为可能，适合半导体内藏的零件内藏模块。
在本实施方式中，示出零件内藏模块的两个表面的布线图形102a未埋没在电绝缘层内的情况，但也可以在至少一个表面上布线图形不曝光，而由电绝缘层来覆盖。此外，在本实施方式中示出内部布线图形102b为1层的情况，但层数并不限定。在内部布线图形102b存在多层时，也由内部通路104连接处于不同层的内部布线图形102b间。内藏的电子零件不限于如本实施方式那样的、所谓的有源零件的半导体103，也可以是其它的所谓无源零件的电路零件(例如，LCR(电感、电阻、电容)等芯片零件，SAW(表面声波)滤波器，平衡不平衡变换器)等。
(实施方式2)
实施方式2是制造图1所示的零件内藏模块的方法的一例。在零件内藏模块的构成中用的材料与实施方式1中说明的材料一样。图2A图2G是按照工序顺序表示的实施方式2的零件内藏模块的制造方法的剖面图。
首先如图2A所示，制作电绝缘层201。电绝缘层201的制造方法的一个例子如下所示。将零件内藏模块作成衬底形状，作为电绝缘层201可以用绝缘性树脂或填料和绝缘性树脂的混合物等。在后一种情况下，最初混合填料和绝缘性树脂，通过搅拌，制成膏状绝缘性树脂混合物。在绝缘性树脂混合物中也可添加用于调整粘度的溶剂。通过把该绝缘性树脂混合物形成为片状，可以形成电绝缘层201。作为形成为片状的方法，例如，可以采用通过刮刀法等，在膜上制成绝缘树脂混合物层的方法。电绝缘层201通过在固化温度以下的温度加热干燥，可以降低粘结性。通过该热处理，板状电绝缘层的粘结性丧失，所以膜的剥离变得容易。通过使其在未固化状态(B阶段)，使处理变得容易。其次，在板状的电绝缘层上形成通路(通孔)206。在电绝缘层201上形成的通路206，可以通过例如激光加工或钻加工，冲孔加工制成。由于激光加工能以微细间距形成通路，也不发生碎屑，所以符合愿望。在激光加工的情况下可以用CO2激光器或YAG激光器、准分子激光器等。此外，钻加工、冲孔加工的情况下，采用通用的已有设备形成通路是容易的。
其次，如图2B所示，在通路206上填充通路膏204。填充通路膏204时，可以用依靠印刷或注入法。尤其在印刷的情况下，也可以同时形成布线图形。通过用通路膏204，使多层布线的图形间的连接成为可能。
其次，如图2C所示，在载体207上形成布线图形202a、202b。布线图形202a、202b可以用蚀刻、印刷等方法形成。尤其在用蚀刻的情况下，可以利用光刻加工法等微细布线图形的形成法。作为载体207除了用PET(聚对苯二甲酸乙二脂)或PPS(聚苯亚硫酸脂)一类的树脂膜外，也可用铜箔、铝箔一类的金属箔等。通过用载体207，布线图形202a、202b的处理变得容易。为了容易地剥离布线图形202a、202b，在布线图形202a、202b和载体207之间设置剥离层，也可以在载体207的表面上进行脱模处理。使形成的布线图形202a、202b和电绝缘层201位置对合、重叠。通过对其加压可以把布线图形202a、202b转印在电绝缘层201上。
如图2D所示，通过加压后剥离载体207，在电绝缘层201的正反面转印布线图形202a，202b，使之残留。在绝缘性树脂用热固化树脂时，该工序在电绝缘层201中的热固化树脂在固化温度以下或固化时间以内进行。由此，在电绝缘层201未固化状态下可以形成布线图形202a、202b。通过形成布线图形202b，可以降低通路膏204的高度对直径之比，可以提高可靠性、实现通路直径低尺寸化。
与上述工序并行，如图2E所示，在载体207上再制作一个形成布线图形202a的构件。然后把半导体203安装在布线图形202a上。作为安装方法，在布线图形202a上印刷焊糊，可以用通过加热的焊接安装法。此外，代替焊糊也可以用使用ACF、导电性粘接剂(例如用热固化树脂混炼金、银、铜、银-钯合金等得到的物质)的方法。也可以预先在半导体203一侧上形成由金线焊接法制作的突起205或由焊料产生的突起，通过热处理溶解金或焊料，安装半导体。也可以同时采用突起205和导电粘接剂。此外，也可以在半导体203和布线图形202a之间注入密封树脂。通过密封树脂的注入，在后续工序把半导体203埋没在电绝缘层201内时，可以防止在半导体203和布线图形202a之间产生间隙。密封树脂可以使用通常的倒装片接合法中用的底层填料(underfill)树脂。
其后，如图2F所示，对形成布线图形202a、202b的图2D的电绝缘层201，与图2B同样的电绝缘层201，以及包含安装半导体203的布线图形202a的图2E的载体207进行位置对合，重叠。
通过对其加压、加热，如图2G所示，可以把布线图形202a、202b、半导体203埋没在电绝缘层201内。在作为绝缘性树脂用热固化树脂时，通过加压后，加热，使电绝缘层201中的热固化树脂固化，可以形成埋没半导体203的板状电绝缘层201。加热在使热固化树脂的固化温度以上的温度下进行。通过该工序，使布线图形202a、202b和半导体203以及电绝缘层201机械上强固地粘接。在通过加热使热固化树脂固化时，通过边加热边用100g/mm2-2kg/mm2的压力加压，可以提高零件内藏模块的机械强度。在电绝缘层201固化后，通过去除载体207，使布线图形202b和半导体203内藏在电绝缘层201内，制成在实施方式1中说明的零件内藏模块。
在上述图2F中，在2层电绝缘层201之中，下侧的电绝缘层201的厚度比从安装半导体203的布线图形202a的安装面到半导体203的上面的距离(最好为半导体203的厚度)小。由此，可以降低通路膏204的高径比。
另外，在本实施方式中，作为布线图形202a、202b的形成方法，以转印法为例进行了说明，但布线图形的形成方法并不限于此。
(实施方式3)
实施方式3是零件内藏模块的制造方法的一例。图3A图3G是按工序顺序表示的实施方式3的零件内藏模块的制造工序的剖面图。在同一图上，与实施方式2同一名称的元件与实施方式2有相同的构成，通过相同制造法制造，只要未特别说明的，具有相同的功能。
如图3A所示，在电绝缘层301上附加与图2A同样的通路306，预先形成用于内藏半导体的空孔308。通过形成空孔308，在把半导体303内藏于电绝缘层301内时，通路306的位置偏移变得困难。
其次，如图3B所示，在通路306上填充通路膏304。
与图3A、图3B的工序并行，如图3C所示，在载体307上形成布线图形302a，在布线图形302a上安装半导体303。作为安装法，除了通过焊料、ACF、NCF(非导电粒子膜)等的安装外，可以使用导电性粘接剂305的方法。作为导电性粘接剂305，也可以用热固化树脂混炼金、银、铜、银-钯合金等得到的物质。也可以通过预先对布线图形302a、半导体303进行螯合物处理以提高粘接性。也可以在半导体303和布线图形302a之间注入密封树脂。通过密封树脂的注入，在后续工序中把半导体303埋没在电绝缘层301内时，可以防止在半导体303和布线图形302a之间产生间隙。作为密封树脂，可以用在通常的倒装片接合法中使用的底层填料树脂。导电性粘接剂305可以通过加热进行固化，但在本工序也可以保持未固化状态。
其次，如图3D所示，使得包含另外制作的布线图形302b的、与半导体303对应的位置开口的载体307与包含图3D的电绝缘层301和安装半导体303的布线图形302a的图3C的载体307位置对合、重叠。这里，电绝缘层301的厚度比从安装半导体303的布线图形302a的安装面到半导体303的上面的距离(最好为半导体303的厚度)小。
叠层后，加压，如图3E所示，把布线图形302a、302b、半导体303埋没在电绝缘层301内。这样的埋没，即使电绝缘层301的厚度比半导体303的高度薄时，也可以通过使包含布线图形302b的载体307具有开口和预定厚度来实现。在本工序，也可以使电绝缘层301固化。在绝缘树脂用热固化树脂时，通过加压后、加热，使电绝缘层301中的热固化树脂固化，可以形成埋没半导体303、通路膏304的板状电绝缘层301。加热在使热固化树脂的固化温度以上的温度下进行。通过本工序，布线图形302a、302b、半导体303、通路膏304以及电绝缘层301机械上强固地粘接。此外，在通过加热使热固化树脂固化时，通过边加热边用100g/mm2-2kg/mm2的压力加压，可以提高零件内藏模块的机械强度。在使该电绝缘层301固化的工序中，导电性粘接剂305也可以同时固化。通过同时进行固化，可以削减工序，也可以降低加在半导体303等上的热量，可以防止半导体303的特性变坏。其后对布线图形302b一侧的载体307进行剥离、除去。
其次，如图3F所示，使图3E的电绝缘层301，与图2B同样的另外的电绝缘层301以及包含布线图形302a的载体307位置对合、重叠。
叠层后，与图3E同样地使电绝缘层301固化。其后，通过去除正反面的载体307，使布线图形302a、302b、半导体303、以及通路膏304内藏于电绝缘层301内的零件内藏模块制作完毕。
(实施方式4)
实施方式4是零件内藏模块的其它例。图4是本实施方式的零件内藏模块的剖面图。在同一图上，与实施方式1同一名称的元件与实施方式1有相同的构成，通过相同的制造方法制造，只要没有特别说明，具有相同的功能。
在图4，零件内藏模块包含电绝缘层401、布线图形(第1布线图形)402a，402b、作为电子零件的半导体403、电通路膏构成的内通路(第1内通路)404以及作为电子零件的电路零件406。
在本实施方式中，电路零件406内藏在电绝缘层401内。通过内藏电路零件406，可以提高零件内藏模块的功能。此外，可以缩短布线长，也适合于高频化。
作为电路零件406可以用例如LCR等的芯片零件，SAW滤波器或平衡-不平衡变换器。连接布线图形402a、402b和电路零件406用焊料407或导电性粘接剂。由于通过电绝缘层401可以使电路零件406与大气隔断，因此可以防止因湿度产生的可靠性低下。作为电绝缘层401的材料，如果用填料和绝缘性树脂的混合物，则与陶瓷衬底不同，不必要在高温下烘烤，使内藏分立电路零件406成为可能。
在电绝缘层401中内藏的半导体403和电路零件406在布线图形402a、402b的叠层方向上(厚度方向)对置配置。通过该构成，可以增加内藏的零件件数，使更高密度的安装成为可能。
在外表面上曝光的布线图形402上安装半导体403和电路零件406。半导体403形成突起405来安装。电路零件406用焊料407安装。安装半导体403及电路零件406也可以用导电粘接剂。通过由通路膏形成的内通路404实现电连接，可以在整个外表面上高密度地安装半导体403或电路零件406。
在本实施方式中，在布线图形402a、402b的叠层方向上(图4的纸面的上下方向)，内通路404的高度比从安装电绝缘层401中的半导体403或电路零件406的布线图形402a的安装面到该半导体403或该电路零件406的上面的距离(最好为该半导体403或该电路零件406的厚度)小。尤其是在该方向上，占据与电绝缘层401中的半导体403或电子零件406占据的范围重复的范围的内通路404(即，在图4的纸面的横方向，与该半导体403或该电路零件406对置配置的内通路404)最好该半导体403或该电路零件406满足上述的高度关系。不是用一条内通路直接连接在前述叠层方向上对置的布线402a、402a，而是通过经内部布线图形402b用多条内通路连接，可以满足上述高度的关系。这样，通过用内通路404电连接内部布线图形402b和布线图形402a间或处于不同层的内部布线图形402b和402b，可以降低内通路404的高度对直径之比。在本实施方式中，形成2层内部布线图形402b，内通路404的高度对直径之比约为没有内部布线图形402b时的1/3。其结果可以高可靠性地连接，也可以减小通路直径，可以提供适合半导体内藏的零件内藏模块。
在本实施方式中，示出只在一个表面曝光的布线图形402a内安装半导体及电路零件的例子，但也可以在两面的布线图形402a上安装。
(实施方式5)
实施方式5是零件内藏模块另一个其它例。图5是本实施方式的零件内藏模块的剖面图。在同一图，与实施方式1同一名称的元件与实施方式1有相同的构成，通过相同制造方法制造，只要未特别说明，具有相同的功能。
在图5，零件内藏模块具有电绝缘层501、布线图形(第1布线图形)502a、作为电子零件的半导体503、由通路膏构成的内通路(第1内通路)504、作为电子零件的电路零件506以及布线板508。半导体503通过突起505，电路零件506通过焊料507分别与布线图形502连接。
在本实施方式中，采用由电绝缘层501覆盖布线板508的构成。作为布线板508可以用玻璃环氧衬底、陶瓷衬底或具有内通路连接的多层衬底(例如合成衬底，「ALIVH」(松下电器产业(株)的商标)。布线板508具有至少2层以上布线图形(第2布线图形)502b和连接处于不同层的第2布线图形502b间的通孔509。通过用形成通孔509的布线板，可以利用已有的具有可靠性的电连接，提供适于导体内藏的零件内藏模块。还可以利用通常用的布线板。经电绝缘层501，通过由内通路504连接第1布线图形502a和布线板508的最表层的第2布线图形502b，使得在布线图形502的表面上安装半导体及电路零件成为可能(参照实施方式4)，可以提供适于高密度化的零件内藏模块。
在本实施方式中，示出用电绝缘层501覆盖布线板508的两面的例子，但也可以是只覆盖一面的构成。
在本实施方式中，示出内藏了用通孔509的布线板508的例子，但也可以用内通路(第2内通路)的布线板。
(实施方式6)
实施方式6是图5所示零件内藏模块制造方法的一例。图6A-图6E是按工序顺序表示的实施方式6的零件内藏模块的制造工序的剖面图。在同一图上，与实施方式1-5相同名称的元件与实施方式1-5具有相同的构成，通过相同的制造方法制造，只要未特别说明，具有相同的功能。
图6A，图6B，图6C所示的工序是分别与图2A，图2B，图2E相同的工序。如图6A所示，在电绝缘层601上形成通路606，如图6B所示，在通路606上填充通路膏604。这时电绝缘层601处于未固化状态。与此并行，如图6C所示，在载体607上形成的布线图形(第1布线图形)602a上，用突起605安装半导体603。
此外，与这些不同，如图6D所示，准备布线板610，它具有包含用焊糊609安装电路零件608的布线图形(第1布线图形)602a的载体607，多层布线图形(第2布线图形)602b和与其连接的通孔611，形成用于内藏半导体603及电路零件608的空孔612以及准备用于埋没布线板610的空孔612的未固化的电绝缘材料614。作为电绝缘材料614，可以用与电绝缘层601相同的材料。然后，如图6D所示，按照从上开始的顺序，使安装了电路零件608的布线图形602a的载体607，图6B的电绝缘层601，电绝缘材料614，布线板610，图6B的电绝缘层601和包含安装了半导体603的布线图形602a的图6C的载体607位置对合、重叠。通过加压·加热，使这些构件一体固化。同时通过通路膏604电连接第1布线图形602a和第2布线图形602b。这里，在图6D所示的2层的电绝缘层601中上侧的电绝缘层601的厚度比电路零件608的高度小。图6D下侧的电绝缘层601的厚度比半导体603的高度小。
其后，剥离正反面的载体607，得到图6E所示的零件内藏模块。可以提供使在表面曝光的布线图形602a上安装半导体及电路零件成为可能(参照实施方式4)，适于高密度化的零件内藏模块。此外，利用可靠性高的通孔611，可以形成零件内藏模块。
(实施方式7)
实施方式7是制造零件内藏模块的方法的一例。图7A图7G是按照工序顺序表示的实施方式7的零件内藏模块的制造方法的剖面图。在同一图，与实施方式1-6相同名称的元件与实施方式1-6有相同的构成，通过相同的制造方法制造，只要未特别说明，具有相同功能。
首先，如图7A所示，制作电绝缘层701。电绝缘层701的制造方法的一例如下所示。将零件内藏模块作成衬底形状，作为电绝缘层701可以用绝缘性树脂或填料和绝缘性树脂的混合物等。也可以加入玻璃布或非织布一类的增强材料。电绝缘层701可以用通常约1层500μm以下的厚度，在本实施例中用200μm的板。其次，在板状电绝缘层701上形成通路708。通路708的直径在1mm以下是合适的。有必要根据电绝缘层701的厚度进行选择。在本实施方式中，采用直径为200μm。
其次，如图7B所示，在通路708上填充通路膏704。
其次，如图7C所示，在载体709上形成布线图形702b。在图7B的电绝缘层701的两面上使形成布线图形702b的载体709位置对合、重叠。
如图7D所示，通过加压后剥离载体709，可以制作在正反面上形成了布线图形702b的电绝缘层701。在本工序，可以在电绝缘层701上转印布线图形702b，用通路膏704电连接正反面的布线图形702b间。通过在通路膏704的正反面上使布线图形702b对置、叠层，可以在通路膏704未曝光的状态下处理电绝缘层701。布线图形702b的转印形成在电绝缘层701未完全固化的条件下进行。所谓未完全固化的条件意味着在绝缘性树脂的固化温度以上在固化时间以内(在本实施例为180℃×5分)或固化温度以下。通过形成布线图形702b，可以降低通路膏704的高度对直径比，可以提高可靠性、实现通路直径低尺寸化。
与上述工序并行，如图7E所示，制作2只在载体709上形成布线图形702a的构件。然后，在各构件的布线图形702a上分别安装半导体703、电路零件706。作为安装电路零件706的方法，可以在布线图形702a上印刷焊糊707，可以用通过加热进行焊接安装的方法。另外，也可以用导电性粘接剂。作为半导体703的安装方法，可以采用ACF、NCF、NCP(非导电粒子膏)、金-金接合，用柱突起的倒装片接合安装法或由R-CSP(实芯片尺寸封装)产生的焊接安装。在本实施例用柱突起705。也可以在半导体703和布线图形702a之间注入密封树脂710。通过密封树脂710的注入，在后续工序在电绝缘层701内埋没半导体703时，可以防止在半导体703和布线图形702间产生间隙。密封树脂710可以用在通常的倒装片接合法中使用的底层填料。通过用密封树脂710，可以期望防止半导体703的破损，提高可靠性。通过把半导体703和电路零件706安装在不同构件的布线图形702a上，使得用不同安装过程(例如焊接安装和倒装片安装)变得容易。此外，在作为半导体703用R-CSP情况下，可以在半导体703和电路零件706上用相同的安装过程，使在相同布线图形702a上的安装变得容易。
其后，经图7A、图7B的工序，同样制作2层填充通路膏704的电绝缘层701。在各电绝缘层701上形成用于内藏电路零件706及半导体703的空孔712。然后，如图7F所示，按照从上开始的顺序使包含安装电路零件706的布线图形702a的图7E的载体709，形成空孔712的电绝缘层701，在两面上形成布线图形702b的图7D的电绝缘层701、形成空孔712的电绝缘层701和包含安装了半导体703的布线图形702a的图7E的载体709位置对合、重叠。这里，图7F所示的3层电绝缘层701中最上面的电绝缘层701的厚度比电路零件706的高度小。此外，图7F最下面的电绝缘层701的厚度比半导体703的高度小。
通过加压·加热，可以把半导体703、电路零件706埋没在电绝缘层701内，可以使电绝缘层701形成为一体。与实施方式6所示的、布线板601内形成空孔612，内藏半导体、电路零件的方法不同，可以在任意的位置上配置内藏的半导体、电路零件。加压后通过加热，使电绝缘层701固化。固化后通过去除载体709，在表面上有布线图形702a，内藏内部布线图形702b和半导体703和电路零件706，通过布线图形702b，可以制作降低内通路(通路膏)704的通路高度直径比的零件内藏模块。
其后，通过在表面的布线图形702a上安装另外的半导体或电路零件，得到图4所示的零件内藏模块。
(实施方式8)
实施方式8是零件内藏模块另一其它例。图8是本实施方式的零件内藏模块的剖面图。在同一图上，与实施方式1-7相同名称的元件与实施方式1-7有相同的构成，通过相同制造方法制造，只要未特别说明，具有相同的功能。
在图8，零件内藏模块具有电绝缘层801、布线图形802a、802b、作为电子零件的半导体803、由通路膏构成的内通路804以及作为电子零件的电路零件806。半导体803通过突起805，电路零件806通过焊料807分别与布线图形802a连接。用密封树脂808保护半导体803和布线图形802a的接合部。
在本实施方式中，半导体803、电路零件806内藏在电绝缘层801内。与半导体803以及电路零件806连接的电绝缘层和与内通路804连接的电绝缘层形成为一体。通过这样的一体形成，可以在电绝缘层801内任意位置上形成半导体803、电路零件806以及内部布线图形802b。这时，如果把内部布线图形802b只作为接触面形状部，则可以内藏半导体803或电路零件806的区域变为最大、可以提供更高密度的零件内藏模块。这里，所谓「接触面形状部」指的是只与上下的内通路804连接，而在横方向上彼此绝缘的布线图形。
(实施方式9)
实施方式9是零件内藏模块另一其它例。图9是本实施方式的零件内藏模块的剖面图。在同一图上，与实施方式1-8相同名称的元件是与实施方式1-8有相同构成，通过相同的制造方法制造，只要未特别说明，具有相同功能。
在图9中，零件内藏模块具有电绝缘层901、布线图902a、902b、作为电子零件的半导体903、内通路904以及作为电子零件的电路零件906。半导体通过突起905与内部布线图形902b连接，电路零件906通过焊料907与布线图形902a连接。
在本实施方式中，安装半导体903的布线图形是在绝缘层901内部形成的内部布线图形902b。电路零件906也可以安装在电路内部布线图形902b上。通过把半导体903及电路零件906一类的电子零件也安装在内部布线图形902b上，可以形成最短距离的电路，实现模块小型化。
正如本实施方式所示，为了把电子零件安装在内部布线图形902b上，例如在实施方式2所示的制造方法(图2A-图2G)中，在图2G得到的零件内藏模块的下面，也可以对图2B所示的电绝缘层201和形成图2C所示的布线图形的载体207叠层。
或在正反面上形成布线图形，可以用在用内通路连接两布线图形的电绝缘层的一个布线图形上安装了电子零件的安装体代替图2E所示的安装体，经与实施方式2同样的工序，或者代替图3C所示的安装体经与实施方式3同样的工序进行制造。
(实施方式10)
实施方式10是零件内藏模块另一其它例。图10是本实施方式的零件内藏模块的剖面图。在同一图上，与实施方式1-9相同名称的元件与实施方式1-9有相同的构成，通过相同的制造方法制造，只要没有特别的说明，具有相同的功能。
在图10中，零件内藏模块具有电绝缘层1001、布线图形(第1布线图形)1002a，1002b、作为电子零件的半导体1003、内通路(第1内通路)1004、作为电子零件的电路零件1006以及布线板1008。布线板1008具有至少2层以上的布线图形(第2布线图形)1002c和，以及布线板1008。布线板1008具有至少2层以上的布线图形(第2布线图形)1002c和连接不同层的第2布线图形1002c间的通孔1009。半导体1003通过突起1005，电路零件1006通过焊料1007，分别与布线板1008表层的布线图形1002c连接。
在本实施方式中，安装半导体1003、电路零件1006的布线图形1002c是在布线板1008上形成的布线图形1002c。用在布线板1008的外表面上安装了半导体1003或电路零件1006等的电子零件的已有的模块结构体，把该半导体1003或该电路零件1006埋没在电绝缘层1001内，在该电绝缘层1001的表面上形成的布线图形1002a上还可以安装半导体1003或电路零件1006等的电子零件。由此，使模块的高密度安装化成为可能。
本实施方式的零件内藏模块用可以在布线板1008的表面的布线图形1002c上安装了电子零件的安装体，取代图2E所示的安装体，经与实施方式2同样的工序，或者代替图3C所示的安装体，经与实施方式3同样的工序，进行制造。
以下说明本发明的具体的实施例。
(实施例1)
对于本发明的零件内藏模块的可靠性与内通路的高度直径比(通路的高度对通路的直径之比)的相互关系，说明其讨论结果的一例。
在本实施例中，用表1所示的通路直径、通路高度、内部布线层数制作零件内藏模块。
在本实施例中，填料用氧化硅、使用环氧树脂作为绝缘性树脂的片状电绝缘层。电绝缘层的厚度在内部布线层数＝0时为800μm，内部布线层数＝1时为400μm，任何情况下合计的厚度都为800μm。
最初，在未固化状态(B阶段)的电绝缘层上用冲孔器，形成多个通路。通路直径如表1所示。通路形成后填充通路膏(银粒子、环氧苯酚树脂以及固化剂的混合组成物)。
与此并行，通过对载体(膜)上形成的铜箔进行曝光、显像、蚀刻，形成布线图形。在形成的布线图形上用焊料突起安装半导体裸芯片(厚度：500μm)。
半导体安装后，按照布线图形(安装了半导体)/电绝缘层/布线图形(未安装半导体)的顺序，使位置对合、重叠，通过边用6MN的压力加压，边在170℃温度下加热1小时，使电绝缘层固化。同时，通路膏也固化。布线图形之间(在形成内部布线层时在布线图形和内部布线图形之间)电连接。形成内部布线层的试样，如图2D所示的那样，将在两面形成布线图形的电绝缘层，介于上述电绝缘层和布线图形之间叠层。
电绝缘层固化后，剥离载体，获得零件内藏模块。
为了评价通过本实施例制作的零件内藏模块的可靠性，进行焊料回溶试验。焊料回溶试验用皮带式回溶试验机，将在最高温度260℃下保持10秒后冷却到常温的工序构成的循环重复进行10次。在焊料回溶试验前后测定各内通路的电阻值，试验后的电阻值与试验前的电阻值相比，变化50％以上的内通路判断为「不合格」，将这样的不合格的内通路的比例称为通路的不合格率。其结果如表1所示。
表1
  试样号   1   2   3   4   5   6   7   8
  通路直径(μm)   100   100   200   200   400   400   800   800
  通路高度(μm)   800   400   800   400   800   400   800   400
  内部布线层数   0   1   0   1   0   1   0   1
  通路不合格率(％)   88   24   62   3.1   3.7   0.1   0.2   0.0
如该表1所示，通路高度对通路直径之比对零件内藏模块的可靠性有影响，可以看出，通过用内部布线层，即使通路直径相同也可得到高可靠性。
根据本发明，可以提供高可靠性的、能高密度安装的零件内藏模块。

Claims (15)

1.一种零件内藏模块，包含：
电绝缘层；
经前述电绝缘层叠层的多层的第1布线图形；
设在前述电绝缘层中，电连接处于不同层的前述第1布线图形间的至少一条第1内通路；以及
在前述电绝缘层中无间隙地埋没，安装在前述多层第1布线图形中的一个图形上的至少一只电子零件，其特征为，
前述第1内通路的至少一条通路，在前述第1布线图形的叠层方向上，占据与前述电子零件占据范围重复的范围，而且，在前述方向上，其高度比前述电子零件的高度低。
2.根据权利要求1所述的零件内藏模块，其特征为，还包含具有至少2层的第2布线图形和电连接处于不同层的前述第2布线图形间的通孔和/或第2内通路的布线板，
前述布线板埋没在前述电绝缘层的内部，
通过内通路电连接前述多层第1布线图形内的任一图形和前述第2布线图形。
3.根据权利要求1所述的零件内藏模块，其特征为，还包含：
具有至少2层的第2布线图形和电连接处于不同层的前述第2布线图形间的通孔和/或第2内通路的布线板；以及
在前述电绝缘层中无间隙地埋没，安装在前述多层第2布线图形中的一个图形上的至少一只第二电子零件，
前述第1内通路的至少一条通路，在前述第1布线图形的叠层方向上，占据与前述第二电子零件占据范围重复的范围，而且，在前述方向上，其高度比前述第二电子零件的高度低。
4.根据权利要求1所述的零件内藏模块，其特征为，还包含安装在前述多层第1布线图形中的任一图形上，而且未埋没在前述电绝缘层内的至少一只电子零件。
5.根据权利要求1所述的零件内藏模块，其特征为，前述电绝缘层由包含填料和绝缘性树脂的混合物组成。
6.根据权利要求5所述的零件内藏模块，其特征为，前述填料包含从氧化铝、氧化镁、氮化硼、氮化铝、氮化硅、四氟乙烯以及氧化硅中选择的至少一种。
7.根据权利要求5所述的零件内藏模块，其特征为，前述绝缘性树脂包含从环氧树脂、酚醛树脂、氟树脂、氰酸盐树脂、PTFE树脂、PPO树脂以及PPE树脂中选择的至少一种绝缘性树脂。
8.根据权利要求1所述的零件内藏模块，其特征为，前述第1布线图形由金属箔、引线框、导电性树脂组成物中的至少一种形成。
9.根据权利要求1所述的零件内藏模块，其特征为，前述电子零件是半导体裸芯片。
10.根据权利要求9所述的零件内藏模块，其特征为，前述半导体裸芯片由倒装片接合法安装。
11.根据权利要求1所述的零件内藏模块，其特征为，前述第1内通路由包含导电性粉末和热固化性树脂的通路膏构成。
12.根据权利要求2所述的零件内藏模块，其特征为，前述布线板由具有陶瓷衬底、玻璃环氧树脂衬底或内通路连接的多层衬底形成。
13.根据权利要求1所述的零件内藏模块，其特征为，与前述电子零件连接的前述电绝缘层和与前述第1内通路连接的前述电绝缘层形成为一体。
14.根据权利要求1所述的零件内藏模块，其特征为，在前述第1布线图形的叠层方向上，多只前述电子零件相互对置配置。
15.根据权利要求1所述的零件内藏模块，其特征为，前述第1布线图形包含与前述第1内通路电连接的接触面形状部。
CNB021017999A 2001-01-19 2002-01-18 零件内藏模块及其制造方法 Expired - Lifetime CN1251560C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001011656 2001-01-19
JP11656/01 2001-01-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100995538A Division CN100345279C (zh) 2001-01-19 2002-01-18 零件内藏模块及其制造方法

Publications (2)

Publication Number Publication Date
CN1366446A CN1366446A (zh) 2002-08-28
CN1251560C true CN1251560C (zh) 2006-04-12

Family

ID=18878766

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100995538A Expired - Lifetime CN100345279C (zh) 2001-01-19 2002-01-18 零件内藏模块及其制造方法
CNB021017999A Expired - Lifetime CN1251560C (zh) 2001-01-19 2002-01-18 零件内藏模块及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100995538A Expired - Lifetime CN100345279C (zh) 2001-01-19 2002-01-18 零件内藏模块及其制造方法

Country Status (5)

Country Link
US (2) US6489685B2 (zh)
EP (1) EP1225629A3 (zh)
KR (1) KR100507791B1 (zh)
CN (2) CN100345279C (zh)
TW (1) TW511415B (zh)

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
MXPA02005829A (es) * 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
WO2004014114A1 (ja) * 2002-07-31 2004-02-12 Sony Corporation 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP4137659B2 (ja) 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
CA2563997A1 (en) * 2003-05-01 2004-11-11 Queen Mary & Westfield College An encased thermal management device and method of making such a device
US20070035013A1 (en) * 2003-05-09 2007-02-15 Hiroyuki Handa Module with built-in circuit elements
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
KR100886292B1 (ko) 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
CN100543953C (zh) * 2003-10-06 2009-09-23 日本电气株式会社 电子器件及其制造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
US7116405B2 (en) * 2003-12-04 2006-10-03 Johnson Kenneth C Maskless, microlens EUV lithography system with grazing-incidence illumination optics
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
US20050218491A1 (en) * 2004-03-31 2005-10-06 Alps Electric Co., Ltd. Circuit component module and method of manufacturing the same
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4285339B2 (ja) * 2004-06-15 2009-06-24 パナソニック株式会社 回路モジュールおよび回路モジュールの製造方法
JP2006024698A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US7309838B2 (en) * 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
TWI241695B (en) * 2004-11-19 2005-10-11 Ind Tech Res Inst Structure of an electronic package and method for fabricating the same
FI20041525A (fi) 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI287805B (en) * 2005-11-11 2007-10-01 Ind Tech Res Inst Composite conductive film and semiconductor package using such film
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
KR100714196B1 (ko) * 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
JP4766049B2 (ja) * 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
JPWO2007072616A1 (ja) * 2005-12-22 2009-05-28 株式会社村田製作所 部品内蔵モジュールおよびその製造方法
KR100656300B1 (ko) 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
US7682879B2 (en) * 2006-03-28 2010-03-23 Seagate Technology Llc Edge coating a microelectronic device
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
WO2007135737A1 (ja) * 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US7603771B2 (en) * 2006-08-29 2009-10-20 Mutual-Tek Industries Co., Ltd. Method of manufacturing a combined multilayer circuit board having embedded chips
US20080122061A1 (en) * 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
JP4503583B2 (ja) * 2006-12-15 2010-07-14 日本メクトロン株式会社 キャパシタ用接着シートおよびそれを用いたキャパシタ内蔵型プリント配線板の製造方法
TWI340445B (en) 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
EP2141972B1 (en) 2007-05-02 2014-04-02 Murata Manufacturing Co. Ltd. Component-incorporating module and its manufacturing method
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
KR101161061B1 (ko) * 2007-08-08 2012-07-02 가부시키가이샤 테라미크로스 반도체 장치 제조방법
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR101349425B1 (ko) 2007-10-26 2014-01-08 엘지이노텍 주식회사 통신 장치 및 그 제조 방법
CN101843181B (zh) * 2007-11-01 2014-05-28 大日本印刷株式会社 内置元件电路板
JP2008153682A (ja) * 2008-01-24 2008-07-03 Tadatomo Suga 電子部品実装装置とその製造方法
EP2259666A4 (en) * 2008-03-27 2011-09-07 Ibiden Co Ltd PRINTED CIRCUIT BOARD COMPRISING INTEGRATED ELECTRONIC COMPONENTS, AND METHOD FOR MANUFACTURING THE SAME
KR100999536B1 (ko) * 2008-10-28 2010-12-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100997524B1 (ko) 2008-10-28 2010-11-30 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2010056210A1 (en) * 2008-11-17 2010-05-20 Advanpack Solutions Private Limited Semiconductor substrate, package and device and manufacturing methods thereof
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US20100139967A1 (en) * 2008-12-08 2010-06-10 Ibiden Co., Ltd. Wiring board and fabrication method therefor
US8900921B2 (en) 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
JP5654303B2 (ja) * 2010-09-21 2015-01-14 太陽誘電株式会社 電子部品およびその製造方法、並びに電子部品を備えた電子デバイス
US9087701B2 (en) 2011-04-30 2015-07-21 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within substrate for vertical interconnect in POP
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
CN103165566B (zh) 2011-12-19 2016-02-24 先进封装技术私人有限公司 基板结构、半导体封装件及半导体封装件的制造方法
JP2012109615A (ja) * 2012-02-27 2012-06-07 Dainippon Printing Co Ltd 電子部品内蔵配線基板
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US9318473B2 (en) * 2012-04-20 2016-04-19 Infineon Technologies Ag Semiconductor device including a polymer disposed on a carrier
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
TWI445469B (zh) * 2012-05-25 2014-07-11 Unimicron Technology Corp 感測元件封裝結構及其製作方法
CN103857210A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 承载电路板、承载电路板的制作方法及封装结构
TW201431448A (zh) 2013-01-23 2014-08-01 Unimicron Technology Corp 嵌埋有電子元件的線路板結構及其製法
CN103972203A (zh) * 2013-02-06 2014-08-06 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法
CN203206586U (zh) 2013-02-27 2013-09-18 奥特斯(中国)有限公司 用于生产印制电路板的半成品
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US10177090B2 (en) 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess
US9913385B2 (en) 2015-07-28 2018-03-06 Bridge Semiconductor Corporation Methods of making stackable wiring board having electronic component in dielectric recess
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
CN106163092B (zh) * 2016-08-20 2020-01-14 惠州市纬德电路有限公司 一种自带散热功能的电路板结构制作方法
CN107835578A (zh) * 2017-11-02 2018-03-23 惠州市特创电子科技有限公司 嵌入型线路板及其加工方法
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259372A (ja) 1992-01-14 1993-10-08 Sony Corp ハイブリッドｉｃ
JPH06350211A (ja) * 1993-06-08 1994-12-22 Hitachi Chem Co Ltd 印刷配線板用エポキシ樹脂組成物
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JP3527766B2 (ja) * 1993-11-30 2004-05-17 京セラ株式会社 積層回路基板の製造方法及び積層回路基板
JP2917812B2 (ja) * 1994-05-10 1999-07-12 住友金属工業株式会社 多層セラミックパッケージ及び該多層セラミックパッケージにおける外部露出導電体部分のメッキ処理方法
JP3229525B2 (ja) * 1995-07-26 2001-11-19 株式会社日立製作所 Ｌｓｉ内蔵型多層回路板およびその製法
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP3754171B2 (ja) 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
JPH11103147A (ja) 1997-09-26 1999-04-13 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2870533B1 (ja) 1997-11-27 1999-03-17 日本電気株式会社 半導体装置およびその製造方法
JP2000004071A (ja) 1998-06-16 2000-01-07 Alps Electric Co Ltd 電子回路ユニット
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
JP2000208662A (ja) 1999-01-11 2000-07-28 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001060602A (ja) 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
JP3503133B2 (ja) * 1999-12-10 2004-03-02 日本電気株式会社 電子デバイス集合体と電子デバイスの接続方法
JP3598060B2 (ja) 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP2001210776A (ja) 2000-01-24 2001-08-03 Fujitsu Ltd 半導体装置とその製造方法及びリードフレームとその製造方法
CN1551720A (zh) * 2000-06-27 2004-12-01 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
US6537852B2 (en) * 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture

Also Published As

Publication number Publication date
CN1366446A (zh) 2002-08-28
EP1225629A2 (en) 2002-07-24
US20020135058A1 (en) 2002-09-26
US20030062624A1 (en) 2003-04-03
KR100507791B1 (ko) 2005-08-17
TW511415B (en) 2002-11-21
US6955948B2 (en) 2005-10-18
KR20020062227A (ko) 2002-07-25
EP1225629A3 (en) 2003-07-16
CN100345279C (zh) 2007-10-24
US6489685B2 (en) 2002-12-03
CN1767170A (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
CN1251560C (zh) 零件内藏模块及其制造方法
CN1293790C (zh) 元件内置模块及其制造方法
CN1204789C (zh) 绝缘片和多层布线基板及其制造方法
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
EP0920058B1 (en) Circuit component built-in module and method for producing the same
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1291467C (zh) 电子器件的制造方法
CN1187806C (zh) 电路装置的制造方法
CN1577819A (zh) 带内置电子部件的电路板及其制造方法
CN1551343A (zh) 电子元件封装结构及其制造方法
CN1449232A (zh) 电路部件内装模块及其制造方法
CN1697163A (zh) 布线板及使用该板的半导体封装
CN1270417A (zh) 半导体器件及其制造方法
CN1543291A (zh) 电子部件内置模块及其制造方法
CN1670910A (zh) 电路装置及其制造方法
CN1424756A (zh) 金属布线基板和半导体装置及其制造方法
CN1191619C (zh) 电路装置及其制造方法
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
CN1254856C (zh) 电路装置的制造方法
JP2005101580A (ja) 回路部品内蔵モジュール及びその製造方法
CN101044806A (zh) 多层印刷配线板及其制造方法
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170221

Address after: American California

Patentee after: SONY CORPORATION

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060412