JP2005101580A - 回路部品内蔵モジュール及びその製造方法 - Google Patents

回路部品内蔵モジュール及びその製造方法 Download PDF

Info

Publication number
JP2005101580A
JP2005101580A JP2004247087A JP2004247087A JP2005101580A JP 2005101580 A JP2005101580 A JP 2005101580A JP 2004247087 A JP2004247087 A JP 2004247087A JP 2004247087 A JP2004247087 A JP 2004247087A JP 2005101580 A JP2005101580 A JP 2005101580A
Authority
JP
Japan
Prior art keywords
mixture
circuit component
filler
component built
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004247087A
Other languages
English (en)
Inventor
Yukihiro Ishimaru
幸宏 石丸
Yasuhiro Sugaya
康博 菅谷
Toshiyuki Asahi
俊行 朝日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004247087A priority Critical patent/JP2005101580A/ja
Publication of JP2005101580A publication Critical patent/JP2005101580A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】安価な実装工法であるワイヤーボンディング法を用いて、ワイヤーの破損や短絡の問題を解消できる回路部品内蔵モジュール及びその製造方法を提供する。
【解決手段】フィラーと熱硬化性樹脂とを含む第１の混合物からなる電気絶縁性基板101と、電気絶縁性基板101の少なくとも主面に形成された配線パターン102,103と、電気絶縁性基板101の内部に配置され配線パターン102,103に電気的に接続された回路部品105と、配線パターン102,103を電気的に接続するように形成されたビア104とを含む回路部品内蔵モジュール100であって、回路部品105の少なくとも一つはワイヤーにて実装され、前記ワイヤーの一部又は全部は、フィラーと樹脂からなる第２の混合物109によって封止されている。
【選択図】 図１

Description

本発明は半導体などの能動部品やコンデンサなどの受動部品を内蔵した回路部品内蔵モジュール及びその製造方法に関するものである。
近年、電子機器の高性能化、小型化の要求に伴い、半導体の高密度、高機能化が一層叫ばれている。また、そのため回路基板に対しても小型かつ高密度を実現するものが望まれている。そこで、内部に能動部品及び／又は受動部品を内蔵し、かつ配線パターンとそれとを電気的に接続するビアを有する回路部品内蔵モジュールが提案されている。さらに、回路部品を基板に内蔵した際に放熱性を高めたり、基板と内蔵する回路部品との熱膨張率を調整するために、前記基板の材料として無機フィラーと熱硬化性樹脂からなる部品内蔵モジュールが提案されている（下記特許文献１〜２）。
図３８は、従来の回路部品内蔵モジュール（下記特許文献２）の構成を示す断面図である。図３８において、７０１は無機フィラーと熱硬化樹脂の複合された電気絶縁性基板、７０２は配線パターン、７０３は半導体等の回路部品、７０４は前記配線パターン間を電気的につなぐビア、７０５は前記回路部品と前記電気絶縁性基板の接続部を封止している半導体接合部封止剤である。
特開平１１−２２０２６２号公報 特開２００１−２４４６３８号公報
しかし、従来の回路部品内蔵モジュールでは、半導体等の回路部品の端子を配線パターンに相対させて接続する、いわゆるフリップチップ実装法に適するが、ワイヤーボンディング法による実装では問題が生じる。これはフリップチップ実装法の場合、一般的に回路部品と配線パターンとの接合が２０〜１００μｍ程度の金属突起物を介してなされるため、その隙間は２０〜１５０μｍ程度と狭い。異方性導電フィルムやペーストを用いる場合も多く、その隙間が接合時に封止される場合もある。一方でワイヤーボンディング法では接続にアルミニウムや金のワイヤーが用いられるが、その線径は２０〜４０μｍであり長さは０．５〜３ｍｍであるのが一般的である。フリップチップ実装法と比較してワイヤーボンディング法による接続では、接続を担うワイヤーが上記したような構造のため変形やたわみといった形状変化が発生しやすい構造である。そのため従来の回路部品内蔵モジュールの製造方法において、内蔵する回路部品を埋設する工程時に接続部及びワイヤー部を保護する封止剤を有しない構造では、その製造工程で回路部品を埋設する樹脂が流動することで前記ワイヤーに力がかかり、ワイヤーはずれやワイヤーが流れワイヤー間で電気的にショートを起こす、といった問題が生じるためである。回路部品内蔵モジュールの半導体の実装工法として、一般的に広く使われているワイヤーボンディング法で不具合が発生することは、安価な実装工法が利用できないという結果となる。
本発明は上記のような問題を解消するためになされたものであり、安価な実装工法であるワイヤーボンディング法を用いて、ワイヤーの破損や短絡の問題を解消できる回路部品内蔵モジュール及びその製造方法を提供する。
本発明の回路部品内蔵モジュールは、フィラーと熱硬化性樹脂とを含む第１の混合物からなる電気絶縁性基板と、前記電気絶縁性基板の少なくとも主面に形成された配線パターンと、前記電気絶縁性基板の内部に配置され前記配線パターンに電気的に接続された回路部品と、前記配線パターンを電気的に接続するように形成されたビアとを含む回路部品内蔵モジュールであって、前記回路部品の少なくとも一つはワイヤーで実装された電子部品であり、前記ワイヤーの一部又は全部は、フィラーと樹脂からなる第２の混合物によって封止されていることを特徴とする。
本発明の回路部品内蔵モジュールの製造方法は、支持体の一主面に形成された第１の配線パターン上に回路部品を配置し、そのうち少なくとも一つはワイヤーボンディング法で接続し、前記ワイヤーボンディング法によって形成されたワイヤーの一部又は全部は、フィラーと樹脂からなる第２の混合物によって封止する封止工程と、前記封止工程の後に、フィラーと未硬化状態の熱硬化性樹脂とを含む第１の混合物に、前記回路部品が形成された主面を対向させて配置し、前記支持体を押圧し、前記回路部品を前記第１の混合物に埋設させて板状体を形成する板状体形成工程と、前記板状体を加熱することによって第１の混合物の熱硬化性樹脂を硬化させる工程とを含むことを特徴とする。
本発明の別の回路部品内蔵モジュールの製造方法は、支持体の一主面に形成された第１の配線パターン上に回路部品を配置し、そのうち少なくとも一つはワイヤーボンディング法で接続する工程と、フィラーと未硬化状態の熱硬化性樹脂とを含む第１の混合物に、前記回路部品の大きさに空隙を形成する工程と、前記空隙が形成された第１の混合物を前記回路部品が形成された主面を対向させて前記支持体に配置する工程と、前記ワイヤーボンディング法によって形成されたワイヤーの一部又は全部をフィラーと樹脂からなる第２の混合物によって封止する封止工程と、前記封止工程の後に、前記配置された第１の混合物と前記支持体を押圧し、前記回路部品を前記第１の混合物に埋設させて板状体を形成する板状体形成工程と、前記板状体を加熱することによって第１の混合物の熱硬化性樹脂を硬化させる工程とを含むことを特徴とする。
本発明の回路部品内蔵モジュールは、第２の混合物によりワイヤーボンディング法で実装された少なくともワイヤー部、好ましくは接合部及びワイヤー部が封止され保護されていることにより、従来例に比べて製造工程での樹脂の流動などによる不具合や製造後の信頼性を向上できる。
本発明は、第２の混合物によりワイヤーボンディング法で実装されたワイヤー部が封止され保護されることで、製造工程での樹脂の流動などによる不具合や製造後の信頼性を向上させることができる。なお、第１の混合物の熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂及びシアネート樹脂から選ばれる少なくともひとつの熱硬化性樹脂を含むことが好ましい。これらの樹脂は耐熱性や電気的絶縁性に優れるからである。
さらに、第１の混合物のフィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ及びＳｉＯ2から選ばれる少なくとも一つの無機フィラーを含むことが好ましい。前記フィラーの好ましい平均粒径は、０．１〜１００μｍの範囲である。これらの無機フィラーを用いることによって、放熱性の優れた電気絶縁性基板が得られる。また、無機フィラーとしてＭｇＯを用いた場合は、電気絶縁性基板の線膨張係数を大きくすることができる。またＳｉＯ2を用いた場合は、電気絶縁性基板の誘電率を小さくすることができる。またＢＮを用いた場合は、線膨張係数を低くすることができる。前記フィラーの好ましい配合量は、７０〜９０ｗｔ％の範囲である。
上記回路部品内蔵モジュールでは、前記ビアの少なくともひとつが導電性樹脂組成物からなることが好ましい。これにより高密度に回路部品を実装することができる。
上記回路部品内蔵モジュールでは、前記第２の混合物のフィラー含有量が前記第１の混合物のフィラー含有量より多いことが好ましい。前記第２の混合物のフィラーの好ましい配合量は、８０〜９５ｗｔ％の範囲である。前記第１の混合物には電気的接合を行なうビアが形成され、さらに内蔵する回路部品を埋設するために樹脂の流れ性が要求されるため、フィラー含有量に制限を受ける。第２の混合物はワイヤーボンディング法で実装された接合部及びワイヤー部の保護が主目的であるため、前記制限が少ないためフィラー量を増やすことができ、さらに内蔵する回路部品と接しているため、前記回路部品から発生する熱を速やかに放熱することができる。
上記回路部品内蔵モジュールでは、前記電子部品の中央部を封止するフィラーと樹脂からなる第３の混合物をさらに含んでいてもよい。前記第３の混合物は前記した第１又は第２の混合物のような制限がないため、回路部品から発生する熱を速やかに放熱するフィラーや樹脂を選定することが可能であり、高い放熱性が得られる。
なお、前記した回路部品の周辺部及び中央部とは正確な位置でなくてよく、第２の混合物により接続部及びワイヤー部を封止し、第３の混合物が設けられれば同様の効果を示す。
上記回路部品内蔵モジュールでは、前記第１又は第３の混合物にサーマルビア形成が形成されていることが好ましい。サーマルビアを形成することで、より高い放熱性が得られる。
上記回路部品内蔵モジュールでは、前記第３の混合物のフィラーとして熱伝導性フィラーが含有されていることが好ましい。熱伝導性フィラーは熱伝導性が高いため、高い放熱性が得られる。また回路部品のグランド面と配線パターンのグランド端子を配置すれば、グランドを強化することができる。なお熱伝導性フィラーとして、Ａｌ2０3，ＢＮ，ＡｌＮ等の粒子が好ましい。前記第３の混合物フィラーの好ましい配合量は、８５〜９５ｗｔ％の範囲である。また前記フィラーの好ましい平均粒径は、０．１〜５０μｍの範囲である。
上記回路部品内蔵モジュールでは、前記第１の混合物のフィラーの内部が中空であるフィラーが含まれることが好ましい場合がある。内部を中空とすることで誘電率を低くすることができる。また、内蔵工程を経て得られた回路部品内蔵モジュールにリフロー工程により部品を実装する、又は回路部品内蔵モジュールを基板に実装する際に、内部が中空であるフィラーは断熱性が高いため内蔵する回路部品に熱が伝わりにくく、内蔵された回路部品の熱による劣化を緩和したり、内蔵された回路部品の接合部のハンダが再溶融してショート等の不具合を発生するのを防止できる。中空フィラーとしては、例えばアクリル系樹脂を外壁として、空隙率を３０〜５０％程度形成したものがある。好ましい平均粒径として１０〜５０μmの範囲である。外壁がガラスであっても良い。
前記第２の混合物からなる封止剤と第１の混合物からなる封止剤との界面であって、前記第２の混合物からなる封止剤表面の少なくとも一部は粗面化又は易接着層が形成されていてもよい。第２の混合物からなる封止剤と第１の混合物からなる封止剤との界面の接着性を向上するためである。前記易接着層は、例えばカップリング剤を塗布することにより形成できる。
前記電子部品が半導体チップであり、前記半導体チップのワイヤーと対向する面にシールドが配置され、前記半導体チップの横に離してアンテナ回路を１層以上形成され、全体がカード筺体樹脂で覆われていてもよい。これにより、ノイズの影響はシールドによって防止できる。
上記本発明の製造方法によれば、本発明の回路部品内蔵モジュールを効率よく合理的に製造することができる。本発明の製造方法においては、ワイヤーボンディング法で接続された少なくともひとつ以上の前記回路部品の接続端子が周辺部に配置され、前記第２の混合物で封止する封止工程と、第１の混合物と前記支持体を押圧して板状体を形成する板状体形成工程との間に、前記回路部品の中央部をフィラーと樹脂とを含む第３の混合物で封止する封止工程を含むことが好ましい。この工程によって内蔵する回路部品の放熱性を高めることのできる第３の混合物を容易に形成することができる。
なお、ワイヤーボンディング法で接合される回路部品は半導体のみならず、チップ状の抵抗、コンデンサ、インダクタ、バリスタ、又はそれら等から構成されるモジュール部品等であってもよい。なお、前記第２又は第３の混合物の樹脂は、熱硬化性樹脂であることが好ましい。これは第１の混合物の熱硬化性樹脂を硬化させる工程で、同時に硬化することができるからである。しかし、第２の混合物としてワイヤーボンディング法で実装された接合部及びワイヤー部が保護でき、第３の混合物として所望の放熱性が得られるのであれば、熱可塑性樹脂等であっても良い。
以下、図面を参照して、本発明の実施例について説明する。
（実施例１）
本発明の第１の実施例について、図１から図５を用いて説明する。図１から図５は本実施例の回路部品内蔵モジュールの構成を示す断面図である。図１において、１００は回路部品内蔵モジュールである。１０１はそのフィラーと熱硬化性樹脂（液状熱硬化樹脂としてのエポキシ樹脂は、液状エポキシ樹脂（日本レック（株）製商品名“ＥＦ−４５０”）１５ｗｔ％、無機フィラーとしてアルミナ粉末（昭和電工製商品名“ＡＳ−４０”、球状、平均粒子径１２μm）８５ｗｔ％）の複合されたコンポジット材料からなる第１の混合物で、１０２及び１０３は配線パターンである。１０４は配線パターン１０２、１０３を電気的に接続するビアである。１０５は、１００の回路部品内蔵モジュールに内蔵された回路部品の半導体チップである。１０６は配線パターン１０２と半導体チップ１０５を接着するダイボンド剤（ヘンケルジャパン（株）製商品名“QMI５２７”）である。ダイボンド剤１０６により接着されるのは、図２にあるように半導体チップ１０５を配線パターン１０２と支持体１１２であってもよい。支持体１１２としては、プリント基板、回路部品実装モジュールや本実施例の回路部品内蔵モジュール等がある。１０８は、半導体チップ１０５と配線パターン１０２をワイヤーボンディング法で接続したワイヤー部である。１０９は、フィラーと樹脂からなる第２の混合物である。１１０は、１００の回路部品内蔵モジュールに内蔵された回路部品のチップ部品であり、ハンダ１１１により配線パターン１０２に接続されている。
なお、チップ部品１１０の接続には、上記のハンダ以外に導電性樹脂組成物（導電フィラには銀（８０ｗｔ％で球状とフレーク状のものが１：１）を用い、樹脂としてエポキシ樹脂を硬化材にアミン系硬化剤を用いたもの）、ワイヤー、バンプ等の接続であってもよい。
封止剤１０９によりワイヤーボンディング法で実装された接合部及びワイヤー部が封止され保護されることで、製造工程での樹脂の流動などによる不具合や製造後の信頼性を向上させることができる。
なお、コンポジット材料１０１の混合物の熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂及びシアネート樹脂から選ばれる少なくともひとつの熱硬化性樹脂を含むことが好ましい。これらの樹脂は耐熱性や電気的絶縁性に優れるからである。なお、混合物には、さらに分散剤、着色剤、カップリング剤または離型剤を含んでいてもよい。さらに、第１の混合物のフィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ及びＳｉＯ2から選ばれる少なくとも一つの無機フィラーを用いることができる。
図３に示すように貫通穴を有するビア１０４であってもよいが、さらに図１にあるように貫通穴のないビア１０４であることが好ましい。貫通穴なしに電気的に接合させることができれば、高密度に回路部品を実装することができるからである。ビア１０４として貫通穴をメッキで埋めて形成することも可能であるが、導電性樹脂組成物（球状の銅粒子８５ｗｔ％と、ビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ社製商品名“エピコート８２８”）３ｗｔ％と、グルシジルエステル系エポキシ樹脂（東都化成社製商品名“ＹＤ−１７１”）９ｗｔ％と、アミンアダクト硬化剤（味の素社製商品名“ＭＹ−２４”）３ｗｔ％とを混練して作製した。）で形成することが好ましい。第１の混合物の熱硬化性樹脂を硬化させる工程において、第１の混合物と導電性樹脂組成物を同時に硬化し形成できるため、生産性に優れる。硬化条件は、温度を上昇させて１７５℃で６０分間加熱した。
また図４に示すように、メモリー等に見られるような半導体チップ１０５の中央部に接続端子がある構造であってもよい。
また図５に示すように、半導体チップ１０５と配線パターン１０３の間にサーマルビア１１３を配することで、半導体チップ１０５から発する熱を効率よく配線パターン１０３に伝えることができ、高い放熱性が得られて好ましい。サーマルビア１１３としては、導電性のフィラーと樹脂から構成される導電性樹脂組成物（球状の銅粒子８５ｗｔ％と、ビスフェノールＡ型エポキシ樹脂（油化シェルエポキシ社製商品名“エピコート８２８”）３ｗｔ％と、グルシジルエステル系エポキシ樹脂（東都化成社製商品名“ＹＤ−１７１”）９ｗｔ％と、アミンアダクト硬化剤（味の素社製商品名“ＭＹ−２４”）３ｗｔ％とを混練して作製した。）であることが好ましい。さらに導電性フィラーとして、金、銀、銅、ニッケル、鉛、錫及びアルミから選ばれる少なくとも１つ以上の金属を含む金属粒子、金属合金粒子又は傾斜合金粒子を用いるとさらに好ましい。これらの導電性フィラーは高い熱伝導性も持っているからである。
さらに、図１〜５にある封止剤１０９のフィラー含有量がコンポジット基材１０１のフィラー含有量より多いことが好ましい。本実施例では、コンポジット基材１０１にはアルミナ粉末を８５ｗｔ％含有させ、封止剤１０９には同様のアルミナ粉末を８７．５ｗｔ％含有させた。フィラー含有量を多くすることで製造工程での流れ性が抑制され、ワイヤー部１０８のワイヤー流れによりショートを抑制できる。さらにフィラー含有量を増やすことで熱伝導率を高めることができ、さらに封止剤１０９は半導体チップ１０５と接しているため、半導体チップ１０５から発生する熱を速やかに放熱することができる。
また封止剤１０９とコンポジット基材１０１との密着性が不十分だと、リフロー等の熱工程により封止剤１０９とコンポジット基材１０１との界面が剥離し、不具合が生じる場合があるため、封止剤１０９には離型剤（例えば、シリコーン離型剤）を添加しないのが好ましい。
なお、第２の混合物よる封止剤１０９については、図１の形態に代えて図３２に示すように半導体チップ１０５の上面中央部は、第２の混合物よる封止剤１０９を存在させず、空隙部としてもよい。
また、ワイヤー部１０８については、図１の形態に代えて図３３に示すように第２の混合物よる封止剤１０９をワイヤー部１０８の周囲の一部又は全部に塗布しても良い。これは、ワイヤー部１０８を固定し、第１の混合物からなるコンポジット基材１０１に押し込むときに耐えられる程度の強度を付与しておけばよく、最終的には第１の混合物からなるコンポジット基材１０１によって封止されるからである。
（実施例２）
発明の第２の実施例について、図６から図１０を用いて説明する。図６から図１０は本実施例の回路部品内蔵モジュールの構成を示す断面図である。図６において、図１と異なるのは封止剤１０９、半導体チップ１０５とコンポジット基材１０１との間に高放熱封止剤２０１（液状熱硬化樹脂としての液状エポキシ樹脂は１０ｗｔ％、無機フィラーとしてアルミナ粉末が９０ｗｔ％）が配置されていることである。また本実施例は、半導体チップ１０５の周辺部に接続端子がある例である。半導体チップ１０５の中央部に高放熱封止剤配されることで、効率よく半導体チップ１０５の熱を伝導することができる。
なお、前記した半導体チップ１０５の接続端子位置の周辺部及び中央部とは正確な位置でなくてよく、封止剤１０９により接続部及びワイヤー部１０８を封止し、高放熱封止剤２０１が設けられれば同様の効果を示すものである。
さらに図７に示されるように、高放熱封止剤２０１が配線パターン１０３に接する構造とすることで、効率よく放熱することができる。
さらに図８に示されるように、高放熱封止剤２０１が封止剤１０９の上部に広がり、大きな面積で配線パターン１０３と接する構造にすると、さらに高い放熱性が得られて好ましい。
また図９、１０に示されるように、高放熱封止剤２０１にサーマルビア形成を形成することで、さらに高い放熱性が得られる。
さらに図６〜１０に示される高放熱封止剤２０１として、熱伝導性フィラーが含有されていることが好ましい。熱伝導性フィラーは熱伝導性が高いため、高い放熱性が得られる。また回路部品のグランド面と配線パターンのグランド端子を配すれば、グランドを強化することができる。なお熱伝導性フィラーとして、Ａｌ2０3，ＢＮ，ＡｌＮ等の粒子が好ましい。熱伝導性も高いためである。
また高放熱封止剤２０１とコンポジット基材１０１との密着性が不十分だと、リフロー等の熱工程により高放熱封止剤２０１とコンポジット基材１０１との界面が剥離し、不具合が生じる場合があるため、実施例１と同様、高放熱封止剤２０１には離型剤を添加しないのが好ましい。
（実施例３）
本発明の第３の実施例について、図１１から図１５を用いて説明する。図１１は本実施例の回路部品内蔵モジュールを構成するコンポジット基材１０１に含まれるフィラーの形状を示す断面図である。３０２がフィラー内部の中空であり、３０３がフィラーを形成する樹脂外壁である。図１２は、コンポジット基材１０１に中空フィラー３０１が分散された状態を示す。中空フィラーとして、アクリル系樹脂を外壁として、空隙率を約５０％程度形成したもので、平均粒径は２０μmのものを用いた。
図１のような回路部品内蔵モジュールにリフロー工程により部品を実装する、又は回路部品内蔵モジュールを基板に実装する際に、内蔵された半導体チップ１０５やチップ部品１１０が２２０〜２５０℃以上の温度で劣化したり、接合部のハンダ１１１が再溶融してショート等の不具合を発生する場合がある。図１２のようにして得られたコンポジット基材１０１を用いることで、コンポジット基材１０１の熱伝導率を下げることができ、リフロー工程中の内蔵回路部品や接合部の温度を下げることができ、上記した不具合を抑制できる。例えば、通常の鉛フリー対応でのリフローで、内蔵された部品接合部にかかるピーク温度２３０℃が約１０秒であるのに対して、本実施例ではピーク温度２００℃、その時間が約5秒であった。
なお半導体チップ１０５がフリップチップ実装のようにワイヤーボンディング法以外の接続方法により実装されていても、またビア１０４がない場合でも、中空フィラー３０１を用いることで上記の不具合を抑制できる。
また内部を中空とすることで誘電率を低くすることができ、回路として高い周波数を用いた場合、高い伝送性能を得ることができる。
また中空フィラー３０１を用いる場合、内蔵された半導体チップ１０５の動作時の放熱は妨げられるため、実施例２で示したような高放熱封止剤２０１を用いた構造にするのが好ましい。
なお図１１、１２では中空フィラー３０１が球状を示しているが、内部が中空構造であれば球状でなくても同様の効果を得ることができる。
なお図１〜１０において半導体１０５は１個のみ内蔵されているが、図１３のように複数の半導体１０５が平面状に内蔵された構造であってもよい。また、図１４Ａに示されるように複数の半導体チップ１０５がダイボンディング剤１０６により複数段にスタックされ、ワイヤー部１０８で接続され封止剤１０９で封止された構造でもよい。また、図１４Ｂに示されるように複数の半導体チップ１０５がダイボンディング剤１０６により複数段にスタックされ、下段のほうが面積が小さく、上段のほうが面積が大きく、各半導体チップ１０５はワイヤー部１０８で接続され第２の混合物からなる封止剤１０９で封止された構造でもよい。この場合、第２の混合物からなる封止剤１０９による封止は、真空印刷法を採用するのが好ましい。複雑な構造の内部まで封止剤を充填できるからである。ここで真空印刷法とは、チャンバー内を減圧にしておき、ディスペンサーから塗布材料を充填する方法である。この真空印刷装置は、例えば東レ社製"VE500"(商品名)がある。この方法を用いると、上段の半導体チップを下段より大きくすることができるので、配線の収容率を高めることができ、全体としてコンパクトにすることができる。
また、図１５に示すように複数段にスタックされたものの中で、フリップチップ実装例である半導体接合部３０４と配線パターン１０２が接し半導体接合部封止剤３０５で封止された構造と、ワイヤー部１０８によって接合されるものが混在した例であっても良い。また内蔵されるのは半導体チップ１０５のみのものやチップ部品１１１のみであっても、ワイヤーボンディング法で接続された構造であればよい。また配線パターン１０２、１０３の接合部以外の部分にレジストが形成されていても良い。
（実施例４）
第４の実施例では、実施例１及び３に示した回路部品内蔵モジュールの製造工程の一実施例を説明する。実施例４で用いられる材料及び回路部品は、実施例１〜３で説明したものである。図１６Ａ−Ｈは回路部品内蔵モジュールの製造工程の一実施例を示す断面図である。まず図１６Ａにおいて、コンポジット基材１０１はフィラーと未硬化状態の熱硬化樹脂の混合物（無機フィラーとしてＡｌ2Ｏ3を９０ｗｔ％（昭和電工（株）製商品名“ＡＳ−４０”、球状、平均粒子径１２μm）、熱硬化樹脂として液状エポキシ樹脂を９．５ｗｔ％（日本レック（株）社製商品名“ＥＦ−４５０”）、その他の添加物としてカーボンブラックを０．２ｗｔ％（東洋カーボン（株）社製）、カップリング剤を０．３ｗｔ％（味の素（株）製 チタネート系 ４６Ｂ）をシート状に加工したものである。シート状態の加工は、下記の２つの方法がある。
(1) フィラーと液状の熱硬化樹脂を混合してペースト状混練物を作製する。熱処理は、液状樹脂を用いたものでは粘着性があるため若干硬化を進め、未硬化状態で可撓性を維持しながら粘着性を除去するためである。
(2) フィラーに溶剤で低粘度化した熱硬化樹脂を混合して同様にペースト状混練物を作製する。次にペースト状混練物を所定量だけ離型フィルム上に滴下する。離型フィルムには厚み７５μｍのポリエチレンテレフタレートフィルムを用い、フィルム表面にシリコーン樹脂による離型処理を施した。
次に、離型フィルム上のペースト状の混合物にさらに離型フィルムを重ね、加圧プレスで厚さ５００μｍになるようにプレスして、板状の混合物を得た。次に、離型フィルムで挟まれた板状の混合物を離型フィルムごと加熱し、板状の混合物の粘着性が無くなる条件下で熱処理した。また溶剤（例えばメチルエチルケトン（ＭＥＫ）を加えて攪拌脱泡機（松尾産業（株）製）で１ｗｔ％混合した。ＭＥＫを添加することにより混合物の粘度が低下してスラリー状に加工することが可能になる。）により樹脂を溶解させた混練物では、前述の溶剤を除去し、同様に未硬化の状態で可撓性を保持しながら粘着性を除去するためである。この熱処理によって、板状の混合物の粘着性が失われるため、離型フィルムの剥離が容易になる。熱処理は、１２０℃の温度で１５分間保持した。この実施例で用いた液状エポキシ樹脂は、硬化温度が１３０℃であるため、この熱処理条件下では、未硬化状態（Ｂステージ）である。この様にして作製された未硬化状態のコンポジット基材１０１に図１６Ｂのように貫通孔４１１を形成する。貫通孔の形成は、レーザー加工法や金型による加工、もしくはパンチング加工で行うことができる。特にレーザー法では、炭酸ガスレーザーやエキシマレーザーが加工速度が早いので有効である。
図１６Ｃは、コンポジット基材１０１に形成した貫通孔４１１に導電性樹脂組成物４１２を充填したものである。導電性樹脂組成物４１２は、金や銀、銅の粉末を導電材料とし、これにコンポジット基材１０１と同様の熱硬化樹脂を混練したものが使用できる。特に銅は導電性が良好で、マイグレーションも少ないため有効である。また、熱硬化樹脂も液状のエポキシ樹脂が耐熱性の面で安定である。
図１６Ｄ１は、配線パターン１０２にチップ部品１１０がハンダ１１１により実装された状態を示している。配線パターン１０２は、電解メッキにより作製された１２μｍから３５μｍ程度の銅箔が使用できる。特にコンポジット基材１０１との接着性を改善するため、コンポジット基材１０１との接触面を粗化した銅箔が望ましい。また、同様に接着性、酸化の防止のため、銅箔表面をカップリング処理したものや錫、亜鉛、ニッケルメッキしたものも使用できる。なおハンダ１１１以外にも電気的接続のために、金、銀、銅、銀−パラジウム合金、金―銅傾斜合金などを熱硬化樹脂で混練した導電性樹脂組成物も使用できる。
図１６Ｄ２は、配線パターン１０２及び支持体１１２に半導体チップ１０５がダイボンディング剤１０６により固着され、配線パターン１０２と半導体チップ１０５の電気的接続がワイヤー部１０８により実装された状態を示している。
図１６Ｄ３は、図１６Ｄ２で実装された半導体チップ１０５を封止剤１０９によりモールドした状態を示している。封止剤１０９の塗布方法としては、ディスペンス法やスクリーン印刷法が好ましい。トランスファーモールド工法は生産性には優れるが、金型との離型性を高めるために封止剤１０９に離型剤を添加するのが一般的である。封止剤１０９とコンポジット基材１０１との密着性が不十分だと、リフロー等の熱工程により封止剤１０９とコンポジット基材１０１との界面が剥離し、不具合が生じる場合がある。ディスペンス法やスクリーン印刷法を用いることで、前記離型剤を添加せずに封止剤１０９とすることができ、信頼性に優れる。
封止剤１０９を塗布した後、熱風や赤外線により硬化させる。その条件は、例えば１２５℃で３０分である。紫外線等の光を用いてもよい。このとき完全硬化させるのではなく、半硬化状態にするのが好ましい。その後の図１６（ｈ）により加熱加圧工程において、コンポジット基材１０１と同時に硬化させることでコンポジット基材１０１との接着性を高めるためである。
なお図１６Ａ−Ｈでは半導体チップ１０５のみ封止されているが、チップ部品１１０も封止されていてもよい。また図１６Ｄ２の工程の後にチップ部品１１０を実装し、図１６Ｄ３の封止工程を行なっても良いし、図１６Ｄ２を経て図１６Ｄ３となり、その後に図１６Ｄ１でなされたチップ部品の実装を行なっても良い。
次に図１６Ｅに示されるのは支持体４０１に形成された配線パターン１０３であり、図１６Ｆは、上記した方法で作製したコンポジット基材１０１と半導体チップ１０５を実装した支持体１１２、及び支持体４０１を図のように位置合わせして重ねる状態を示している。
次に図１６Ｇは、位置合わせして重ねたものをプレスにより、加熱加圧（例えばプレス温度１２０℃、圧力１０ｋｇ／ｃｍ2で５分間加熱加圧した。硬化温度より低い温度での加熱によって、コンポジット基材中の熱硬化性樹脂が軟化するため、回路部品がコンポジット基材中に容易に埋没する。）して半導体チップ１０５を前記コンポジット基材１０１に埋設、一体化した板状体を示している。この時の板状体形成工程では、前記コンポジット基材１０１中の熱硬化樹脂が硬化する前の状態で行われる。さらにプレス温度１７５℃、圧力５０ｋｇ／ｃｍ2で６０分間加熱加圧して硬化させ、前記コンポジット基材１０１の熱硬化樹脂及び導電性樹脂組成物４１２の熱硬化樹脂を完全に硬化させる。これにより、コンポジット基材１０１と半導体チップ１０５、及び配線パターン１０２、１０３が機械的に強固に接着する。また、同様に導電性樹脂組成物４１２の硬化によりビア１０４となり、配線パターン１０２、１０３との電気的接続が行われ固定される。
その後、支持体１１２及び４０１が除去されると本発明の回路部品内蔵モジュールが得られる。この場合、前記支持体はポリエチレンテレフタレートなどの離型フィルムが使用できる。また支持体として金属の離型体を用いても良い。
また支持体１１２及び４０１がプリント基板、回路部品実装モジュールや本実施例の回路部品内蔵モジュール等であってもよい。その一例を図１７に示す。支持体４０１として本発明の回路部品内蔵モジュールを、支持体１１２として多層プリント配線板を用いている。
なお、ここまでは封止剤１０９を用いて半導体チップ１０５の中央部を封止したが、封止剤１０９を用いない構造であってもよい。図１８Ａ−Ｈを用いて説明する。
図１８Ａ、Ｂは、図１６Ａ、Ｂと同様である。図１８Ｃとして、複数部に空隙を加工したコンポジット基材１０１を用いる。図１８Ｄ１、Ｄ２、図１８Ｅは、図１６Ｄ２、Ｄ３、図１６Ｅと同様である。その後、図１６と同様にして図１８Ｇにより板状体を得ることができる。
さらに、図１８Ｃとして図１９Ａのようにコンポジット基材１０１にサーマルビア１１３を用意することで、図１８Ｇの板状体として図１９Ｂのサーマルビア１１３を有した板状体を得ることができる。
その後、配線パターン１０２、１０３や支持体４０１、１１２にハンダ等による部品実装を行えば、さらに高密度に回路部品を搭載できる。その一例を図２０に示す。本発明の回路部品内蔵モジュールにチップ部品４０３や半導体チップ４０４が実装された構造である。
（実施例５）
第５の実施例では、実施例１及び３に示した回路部品内蔵モジュールの製造工程の一実施例を説明する。実施例５で用いられる材料及び回路部品は、実施例４と同様である。図２１Ａ−Ｈは回路部品内蔵モジュールの製造工程の一実施例を示す断面図である。
図２１Ａ、Ｂは実施例４の図１６Ａ、Ｂと同様である。
図２１Ｃは、実施例４と同様にコンポジット基材１０１に形成した貫通孔に、導電性樹脂組成物４１２を充填したものであるが、同時に空隙５０１を形成する。
空隙５０１の形状の一例を図２２Ａ−Ｄに示す。内蔵する回路部品の形状に合わせ、図２２Ａのような部分的に空隙、図２２Ｂのような貫通型の空隙、図２２Ｃのような２段型の空隙、図２２Ｄのような複数部の空隙、が適する。図２１では半導体チップ１０５に合わせて空隙を設けているが、それ以外の回路部品を内蔵する場合、それらに対しても空隙を設けても良い。
なお空隙１０５は内蔵する回路部品や封止剤１０９と同サイズや同形状にする必要はなく、前記樹脂の流動性やビア１０４の位置により所望の形状にすればよい。
また空隙５０１の形成方法の一例を、図２３Ａ−Ｂ、図２４Ａ−Ｃに示す。図２３Ａのように導電性樹脂組成物４１２が充填され、空隙が設けられた複数のコンポジット基材１０１を重ねることで図２３Ｂの空隙５０１を設けられる。また図２４Ａのように空隙が設けられた複数のコンポジット基材１０１を重ねて、図２４Ｂのようにコンポジット基材１０１を所望の形状にした後、図２４Ｃに示すような導電性樹脂組成物４１２を形成しても良い。貫通型の空隙の形成は、パンチ加工やレーザー加工により容易に形成できるため、図２２Ａ、Ｄのように一部の空隙を形成する場合、図２３Ａ−Ｂのように貫通型の空隙５０１を形成した後に重ねる工程により作製することが好ましい。
図２１Ｄ１、Ｄ２、図２１Ｅの工程は、実施例４と同様である。
図２１Ｆは、上記した方法で作製した空隙を有するコンポジット基材１０１と図２１Ｄ１、Ｄ２の工程を経た支持体１１２、図２１Ｅを経た支持体４０１を図のように位置合わせして重ねる状態を示している。
図２１Ｇは実施例４と同様に、位置合わせして重ねたものをプレスにより、加熱加圧して半導体チップ１０５を前記コンポジット基材１０１に埋設、一体化した板状体を示している。
空隙５０１を設けた後、板状体にすることで大型の部品を内蔵することができる。空隙を設けずに大型の回路部品を内蔵すると、コンポジット基材１０１の樹脂が大きく流動し、ビア１０４が前記流動により所望の位置よりずれるという不具合を生じる場合がある。
上記製造方法によれば、本発明の回路部品内蔵モジュールが得られる。
（実施例６）
第６の実施例では、実施例２及び３に示した回路部品内蔵モジュールの製造工程の一実施例を説明する。実施例６で用いられる材料及び回路部品は、実施例４と同様である。ただし内蔵する半導体チップ１０５の接続端子は、前記半導体チップ１０５の周辺部に配置されている。図２５Ａ−Ｈは回路部品内蔵モジュールの製造工程の一実施例を示す断面図である。
図２５Ａ、Ｂ、Ｃ２、Ｄ２は、実施例５の図２１Ａ、Ｂ、Ｃ２、Ｄ２と同様である。図２５Ｄ２は、図２５Ｄ１で実装された半導体チップ１０５を封止剤１０９によりモールドした状態を示している。このとき半導体チップ１０５の中央部には封止剤１０９を配しない。図２５Ｄ３の工程により、前記半導体チップ１０５の中央部に高放熱封止剤２０１を設ける。高放熱封止剤の塗布方法としては、ディスペンス法やスクリーン印刷法が好ましい。高放熱封止剤２０１を塗布した後、熱風や赤外線により硬化させる。紫外線等の光を用いてもよい。また、封止剤１０９と高放熱封止剤２０１を同時に硬化させると生産性に優れる。このとき完全硬化させるのではなく、半硬化状態にするのが好ましい。その後の図２５Ｇにより加熱加圧工程において、コンポジット基材１０１や封止剤１０９との接着性を高めるためである。
その後、実施例５と同様にして図２５Ｇにより板状体を得ることができる。これにより図６に示される回路部品内蔵モジュールが得られる。
また図２５Ｃの空隙の形状を、図２２Ｃとすることで、図７に示される回路部品内蔵モジュールが得られる。
また同様に図２５Ｃの空隙の形状を図２２Ｂとし、高熱封止剤２０１を図２６に示すように半導体チップ１０５の中央部だけでなく封止剤１０９の上部に配置する。実施例５と同様にして図２５Ｇにより板状体を得ることができる。これにより図８に示される回路部品内蔵モジュールが得られる。さらに半導体チップ１０５の放熱性を高めるために図９、１０のようなサーマルビアを設ける製造工程を説明する。
図２５Ｃの空隙５０１の形状を、図２２Ｃとし、図２７Ａに示すようにサーマルビア１１３を設けた高放熱封止剤２０１を用意し、図２７Ｂに示すように半導体チップ１０５の中央部に高放熱封止剤２１０を配した支持体１１２を図２５Ｄ２として用意する。実施例５と同様にして図２５Ｇにより板状体を得ることができる。これにより図９に示されるサーマルビア１１３を有した回路部品内蔵モジュールが得られる。
また図２５Ｃの空隙の形状を、図２２Ｂとし、図２７Ｃに示される支持体を図２５Ｄ３として用意する。実施例５と同様にして図２５Ｇにより板状体を得ることができる。これにより図１０に示されるサーマルビア１１３を有した回路部品内蔵モジュールが得られる。
さらに、図２５Ｃとして図２８Ａに示されるサーマルビア１１３を設けたコンポジット基材１０１を用意すれば、図２８Ｂに示される回路部品内蔵モジュール１００が得られる。
実施例６に示された回路部品内蔵モジュールにおいて、半導体チップの接続端子及び配線パターン、ワイヤー部は封止されているため、高放熱封止剤が導電物質であってもショート等の不具合を起こす回路構成になっていない。半導体チップの放熱性を高めるため、前記高放熱封止剤のフィラーとして導電性フィラーが含有されていることが好ましい。導電性フィラーは熱伝導性が高いため、高い放熱性が得られる。また回路部品のグランド面と配線パターンのグランド端子を配すれば、グランドを強化することができる。
なお導電性フィラーとして、金、銀、銅、ニッケル、鉛、錫及びアルミから選ばれる少なくとも１つ以上の金属を含む金属粒子、金属合金粒子又は傾斜合金粒子を用いるとさらに好ましい。上記金属は電気抵抗が低く、熱伝導性も高いためである。上記製造方法によれば、本発明の回路部品内蔵モジュールが得られる。
（実施例７）
第７の実施例では、実施例１から３に示した回路部品内蔵モジュールの製造工程の一実施例を説明する。実施例７で用いられる材料及び回路部品は、実施例４と同様である。図２９Ａ−Ｈは回路部品内蔵モジュールの製造工程の一実施例を示す断面図である。
実施例７とこれまでの実施例４〜６と異なる点は、導電性樹脂組成物４１２及び空隙５０１を設けられたコンポジット基材１０１が、半導体チップ１０５を実装した支持体１１２に積層される工程（図２９Ｆ）の後、封止剤１０９が塗布される工程（図２９Ｇ）が施される点である。図２９Ｆの工程の後に封止剤１０９を塗布することで、空隙５０１の内部に隙間なく封止剤１０９を塗布できる（図２９Ｈ）。コンポジット基材１０１が加熱加圧された場合、コンポジット基材１０１は空隙５０１に流れ込む（図２９Ｈ）。空隙が大きすぎると、隙間が生じる。このような隙間を防ぐために、空隙５０１（図２９Ｇ）の高さは、０．３ｍｍよりも狭いことが好ましい。
また、図２９Ｇとして高放熱封止剤２０１を有しても良い。その際図３０にあるように、コンポジット基材１０１と支持体１１２の間の厚みを第１の厚み６０１とし、高放熱封止剤２０１と支持体１１２の間の厚みを第２の厚み６０２とし、第２の厚み６０２が第１の厚み６０１より厚くすることが好ましい。板状体形成工程において高放熱封止剤２０１が先に押圧されることで横に広がる。コンポジット基材１０１の樹脂の流れ量がその分小さくなり、コンポジット基材１０１中に形成された導電性樹脂組成物４１２の変形を抑止できる。さらに、高放熱封止剤２０１が横に広がることで放熱性の高い高放熱封止剤２０１と支持体４０１及び配線パターン１０３基板との接触面積が広がり、内蔵する回路部品の放熱性を高める構造である図８の回路部品内蔵モジュールが得られる。上記製造方法によれば、本発明の回路部品内蔵モジュールが得られる。
なお、実施例１〜７において、支持体１１２及び４０１上に形成された配線パターン１０２及び１０３は、図３１にあるように支持体の内部に埋設されていてもよい。
（実施例８）
図１に示す回路部品内蔵モジュールに代えて、第２の混合物からなる封止剤１０９と第１の混合物からなる封止剤１０１との界面の接着性を改善するための例を示す。図３４に示すように、封止剤１０９の上面を粗面化する。粗面化は、バフ研磨又はサンドブラストにより物理的に粗しても良い。この場合、バフではワイヤーを傷つける場合があるので、サンドブラストを使用するのが好ましい。別の例としては、化学的に表面を粗すこともできる。さらに別の例としては、転写法を用いて、所定の表面粗さを有する金型の形状を転写する。この転写法は、ワイヤーに第２の混合物からなる封止剤１０９を塗布した後、第２の混合物からなる封止剤１０９の上面に加熱した金型を押し当て、金型表面の形状を転写した後、金型を取り去ることで行う。封止剤１０９の上面の粗さは、１０点平均表面粗さ（Ｒｚ）で０．１μｍ以上４μｍ以下の範囲であることが好ましい。この範囲の粗さであれば、封止剤１０１とさらに強固な接続ができる。なお、１０点平均表面粗さ（Ｒｚ）は、断面曲線から基準長さだけ抜き取った部分において、最高から５番目までの山頂の高さの平均値と、最深から５番目までの谷底の高さの平均値の差をμｍで表したものである（日本工業規格ＪＩＳ Ｂ ０６０１）。
さらに別の例としては、図３５に示すように封止剤１０９の上面にカップリング剤を塗布しても良い。カップリング剤としては例えばシランカップリング剤、チタンカップリング剤などを使用できる。とくに、γ−メタクリロキシプロピルトリメトキシシランなどのシランカップリング剤を塗布する。塗布量は任意とすることができる。
このようにして第２の混合物からなる封止剤１０９と第１の混合物からなる封止剤１０１との界面の接着性を改善できる。
（実施例９）
本実施例は、本発明の回路部品内蔵モジュールをＩＣカード（SIMPACT CARD）に搭載した例を図３６Ａ−Ｂを用いて説明する。この例ではワイヤー部１０８がアンテナとして機能しないように、ワイヤー部１０８と対向する面にシールド１１７を設けている。ワイヤー部１０８がアンテナとして機能すると、ノイズになるおそれがある。アンテナ回路１１８は、半導体チップ１０５の横に離して２層形成してもよいし（図３６Ａ）、１層形成してもよい（図３６Ｂ）。図３６Ｂの例では一方向からのみ信号の受信・発信がてきる。このSIMPACT CARDでは、半導体を挟んで２層の回路を形成でき、かつ回路間をビアで電気的に接続できる。そして全体をカード筺体樹脂１１９で覆う。
参考までに従来のカードを図３７に示す。半導体チップ１０５の横に離してアンテナ回路１１８が１層のみ配置され、全体がカード筺体樹脂１１９で覆われている。しかし、ワイヤー部１０８が信号のノイズを拾ってしまい、半導体１０５が誤作動する場合があった。またアンテナ回路１１８が１層で形成されるため、受信感度や発信強度に制限があった。
これに対して本実施例のカードは、ノイズの影響はシールド１１７によって防止し、受信感度や発信強度の制限される問題は、アンテナ回路１１８を２層とする図３６Ａの形態により改善できる。
以上説明したとおり、本発明は安価な実装工法であるワイヤーボンディング法を用いて、ワイヤーの破損や短絡の問題を解消できる回路部品内蔵モジュール及びその製造方法を提供できるほか、発熱するパワーモジュールなどの実装体にも有用である。
本発明の実施例１における回路部品内蔵モジュールの断面図である。 同、別の回路部品内蔵モジュールの断面図である。 同、別の回路部品内蔵モジュールの断面図である。 同、別の回路部品内蔵モジュールの断面図である。 同、別の回路部品内蔵モジュールの断面図である。 本発明の実施例２における回路部品内蔵モジュールの断面図である。 同、別の回路部品内蔵モジュールの断面図である。 同、別の回路部品内蔵モジュールの断面図である。 本発明の回路部品内蔵モジュールの第２の実施例を示す断面図である。 同、別の回路部品内蔵モジュールの断面図である。 本発明の実施例３における回路部品内蔵モジュールを構成するコンポジット基材に含まれるフィラーの形状を示す断面図である。 同、コンポジット基材に中空フィラーが分散された状態を示す。 本発明の実施例３における回路部品内蔵モジュールの断面図である。 Ａは本発明の実施例３における別の回路部品内蔵モジュールの断面図、Ｂは同、さらに別の回路部品内蔵モジュールの断面図である。 本発明の実施例３におけるさらに別の回路部品内蔵モジュールの断面図である。 Ａ−Ｇは本発明の実施例４における回路部品内蔵モジュールの製造工程を示す断面図である。 本発明の実施例４における回路部品内蔵モジュールの断面図である。 Ａ−Ｇは本発明の実施例４における回路部品内蔵モジュールの製造工程を示す断面図である。 Ａ−Ｂは同、別の製造工程を示す断面図である。 本発明の実施例４における別の回路部品内蔵モジュールの断面図である。 Ａ−Ｇは本発明の実施例５における回路部品内蔵モジュールの製造工程を示す断面図である。 Ａ−Ｄは同、別の製造工程を示す断面図である。 Ａ−Ｂは同、別の製造工程を示す断面図である。 Ａ−Ｃは同、別の製造工程を示す断面図である。 Ａ−Ｇは本発明の実施例６における回路部品内蔵モジュールの製造工程を示す断面図である。 本発明の実施例６における回路部品内蔵モジュールの断面図である。 Ａ−Ｃは同、別の製造工程を示す断面図である。 Ａ−Ｂは同、別の製造工程を示す断面図である。 Ａ−Ｈは本発明の実施例７における回路部品内蔵モジュールの製造工程を示す断面図である。 同、別の回路部品内蔵モジュールの製造工程を示す断面図である。 同、別の回路部品内蔵モジュールの製造工程を示す断面図である。 本発明の実施例１における別の回路部品内蔵モジュールの断面図である。 本発明の実施例１における別の回路部品内蔵モジュールの断面図である。 本発明の実施例８における回路部品内蔵モジュールの断面図である。 本発明の実施例８における別の回路部品内蔵モジュールの断面図である。 Ａ−Ｂは本発明の実施例９における回路部品内蔵モジュールをＩＣカードに応用した例の断面図である。 従来のＩＣカードの断面図である。 従来の半導体内蔵モジュールの要部断面図である。
符号の説明
１００ 回路部品内蔵モジュール
１０１ 第１の混合物（コンポジット基材）
１０２，１０３ 配線パターン
１０４ 接続ビア
１０５ 半導体チップ
１０６ ダイボンド剤
１０８ ワイヤー部
１０９ 第２の混合物（封止剤）
１１０ チップ部品
１１１ ハンダ
１１２ 支持体
１１３ サーマルビア

Claims (23)

  1. フィラーと熱硬化性樹脂とを含む第１の混合物からなる電気絶縁性基板と、
    前記電気絶縁性基板の少なくとも主面に形成された配線パターンと、
    前記電気絶縁性基板の内部に配置され前記配線パターンに電気的に接続された回路部品と、
    前記配線パターンを電気的に接続するように形成されたビアとを含む回路部品内蔵モジュールであって、
    前記回路部品の少なくとも一つはワイヤーで実装された電子部品であり、
    前記ワイヤーの一部又は全部は、フィラーと樹脂からなる第２の混合物によって封止されていることを特徴とする回路部品内蔵モジュール。
  2. 前記ビアの少なくともひとつは、導電性フィラーと樹脂を含む組成物が充填されて形成されている請求項１に記載の回路部品内蔵モジュール。
  3. 前記第２の混合物のフィラー含有量は、前記第１の混合物のフィラー含有量より多い請求項１に記載の回路部品内蔵モジュール。
  4. 前記ワイヤーで実装された電子部品は、ワイヤーボンディングにて接続されている請求項１に記載の回路部品内蔵モジュール。
  5. 前記電子部品の中央部を封止するフィラーと樹脂からなる第３の混合物をさらに含む請求項１に記載の回路部品内蔵モジュール。
  6. 前記第１又は第３の混合物にサーマルビアが形成されている請求項５に記載の回路部品内蔵モジュール。
  7. 前記第３の混合物のフィラーとして熱伝導性フィラーが含有されている請求項５に記載の回路部品内蔵モジュール。
  8. 前記第１の混合物のフィラーとして内部が中空であるフィラーが含まれる請求項１に記載の回路部品内蔵モジュール。
  9. 前記第１の混合物の熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂及びシアネート樹脂から選ばれる少なくともひとつの熱硬化性樹脂を含む請求項１に記載の回路部品内蔵モジュール。
  10. 前記第１及び第２の混合物のフィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ及びＳｉＯ2から選ばれる少なくとも一つの無機フィラーを含む請求項１に記載の回路部品内蔵モジュール。
  11. 前記フィラーの平均粒径は、０．１〜１００μｍの範囲である請求項１０に記載の回路部品内蔵モジュール。
  12. 前記第１の混合物のフィラーの含有量は、７０ｗｔ％以上９０ｗｔ％以下の範囲である請求項１に記載の回路部品内蔵モジュール。
  13. 前記第２の混合物のフィラーの含有量は、８０ｗｔ％以上９５ｗｔ％以下の範囲である請求項１に記載の回路部品内蔵モジュール。
  14. 前記第３の混合物フィラーの含有量は、８５〜９５ｗｔ％の範囲である請求項５に記載の回路部品内蔵モジュール。
  15. 前記第３の混合物フィラーの平均粒径は、０．１〜５０μｍの範囲である請求項５に記載の回路部品内蔵モジュール。
  16. 前記導電性フィラーは、金、銀、銅、ニッケル、鉛、錫及びアルミから選ばれる少なくとも１つの金属粒子、又はその金属合金粒子である請求項２に記載の回路部品内蔵モジュール。
  17. 前記ワイヤーとともに、さらに前記ワイヤーで接続された回路部品と配線パターンも第２の混合物によって封止されている請求項１に記載の回路部品内蔵モジュール。
  18. 前記第２の混合物からなる封止剤と第１の混合物からなる封止剤との界面であって、前記第２の混合物からなる封止剤表面の少なくとも一部は粗面化又は易接着層が形成されている請求項１に記載の回路部品内蔵モジュール。
  19. 前記電子部品が半導体チップであり、前記半導体チップのワイヤーと対向する面にシールドが配置され、前記半導体チップの横に離してアンテナ回路を１層以上形成され、全体がカード筺体樹脂で覆われている請求項１に記載の回路部品内蔵モジュール。
  20. 支持体の一主面に形成された第１の配線パターン上に回路部品を配置し、そのうち少なくとも一つはワイヤーボンディングにて接続し、前記ワイヤーボンディング法によって形成されたワイヤーの一部又は全部をフィラーと樹脂からなる第２の混合物によって封止する封止工程と、
    前記封止工程の後に、フィラーと未硬化状態の熱硬化性樹脂とを含む第１の混合物に、前記回路部品が形成された主面を対向させて配置し、前記支持体を押圧し、前記回路部品を前記第１の混合物に埋設させて板状体を形成する板状体形成工程と、
    前記板状体を加熱することによって第１の混合物の熱硬化性樹脂を硬化させる工程とを含むことを特徴とする回路部品内蔵モジュールの製造方法。
  21. 前記ワイヤーボンディングにて接続された少なくともひとつ以上の前記回路部品の接続端子が周辺部に配置され、
    前記第２の混合物で封止する封止工程と、第１の混合物と前記支持体を押圧し板状体を形成する板状体形成工程の間に、
    さらに、前記回路部品の中央部をフィラーと樹脂とを含む第３の混合物で封止する封止工程を含む請求項２０に記載の回路部品内蔵モジュールの製造方法。
  22. 支持体の一主面に形成された第１の配線パターン上に回路部品を配置し、そのうち少なくとも一つはワイヤーボンディングにて接続する工程と、
    フィラーと未硬化状態の熱硬化性樹脂とを含む第１の混合物に、前記回路部品の大きさに空隙を形成する工程と、
    前記空隙が形成された第１の混合物を前記回路部品が形成された主面を対向させて前記支持体に配置する工程と、
    前記ワイヤーボンディング法によって形成されたワイヤーの一部又は全部をフィラーと樹脂からなる第２の混合物によって封止する封止工程と、
    前記封止工程の後に、前記配置された第１の混合物と前記支持体を押圧し、前記回路部品を前記第１の混合物に埋設させて板状体を形成する板状体形成工程と、
    前記板状体を加熱することによって第１の混合物の熱硬化性樹脂を硬化させる工程とを含むことを特徴とする回路部品内蔵モジュールの製造方法。
  23. 前記ワイヤーボンディングにて接続された少なくともひとつ以上の前記回路部品の接続端子が周辺部に配置され、
    前記第２の混合物で封止する封止工程と、第１の混合物と前記支持体を押圧し板状体を形成する板状体形成工程の間に、
    さらに、前記回路部品の中央部をフィラーと樹脂とを含む第３の混合物で封止する封止工程を含む請求項２２に記載の回路部品内蔵モジュールの製造方法。
JP2004247087A 2003-08-28 2004-08-26 回路部品内蔵モジュール及びその製造方法 Withdrawn JP2005101580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004247087A JP2005101580A (ja) 2003-08-28 2004-08-26 回路部品内蔵モジュール及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003304974 2003-08-28
JP2004247087A JP2005101580A (ja) 2003-08-28 2004-08-26 回路部品内蔵モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005101580A true JP2005101580A (ja) 2005-04-14

Family

ID=34467315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004247087A Withdrawn JP2005101580A (ja) 2003-08-28 2004-08-26 回路部品内蔵モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005101580A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140194A (ja) * 2004-11-10 2006-06-01 Sony Corp 半導体装置およびその製造方法
JP2006332327A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 半導体装置およびその製造方法
WO2007034629A1 (ja) * 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2007299870A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 中継用基板およびそれを用いた立体的電子回路構造体
JP2008034759A (ja) * 2006-07-31 2008-02-14 Sanyo Electric Co Ltd 回路装置
JP2009239147A (ja) * 2008-03-28 2009-10-15 Toshiba Corp 集積半導体装置及び集積３次元半導体装置
JP2010267845A (ja) * 2009-05-15 2010-11-25 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011035334A (ja) * 2009-08-06 2011-02-17 Panasonic Corp 半導体装置
JP2011146588A (ja) * 2010-01-15 2011-07-28 Dainippon Printing Co Ltd 電子部品内蔵配線板、電子部品内蔵配線板の製造方法
JPWO2013124940A1 (ja) * 2012-02-23 2015-05-21 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140194A (ja) * 2004-11-10 2006-06-01 Sony Corp 半導体装置およびその製造方法
JP2006332327A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 半導体装置およびその製造方法
JP4766049B2 (ja) * 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
WO2007034629A1 (ja) * 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
JPWO2007034629A1 (ja) * 2005-09-20 2009-03-19 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
KR100935139B1 (ko) * 2005-09-20 2010-01-06 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 모듈의 제조 방법 및 부품 내장 모듈
JP2007299870A (ja) * 2006-04-28 2007-11-15 Matsushita Electric Ind Co Ltd 中継用基板およびそれを用いた立体的電子回路構造体
JP2008034759A (ja) * 2006-07-31 2008-02-14 Sanyo Electric Co Ltd 回路装置
JP2009239147A (ja) * 2008-03-28 2009-10-15 Toshiba Corp 集積半導体装置及び集積３次元半導体装置
JP4538058B2 (ja) * 2008-03-28 2010-09-08 株式会社東芝 集積半導体装置及び集積３次元半導体装置
JP2010267845A (ja) * 2009-05-15 2010-11-25 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011035334A (ja) * 2009-08-06 2011-02-17 Panasonic Corp 半導体装置
JP2011146588A (ja) * 2010-01-15 2011-07-28 Dainippon Printing Co Ltd 電子部品内蔵配線板、電子部品内蔵配線板の製造方法
JPWO2013124940A1 (ja) * 2012-02-23 2015-05-21 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US7180169B2 (en) Circuit component built-in module and method for manufacturing the same
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
US6489685B2 (en) Component built-in module and method of manufacturing the same
EP0907205B1 (en) Semiconductor package and method for manufacturing the same
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
US6784530B2 (en) Circuit component built-in module with embedded semiconductor chip and method of manufacturing
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
US20070262470A1 (en) Module With Built-In Semiconductor And Method For Manufacturing The Module
JP2006120935A (ja) 半導体装置及びその製造方法
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
US7038310B1 (en) Power module with improved heat dissipation
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP2005101580A (ja) 回路部品内蔵モジュール及びその製造方法
JP2002246542A (ja) パワーモジュール及びその製造方法
JP5081267B2 (ja) 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
US8168471B2 (en) Semiconductor device and manufacturing method of a semiconductor device
JP2001057408A (ja) パワーモジュールとその製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
CN115274464A (zh) 一种线路板制备方法以及线路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070611

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080526