JP3229525B2 - Lsi内蔵型多層回路板およびその製法 - Google Patents

Lsi内蔵型多層回路板およびその製法

Info

Publication number
JP3229525B2
JP3229525B2 JP19018795A JP19018795A JP3229525B2 JP 3229525 B2 JP3229525 B2 JP 3229525B2 JP 19018795 A JP19018795 A JP 19018795A JP 19018795 A JP19018795 A JP 19018795A JP 3229525 B2 JP3229525 B2 JP 3229525B2
Authority
JP
Japan
Prior art keywords
layer
wiring
lsi
circuit board
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19018795A
Other languages
English (en)
Other versions
JPH0946046A (ja
Inventor
峰雄 川本
純一 片桐
雅雄 鈴木
政典 根本
晴夫 赤星
昭雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19018795A priority Critical patent/JP3229525B2/ja
Publication of JPH0946046A publication Critical patent/JPH0946046A/ja
Application granted granted Critical
Publication of JP3229525B2 publication Critical patent/JP3229525B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種電子機器に適用さ
れる多層回路板に係り、電子部品を内蔵した構造の多層
回路板に関する。
【0002】
【従来の技術】従来、電子部品は多層回路板の最外層配
線に実装されている。特開平6−1206070号公報
や、特開平6−1206071号公報には、両面回路板
の表面に電子部品を実装し、その上に電子部品が埋没す
るエリアを開けた両面回路板を半田バンプで接続し、こ
のエリアに樹脂を充填し、更に多層化して最外層配線上
に電子部品を更に実装したものが開示されている。この
方法では電子部品を含めた多層回路板の小型化は達成で
きるものの、多層回路板の薄型化が行なえない。
【0003】特開平6−283867号公報には、多層
回路板に電子部品を挿入できる窓を空けたいわゆるザグ
リ構造とし、このザグリエリアに電子部品を水平挿入し
て露出している内層配線と接続した構造が開示されてい
る。これら電子部品と多層回路板とは、半田、半田ペー
スト、半田ボール、ワイヤボンディング方式などで接続
され、電子部品の構造で使い分けられている。
【0004】
【発明が解決しようとする課題】近年、小型化、薄型
化、軽量化の各種電子機器の開発が進められている。一
例を挙げると、ノートブック型パーソナルコンピュー
タ、液晶表示装置、各種無線機、電話機、ビデオカメ
ラ、ファクシミリなど多くの電子機器がある。
【0005】上記電子機器に搭載される多層回路板や、
実装される電子部品も小型化、薄型化、軽量化が進めら
れている。例えば、前記のノートブック型パーソナルコ
ンピュータに使用され始めたカードタイプの多層回路板
では、実装した電子部品を含めてその厚さは、今後、益
々薄型化されて行くことが予想される。
【0006】前記特開平6−283867号公報に開示
されたザグリ構造の多層回路板は、実装電子部品も含
め、その厚さを薄くするために有力な方法である。しか
し、ザグリエリアには多層回路板の配線が形成されてい
ないため、その分の配線は、更に多層化するか、面積を
大きくして配線を形成する手段を取らざるを得ない。即
ち、ザグリ構造の多層回路板は、ザグリによって空けら
れた窓の体積分だけ軽量化はできるものの、薄型化,小
型化の点でいま一つ制約がある。
【0007】また、ザグリによって窓を形成すると、応
力が加わったときに多層回路板にクラックが発生した
り、電子部品の実装時の半田付けの熱によって歪が生じ
反りが発生すると云う問題があり、薄型化を達成する上
で障害となっていた。
【0008】本発明の目的は、上記課題を解決した、
SI(電子部品を内蔵した多層回路板およびその製法
を提供することにある。
【0009】
【課題を解決するための手段】前記目的を達成する本発
明の要旨は次のとおりである。即ち、図1の模式断面図
に示すように、コア絶縁基材(1)の表面に形成された内
層配線(2a)と接続された電子部品(3)が、封止用絶縁
樹脂(4)で封止されている電子部品内蔵型多層回路板に
おいて、前記電子部品(3)を封止した封止用絶縁樹脂
(4)のエリア以外が層間絶縁層(5a)と内層配線(2b)
とで多層化されており、前記電子部品(3)を封止してい
る封止用絶縁樹脂(4)の表面も内層配線(2c)と層間絶
縁層(5b)とで多層化されている電子部品内蔵型多層回
路板にある。
【0010】上記の電子部品内蔵型多層回路板の製法
は、〔A〕 コア絶縁基材(1)の表面の内層配線(2a)
に電子部品(3)を実装する工程、〔B〕 前記電子部品
(3)のリード端子エリアを含め、封止用絶縁樹脂4で封
止する工程、〔C〕 前記電子部品(3)を封止した絶縁
樹脂(4)のエリア以外を、層間絶縁層(5a)を形成し、
これにビアホール(6a)を形成後、これをめっきするこ
とにより内層配線(2b)を形成する工程を必要層数くり
返して多層化する工程、〔D〕 前記電子部品(3)を封
止した封止用絶縁樹脂(4)の表面に内層配線(2c)を形成
する工程、〔E〕 めっきにより最外層配線(7)を設
け、同時に前記内層配線(2c)とビアホール(6b)で接
続する工程、を含む電子部品内蔵型多層回路板の製法に
ある。
【0011】コア絶縁基材1は、一般に多層回路板に使
用されているガラスエポキシ基板、ポリイミド基板、マ
レイミド基板等の絶縁基板が使用できる。これらの銅張
積層板を使用すれば、内層配線2aはエッチングにより
形成できる。また、銅箔のない絶縁基板を用いた場合に
はアディテブ法により形成できる。
【0012】電子部品3と内層配線2aとの接続は、J
lead型やGull Wing型のリードフレーム
を有する樹脂パッケージ品を、内層配線2aと半田ペー
ストで接続したものや、ベアチップをハンダボールやT
AB方式、あるいはワイヤボンディング方式等で内層配
線2aと接続することができる。
【0013】図1および図2には本発明のLSI(電子
部品)を示すが、特に、フラットな構造のLSIが最も
有効である。
【0014】本発明では、接続した電子部品3を封止用
絶縁樹脂4で封止する。この場合、電子部品3の表面を
覆う様に封止する。これは、その上に形成する層間絶縁
層5bを形成する樹脂との接着性を確保する上で有利で
ある。
【0015】封止用絶縁樹脂4としては、熱硬化型や紫
外線硬化型の樹脂が適用できる。熱硬化型としてはフェ
ノール樹脂、エポキシ樹脂、フェノキシ樹脂、ポリイミ
ド樹脂など公知のものが使用できる。
【0016】紫外線硬化型としては、カチオン重合系で
はエポキシ樹脂、ラジカル重合系ではアクリル酸やメタ
クリル酸などの感光基を付加した感光性エポキシ樹脂
や、感光性ポリイミド樹脂など公知のものが使用でき
る。
【0017】これら樹脂を熱硬化剤や、光重合開始剤な
どと共に溶剤に溶解し、また、必要に応じ、微細フィラ
を配合してチキソトロピック性と流動性とを付与して使
用する。
【0018】これらの樹脂は、メタルマスクを用いた厚
刷りスクリーン印刷で電子部品を覆う様に、かつ、接続
エリアをも含めた部分に形成する。その後、溶剤を含む
場合は乾燥し、次いで、加熱、または、赤外線,電子
線,紫外線の照射、あるいは紫外線と加熱の併用を行な
って硬化する。
【0019】この封止用絶縁樹脂4としては、特に、ベ
アチップの場合、両者の線膨張係数の近いものを選択す
ることが好ましい。
【0020】図1に示すように、上記の封止用絶縁樹脂
4の表面(上面)に内層配線2cを形成するには、封止
用絶縁樹脂4に酸やアルカリ水溶液で溶解して凹凸が形
成でき、内層配線2cとの接着性を確保できるフィラを
配合しておくこともできる。このフィラ配合は、封止用
絶縁樹脂4の弾性率を向上させ、線膨張係数を小さくす
るのにも役立つ。
【0021】次に、封止用絶縁樹脂4で封止した電子部
品3のエリア以外に、ビアホール6aが形成可能な層間
絶縁層5aを形成する。この場合、層間絶縁層5aの厚
さを、電子部品3を封止した樹脂の厚さと実質的に同等
とすることが重要である。この理由は、この表面に更に
層間絶縁層5bを設けたとき、段差や厚さのバラツキを
防止して、微細な最外層配線7を精度よく形成するのに
重要なポイントとなるからである。
【0022】上記の層間絶縁層5aの樹脂としては、エ
ポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂などの熱
硬化型や紫外線硬化型樹脂が使用できる。これらの樹脂
は、ビアホール形成後にめっきにより内層配線2bを形
成するので、めっき膜との接着性が確保できる様、フィ
ラやゴム成分などを配合するとよい。
【0023】これらを配合した層間絶縁層5aの形成方
法としては、樹脂が液状の場合、ロールコート法、カー
テンコート法、スクリーン印刷法などが適用できる。ま
た、層間絶縁層5aの樹脂がフィルムの場合、圧着ロー
ルでラミネートする方法で形成できる。
【0024】これらの樹脂が熱硬化型の場合は、硬化後
にレーザやドリルなどでビアホール6aを形成する。紫
外線硬化型の場合は、レーザでも形成できるが、一般的
には露光、現像してビアホール6aを形成する。
【0025】このようにして封止用絶縁樹脂4で封止し
た電子部品3のエリア以外に、ビアホール6aを有する
層間絶縁層5aが形成できる。層間絶縁層5aにビアホ
ール6aを形成した後、ビアホール6aの内壁や層間絶
縁層5aの表面に、めっきで内層配線2bを形成する。
【0026】以上のように、層間絶縁層5aの形成、ビ
アホール6aの形成、めっきによる配線形成の工程を必
要層数くり返すことによって、電子部品を封止したエリ
ア以外を多層化することができる。この多層化は、電子
部品3を封止した絶縁樹脂の高さまで実施できる。
【0027】次に、電子部品3を封止した封止用絶縁樹
脂4の表面および層間絶縁層表面にめっきで内層配線2
cを形成する。
【0028】最後に、最外層配線7を形成するため、こ
の表面に層間絶縁層5bを形成する。この場合、層間絶
縁層5aを形成したものと同一樹脂を用いてもよく、別
の樹脂を用いてもよい。そしてビアホール6bを形成
後、最外層配線7を前記と同様にめっきで形成し、内層
配線2bとをビアホール6bで接続する。このようにし
て、電子部品を内蔵した多層回路板が得られる。
【0029】前記工程で、めっきで内層配線2bや2c
を形成する場合、層間絶縁層表面や封止した絶縁樹脂表
面を粗化して、めっき配線との接着性を確保することは
云うまでもない。
【0030】粗化方法としては、液体ホーニングで表面
を粗らした後、露出したフィラを酸やアルカリ水溶液で
溶解して粗化する方法や、酸化剤としてクロム硫酸混液
や過マンガン酸水溶液を用いて粗化する方法が適用でき
る。
【0031】めっきで配線を形成する方法としては、前
記したように、コア絶縁基材1の表面にある内層配線2
aの形成方法と同様に、エッチング法やアディティブ法
が用いられる。このようにして、層間絶縁層5aの表面
に内層配線2bや2cが形成され、ビアホール6a,6
bで最外層配線7や内層配線2a,2b,2cが接続で
きる。
【0032】
【作用】本発明では、電子部品の真下のコア絶縁基材の
表面や、電子部品を封止した絶縁樹脂のエリア以外、お
よび、封止した絶縁樹脂表面にも内層配線を設けたこと
により、配線密度を著しく向上することができる。
【0033】また、層間絶縁層の厚さを封止用絶縁樹脂
と実質的に同等とすることで、層間絶縁層に段差がな
く、かつ、バラツキが生じないため、最外層配線の微細
化を容易に行なうことができ、これによって最外層配線
の高密度化が達成できる。
【0034】配線密度の向上によって層数が低減できる
ため、小型化、薄型化、軽量化が達成できる。従って、
従来の電子部品を実装した多層回路板と比較し、その厚
さを薄くすることができる。
【0035】また、従来のようなザグリ構造で形成しな
いため、外力による多層回路板のクラックが防止でき
る。更に、電子部品を実装した時に生じる半田付けの熱
に伴う歪が少ないため反りが起こらない。従って、反り
に伴う電子部品の接続部や、めっき配線、ビアホール部
分の剥離が防止でき接続信頼性が向上する。
【0036】更にまた、電子部品が絶縁樹脂で封止さ
れ、該封止電子部品上に形成された層間絶縁層で密閉さ
れた構造となっているため、電子部品の耐湿信頼性も向
上する。
【0037】
【実施例】以下、本発明を図1、図2の模式断面図を用
いて説明する。なお、図1,2には片面に形成した場合
を示すが、両面に形成することもできる。
【0038】〔実施例 1〕図1は、本実施例の電子部
品内蔵型多層回路板の模式断面図である。電子部品3で
あるベアチップを、コア絶縁基材1(厚さ0.2mmガ
ラスエポキシ基板:FR5)の内層配線2a(厚さ18
μm)の接続パッド部と半田ボール8で接続した。
【0039】接続したエリアを含め電子部品3をその表
面も覆うように、水酸化アルミニウムを配合した熱硬化
性ポリイミド樹脂からなる封止用絶縁樹脂4で封止し
た。この封止用樹脂4は、厚刷りスクリーン印刷を行な
って形成したものである。封止した絶縁樹脂は硬化後の
厚さが0.55mmとなるように形成した。
【0040】本実施例の特徴は、電子部品3を封止した
封止用絶縁樹脂4の以外のエリア部分に、層間絶縁層5
aと内層配線2bとを2層形成し、封止用絶縁樹脂4の
表面にも内層配線2cを形成した点にある。ビアホール
6aの径は各150μmφである。
【0041】この2層の内層配線を形成した層間絶縁層
5aは、熱硬化性エポキシ樹脂に、炭酸カルシウムと水
酸化アルミニウムを配合したものであり、ビアホール6
aは炭酸ガスレーザ光を照射して形成した。
【0042】層間絶縁層5bと封止した封止用絶縁樹脂
4の表面にある内層配線2c、ビアホール6aのめっき
は、液体ホーニングで粗した後、過マンガン酸水溶液で
粗化し、更に、塩酸水溶液でフィラを溶解後、無電解銅
めっきで形成したものであり、めっき厚さは各15μm
である。
【0043】また、封止用絶縁樹脂4の表面に形成した
層間絶縁層5bは、エポキシ基が50%残存した感光性
エポキシ樹脂に、水酸化アルミニウムを配合したもの
で、スクリーン印刷法で形成した。この層間絶縁層5b
の厚さは50μmである。
【0044】ビアホール6bは、露光後にアルコール系
溶剤を水で希釈した水溶液で現像して形成し、径は50
μmφである。最外層配線7と、内層配線2cとを接続
したビアホール6bのめっきは、内層配線2bと同様に
して形成し、めっきの厚さは15μmである。
【0045】本実施例の電子部品を内蔵した多層回路板
は、配線層数8層でその全厚さは、約2.4mmであっ
た。
【0046】〔実施例 2〕図2は、本実施例の電子部
品内蔵型多層回路板の模式断面図である。ベアチップを
搭載した薄膜ポリイミドフィルムからなるTAB構造の
電子部品3を、コア絶縁基材1(厚さ0.1mmガラス
エポキシ基板:FR5)の内層配線2a(厚さ18μ
m)の接続パッド部に接続した。
【0047】接続したエリアを含め電子部品3の表面も
覆うように熱硬化性エポキシ樹脂4で封止した。この封
止用絶縁樹脂4は、メタルマスクの厚刷りスクリーン印
刷を4回行なって形成した。封止樹脂の硬化後の厚さを
0.9mmとした。
【0048】本実施例の特徴は、実施例1と同様に、電
子部品3を封止した封止用絶縁樹脂4のエリア以外の部
分に、内層配線2aと2bとを2層形成した点にある。
【0049】ビアホール6aの径は各120μmφであ
る。この2層配線を形成した層間絶縁層5aは、熱硬化
性エポキシ樹脂に、炭酸カルシウムと水酸化アルミニウ
ム配合したもので、ビアホールはドリル加工で形成し
た。
【0050】層間絶縁層5aと、封止した封止用絶縁樹
脂4の表面の内層配線2c、ビアホール6aのめっき
は、液体ホーニングで粗した後、クロム硫酸混液で粗化
し、更に、硫酸水溶液でフイラを溶解後、無電解銅めっ
きのみで形成したもので、めっきの厚さは各15μmで
ある。
【0051】上記の表面に層間絶縁層5bを、エポキシ
基が50%残存した感光性エポキシ樹脂に水酸化アルミ
ニウム配合したものを用い、スクリーン印刷法で形成し
た。この層間絶縁層5bの厚さは50μmである。
【0052】ビアホール6bは、露光後にアルコール系
溶剤を水で希釈した水溶液で現像したもので、径は50
μmφである。最外層配線7と内層配線2cとを接続し
たビアホール6bのめっきは、内層配線2bと同様にし
て形成したもので、厚さは15μmである。
【0053】本実施例の電子部品を内蔵した多層回路板
は、配線層数8層で全厚さが約2mmであった。
【0054】
【発明の効果】本発明によれば、電子部品を含めた多層
回路板の厚さを薄くできるので、電子機器の狭い間隙部
に挿入可能なものを得ることができる。これにより電子
機器の小型化、薄型化、軽量化に十分対応できる。
【0055】また、外力による多層回路板のクラック
や、電子部品実装時の半田付けの熱に伴う反りが発生し
ないため、薄型の多層回路板を安定して供給することが
でき、電子部品の実装時の信頼性を向上することができ
る。
【0056】更に、電子部品が絶縁樹脂で封止され、層
間絶縁層による密閉構造であるため電子部品の耐湿信頼
性が向上する。このため、防湿構造を必要とした家庭電
化機器、例えば、空調機、冷蔵庫、冷凍機、洗濯機、ポ
ンプ等に適用でき、液晶表示装置、テレビジョン、電話
機、パーソナルコンピュータ、ファクシミリ等の水が障
害となる電子機器にも適用できる。特に、屋外カメラ、
ビテオカメラ、無線電話機など雨天時にも使用する電子
機器に好適できる。
【図面の簡単な説明】
【図1】実施例1の電子部品内蔵型多層回路板の模式断
面図である。
【図2】実施例2の電子部品内蔵型多層回路板の模式断
面図である。
【符号の説明】
1…コア絶縁基材、2a,2b,2c…内層配線、3…
電子部品、4…封止用絶縁樹脂、5a,5b…層間絶縁
層、6a,6b…ビアホール、7…最外層配線、8…半
田ボール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 根本 政典 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 (72)発明者 赤星 晴夫 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 (72)発明者 高橋 昭雄 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 (56)参考文献 特開 平6−140461(JP,A) 特開 平4−196195(JP,A) 特開 平5−55758(JP,A) 実開 平7−42165(JP,U) (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H01L 23/02 H01L 23/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 コア絶縁基材の表面に形成された内層配
    線と接続されたLSIが、封止用絶縁樹脂で封止されて
    いるLSI内蔵型多層回路板であって前記コア絶縁基材が絶縁樹脂を含む基材で構成されてお
    り、 前記コア絶縁基材の表面に形成された配線に前記LSI
    が接続,実装され、該LSIを 封止している封止用絶縁
    樹脂のエリア以外が層間絶縁樹脂,ビアホール、お
    よび、内層配線多層化された多層配線層を構成し、該
    多層配線層と前記LSIを封止している封止用絶縁樹脂
    層との表面には内層配線が形成され、さらに、その外層
    には層間絶縁樹脂とビアホール、および、最外層配線に
    より多層化されていることを特徴とするLSI内蔵型多
    層回路板。
  2. 【請求項2】 〔A〕 コア絶縁基材の表面に形成した
    内層配線にLSIを実装する工程、 〔B〕 前記LSIのリード端子を含め、絶縁樹脂で封
    止する工程、 〔C〕 前記LSIを封止した絶縁樹脂のエリア以外
    に層間絶縁層を形成し、これにビアホールを形成後、こ
    れをめっきによりビアホール内と層間絶縁層表面に内層
    配線を形成する工程をくり返して必要層数多層化する工
    程、 〔D〕 前記LSIを封止した絶縁樹脂表面にめっき
    することで内層配線を形成する工程、 〔E〕 めっきにより最外層配線を形成すると同時に
    アホールを介して内層配線と接続する工程、 を含むLSI内蔵型多層回路板の製法。
JP19018795A 1995-07-26 1995-07-26 Lsi内蔵型多層回路板およびその製法 Expired - Fee Related JP3229525B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19018795A JP3229525B2 (ja) 1995-07-26 1995-07-26 Lsi内蔵型多層回路板およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19018795A JP3229525B2 (ja) 1995-07-26 1995-07-26 Lsi内蔵型多層回路板およびその製法

Publications (2)

Publication Number Publication Date
JPH0946046A JPH0946046A (ja) 1997-02-14
JP3229525B2 true JP3229525B2 (ja) 2001-11-19

Family

ID=16253907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19018795A Expired - Fee Related JP3229525B2 (ja) 1995-07-26 1995-07-26 Lsi内蔵型多層回路板およびその製法

Country Status (1)

Country Link
JP (1) JP3229525B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP4601158B2 (ja) * 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
TWI293315B (en) 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
US6770965B2 (en) 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP3553043B2 (ja) * 2001-01-19 2004-08-11 松下電器産業株式会社 部品内蔵モジュールとその製造方法
US6740411B2 (en) 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
EP1776002B1 (en) * 2004-07-30 2011-11-23 Murata Manufacturing Co., Ltd. Composite electronic component and method for manufacturing the same
WO2006011320A1 (ja) 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
KR100828925B1 (ko) * 2004-07-30 2008-05-13 가부시키가이샤 무라타 세이사쿠쇼 복합형 전자부품 및 그 제조방법
AU2006265765B2 (en) * 2005-07-04 2009-08-27 Griffith University Fabrication of electronic components in plastic
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
JP2008177323A (ja) * 2007-01-18 2008-07-31 Matsushita Electric Ind Co Ltd 部品内蔵基板の製造方法
TWI420989B (zh) * 2010-07-30 2013-12-21 Lg Innotek Co Ltd 印刷電路板及其製造方法
JP2012109615A (ja) * 2012-02-27 2012-06-07 Dainippon Printing Co Ltd 電子部品内蔵配線基板
US12096561B2 (en) 2021-11-01 2024-09-17 Raytheon Company Nanocomposite material for ultraviolet curable direct write semiconductor applications

Also Published As

Publication number Publication date
JPH0946046A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
JP3229525B2 (ja) Lsi内蔵型多層回路板およびその製法
US7122746B2 (en) Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
US6038133A (en) Circuit component built-in module and method for producing the same
CN1319157C (zh) 多层电路板和半导体装置
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
US6711812B1 (en) Method of making metal core substrate printed circuit wiring board enabling thermally enhanced ball grid array (BGA) packages
JPH11233678A (ja) Icパッケージの製造方法
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2007110120A (ja) コア層のない基板及びその製造方法
WO2004077560A1 (ja) 多層プリント配線板
JP4129166B2 (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP2000349437A (ja) 多層配線基板とその製造方法
JP2007266197A (ja) 配線基板
JP2002158450A (ja) 配線基板
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP4493923B2 (ja) プリント配線板
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP2002348441A (ja) 埋め込み樹脂及びそれを用いた配線基板
JP2000165052A (ja) 多層配線基板
JP3388369B2 (ja) 半導体パッケージ装置
JP2002064162A (ja) 半導体チップ
JP2002252459A (ja) 多層配線基板及びその製造方法
JP3981314B2 (ja) 多層配線基板の製造方法
JP4693258B2 (ja) 多層配線基板の製造方法
JPH08139225A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070907

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees