KR100507791B1 - 부품 내장 모듈과 그 제조 방법 - Google Patents

부품 내장 모듈과 그 제조 방법 Download PDF

Info

Publication number
KR100507791B1
KR100507791B1 KR10-2002-0003163A KR20020003163A KR100507791B1 KR 100507791 B1 KR100507791 B1 KR 100507791B1 KR 20020003163 A KR20020003163 A KR 20020003163A KR 100507791 B1 KR100507791 B1 KR 100507791B1
Authority
KR
South Korea
Prior art keywords
wiring pattern
insulation layer
electrical insulation
component
wiring
Prior art date
Application number
KR10-2002-0003163A
Other languages
English (en)
Other versions
KR20020062227A (ko
Inventor
아사히도시유키
스가야야스히로
고마츠신고
나카타니세이이치
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20020062227A publication Critical patent/KR20020062227A/ko
Application granted granted Critical
Publication of KR100507791B1 publication Critical patent/KR100507791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

전기 절연층(101)과, 전기 절연층(101)을 통해 적층된 복수 층의 제1 배선 패턴(102a, 102b)과, 다른 층에 있는 제1 배선 패턴 사이를 전기 접속하는 적어도 하나의 제1 내부 비아(104)와, 전기 절연층(101)의 내부에 매설되고, 복수 층의 제1 배선 패턴 중 어느 하나에 실장된 적어도 하나의 전자 부품(103)을 갖고, 제1 내부 비아(104)의 적어도 하나는, 제1 배선 패턴(102a, 102b)의 적층 방향에 있어서 전자 부품(103)이 차지하는 범위와 중복되는 범위를 차지하고, 또한 상기 방향에서의 그 높이는 전자 부품(103)의 높이보다 낮다. 제1 내부 비아(104)의 높이가 낮으므로, 비아 직경을 작게 할 수 있다. 따라서, 고신뢰성으로 고밀도 실장 가능한 부품 내장 모듈을 제공할 수 있다.

Description

부품 내장 모듈과 그 제조 방법{Electric component embedded module and method of manufacturing the same}
본 발명은 반도체 및/또는 회로 부품 등의 전자 부품이 전기 절연층의 내부에 배치된 부품 내장 모듈 및 그 제조 방법에 관한 것이다.
최근의 전자 기기의 고성능화·소형화의 흐름 속에, 회로 부품의 고밀도, 고기능화가 한층 요구되고 있다. 회로 부품을 탑재한 모듈에 있어서도, 고밀도, 고기능화에 대한 대응이 요구되고 있다. 회로 부품을 고밀도로 실장하기 위해, 배선 패턴도 복잡해지고, 현재 배선판이 다층화하는 경향이 있다.
종래의 유리-에폭시 기판에서는 드릴에 의한 관통구멍 구조를 사용하여 다층화하고 있다. 이 구조는 신뢰성은 높으나, 관통구멍으로 다른 층에 있는 배선 패턴 사이를 접속하므로, 배선 패턴이 제한되어 버린다. 또, 배선판 표면의 관통구멍이 있는 부분에는 반도체 또는 회로 부품을 실장할 수 없어, 고밀도 실장에는 적합하지 않다.
그 때문에, 회로의 고밀도화를 가장 도모할 수 있는 방법으로서, 내부 비아에 의한 전기 접속을 사용한 다층 배선판도 사용되고 있다. 내부 비아 접속에 의해, LSI(large scale integrated circuit) 사이나 부품간의 배선 패턴을 최단거리로 접속할 수 있어 필요한 배선 패턴층 사이만의 접속이 가능해져, 회로 부품의 실장성도 향상된다. 또, 회로 부품을 배선판에 내장함으로써, 부품의 실장 효율을 한층 높일 수 잇다.
그러나, 회로 부품을 내장하고, 또한 내부 비아로 접속하기 위해서는 신뢰성면에서 문제가 있었다. 내부 비아 접속의 신뢰성에는 내부 비아의 직경에 대한 높이의 비(어스펙트비 = 높이/직경)가 크게 영향을 준다. 회로 부품을 배선판에 내장하면 회로 부품의 높이 이상의 전기 절연층이 필요해져, 필연적으로 내부 비아도 높아진다. 따라서, 접속 신뢰성을 향상시키기 위해서는, 내부 비아의 직경을 크게 할 필요가 있었다. 그런데, 직경을 크게 하면 실장 밀도가 저하한다.
본 발명은 신뢰성이 높고 고밀도 실장 가능한 부품 내장 모듈과 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해 이하와 같이 구성된다.
본 발명의 제1 부품 내장 모듈은, 전기 절연층과, 상기 전기 절연층을 통해 적층된 복수 층의 제1 배선 패턴과, 다른 층에 있는 상기 제1 배선 패턴 사이를 전기 접속하는 적어도 하나의 제1 내부 비아와, 상기 전기 절연층의 내부에 매설되고, 상기 복수 층의 제1 배선 패턴 중 어느 하나에 실장된 적어도 하나의 전자 부품을 갖고, 상기 제1 내부 비아의 적어도 하나는, 상기 제1 배선 패턴의 적층 방향에 있어서 상기 전자 부품이 차지하는 범위와 중복되는 범위를 차지하고, 또한 상기 방향에서의 그 높이는 상기 전자 부품의 높이보다 낮은 것을 특징으로 한다.
여기서, 본 발명에서 「전자 부품의 높이」란, 전자 부품이 실장된 배선 패턴의 상면부터 상기 전자 부품의 상면까지의 거리를 말한다. 보다 바람직하게는, 상기 전자 부품의 두께를 말한다. 또, 「중복된다」란, 대상으로 하는 2개의 범위가 적어도 일부에서 상호 겹쳐져 있는 것을 의미하며, 양 범위가 완전히 일치할 필요는 없다.
이에 의해, 전자 부품을 내장함에도 불구하고, 제1 배선 패턴의 적층 방향과 직교하는 방향으로 전자 부품과 대략 대향하는 제1 내부 비아의 높이를 저감할 수 있다. 그 결과, 비아직경을 작게 해도 어스펙트비가 증가함에 따른 신뢰성의 저하를 방지할 수 있다. 따라서, 고신뢰성으로 고밀도 실장 가능한 부품 내장 모듈을 제공할 수 있다.
상기 제1 부품 내장 모듈에 있어서, 적어도 2층의 제2 배선 패턴과, 다른 층에 있는 상기 제2 배선 패턴 사이를 전기 접속하는 관통구멍 및/또는 제2 내부 비아를 구비하는 배선판을 또한 갖고, 상기 배선판은 상기 전기 절연층의 내부에 매설되어 있으며, 상기 복수 층의 제1 배선 패턴 중 어느 하나와, 상기 제2 배선 패턴이 내부 비아로 전기 접속되어 있는 것이 바람직하다.
이에 의해, 배선판의 고신뢰성을 이용하여, 고밀도 실장 가능한 부품 내장 모듈을 제공할 수 있다. 또, 일반적으로 사용되고 있는 배선판을 사용할 수 있어 저비용화로 이어진다.
다음으로, 본 발명의 제2 부품 내장 모듈은, 전기 절연층과, 상기 전기 절연층을 통해 적층된 복수 층의 제1 배선 패턴과, 다른 층에 있는 상기 제1 배선 패턴 사이를 전기 접속하는 적어도 하나의 제1 내부 비아와, 적어도 2층의 제2 배선 패턴과, 다른 층에 있는 상기 제2 배선 패턴 사이를 전기 접속하는 관통구멍 및/또는 제2 내부 비아를 구비하는 배선판과, 상기 전기 절연층의 내부에 매설되고, 상기 제2 배선 패턴 중 어느 하나에 실장된 적어도 하나의 전자 부품을 갖고, 상기 제1 내부 비아의 적어도 하나는, 상기 제1 배선 패턴의 적층 방향에서 상기 전자 부품이 차지하는 범위와 중복되는 범위를 차지하고, 또한 상기 방향에서의 그 높이는 상기 전자 부품의 높이보다 낮은 것을 특징으로 한다.
이에 의해, 배선판 상에 전자 부품을 실장한 기존의 실장체를 사용하여, 상기 전자 부품의 실장면 상에 전기 절연층을 적층한 부품 내장 모듈에 있어서, 제1 배선 패턴의 적층 방향과 직교하는 방향으로 전자 부품과 대략 대향하는 제1 내부 비아의 높이를 저감할 수 있다. 그 결과, 비아 직경을 작게 해도, 어스펙트비가 증가함에 따른 신뢰성의 저하를 방지할 수 있다. 따라서, 고신뢰성으로 고밀도 실장 가능한 부품 내장 모듈을 제공할 수 있다.
상기 제1 및 제 2 부품 내장 모듈에 있어서, 상기 복수 층의 제1 배선 패턴 중 어느 하나에 실장되고, 또한 상기 전기 절연층 내에 매설되어 있지 않은 적어도 하나의 전자 부품을 구비하는 것이 바람직하다. 이에 의해, 고신뢰성으로 더욱 고밀도 실장 가능한 부품 내장 모듈을 제공할 수 있다.
또, 상기 제1 및 제 2 부품 내장 모듈에 있어서, 상기 전기 절연층이 필러와 절연성 수지를 포함하는 혼합물로 이루어지는 것이 바람직하다. 이에 의해, 필러의 종류를 선택함으로써 전기 절연층의 열전도도, 선팽창계수, 유도율 등의 조정이 가능해진다.
이 경우에, 상기 필러가 알루미나, 마그네시아, 질화붕소, 질화알루미, 질화규소, 테트라플루오로에틸렌, 및 실리카로부터 선택된 적어도 하나를 함유하는 것이 바람직하다. 이에 의해, 방열성이 뛰어난 전기 절연층이 얻어진다. 또, 필러로서 알루미나를 사용한 경우는, 저비용화를 도모할 수 있다. 필러로서 마그네시아를 사용한 경우는, 전기 절연층의 선팽창계수를 크게 할 수 있다. 또, 필러로서 질화붕소, 질화알루미, 질화규소를 사용한 경우에는 선팽창계수를 낮게 할 수 있다. 또, 필러로서 테트라플루오로에틸렌, 실리카를 사용한 경우는 전기 절연층의 유전율을 작게 할 수 있다.
또, 상기 절연성 수지가 에폭시 수지, 페놀 수지, 불소 수지, 시아네이트 수지, PTFE(폴리테트라플루오로에틸렌) 수지, PPO(폴리페닐렌옥사이드) 수지 및, PPE(폴리페닐에테르) 수지로부터 선택된 적어도 하나의 절연성 수지를 함유하는 것이 바람직하다. 이에 의해, 절연성 수지 재료를 선택함으로써, 내열성이나 전기 절연성, 고주파 특성을 향상시킬 수 있다.
또, 상기 제1 및 제2 부품 내장 모듈에 있어서, 상기 제1 배선 패턴이 금속박, 리드 프레임, 도전성 수지 조성물 중 적어도 하나로 형성되어 있는 것이 바람직하다. 이에 의해, 낮은 전기 저항으로 미세한 배선 패턴을 형성할 수 있다.
또, 상기 제1 및 제2 부품 내장 모듈에 있어서, 상기 전자 부품이 반도체 베어 칩인 것이 바람직하다. 이에 의해, 고밀도로 반도체 소자를 실장할 수 있어, 반도체 두께도 얇아져 전기 절연층의 두께도 얇게 할 수 있다.
이 경우에 있어서, 상기 반도체 베어 칩이 플립 칩 본딩에 의해 실장되어 있는 것이 바람직하다. 이에 의해, 고밀도로 반도체 소자를 실장할 수 있다.
또, 상기 제1 및 제2 부품 내장 모듈에 있어서, 상기 제1 내부 비아가 도전성 분말과 열경화성 수지를 함유하는 비아 페이스트로 이루어지는 것이 바람직하다. 이에 의해, 전기 절연층과 제1 내부 비아를 동시에 경화할 수 있어 공정 수를 삭감할 수 있다.
또, 상기 배선판이 세라믹 기판, 유리 에폭시 기판, 또는 내부 비아 접속을 갖는 다층 기판으로 형성되어 있는 것이 바람직하다. 이에 의해, 일반적으로 사용되고 있는 배선판을 사용하여 부품 내장 모듈을 작성할 수 있어, 저비용화로 연결된다.
또, 상기 제1 및 제2 부품 내장 모듈에 있어서, 상기 전자 부품과 접하는 상기 전기 절연층과, 상기 제1 내부 비아와 접하는 상기 전기 절연층이 일체로 형성되어 있는 것이 바람직하다. 여기서, 「일체로 형성되어 있다」란, 상기 2개의 전기 절연층이 공통된 조성을 갖고, 이음새 없이 연속하고 있는 것을 의미한다. 양 전기 절연층 사이에 경계선이 없이 연속하므로, 신뢰성이 향상된다.
또, 상기 제1 및 제2 부품 내장 모듈에 있어서, 상기 제1 배선 패턴의 적층 방향에서 복수의 상기 전자 부품이 서로 대향하여 배치되어 있는 것이 바람직하다. 이에 의해, 전자 부품을 고밀도로 실장할 수 있다.
또, 상기 제1 및 제2의 부품 내장 모듈에 있어서, 상기 제1 배선 패턴은 상기 제1 내부 비아와 전기 접속된 랜드 형상부를 포함하는 것이 바람직하다. 이에 의해, 전자 부품을 내장할 수 있는 영역이 커져, 고밀도로 실장할 수 있다.
다음으로, 본 발명의 부품 내장 모듈의 제1 제조 방법은, 전기 절연층에 제1 내부 비아를 형성하는 공정과, 제1 배선 패턴 상에 전자 부품을 실장하는 공정과, 상기 제1 배선 패턴의 상기 전자 부품이 실장된 측의 면 상에, 상기 전기 절연층과, 상기 제1 배선 패턴과는 다른 배선 패턴을 이 순서로 적층하고, 상기 전기 절연층을 통해 대향하는 상기 제1 배선 패턴과 상기 다른 배선 패턴을 상기 제1 내부 비아로 전기 접속하는 공정을 포함하고, 상기 적층 방향에서 상기 적층 전의 상기 전기 절연층의 두께는, 상기 전자 부품의 높이보다 작은 것을 특징으로 한다.
이에 의해, 용이하게 본 발명의 상기 제1 부품 내장 모듈을 제조할 수 있다.
상기 제1 제조 방법에 있어서, 상기 다른 배선 패턴이 상기 전기 절연층과는 다른 전기 절연층의 한쪽 면에 형성되어 있고, 상기 다른 배선 패턴은 상기 다른 전기 절연층에 형성된 내부 비아와 접속되어 있는 것이 바람직하다. 이에 의해, 상기 다른 배선 패턴의 취급이 용이해짐과 동시에, 적은 공정 수로 다층의 배선 패턴을 적층할 수 있다.
또, 상기 제1 제조 방법에 있어서, 상기 다른 배선 패턴이 캐리어에 담지되어 있으며, 상기 적층 후에 상기 캐리어를 박리하는 것이 바람직하다. 이에 의해, 상기 다른 배선 패턴의 취급이 용이해진다.
또, 상기 제1 제조 방법에 있어서, 상기 다른 배선 패턴이 적어도 2층의 제2 배선 패턴과, 다른 층에 있는 상기 제2 배선 패턴 사이를 전기 접속하는 관통구멍 및/또는 제2 내부 비아를 구비하는 배선판의 표면에 노출된 상기 제2 배선판 패턴인 것이 바람직하다. 이에 의해, 전자 부품과 함께 일반적으로 사용되고 있는 고신뢰성을 구비한 배선판을 내장할 수 있다.
다음으로, 본 발명의 부품 내장 모듈의 제2 제조 방법은, 전기 절연층에 제1 내부 비아를 형성하는 공정과, 적어도 2층의 제2 배선 패턴과, 다른 층에 있는 상기 제2 배선 패턴 사이를 정기 접속하는 관통구멍 및/또는 제2 내부 비아를 구비하는 배선판을 작성하는 공정과, 상기 배선판의 표면에 노출된 상기 제2 배선 패턴 상에 전자 부품을 실장하는 공정과, 상기 전자 부품이 실장된 상기 제2 배선 패턴 상에, 상기 전기 절연층과, 제1 배선 패턴을 이 순서로 적층하고, 상기 전기 절연층을 통해 대향하는 상기 제2 배선 패턴과 상기 제1 배선 패턴을 상기 제1 내부 비아로 전기 접속하는 공정을 포함하고, 상기 적층 방향에서 상기 적층 전의 상기 전기 절연층의 두께는 상기 전자 부품의 높이보다 작은 것을 특징으로 한다.
이에 의해, 용이하게 본 발명의 상기 제2 부품 내장 모듈을 제조할 수 있다.
상기 제2 제조 방법에 있어서, 상기 제1 배선 패턴이 상기 전기 절연층과는 다른 전기 절연층의 한쪽 면에 형성되어 있으며, 상기 제1 배선 패턴은 상기 다른 전기 절연층에 형성된 내부 비아와 접속되어 있는 것이 바람직하다. 이에 의해, 상기 제1 배선 패턴의 취급이 용이해짐과 동시에, 적은 공정 수로 다층의 배선 패턴을 적층할 수 있다.
또, 상기 제2 제조 방법에 있어서, 상기 제1 배선 패턴이 캐리어에 담지되어 있고, 상기 적층 후에 상기 캐리어를 박리하는 것이 바람직하다. 이에 의해, 상기 제1 배선 패턴의 취급이 용이해진다.
또, 상기 제1 및 제2 제조 방법에 있어서, 적층 전의 상기 전기 절연층이 상기 전자 부품을 내장하기 위한 구멍을 구비하는 것이 바람직하다. 이에 의해, 전자 부품을 매설할 때 제1 내부 비아의 위치 어긋남을 저감할 수 있다.
상기 제1 및 제2 제조 방법에 있어서, 상기 전기 접속할 때, 상기 전자 부품의 적어도 일부를 상기 전기 절연층중에 매설하는 것이 바람직하다. 이에 의해,용이하게 본 발명의 부품 내장 모듈을 제조할 수 있다.
또, 상기 제1 및 제2 제조 방법에 있어서, 상기 전기 접속할 때, 상기 전기 절연층을 경화하는 것이 바람직하다. 이에 의해, 본 발명의 부품 내장 모듈을 적은 공정으로 제조할 수 있다.
또, 상기 제1 및 제2 제조 방법에 있어서, 상기 전기 접속할 때, 상기 전자 부품의 적어도 일부를 상기 전기 절연층중에 매설함과 동시에, 상기 전기 절연층을 경화하는 것이 바람직하다. 이에 의해, 본 발명의 부품 내장 모듈을 적은 공정으로 제조할 수 있다.
또, 상기 제1 및 제2 제조 방법에 있어서, 상기 적층 전의 상기 전기 절연층이 미경화 상태인 것이 바람직하다. 이에 의해, 전자 부품과 접하는 전기 절연층과, 제1 내부 비아와 접하는 전기 절연층이 일체로 형성된, 고신뢰성의 본 발명의 부품 내장 모듈을 제조할 수 있다.
또, 상기 제1 및 제2 제조 방법에 있어서, 상기 다른 전기 절연층의 다른쪽 면에 배선 패턴이 형성되어 있으며, 상기 다른쪽 면의 배선 패턴이 상기 다른 전기 절연층의 상기 내부 비아와 접속되어 있는 것이 바람직하다. 이에 의해, 다른 전기 절연층에 형성된 내부 비아가 노출되어 있지 않으므로, 다른 전기 절연층의 취급이 용이해짐과 동시에, 상기 내부 비아의 접속 신뢰성이 향상된다.
(실시형태 1)
도 1은 실시형태 1에서의 부품 내장 모듈의 단면도이다. 도 1에서, 부품 내장 모듈은 전기 절연층(101)과, 배선 패턴(제1 배선 패턴)(102a, 102b)과, 전자 부품으로서의 반도체(103)와, 비아 페이스트로 이루어지는 내부 비아(제1 내부 비아)(104)를 갖고 있다.
전기 절연층(101)은 예를 들면 절연성 수지, 또는 필러와 절연성 수지의 혼합물 등을 사용할 수 있다. 전기 절연층(101)으로서, 필러와 절연성 수지의 혼합물을 사용한 경우, 필러 및 절연성 수지를 적당히 선택함으로써, 전기 절연층(101)의 선팽창계수, 열전도도, 유전율 등을 용이하게 제어할 수 있다.
예를 들면, 필러로서 알루미나, 마그네시아, 질화붕소, 질화알루미, 질화규소, 테트라플루오로에틸렌(예를 들면 「테프론」(듀퐁사의 상표)), 및 실리카 등을 사용할 수 있다. 알루미나, 질화붕소, 또는 질화알루미를 사용함으로써 종래의 유리-에폭시 기판보다 열전도도가 높은 기판이 제작 가능해져, 반도체(103)의 발열을 효과적으로 방열시킬 수 있다. 또, 알루미나는 비용이 싸다는 이점도 있다. 실리카를 사용한 경우, 전기 절연층의 선팽창계수가 실리콘 반도체의 선팽창계수에 보다 가까워지므로, 온도 변화에 의한 크랙의 발생 등을 방지할 수 있어, 반도체를 직접 실장하는 플립 칩시에 바람직하다. 또, 유전율이 낮은 전기 절연층이 얻어지고 비중도 가벼우므로, 휴대전화 등의 고주파용 기판으로서 바람직하다. 질화규소나 테트라플루오로에틸렌을 사용해도 유전율이 낮은 전기 절연층을 형성할 수 있다. 또, 질화 붕소를 사용함으로써 선팽창계수를 저감할 수 있다. 마그네시아를 사용함으로써, 전기 절연층의 선팽창계수를 크게 할 수 있다.
절연성 수지로는 열경화성 수지나 광경화성 수지를 사용할 수 있다. 내열성이 높은 에폭시 수지, 페놀 수지, 시아네이트 수지를 사용함으로써 전기 절연층의 내열성을 높일 수 있다. 또, 유전 정접(正接)이 낮은 불소 수지, PTEE 수지, PPO 수지, PPE 수지를 함유하는 수지, 또는 그들 수지를 변성시킨 수지를 사용함으로써 전기 절연층의 고주파 특성이 향상된다. 또한, 분산제, 착색제, 커플링제 또는 이형제를 함유하고 있어도 된다. 분산제에 의해 절연성 수지중의 필러를 균일성 높게 분산시킬 수 있다. 착색제에 의해 부품 내장 모듈의 방열성을 좋게 할 수 있다. 커플링제에 의해 절연성 수지와 필러의 접착 강도를 높게 할 수 있으므로, 전기 절연층의 절연성을 향상시킬 수 있다. 이형제에 의해 금형과 혼합물의 이형성을 향상시킬 수 있으므로, 생산성을 향상시킬 수 있다.
배선 패턴(102a, 102b)은 전기 전도성을 갖는 물질로 이루어지며, 예를 들면 금속박이나 도전성 수지 조성물, 금속판을 가공한 리드 프레임을 사용할 수 있다. 금속박이나 리드 프레임을 사용함으로써, 에칭 등에 의해 미세한 배선 패턴의 작성이 용이해진다. 또, 금속박을 사용하는 경우에는 캐리어를 사용한 전사 등에 의한 배선 패턴의 형성도 가능해진다. 특히, 구리박은 가격도 싸고, 전기 전도성도 높으므로 바람직하다. 또, 캐리어 상에 배선 패턴을 형성함으로써 배선 패턴이 취급하기 쉬워진다. 도전성 수지 조성물을 사용하는 경우는 스크린 인쇄 등에 의한 배선 패턴의 제작이 가능해진다. 또, 도전성 수지 조성물을 사용하는 경우, 금, 은, 구리, 니켈 등의 금속 분말이나 카본 분말을 사용함으로써 낮은 전기 저항의 배선 패턴이 얻어진다. 또, 수지로서 에폭시 수지, 페놀 수지 및 시아네이트 수지로부터 선택된 적어도 하나의 열경화성 수지를 함유함으로써, 내열성의 향상을 도모할 수 있다. 리드 프레임을 사용함으로써 전기 저항이 낮고 두께가 있는 금속을 사용할 수 있다. 또, 에칭에 의한 미세 패턴화나 블랭킹 가공 등의 간단한 제조법을 사용할 수 있다. 리드 프레임은 각각의 배선 패턴을 리드 프레임의 외주부에서 접속해 둠으로써, 복수의 패턴을 일체로서 취급할 수 있다. 또, 이들 배선 패턴(102a, 102b)은 표면에 도금 처리를 함으로서 내식성이나 전기 전도성을 향상시킬 수 있다. 또, 배선 패턴(102a, 102b)의 전기 절연층(101)과의 접촉면을 거칠게 함으로써, 전기 절연층(101)과의 접착성을 향상시킬 수 있다. 이하의 설명에서는, 복수 층(도 1에서는 3층)의 배선 패턴 중 부품 내장 모듈의 외 표면에 노출된 배선 패턴에는 첨자「a」를 붙여 「배선 패턴 102a」로 부르고, 부품 내장 모듈 내에 매설된 배선 패턴에는 첨자 「b」를 붙여 「배선 패턴 102b」또는 「내부 배선 패턴 102b」로 부른다. 후술하는 실시형태 2 ∼ 4, 7 ∼ 10도 마찬가지다.
반도체(103)로는 예를 들면 트랜지스터, IC(integrated circuit), LSI 등의 반도체 소자를 사용할 수 있다. 반도체 소자는 반도체 베어 칩이어도 된다. 또, 반도체 소자는 봉지 수지를 사용하여 반도체 소자를, 또는 반도체 소자와 배선 패턴(102a, 102b)의 접속부의 적어도 일부를 봉지해도 된다. 배선 패턴(102a, 102b)과 반도체(103)의 접속에는 예를 들면 플립 칩 본딩에 의한 경우는 도전성 접착제, 이방성 도전 필름(ACF)이 사용된다. 또, 범프(105)를 형성하여 접속해도 된다. 또, 전기 절연층(101)에 의해 반도체(103)를 외기로부터 차단할 수 있으므로, 습도에 의한 신뢰성 저하를 방지할 수 있다. 또, 전기 절연층(101)의 재료로서 필러와 절연성 수지의 혼합물을 사용하면, 세라믹 기판과 달리 고온에서 소성할 필요가 없어, 반도체(103)를 내장하는 것이 용이하다.
내부 비아(104)를 형성하기 위한 비아 페이스트는 다른 층의 배선 패턴(102a)과 배선 패턴(102b) 사이를 접속하는 기능을 갖는 도전성 분말과 수지의 혼합물이다. 예를 들면, 금속 분말이나 카분 분말 등의 도전성 분말과, 열경화성 수지나 광경화성 수지의 혼합물을 사용할 수 있다. 금속 분말로는 금, 은, 구리 또는 니켈 등을 사용할 수 있다. 금, 은, 구리 또는 니켈은 도전성이 높으므로 바람직하다. 구리는 도전성이 높고 마이그레이션도 적으므로 특히 바람직하다. 구리를 은으로 피복한 금속 분말을 사용해도 높은 도전성과 적은 마이그레이션의 양쪽 특성을 만족시킬 수 있다. 열경화성 수지로는 예를 들면 에폭시 수지, 페놀 수지 또는 시아네이트 수지를 사용할 수 있다. 에폭시 수지는 내열성이 높으므로 특히 바람직하다. 또, 광경화성 수지도 사용할 수 있다.
본 실시형태에 있어서는, 배선 패턴(102a, 102b)의 적층 방향(도 1의 지면의 상하 방향)에서 내부 비아(104)의 높이와, 반도체(103)가 실장된 배선 패턴(102a)의 실장면부터 반도체(103)의 상면까지의 거리(바람직하게는 반도체(103)의 두께)보다 작다. 특히, 상기 방향에 있어서 반도체(103)가 차지하는 범위와 중복되는 범위를 차지하는 내부 비아(104)(즉, 도 1의 지면의 가로방향에서 반도체(103)와 대향하여 배치된 내부 비아(104))가 반도체(103)와 상기 높이의 관계를 만족시키는 것이 바람직하다. 상기 적층 방향에서 대향하는 배선 패턴(102a, 102) 사이를 하나의 내부 비아로 직접 접속하는 것이 아니라, 내부 배선 패턴(102b)을 개재시켜 복수의 내부 비아(104)로 접속함으로써 상기 높이의 관계를 만족시킬 수 있다. 이렇게 내부 배선 패턴(102b)과 배선 패턴(102a)을 내부 비아(104)로 전기적으로 접속함으로써 내부 비아(104)의 높이의 직경에 대한 비를 저감할 수 있다. 본 실시형태에서는 내부 배선 패턴(102b)을 1층만 형성하고 있으므로, 상기 비는 내부 배선 패턴(102b)이 없는 경우의 약 1/2가 되어 있다. 그 결과, 신뢰성이 높은 접속이 가능해져, 반도체의 내장에 적합한 부품 내장 모듈을 제공할 수 있다.
또한, 본 실시형태에서는 부품 내장 모듈의 양 표면의 배선 패턴(102a)이 전기 절연층에 매설되어 있지 않은 경우를 나타냈으나, 적어도 한쪽 표면에서는 배선 패턴이 노출되어 있지 않고, 전기 절연층에 의해 덮혀 있어도 된다. 또, 본 실시형태에서는 내부 배선 패턴(102b)이 1층인 경우를 나타냈으나, 층 수는 한정되는 것은 아니다. 내부 배선 패턴(102b)이 복수 층 존재하는 경우에는 다른 층에 있는 내부 배선 패턴(102b) 사이도 내부 비아(104)로 접속된다. 또, 내장되는 전자 부품은 본 실시형태와 같은 소위 기능 부품인 반도체(103)에 한정되지 않고, 다른 소위 수동 부품인 회로 부품(예를 들면, LCR(inductance, resistance, capacitance) 등의 칩 부품, SAW(surface acoustic wave) 필터, 발룬) 등이어도 된다.
(실시형태 2)
실시형태 2는 도 1에 나타낸 부품 내장 모듈을 제조하는 방법의 일례이다. 부품 내장 모듈의 구성에 사용되는 재료는 실시형태 1에서 설명한 재료와 동일하다. 도 2A ∼ 도 2G는 실시형태 2에서의 부품 내장 모듈의 제조 방법을 공정순으로 나타낸 단면도이다.
먼저 도 2A에 나타낸 바와 같이, 전기 절연층(201)을 작성한다. 전기 절연층(201)의 작성 방법의 일례는 이하와 같다. 부품 내장 모듈은 기판 형상을 하고있으며, 전기 절연층(201)으로는 절연성 수지나, 필러와 절연성 수지의 혼합물 등을 사용할 수 있다. 후자의 경우는 처음에 필러와 절연성 수지를 혼합하고 교반함으로써 페이스트형상의 절연성 수지 혼합물을 제작한다. 절연성 수지 혼합물에는 점도를 조정하기 위해 용제를 첨가해도 된다. 이 절연성 수지 혼합물을 시트형상으로 성형함으로써, 전기 절연층(201)을 형성할 수 있다. 시트형상으로 성형하는 방법으로는, 예를 들면 닥터블레이드법 등에 의해 필름 상에 절연성 수지 혼합물층을 형성하는 방법을 사용할 수 있다. 전기 절연층(201)은 경화 온도 이하의 온도로 가열하여 건조시킴으로써 점착성을 저하시킬 수 있다. 이 열 처리에 의해 판형상의 전기 절연층의 점착성이 소실되므로 필름과의 박리가 용이해진다. 미경화 상태(B스테이지)로 함으로써 취급이 용이해진다. 다음으로, 판형상의 전기 절연층에 비아(비아 홀)(206)을 형성한다. 전기 절연층(201)에 형성하는 비아(206)는 예를 들면 레이저 가공이나 드릴 가공, 펀칭 가공에 의해 제작할 수 있다. 레이저 가공은 미세한 피치로 비아를 형성할 수 있어, 절삭 찌꺼기도 발생하지 않으므로 바람직하다. 레이저 가공의 경우, 탄산가스 레이저나 YAG 레이저, 엑시머 레이저 등을 사용할 수 있다. 또, 드릴 가공, 펀칭 가공의 경우, 범용성이 있는 기존의 설비로의 비아 형성이 용이하다.
다음으로, 도 2B에 나타낸 바와 같이 비아(206)에 비아 페이스트(204)를 충전한다. 비아 페이스트(204)의 충전에는 인쇄나 주입에 의한 방법을 사용할 수 있다. 특히, 인쇄의 경우 배선 패턴의 형성도 동시에 행할 수 있다. 비아 페이스트(204)를 사용함으로써 복수 층의 배선 패턴 사이의 접속이 가능해진다.
다음으로 도 2C에 나타낸 바와 같이, 캐리어(207) 상에 배선 패턴(202a, 202b)을 형성한다. 배선 패턴(202a, 202b)은 에칭, 인쇄 등의 방법을 사용하여 형성할 수 있다. 특히, 에칭을 사용하는 경우는 포토리소그래피 공법 등 미세한 배선 패턴의 형성법을 이용할 수 있다. 캐리어(207)로는 PET(폴리에틸렌테레프탈레이트)나 PPS(폴리페닐렌설파이트)와 같은 수지 필름 외에, 구리박, 알루미박과 같은 금속박 등을 사용할 수 있다. 캐리어(207)를 사용함으로써 배선 패턴(202a, 202b)의 취급이 용이해진다. 또, 배선 패턴(202a, 202b)을 벗기기 쉽게 하기 위해, 배선 패턴(202a, 202b)과 캐리어(207) 사이에 박리층을 형성하거나, 캐리어(207)의 표면에 이형 처리를 실시하거나 해도 된다. 형성한 배선 패턴(202a, 202b)과 전기 절연층(201)을 위치 맞춤하여 겹친다. 이것을 가압함으로써 배선 패턴(202a, 202b)을 전기 절연층(201)에 전사할 수 있다.
도 2D에 나타낸 바와 같이, 가압 후 캐리어(207)를 박리함으로써 전기 절연층(201)의 앞뒷면에 배선 패턴(202a, 202b)을 전사하고 잔류시킨다. 이 공정은 절연성 수지에 열경화 수지를 사용한 경우, 전기 절연층(201)중의 열경화성 수지가 경화하는 온도 이하에서, 또는 경화 시간 이내에 행한다. 이에 의해, 전기 절연층(201)이 미경화 상태에서 배선 패턴(202a, 202b)을 형성하는 것이 가능해진다. 배선 패턴(202b)을 형성함으로써, 비아 페이스트(204)의 높이의 직경에 대한 비를 저감할 수 있어, 신뢰성의 향상, 비아 직경의 저 사이즈화를 획득하는 것이 가능해진다.
상기 공정과 병행하여 도 2E에 나타낸 바와 같이, 캐리어(207) 상에 배선 패턴(202a)을 형성하여 부재를 또 하나 형성한다. 그리고, 배선 패턴(202a) 상에 반도체(203)를 실장한다. 실장 방법으로는 배선 패턴(202a)에 크림 땜납을 인쇄하고, 가열에 의해 땜납 실장하는 방법을 사용할 수 있다. 그 외에, 크림 땜납을 대신하여 ACF, 도전성 접착제(예를 들면, 금, 은, 구리, 구리-파라디움 합금 등을 열경화성 수지로 혼연한 것)를 사용한 방법이어도 된다. 또, 금 와이어 본딩법으로 제작한 범프(205) 또는 땜납에 의한 범프를 반도체(203)측에 미리 형성하고, 열처리에 의해 금 또는 땜납을 용해시켜 반도체(203)를 실장하는 것도 가능하다. 또한, 범프(205)와 도전성 접착제를 병용하는 것도 가능하다. 또한, 반도체(203)와 배선 패턴(202a) 사이에 봉지 수지를 주입해도 된다. 봉지 수지의 주입에 의해 다음 공정에서 반도체(203)를 전기 절연층(201)에 매설할 때, 반도체(203)와 배선 패턴(202a) 사이에 극간이 생기는 것을 방지할 수 있다. 봉지 수지에는 통상의 플립 칩 본딩에 사용되는 언더 필 수지를 사용할 수 있다.
그 후, 도 2F에 나타낸 바와 같이 배선 패턴(202a, 202b)을 형성한 도 2D의 전기 절연층(201), 도 2B와 동일한 전기 절연층(201), 및 반도체(203)를 실장한 배선 패턴(202a)을 구비하는 도 2E의 캐리어(207)를 위치 맞춤하여 겹친다.
이것을 가압·가열함으로써 도 2G에 나타낸 바와 같이, 배선 패턴(202a, 202b), 반도체(203)를 전기 절연층(201)에 매설할 수 있다. 절연성 수지로서 열경화 수지를 사용한 경우, 가압 후 가열함으로써 전기 절연층(201)중의 열경화성 수지를 경화시켜, 반도체(203)가 매설된 판형상의 전기 절연층(201)을 형성할 수 있다. 가열은 열경화성 수지가 경화하는 온도 이상의 온도에서 행한다. 이 공정에 의해 배선 패턴(202a, 202b)과 반도체(203)와 전기 절연층(201)이 기계적으로 강고하게 접착된다. 또한, 가열에 의해 열경화성 수지를 경화시킬 때, 가열하면서 100g/㎟ ∼ 2kg/㎟의 압력으로 가압함으로서 부품 내장 모듈의 기계적 강도를 향상시킬 수 있다. 전기 절연층(201)을 경화시킨 후, 캐리어(207)를 제거함으로써, 배선 패턴(202b)과 반도체(203)가 전기 절연층(201) 내에 내장된 실시형태 1에서 설명한 부품 내장 모듈이 제작된다.
상기 도 2F에 있어서, 2장의 전기 절연층(201) 중 하측의 전기 절연층(201)의 두께는 반도체(203)가 실장된 배선 패턴(202a)의 실장면부터 반도체(203)의 상면까지의 거리(바람직하게는 반도체(203)의 두께)보다 작다. 이에 의해, 비아 페이스트(204)의 어스펙트비를 작게 할 수 있다.
또한, 본 실시형태에서는 배선 패턴(202a, 202b)의 형성 방법으로서 전사법을 예로 하여 설명했으나, 배선 패턴의 형성 방법은 이것에 한정되는 것은 아니다.
(실시형태 3)
실시형태 3은 부품 내장 모듈의 제조 방법의 일례이다. 도 3A ∼ 도 3G는 실시형태 3에서의 부품 내장 모듈의 제조 방법을 공정순으로 나타낸 단면도이다. 동 도면에서 실시형태 2와 동일 명칭의 요소는 실시형태 2와 동일한 구성으로서, 동일 제조법에 의해 제조되며, 특별히 설명이 없는 한 동일한 기능을 갖는다.
먼저 도 3A에 나타낸 바와 같이, 전기 절연층(201)에는 도 2A와 동일한 비아(306)에 더해, 반도체를 내장하기 위한 구멍(308)이 미리 형성된다. 구멍(308)을 형성해 둠으로써, 반도체(303)를 전기 절연층(301)에 내장할 때, 비아(306)의 위치 어긋남이 발생하기 어려워진다.
다음으로, 도 3B에 나타낸 바와 같이 비아(306)에 비아 페이스트(304)를 충전한다.
도 3A, 도 3B의 공정과 병행하여, 도 3C에 나타낸 바와 같이, 캐리어(307) 상에 배선 패턴(302a)을 형성하고, 배선 패턴(302) 상에 반도체(303)를 실장한다. 실장 방법으로는 땜납, ACF, NCF(non-conductive particle film)에 의한 실장 외에, 도전성 접착제(305)를 사용한 방법을 사용할 수 있다. 도전성 접착제(305)로는 예를 들면, 금, 은, 구리, 구리-파라디움 합금 등을 열경화성 수지로 혼연한 것도 사용할 수 있다. 또, 미리 배선 패턴(302a), 반도체(303)에 킬레이트 처리 등을 실시함으로써 접착성을 향상시켜 두어도 된다. 봉지 수지의 주입에 의해 다음 공정에서 반도체(303)를 전기 절연층(301)에 매설할 때, 반도체(303)와 배선 패턴(302a) 사이에 극간이 생기는 것을 방지할 수 있다. 봉지 수지로는 통상의 플립 칩 본딩에 사용되는 언더 필 수지를 사용할 수 있다. 도전성 접착제(305)는 가열함으로써 경화시킬 수 있으나, 이 공정에서는 미경화 상태인 채여도 된다.
다음으로 도 3D에 나타낸 바와 같이 따로 제작한 배선 패턴(302b)을 구비하고, 반도체(303)에 대응하는 위치를 개구시킨 캐리어(307)와, 도 3B의 전기 절연층(301)과, 반도체(303)를 실장한 배선 패턴(302a)을 구비하는 도 3C의 캐리어(307)를 위치 맞춤하여 겹친다. 여기서, 전기 절연층(301)의 두께는 반도체(303)가 실장된 배선 패턴(302a)의 실장면부터 반도체(303)의 상면까지의 거리(바람직하게는 반도체(303)의 두께)보다 작다.
적층 후 가압하고 도 3E에 나타낸 바와 같이, 배선 패턴(302a, 302b), 반도체(303)를 전기 절연층(301)에 매설한다. 이러한 매설은 전기 절연층(301)의 두께가 반도체(303)의 높이보다 얇은 경우라도, 배선 패턴(302b)을 구비하는 캐리어(307)가 개구와 소정의 두께를 가짐으로써 달성 가능하다. 이 공정에서, 전기 절연층(301)을 경화시켜도 된다. 절연성 수지에 열경화 수지를 사용한 경우, 가압 후 가열함으로써 전기 절연층(301)중의 열경화성 수지를 경화시켜, 반도체(303), 비아 페이스트(304)가 매설된 판형상의 전기 절연층(301)을 형성할 수 있다. 가열은 열경화성 수지가 경화하는 온도 이상의 온도에서 행한다. 이 공정에 의해 배선 패턴(302a, 302b)과 반도체(303)와 비아 페이스트(304)와 전기 절연층(301)이 기계적으로 강고하게 접착된다. 또한, 가열에 의해 열경화성 수지를 경화시킬 때, 가열하면서 100g/㎟ ∼ 2kg/㎟의 압력으로 가압함으로서 부품 내장 모듈의 기계적 강도를 향상시킬 수 있다. 이 전기 절연층(301)을 경화시키는 공정에서, 도전성 접착제(305)도 동시에 경화시킬 수 있다. 동시 경화를 행함으로써 공정을 삭감할 수 있어, 반도체(303) 등에 가해지는 열량도 저감할 수 있어, 반도체(303)의 특성 열화를 방지할 수 있다. 그 후, 배선 패턴(302b)측의 캐리어(307)를 박리하여 제거한다.
이어서, 도 3F에 나타낸 바와 같이, 도 3E의 전기 절연층(301), 도 2B와 동일한 다른 전기 절연층(301), 및 배선 패턴(302a)을 구비하는 캐리어(307)를 위치 맞춤하여 겹친다.
적층 후, 도 3E와 동일하게 전기 절연층(301)을 경화시킨다. 그 후, 겉과 안의 캐리어(307)를 제거함으로써, 배선 패턴(302a, 302b)과 반도체(303)와 비아 페이스트(304)가 전기 절연층(301) 내에 내장된 부품 내장 모듈을 완성한다.
(실시형태 4)
실시형태 4는 부품 내장 모듈의 다른 예이다. 도 4는 본 실시형태에서의 부품 내장 모듈의 단면도이다. 동 도면에서 실시형태 1과 동일 명칭의 요소는 실시형태 1과 동일한 구성으로서, 동일한 제조법에 의해 제조되며, 특별히 설명이 없는 한 동일한 기능을 갖는다.
도 4에서 부품 내장 모듈은 전기 절연층(401), 배선 패턴(제1 배선 패턴)(402a, 402b), 전자 부품으로서의 반도체(403), 비아 페이스트로 이루어지는 내부 비아(제1 내부 비아)(404), 및 전자 부품으로서의 회로 부품(406)을 갖고 있다.
본 실시형태에서는 회로 부품(406)이 전기 절연층(401)에 내장되어 있다. 회로 부품(406)을 내장함으로써 부품 내장 모듈의 기능성을 향상시킬 수 있다. 또, 배선 길이를 짧게 할 수 있어 고주파화에도 적합하다.
회로 부품(406)으로는 예를 들면 LCR 등의 칩 부품, SAW 필터, 또는 발룬 등의 부품을 사용할 수 있다. 배선 패턴(402a, 402b)과 회로 부품(406)의 접속에는 땜납(407)이나 도전성 접착제가 사용된다. 또, 전기 절연층(401)에 의해 회로 부품(406)을 외기로부터 차단할 수 있으므로, 습도에 의한 신뢰성 저하를 방지할 수 있다. 또, 전기 절연층(401)의 재료로서 필러와 절연성 수지의 혼합물을 사용하면, 세라믹 기판과 달리 고온에서 소성할 필요가 없어, 디스크리트의 회로 부품(406)을 내장하는 것이 가능해진다.
또, 전기 절연층(401)에 내장되는 반도체(403)와 회로 부품(406)을 배선 패턴(402a, 402b)의 적층 방향(두께 방향)에 대향하여 배치하고 있다. 이 구조에 의해, 내장하는 부품 점수를 늘릴 수 있어, 보다 고밀도의 실장이 가능해진다.
또, 외표면에 노출된 배선 패턴(402a) 상에 반도체(403)와 회로 부품(406)이 실장되어 있다. 반도체(403)는 범프(405)를 형성하여 실장되어 있다. 회로 부품(406)은 땜납(407)을 사용하여 실장되어 있다. 반도체(403) 및 회로 부품(406)의 실장에는 도전성 접착제를 사용할 수도 있다. 비아 페이스트로 이루어지는 내부 비아(404)로 전기 접속함으로써 외표면 전체에 반도체(403)나 회로 부품(406)을 고밀도로 실장할 수 있다.
본 실시형태에서는 배선 패턴(402a, 402b)의 적층 방향(도 4의 지면의 상하 방향)에서, 내부 비아(404)의 높이는 전기 절연층(401)중의 반도체(403)나 회로 부품(406)이 실장된 배선 패턴(402a)의 실장면부터 상기 반도체(403)나 상기 회로 부품(406)의 상면까지의 거리(바람직하게는, 상기 반도체(403)나 상기 회로 부품(406)의 두께)보다 작다. 특히, 상기 방향에서 전기 절연층(401)중의 반도체(403)나 회로 부품(406)이 차지하는 범위와 중복되는 범위를 차지하는 내부 비아(404)(즉, 도 4의 지면의 가로 방향에서 상기 반도체(403)나 상기 회로 부품(406)과 대향하여 배치된 내부 비아(404))가 상기 반도체(403)나 상기 회로 부품(406)과 상기 높이의 관계를 만족하는 것이 바람직하다. 상기 적층 방향에서 대향하는 배선 패턴(402a, 402a) 사이를 하나의 내부 비아로 직접 접속하는 것이 아니라, 내부 배선 패턴(402b)을 개재시켜 복수의 내부 비아(404)로 접속함으로써, 상기 높이의 관계를 만족시킬 수 있다. 이렇게 내부 배선 패턴(402b)과 배선 패턴(402a) 사이를, 또는 다른 층에 있는 내부 배선 패턴(402b, 402b) 사이를 내부 비아(404)로 전기적으로 접속함으로써, 내부 비아(404)의 높이의 직경에 대한 비를 저감할 수 있다. 본 실시형태에서는 내부 배선 패턴(402b)을 2층 형성하고 있으며, 내부 비아(404)의 높이의 직경에 대한 비는 내부 배선 패턴(402b)이 없는 경우의 약 1/3이 되어 있다. 그 결과, 신뢰성이 높은 접속이 가능하며, 비아 직경을 감소시킬 수도 있어, 반도체의 내장에 적합한 부품 내장 모듈을 제공할 수 있다.
또한, 본 실시형태에 있어서는, 한쪽 표면에 노출된 배선 패턴(402a)에만 반도체 및 회로 부품을 실장한 예를 나타냈으나, 양면의 배선 패턴(402a)에 실장해도 된다.
(실시형태 5)
실시형태 5는 부품 내장 모듈의 또 다른 예이다. 도 5는 본 실시형태에서의 부품 내장 모듈의 단면도이다. 동 도면에서 실시형태 1과 동일 명칭의 요소는 실시형태 1과 동일한 구성으로서, 동일 제조법에 의해 제조되며, 특별히 설명이 없는 한 동일한 기능을 갖는다.
도 5에서 부품 내장 모듈은 전기 절연층(501), 배선 패턴(제1 배선 패턴)(502a), 전자 부품으로서의 반도체(503), 비아 페이스트로 이루어지는 내부 비아(제1 내부 비아)(504), 전자 부품으로서의 회로 부품(506), 및 배선판(508)을 갖고 있다. 반도체(503)는 범프(505)에 의해 회로 부품(506)은 땜납(507)에 의해 각각 배선 패턴(502a)과 접속되어 있다.
본 실시형태에서는 배선판(508)을 전기 절연층(501)으로 덮은 구성이 채용되어 있다. 배선판(508)으로는 유리 에폭시 기판, 세라믹 기판, 또는 내부 비아 접속을 갖는 다층 기판(예를 들면, 빌드업 기판, 「ALIVH」(마츠시타덴키산교(주)의 상표)을 사용할 수 있다. 배선판(508)은 적어도 2층 이상의 배선 패턴(제2 배선 패턴)(502b)과, 다른 층의 제2 배선 패턴(502b) 사이를 접속하는 관통구멍(509)을 갖는다. 관통구멍(509)을 형성한 배선판(508)을 사용함으로써 기존의 신뢰성이 있는 전기 접속을 이용할 수 있어, 반도체의 내장에 적합한 부품 내장 모듈을 제공할 수 있다. 또, 일반적으로 사용되고 있는 배선판을 이용할 수 있다. 전기 절연층(501)을 통해 제1 배선 패턴(502a)과 배선판(508)의 최표층(最表層)의 제2 배선 패턴(502b)을 내부 비아(504)로 접속함으로써, 배선 패턴(502a)의 표면에 반도체 및 회로 부품을 실장하는 것(실시형태 4를 참조)이 가능해져, 고밀도화에 적합한 부품 내장 모듈을 제공할 수 있다.
또한, 본 실시형태에서는 배선판(508)의 양 면을 전기 절연층(501)으로 덮은 예를 나타냈으나, 편면만을 덮은 구성이어도 된다.
또, 본 실시형태에서는 관통구멍(509)을 사용한 배선판(508)을 내장한 예를 나타냈으나, 내부 비아(제2 내부 비아)를 사용한 배선판이어도 된다.
(실시형태 6)
실시형태 6은 도 5에 나타낸 부품 내장 모듈의 제조 방법의 일례이다. 도 6A ∼ 도 6E는 실시형태 6에서의 부품 내장 모듈의 제조 방법을 공정 순으로 나타낸 단면도이다. 동 도면에서 실시형태 1 ∼ 5와 동일 명칭의 요소는 실시형태 1 ∼ 5와 동일한 구성으로서, 동일 제조법에 의해 제조되며, 특별히 설명이 없는 한 동일한 기능을 갖는다.
도 6A, 도 6B, 도 6C에 나타낸 공정은 도 2A, 도 2B, 도 2E와 각각 동일한 공정이다. 도 6A에 나타낸 바와 같이, 전기 절연층(601)에 비아(606)를 형성하고, 도 6B에 나타낸 바와 같이 비아(606)에 비아 페이스트(604)를 충전한다. 이 때는 전기 절연층(601)은 미경화 상태이다. 이와 병행하여, 도 6C에 나타낸 바와 같이 캐리어(607) 상에 형성한 배선 패턴(제1 배선 패턴)(602a)에 범프(605)를 사용하여 반도체(603)를 실장한다.
또한, 이들과는 별도로 도 6D에 나타낸 바와 같이 회로 부품(608)을 크림 땜납(609)을 사용하여 실장한 배선 패턴(제1 배선 패턴)(602a)을 구비하는 캐리어(607), 복수 층의 배선 패턴(제2 배선 패턴)(602b)과 이들을 접속하는 관통구멍(611)을 갖고, 반도체(603) 및 배선판(610)의 구멍(612)을 채우기 위한 미경화 상태의 전기 절연 재료(614)를 준비한다. 전기 절연 재료(614)로는 전기 절연층(601)과 같은 재료를 사용할 수 있다. 그리고, 도 6D에 나타낸 바와 같이 위로부터 차례로 회로 부품(608)을 실장한 배선 패턴(602a)을 구비하는 캐리어(607)와, 도 6B의 전기 절연층(601)과, 전기 절연 재료(614)와, 배선판(610)과, 도 6B의 전기 절연층(601)과, 반도체(603)를 실장한 배선 패턴(602a)을 구비하는 도 6C의 캐리어(607)를 위치 맞춤하여 겹친다. 가압·가열함으로써 그들 부재가 일체 경화된다. 동시에 제1 배선 패턴(602a)과 제2 배선 패턴(602b)이 비아 페이스트(604)로 전기 접속된다. 여기서, 도 6D에 나타낸 2장의 전기 절연층(601) 중 상측의 전기 절연층(601)의 두께는 회로 부품(608)의 높이보다 작다. 또, 도 6D의 하측의 전기 절연층(601)의 두께는 반도체(603)의 높이보다 작다.
그 후, 겉과 안의 캐리어(607)를 박리하여 도 6E에 나타낸 부품 내장 모듈을 얻는다. 표면에 노출된 배선 패턴(602a) 상에 반도체 및 회로 부품을 실장하는 것(실시형태 4를 참조)이 가능해져, 고밀도화에 적합한 부품 내장 모듈을 제공할 수 있다. 또, 신뢰성이 높은 관통구멍(611)을 이용하여 부품 내장 모듈을 형성할 수 있다.
(실시형태 7)
실시형태 7은 부품 내장 모듈을 제조하는 방법의 일례이다. 도 7A ∼ 도 7G는 실시형태 7에서의 부품 내장 모듈의 제조 방법을 공정순으로 나타낸 단면도이다. 동 도면에서 실시형태 1 ∼ 6과 동일 명칭의 요소는 실시형태 1 ∼ 6과 동일한 구성으로서, 동일한 제조법에 의해 제조되며, 특별히 설명이 없는 한 동일한 기능을 갖는다.
먼저 도 7A에 나타낸 바와 같이 전기 절연층(701)을 제작한다. 전기 절연층(701)의 제작 방법의 일례는 이하와 같다. 부품 내장 모듈은 기판 형상을 하고 있으며, 전기 절연층(701)으로는 절연성 수지나, 필러와 절연성 수지의 혼합물 등을 사용할 수 있다. 또, 유리 클로스나 부직포와 같은 보강재가 들어 있어도 된다. 전기 절연층(701)은 1층당 500㎛ 이하의 두께를 통상 사용할 수 있으며, 본 실시형태에서는 200㎛의 시트를 사용했다. 다음으로, 판형상의 전기 절연층(701)에 비아(708)를 형성한다. 비아(708)의 직경은 1mm 이하가 타당하며, 전기 절연층(701)의 두께에 따라 선택할 필요가 있다. 본 실시형태에서는 직경 200㎛로 했다.
다음으로, 도 7B에 나타낸 바와 같이 비아(708)에 비아 페이스트(704)를 충전한다.
다음으로, 도 7C에 나타낸 바와 같이 캐리어(709) 상에 배선 패턴(702b)을 형성한다. 도 7B의 전기 절연층(701)의 양 면에 배선 패턴(702b)을 형성한 캐리어(709)를 위치 맞춤하여 겹친다.
도 7D에 나타낸 바와 같이 가공 후, 캐리어(709)를 박리함으로써 겉과 안에 배선 패턴(702b)을 형성한 전기 절연층(701)을 제작할 수 있다. 이 공정에서 배선 패턴(702b)을 전기 절연층(701)에 전사할 수 있어, 비아 페이스트(704)에서 겉과 안의 배선 패턴(702b) 사이가 전기 접속된다. 비아 페이스트(704)의 겉과 안에 배선 패턴(702b)을 대향시켜 적층함으로써, 비아 페이스트(704)가 노출되지 않은 상태로 전기 절연층(701)을 취급할 수 있다. 배선 패턴(702b)의 전사 형성은 전기 절연층(701)이 완전히 경화되지 않는 조건으로 행했다. 완전 경화되지 않는 조건이란, 절연성 수지의 경화 온도 이상에서 경화 시간 이내(본 실시형태에서는 180℃×5분) 또는, 경화 온도 이하를 의미한다. 배선 패턴(702b)을 형성함으로써, 비아 페이스트(704)의 높이의 직경에 대한 비를 저감할 수 있어, 신뢰성의 향상, 비아 직경의 저 사이즈화를 획득하는 것이 가능해진다.
상기 공정과 병행하여 도 7E에 나타낸 바와 같이, 캐리어(709) 상에 배선 패턴(702a)을 형성한 부재를 2개 제작한다. 그리고, 각 부재의 배선 패턴(702a) 상에 반도체(703), 회로 부품(706)을 각각 실장한다. 회로 부품(706)의 실장 방법으로는 배선 패턴(702a)에 크림 땜납(707)을 인쇄하고, 가열에 의해 땜납 실장하는 방법을 사용할 수 있다. 그 외에, 도전성 접착제를 사용해도 된다. 반도체(703)의 실장 방법으로는 ACF, NCF, NCP(non-conductive particle paste), 금-금 합금, 스터드 범프를 사용한 플립 칩 실장이나, R-CSP(Real-Chip-Size-Package)에 의한 땜납 실장을 사용할 수 있다. 본 실시형태에서는 스터드 범프(705)를 사용하고 있다. 또한, 반도체(703)와 배선 패턴(702a) 사이에 봉지 수지(710)를 주입해도 된다. 봉지 수지(710)의 주입에 의해, 다음 공정에서 반도체(703)를 전기 절연층(701)에 매설할 때, 반도체(703)와 배선 패턴(702a) 사이에 극간이 생기는 것을 방지할 수 있다. 봉지 수지(710)에는 통상의 플립 칩 본딩에 사용되는 언더 필재를 사용할 수 있다. 봉지 수지(710)를 사용함으로써 반도체(703)의 파손 방지, 신뢰성 향상을 기대할 수 있다. 반도체(703)와 회로 부품(706)을 다른 부재의 배선 패턴(702a)에 실장함으로써, 다른 실장 프로세스(예를 들면, 땜납 실장과 플립 칩 실장)를 사용하는 것이 용이해진다. 또, 반도체(703)로서 R-CSP를 사용한 경우에는 반도체(703)와 회로 부품(706)에 동일한 실장 프로세스를 사용할 수 있어, 동일 배선 패턴(702a) 상으로의 실장이 용이해진다.
그 후, 도 7A, 도 7B의 공정을 거쳐 비아 페이스트(704)가 충전된 전기 절연층(701)을 동일하게 2장 제작한다. 각 전기 절연층(701)에 회로 부품(706) 및 반도체(703)를 내장하기 위한 구멍(712)을 형성한다. 그리고, 도 7F에 나타낸 바와 같이, 위로부터 차례로 회로 부품(706)을 실장한 배선 패턴(702a)을 구비하는 도 7E의 캐리어(709)와, 구멍(712)을 형성한 전기 절연층(701)과, 배선 패턴(702b)을 양 면에 형성한 도 7D의 전기 절연층(701)과, 구멍(712)을 형성한 전기 절연층(701)과, 반도체(703)를 실장한 배선 패턴(702a)을 구비하는 도 7E의 캐리어(709)를 위치 맞춤하여 겹친다. 여기서, 도 7F에 나타낸 3장의 전기 절연층(701) 중 가장 위의 전기 절연층(701)의 두께는 회로 부품(706)의 높이보다 작다. 또, 도 7F의 가장 아래의 전기 절연층(701)의 두께는 반도체(703)의 높이보다 작다.
가압·가열함으로써 반도체(703), 회로 부품(706)을 전기 절연층(701)에 매설할 수 있으며, 전기 절연층(701)을 일체로 성형할 수 있다. 실시형태 6에 나타낸 배선판(610)에 구멍(612)을 형성하여 반도체, 회로 부품을 내장하는 방법과 달리, 내장하는 반도체, 회로 부품을 임의의 위치에 배치할 수 있다. 가압 후, 가열함으로써 전기 절연층(701)을 경화시킨다. 경화시킨 후, 캐리어(709)를 제거함으로써 표면에 배선 패턴(702a)을 갖고, 내부 배선 패턴(702b)과, 반도체(703)와, 회로 부품(706)을 내장하고, 배선 패턴(702b)에 의해 내부 비아(비아 페이스트)(704)의 어스펙트비를 저감시킨 부품 내장 모듈을 제작할 수 있다.
그 후, 표면의 배선 패턴(702a) 상에 다른 반도체나 회로 부품을 실장함으로써, 도 4에 나타낸 부품 내장 모듈이 얻어진다.
(실시형태 8)
실시형태 8은 부품 내장 모듈의 또 다른 예이다. 도 8은 본 실시형태에서의 부품 내장 모듈의 단면도이다. 동 도면에서 실시형태 1 ∼ 7과 동일 명칭의 요소는 실시형태 1 ∼ 7과 동일한 구성으로서, 동일 제조법에 의해 제조되며, 특별히 설명이 없는 한 동일한 기능을 갖는다.
도 8에서 부품 내장 모듈은 전기 절연층(801), 배선 패턴(802a, 802b), 전자 부품으로서의 반도체(803), 비아 페이스트로 이루어지는 내부 비아(804), 및 전자 부품으로서의 회로 부품(806)을 갖고 있다. 반도체(803)는 범프(805)에 의해, 회로 부품(806)은 땜납(807)에 의해 각각 배선 패턴(802a)와 접속되어 있다. 또, 반도체(803)와 배선 패턴(802a)의 접합부를 봉지 수지(808)로 보호하고 있다.
본 실시형태에서는 반도체(803), 회로 부품(806)이 전기 절연층(801)에 내장되어 있다. 반도체(803) 및 회로 부품(806)과 접하고 있는 전기 절연층과, 내부 비아(804)와 접하고 있는 전기 절연층이 일체로 형성되어 있다. 이렇게 일체로 형성함으로써 반도체(803), 회로 부품(806), 및 내부 배선 패턴(802b)를 전기 절연층(801) 내의 임의의 위치에 형성할 수 있다. 이 때, 내부 배선 패턴(802b)을 랜드 형상부만으로 하면, 반도체(803)나 회로 부품(806)을 내장할 수 있는 영역이 최대가 되어, 보다 고밀도의 부품 내장 모듈을 제공할 수 있다. 여기서, 「랜드 형상부」란 상하의 내부 비아(804)와만 접속되며, 가로 방향으로는 상호 절연된 배선 패턴을 말한다.
(실시형태 9)
실시형태 9는 부품 내장 모듈의 또 다른 예이다. 도 9는 본 실시형태에서의 부품 내장 모듈의 단면도이다. 동 도면에서 실시형태 1 ∼ 8과 동일 명칭의 요소는 실시형태 1 ∼ 7과 동일한 구성으로서, 동일 제조법에 의해 제조되며, 특별히 설명이 없는 한 동일한 기능을 갖는다.
도 9에서 부품 내장 모듈은 전기 절연층(901), 배선 패턴(902a, 902b), 전자 부품으로서의 반도체(903), 내부 비아(904), 및 전자 부품으로서의 회로 부품(906)을 갖고 있다. 반도체(903)는 범프(905)에 의해 내부 배선 패턴(902b)과, 또 회로 부품(906)은 땜납(907)에 의해 배선 패턴(902a)과 접속되어 있다.
본 실시형태에서는 반도체(903)를 실장하고 있는 배선 패턴은 전기 절연층(901)의 내부에 형성된 내부 배선 패턴(902b)이다. 회로 부품(906)도 내부 배선 패턴(902b)에 실장하는 것이 가능하다. 반도체(903) 및 회로 부품(906)과 같은 전자 부품을 내부 배선 패턴(902b)에도 실장함으로서, 최단거리의 회로 형성이 기능해져 모듈의 소형화로 이어진다.
본 실시형태와 같이, 내부 배선 패턴(902b)에 전자 부품을 실장하기 위해서는, 예를 들면 실시형태 2에 나타낸 제조 방법(도2A ∼ 도 2G)에서, 도 2G에서 얻은 부품 내장 모듈의 하면에 도 2B에 나타낸 전기 절연층(201)과, 도 2C에 나타낸 배선 패턴을 형성한 캐리어(207)를 적층하면 된다.
또는, 앞뒤로 배선 패턴이 형성되고, 양 배선 패턴을 내부 비아로 접속한 전기 절연층의 한쪽의 배선 패턴 상에 전자 부품을 실장한 것을 도 2E에 나타낸 실장체 대신 사용하여 실시형태 2와 동일한 공정을 거쳐, 또는 도 3C에 나타낸 실장체 대신 사용하여 실시형태 3과 동일한 공정을 거쳐 제조할 수 있다.
(실시형태 10)
실시형태 10은 부품 내장 모듈의 또 다른 예이다. 도 10은 본 실시형태에서의 부품 내장 모듈의 단면도이다. 동 도면에서 실시형태 1 ∼ 9와 동일 명칭의 요소는 실시형태 1 ∼ 9와 동일한 구성으로서, 동일 제조법에 의해 제조되며, 특별히 설명이 없는 한 동일한 기능을 갖는다.
도 10에서 부품 내장 모듈은 전기 절연층(1001), 배선 패턴(제1 배선 패턴)(1002a, 1002b), 전자 부품으로서의 반도체(1003), 내부 비아(제1 내부 비아)(1004), 전자 부품으로서의 회로 부품(1006), 및 배선판(1008)을 갖고 있다. 배선판(1008)은 적어도 2층 이상의 배선 패턴(제2 배선 패턴)(1002c)과, 다른 층의 제2 배선 패턴(1002c) 사이를 접속하는 관통구멍(1009)을 갖는다. 반도체(1003)는 범프(1005)에 의해, 또 회로 부품(1006)은 땜납(1007)에 의해 각각 배선판(1008)의 표층의 배선 패턴(1002c)과 접속되어 있다.
본 실시형태에서는 반도체(1003), 회로 부품(1006)을 실장하고 있는 배선 패턴(1002c)은 배선판(1008)에 형성된 배선 패턴(1002c)이다. 배선판(1008)의 외표면에 반도체(1003)나 회로 부품(1006) 등의 전자 부품을 실장한 기존의 모듈 구조체를 사용하여, 상기 반도체(1003)나 상기 회로 부품(1006)을 전기 절연층(1001) 내에 매설하여, 상기 전기 절연층(1001)의 표면에 형성한 배선 패턴(1002a)에, 또한 반도체(1003)나 회로 부품(1006) 등의 전자 부품을 실장할 수 있다. 이에 의해, 모듈의 고밀도 실장화가 가능해진다.
본 실시형태의 부품 내장 모듈은 배선판(1008) 표면의 배선 패턴(1002c) 상에 전자 부품을 실장한 것을, 도 2E에 나타낸 실장체 대신 사용하여 실시형태 2와 동일한 공정을 거쳐, 또는 도 3C에 나타낸 실장체 대신 사용하여 실시형태 3과 동일한 공정을 거쳐 제조할 수 있다.
이하에, 본 발명의 구체적인 실시예를 설명한다.
(실시예 1)
본 발명의 부품 내장 모듈의 신뢰성의 내부 비아의 어스펙트비(비아 직경에 대한 비아 높이의 비)에 대한 의존성에 대해, 그 검토 결과의 일례를 설명한다.
본 실시예에서는 표 1에 나타낸 비아 직경, 비아 높이, 내부 배선층 수로 부품 내장 모듈을 제작했다.
이 실시예에서는 필러에 실리카, 절연성 수지로서 에폭시 수지를 사용한 시트형상의 전기 절연층을 사용했다. 전기 절연층의 두께는 내부 배선층 수 = 0인 경우는 800㎛, 내부 배선층 수 = 1인 경우는 400㎛로 하고, 어느 경우에도 합계 두께는 800㎛로 했다.
처음에 미경화 상태(B 스테이지)의 전기 절연층에 펀쳐를 사용하여 복수의 비아를 형성했다. 비아 직경은 표 1에 나타낸 바와 같다. 비아 형성 후, 비아 페이스트(은 입자, 에폭시-페놀 수지, 및 경화제의 혼합 조성물)를 충전했다.
병행하여, 캐리어(필름) 상에 형성한 구리박을 노광·현상·에칭함으로써, 배선 패턴을 형성했다. 형성한 배선 패턴에 반도체 베어 칩(두께 : 500㎛)을 땜납 범프를 사용하여 실장했다.
반도체 실장 후, 배선 패턴(반도체 실장 완료) / 전기 절연층 / 배선 패턴(반도체 실장 없음) 순으로 위치 맞춤하여 겹치고, 6MN의 압력으로 가압하면서 170℃의 온도로 1시간 가열함으로써 전기 절연층을 경화시켰다. 동시에 비아 페이스트도 경화하여, 배선 패턴 사이(내부 배선층을 형성한 경우에는, 배선 패턴과 내부 배선 패턴 사이)가 전기적으로 접속되었다. 내부 배선층을 형성한 시료에서는, 도 2D에 나타낸 것과 동일한, 양 면에 배선 패턴을 형성한 전기 절연층을 상기 전기 절연층과 배선 패턴 사이에 개재시켜 적층했다.
전기 절연층의 경화 후, 캐리어를 박리하여 부품 내장 모듈을 얻었다.
본 실시예에 의해 제작한 부품 내장 모듈의 신뢰성을 평가하기 위해, 땜납 리플로 시험을 행했다. 땜납 리플로 시험은 벨트식 리플로 시험기를 사용하여, 최고 온도가 260℃에서 10초간 유지한 후에 상온까지 냉각하는 공정으로 이루어지는 사이클을 10회 반복함으로써 행했다. 땜납 리플로 시험 전후에 각 내부 비아의 저항값을 측정하여, 시험 후의 저항값이 시험 전의 저항값에 비해 50% 이상 변화한 내부 비아를 「불량」으로 판단하고, 이러한 불량의 내부 비아의 비율을 비아 불량률로 했다. 그 결과를 표 1에 나타낸다.
시료번호 1 2 3 4 5 6 7 8
비아직경(㎛) 100 100 200 200 400 400 800 800
비아높이(㎛) 800 400 800 400 800 400 800 400
내부배선층수 0 1 0 1 0 1 0 1
비아불량률(%) 88 24 62 3.1 3.7 0.1 0.2 0.0
이 표 1에 나타낸 바와 같이, 비아 직경에 대한 비아 높이의 비가 부품 내장 모듈의 신뢰성에 영향을 주고 있으며, 내부 배선층을 사용함으로써 동일한 비아 직경이어도 높은 신뢰성을 얻을 수 있는 것을 알 수 있었다.
본 발명에 의하면, 신뢰성이 높고 고밀도 실장 가능한 부품 내장 모듈을 제공할 수 있다.
도 1은 본 발명의 실시형태 1에서의 부품 내장 모듈의 단면도,
도 2는 본 발명의 실시형태 2에서의 부품 내장 모듈의 제조 방법을 공정순으로 나타낸 단면도,
도 3은 본 발명의 실시형태 3에서의 부품 내장 모듈의 제조 방법을 공정순으로 나타낸 단면도,
도 4는 본 발명의 실시형태 4에서의 부품 내장 모듈의 단면도,
도 5는 본 발명의 실시형태 5에서의 부품 내장 모듈의 단면도,
도 6은 본 발명의 실시형태 6에서의 부품 내장 모듈의 제조 방법을 공정순으로 나타낸 단면도,
도 7은 본 발명의 실시형태 7에서의 부품 내장 모듈의 제조 방법을 공정순으로 나타낸 단면도,
도 8은 본 발명의 실시형태 8에서의 부품 내장 모듈의 단면도,
도 9는 본 발명의 실시형태 9에서의 부품 내장 모듈의 단면도,
도 10은 본 발명의 실시형태 10에서의 부품 내장 모듈의 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
101, 201, 301, 401, 501, 601, 701, 801, 901, 1001 … 전기 절연층
102a, 102b, 202a, 202b, 302a, 302b, 402a, 402b, 502a, 502b, 602a, 602b, 702a, 702b, 802a, 802b, 902a, 902b, 1002a, 1002b, 1002c … 배선 패턴
103, 203, 303, 403, 503, 603, 703, 803, 903, 1003 … 반도체
104, 204, 304, 404, 504, 604, 704, 804, 904, 1004 … 비아 페이스트(내부 비아)
105, 205, 405, 505, 605, 705, 805, 905, 1005 … 범프
305 … 도전성 접착제 206, 306, 606, 708 … 비아
207, 307, 607, 709 … 캐리어
406, 506, 608, 706, 806, 906, 1006 … 회로 부품
407, 507, 609, 707, 807, 907, 1007 … 땜납
308, 612, 712 … 구멍 508, 610, 1008 … 배선판
509, 611, 1009 … 관통구멍 710, 808 … 봉지 수지

Claims (28)

  1. 전기 절연층과,
    상기 전기 절연층을 통해 적층된 복수 층의 제1 배선 패턴과,
    다른 층에 있는 상기 제1 배선 패턴 사이를 전기 접속하는 적어도 하나의 제1 내부 비아와,
    상기 전기 절연층의 내부에, 상기 전기 절연층과 직접 접하여 또한 간극없이 매설되고, 상기 복수 층의 제1 배선 패턴 중 어느 하나에 실장된 적어도 하나의 전자 부품을 갖고,
    상기 제1 내부 비아의 적어도 하나는, 상기 제1 배선 패턴의 적층 방향에 있어서 상기 전자 부품이 차지하는 범위와 중복되는 범위를 차지하고, 또한 상기 방향에서의 그 높이는 상기 전자 부품의 높이보다 낮은 것을 특징으로 하는 부품 내장 모듈.
  2. 제1항에 있어서, 적어도 2층의 제2 배선 패턴과, 다른 층에 있는 상기 제2 배선 패턴 사이를 전기 접속하는 관통구멍 및/또는 제2 내부 비아를 구비하는 배선판을 또한 갖고,
    상기 배선판은 상기 전기 절연층의 내부에 매설되어 있으며,
    상기 복수 층의 제1 배선 패턴 중 어느 하나와, 상기 제2 배선 패턴이 내부 비아로 전기 접속되어 있는 것을 특징으로 하는 부품 내장 모듈.
  3. 전기 절연층과,
    상기 전기 절연층을 통해 적층된 복수 층의 제1 배선 패턴과,
    다른 층에 있는 상기 제1 배선 패턴 사이를 전기 접속하는 적어도 하나의 제1 내부 비아와,
    적어도 2층의 제2 배선 패턴과, 다른 층에 있는 상기 제2 배선 패턴 사이를 전기 접속하는 관통구멍 및/또는 제2 내부 비아를 구비하는 배선판과,
    상기 전기 절연층의 내부에, 상기 전기 절연층과 직접 접하여 또한 간극없이 매설되고, 상기 제2 배선 패턴 중 어느 하나에 실장된 적어도 하나의 전자 부품을 갖고,
    상기 제1 내부 비아의 적어도 하나는, 상기 제1 배선 패턴의 적층 방향에서 상기 전자 부품이 차지하는 범위와 중복되는 범위를 차지하고, 또한 상기 방향에서의 그 높이는 상기 전자 부품의 높이보다 낮은 것을 특징으로 하는 부품 내장 모듈.
  4. 제1항 또는 제3항에 있어서, 상기 복수 층의 제1 배선 패턴 중 어느 하나에 실장되고, 또한 상기 전기 절연층 내에 매설되어 있지 않은 적어도 하나의 전자 부품을 구비하는 것을 특징으로 하는 부품 내장 모듈.
  5. 제1항 또는 제3항에 있어서, 상기 전기 절연층이 필러와 절연성 수지를 포함하는 혼합물로 이루어지는 것을 특징으로 하는 부품 내장 모듈.
  6. 제5항에 있어서, 상기 필러가 알루미나, 마그네시아, 질화붕소, 질화알루미, 질화규소, 테트라플루오로에틸렌, 및 실리카로부터 선택된 적어도 하나를 함유하는 것을 특징으로 하는 부품 내장 모듈.
  7. 제5항에 있어서, 상기 절연성 수지가 에폭시 수지, 페놀 수지, 불소 수지, 시아네이트 수지, PTFE 수지, PPO 수지 및 PPE 수지로부터 선택된 적어도 하나의 절연성 수지를 함유하는 것을 특징으로 하는 부품 내장 모듈.
  8. 제1항 또는 제3항에 있어서, 상기 제1 배선 패턴이 금속박, 리드 프레임, 도전성 수지 조성물 중 적어도 하나로 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
  9. 제1항 또는 제3항에 있어서, 상기 전자 부품이 반도체 베어 칩인 것을 특징으로 하는 부품 내장 모듈.
  10. 제9항에 있어서, 상기 반도체 베어 칩이 플립 칩 본딩에 의해 실장되어 있는 것을 특징으로 하는 부품 내장 모듈.
  11. 제1항 또는 제3항에 있어서, 상기 제1 내부 비아가 도전성 분말과 열경화성 수지를 함유하는 비아 페이스트로 이루어지는 것을 특징으로 하는 부품 내장 모듈.
  12. 제2항 또는 제3항에 있어서, 상기 배선판이 세라믹 기판, 유리 에폭시 기판, 또는 내부 비아 접속을 갖는 다층 기판으로 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
  13. 제1항 또는 제3항에 있어서, 상기 전자 부품과 접하는 상기 전기 절연층과, 상기 제1 내부 비아와 접하는 상기 전기 절연층이 일체로 형성되어 있는 것을 특징으로 하는 부품 내장 모듈.
  14. 제1항 또는 제3항에 있어서, 상기 제1 배선 패턴의 적층 방향에서 복수의 상기 전자 부품이 서로 대향하여 배치되어 있는 것을 특징으로 하는 부품 내장 모듈.
  15. 제1항 또는 제3항에 있어서, 상기 제1 배선 패턴은 상기 제1 내부 비아와 전기 접속된 랜드 형상부를 포함하는 것을 특징으로 하는 부품 내장 모듈.
  16. 전기 절연층에 제1 내부 비아를 형성하는 공정과,
    제1 배선 패턴 상에 전자 부품을 실장하는 공정과,
    상기 제1 배선 패턴의 상기 전자 부품이 실장된 측의 면 상에, 상기 전기 절연층과, 상기 제1 배선 패턴과는 다른 배선 패턴을 이 순서로 적층하고, 상기 전기 절연층을 통해 대향하는 상기 제1 배선 패턴과 상기 다른 배선 패턴을 상기 제1 내부 비아로 전기 접속하는 것과 동시에, 상기 전자 부품의 적어도 일부를 상기 전기 절연층 중에 상기 전기 절연층과 직접 접하여 또한 간극없이 매설하는 공정을 포함하고,
    상기 적층 방향에서 상기 적층 전의 상기 전기 절연층의 두께는, 상기 전자 부품의 높이보다 작은 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  17. 제16항에 있어서, 상기 다른 배선 패턴이 상기 전기 절연층과는 다른 전기 절연층의 한쪽 면에 형성되어 있고, 상기 다른 배선 패턴은 상기 다른 전기 절연층에 형성된 내부 비아와 접속되어 있는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  18. 제16항에 있어서, 상기 다른 배선 패턴이 캐리어에 담지되어 있으며, 상기 적층 후에 상기 캐리어를 박리하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  19. 제16항에 있어서, 상기 다른 배선 패턴이 적어도 2층의 제2 배선 패턴과, 다른 층에 있는 상기 제2 배선 패턴 사이를 전기 접속하는 관통구멍 및/또는 제2 내부 비아를 구비하는 배선판의 표면에 노출된 상기 제2 배선 패턴인 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  20. 전기 절연층에 제1 내부 비아를 형성하는 공정과,
    적어도 2층의 제2 배선 패턴과, 다른 층에 있는 상기 제2 배선 패턴 사이를 정기 접속하는 관통구멍 및/또는 제2 내부 비아를 구비하는 배선판을 작성하는 공정과,
    상기 배선판의 표면에 노출된 상기 제2 배선 패턴 상에 전자 부품을 실장하는 공정과,
    상기 전자 부품이 실장된 상기 제2 배선 패턴 상에, 상기 전기 절연층과, 제1 배선 패턴을 이 순서로 적층하고, 상기 전기 절연층을 통해 대향하는 상기 제2 배선 패턴과 상기 제1 배선 패턴을 상기 제1 내부 비아로 전기 접속하는 것과 동시에, 상기 전자 부품의 적어도 일부를 상기 전기 절연층 중에 상기 전기 절연층과 직접 접하여 또한 간극없이 매설하는 공정을 포함하고,
    상기 적층 방향에서 상기 적층 전의 상기 전기 절연층의 두께는 상기 전자 부품의 높이보다 작은 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  21. 제20항에 있어서, 상기 제1 배선 패턴이 상기 전기 절연층과는 다른 전기 절연층의 한쪽 면에 형성되어 있으며, 상기 제1 배선 패턴은 상기 다른 전기 절연층에 형성된 내부 비아와 접속되어 있는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  22. 제20항에 있어서, 상기 제1 배선 패턴이 캐리어에 담지되어 있고, 상기 적층 후에 상기 캐리어를 박리하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  23. 제16항 또는 제20항에 있어서, 적층 전의 상기 전기 절연층이 상기 전자 부품을 내장하기 위한 구멍을 구비하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  24. 제16항 또는 제20항에 있어서, 상기 전기 접속할 때, 상기 전자 부품의 적어도 일부를 상기 전기 절연층중에 매설하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  25. 제16항 또는 제20항에 있어서, 상기 전기 접속할 때, 상기 전기 절연층을 경화하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  26. 제16항 또는 제20항에 있어서, 상기 전기 접속할 때, 상기 전자 부품의 적어도 일부를 상기 전기 절연층중에 매설함과 동시에, 상기 전기 절연층을 경화하는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  27. 제16항 또는 제20항에 있어서, 상기 적층 전의 상기 전기 절연층이 미경화 상태인 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
  28. 제17항 또는 제21항에 있어서, 상기 다른 전기 절연층의 다른쪽 면에도 배선 패턴이 형성되어 있으며, 상기 다른쪽 면의 배선 패턴이 상기 다른 전기 절연층의 상기 내부 비아와 접속되어 있는 것을 특징으로 하는 부품 내장 모듈의 제조 방법.
KR10-2002-0003163A 2001-01-19 2002-01-19 부품 내장 모듈과 그 제조 방법 KR100507791B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00011656 2001-01-19
JP2001011656 2001-01-19

Publications (2)

Publication Number Publication Date
KR20020062227A KR20020062227A (ko) 2002-07-25
KR100507791B1 true KR100507791B1 (ko) 2005-08-17

Family

ID=18878766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0003163A KR100507791B1 (ko) 2001-01-19 2002-01-19 부품 내장 모듈과 그 제조 방법

Country Status (5)

Country Link
US (2) US6489685B2 (ko)
EP (1) EP1225629A3 (ko)
KR (1) KR100507791B1 (ko)
CN (2) CN100345279C (ko)
TW (1) TW511415B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997524B1 (ko) 2008-10-28 2010-11-30 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100999536B1 (ko) * 2008-10-28 2010-12-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
MXPA02005829A (es) * 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
WO2004014114A1 (ja) * 2002-07-31 2004-02-12 Sony Corporation 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP4137659B2 (ja) 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP2006525660A (ja) * 2003-05-01 2006-11-09 クイーン　メアリー　アンド　ウェストフィールド　カレッジ ケース型熱管理素子およびその製造方法
KR20060003078A (ko) * 2003-05-09 2006-01-09 마츠시타 덴끼 산교 가부시키가이샤 회로 소자 내장 모듈
CN100468719C (zh) * 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
WO2005027223A1 (ja) 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
CN100543953C (zh) * 2003-10-06 2009-09-23 日本电气株式会社 电子器件及其制造方法
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
US7116405B2 (en) * 2003-12-04 2006-10-03 Johnson Kenneth C Maskless, microlens EUV lithography system with grazing-incidence illumination optics
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
US20050218491A1 (en) * 2004-03-31 2005-10-06 Alps Electric Co., Ltd. Circuit component module and method of manufacturing the same
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
FI20041680A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
FI117814B (fi) 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4285339B2 (ja) * 2004-06-15 2009-06-24 パナソニック株式会社 回路モジュールおよび回路モジュールの製造方法
JP2006024698A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US7309838B2 (en) * 2004-07-15 2007-12-18 Oki Electric Industry Co., Ltd. Multi-layered circuit board assembly with improved thermal dissipation
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
TWI241695B (en) * 2004-11-19 2005-10-11 Ind Tech Res Inst Structure of an electronic package and method for fabricating the same
FI20041525A (fi) * 2004-11-26 2006-03-17 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
TWI287805B (en) * 2005-11-11 2007-10-01 Ind Tech Res Inst Composite conductive film and semiconductor package using such film
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
US7935892B2 (en) * 2005-04-14 2011-05-03 Panasonic Corporation Electronic circuit device and method for manufacturing same
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
DE112006001506T5 (de) 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
KR100714196B1 (ko) * 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
WO2007034629A1 (ja) * 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US8389867B2 (en) * 2005-09-30 2013-03-05 Ibiden Co., Ltd. Multilayered circuit substrate with semiconductor device incorporated therein
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
CN101080958A (zh) * 2005-12-22 2007-11-28 株式会社村田制作所 部件内置模块及其制造方法
KR100656300B1 (ko) * 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
US7682879B2 (en) * 2006-03-28 2010-03-23 Seagate Technology Llc Edge coating a microelectronic device
DE102006021959B4 (de) 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US8737085B2 (en) * 2006-05-24 2014-05-27 Dai Nippon Printing Co., Ltd. Wiring board with a built-in component and method for manufacturing the same
TWI292947B (en) * 2006-06-20 2008-01-21 Unimicron Technology Corp The structure of embedded chip packaging and the fabricating method thereof
JP5183893B2 (ja) * 2006-08-01 2013-04-17 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
US7603771B2 (en) * 2006-08-29 2009-10-20 Mutual-Tek Industries Co., Ltd. Method of manufacturing a combined multilayer circuit board having embedded chips
US20080122061A1 (en) * 2006-11-29 2008-05-29 Texas Instruments Incorporated Semiconductor chip embedded in an insulator and having two-way heat extraction
JP4503583B2 (ja) * 2006-12-15 2010-07-14 日本メクトロン株式会社 キャパシタ用接着シートおよびそれを用いたキャパシタ内蔵型プリント配線板の製造方法
TWI340445B (en) 2007-01-10 2011-04-11 Advanced Semiconductor Eng Manufacturing method for integrating passive component within substrate
WO2008136251A1 (ja) 2007-05-02 2008-11-13 Murata Manufacturing Co., Ltd. 部品内蔵モジュール及びその製造方法
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
CN101689539A (zh) * 2007-08-08 2010-03-31 卡西欧计算机株式会社 半导体装置及其制造方法
JP4752825B2 (ja) * 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR101349425B1 (ko) 2007-10-26 2014-01-08 엘지이노텍 주식회사 통신 장치 및 그 제조 방법
WO2009057654A1 (ja) * 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008153682A (ja) * 2008-01-24 2008-07-03 Tadatomo Suga 電子部品実装装置とその製造方法
CN102625579B (zh) * 2008-03-27 2014-10-29 揖斐电株式会社 电子部件内置线路板
WO2010056210A1 (en) * 2008-11-17 2010-05-20 Advanpack Solutions Private Limited Semiconductor substrate, package and device and manufacturing methods thereof
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US20100139967A1 (en) * 2008-12-08 2010-06-10 Ibiden Co., Ltd. Wiring board and fabrication method therefor
US8900921B2 (en) 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
FR2946795B1 (fr) * 2009-06-12 2011-07-22 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品
US8735735B2 (en) 2010-07-23 2014-05-27 Ge Embedded Electronics Oy Electronic module with embedded jumper conductor
JP5654303B2 (ja) * 2010-09-21 2015-01-14 太陽誘電株式会社 電子部品およびその製造方法、並びに電子部品を備えた電子デバイス
US9087701B2 (en) 2011-04-30 2015-07-21 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within substrate for vertical interconnect in POP
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
TWI525760B (zh) * 2011-12-19 2016-03-11 先進封裝技術私人有限公司 基板結構、半導體封裝件及半導體封裝件之製造方法
JP2012109615A (ja) * 2012-02-27 2012-06-07 Dainippon Printing Co Ltd 電子部品内蔵配線基板
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US9318473B2 (en) * 2012-04-20 2016-04-19 Infineon Technologies Ag Semiconductor device including a polymer disposed on a carrier
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
TWI445469B (zh) * 2012-05-25 2014-07-11 Unimicron Technology Corp 感測元件封裝結構及其製作方法
CN103857210A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 承载电路板、承载电路板的制作方法及封装结构
TW201431448A (zh) 2013-01-23 2014-08-01 Unimicron Technology Corp 嵌埋有電子元件的線路板結構及其製法
CN103972203A (zh) * 2013-02-06 2014-08-06 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法
CN203206586U (zh) 2013-02-27 2013-09-18 奥特斯(中国)有限公司 用于生产印制电路板的半成品
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US10177090B2 (en) 2015-07-28 2019-01-08 Bridge Semiconductor Corporation Package-on-package semiconductor assembly having bottom device confined by dielectric recess
US9913385B2 (en) 2015-07-28 2018-03-06 Bridge Semiconductor Corporation Methods of making stackable wiring board having electronic component in dielectric recess
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
CN106163092B (zh) * 2016-08-20 2020-01-14 惠州市纬德电路有限公司 一种自带散热功能的电路板结构制作方法
CN107835578A (zh) * 2017-11-02 2018-03-23 惠州市特创电子科技有限公司 嵌入型线路板及其加工方法
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07154073A (ja) * 1993-11-30 1995-06-16 Kyocera Corp 積層セラミック基板の製造方法及び積層回路基板
JPH0946046A (ja) * 1995-07-26 1997-02-14 Hitachi Ltd 電子部品内蔵型多層回路板およびその製法
EP0774888A2 (en) * 1995-11-16 1997-05-21 Matsushita Electric Industrial Co., Ltd Printing wiring board and assembly of the same
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
EP1069616A2 (en) * 1999-07-12 2001-01-17 Sony Chemicals Corporation Multi-layer flexible printed wiring board

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259372A (ja) 1992-01-14 1993-10-08 Sony Corp ハイブリッドｉｃ
JPH06350211A (ja) * 1993-06-08 1994-12-22 Hitachi Chem Co Ltd 印刷配線板用エポキシ樹脂組成物
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
JP2917812B2 (ja) * 1994-05-10 1999-07-12 住友金属工業株式会社 多層セラミックパッケージ及び該多層セラミックパッケージにおける外部露出導電体部分のメッキ処理方法
US5872051A (en) 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP3754171B2 (ja) 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
JPH11103147A (ja) 1997-09-26 1999-04-13 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2870533B1 (ja) 1997-11-27 1999-03-17 日本電気株式会社 半導体装置およびその製造方法
JP2000004071A (ja) 1998-06-16 2000-01-07 Alps Electric Co Ltd 電子回路ユニット
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
JP2000208662A (ja) 1999-01-11 2000-07-28 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
JP2001060602A (ja) 1999-08-23 2001-03-06 Fuji Electric Co Ltd フリップチップ実装構造及びその製造方法
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
JP3503133B2 (ja) * 1999-12-10 2004-03-02 日本電気株式会社 電子デバイス集合体と電子デバイスの接続方法
JP3598060B2 (ja) 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP2001210776A (ja) 2000-01-24 2001-08-03 Fujitsu Ltd 半導体装置とその製造方法及びリードフレームとその製造方法
KR100463092B1 (ko) * 2000-06-27 2004-12-23 마츠시타 덴끼 산교 가부시키가이샤 세라믹 적층 소자
US6537852B2 (en) * 2001-08-22 2003-03-25 International Business Machines Corporation Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07154073A (ja) * 1993-11-30 1995-06-16 Kyocera Corp 積層セラミック基板の製造方法及び積層回路基板
JPH0946046A (ja) * 1995-07-26 1997-02-14 Hitachi Ltd 電子部品内蔵型多層回路板およびその製法
EP0774888A2 (en) * 1995-11-16 1997-05-21 Matsushita Electric Industrial Co., Ltd Printing wiring board and assembly of the same
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
EP1069616A2 (en) * 1999-07-12 2001-01-17 Sony Chemicals Corporation Multi-layer flexible printed wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997524B1 (ko) 2008-10-28 2010-11-30 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100999536B1 (ko) * 2008-10-28 2010-12-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
EP1225629A2 (en) 2002-07-24
CN1251560C (zh) 2006-04-12
US6489685B2 (en) 2002-12-03
CN1366446A (zh) 2002-08-28
US6955948B2 (en) 2005-10-18
US20020135058A1 (en) 2002-09-26
TW511415B (en) 2002-11-21
US20030062624A1 (en) 2003-04-03
EP1225629A3 (en) 2003-07-16
CN1767170A (zh) 2006-05-03
KR20020062227A (ko) 2002-07-25
CN100345279C (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
KR100507791B1 (ko) 부품 내장 모듈과 그 제조 방법
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
KR100791203B1 (ko) 다단구성 반도체모듈 및 그 제조방법
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP2003197849A (ja) 部品内蔵モジュールとその製造方法
EP0907205A2 (en) Semiconductor package and method for manufacturing the same
JP2002134653A (ja) 半導体装置とその製造方法
US20030127725A1 (en) Metal wiring board, semiconductor device, and method for manufacturing the same
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
WO2007037086A1 (ja) 部品内蔵基板及びその製造方法
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170726

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180726

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190806

Year of fee payment: 15