CN104952839B - 封装装置及其制作方法 - Google Patents

封装装置及其制作方法 Download PDF

Info

Publication number
CN104952839B
CN104952839B CN201410123214.8A CN201410123214A CN104952839B CN 104952839 B CN104952839 B CN 104952839B CN 201410123214 A CN201410123214 A CN 201410123214A CN 104952839 B CN104952839 B CN 104952839B
Authority
CN
China
Prior art keywords
layer
packaging system
conductor layer
conductive
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410123214.8A
Other languages
English (en)
Other versions
CN104952839A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201410123214.8A priority Critical patent/CN104952839B/zh
Publication of CN104952839A publication Critical patent/CN104952839A/zh
Application granted granted Critical
Publication of CN104952839B publication Critical patent/CN104952839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本发明提供一种封装装置，其包括一第一导线层、一第一介电层、一第一导电层、一第一缓冲层、一第二导线层以及一防焊层。一第一导线层具有相对的一第一表面与一第二表面。第一介电层设置于第一导线层的部分区域内。第一导电层设置于第一导线层的第二表面上。第一缓冲层设置于第一导电层的部分区域内。第二导线层设置于第一缓冲层与第一导电层的一端上。防焊层设置于第一缓冲层与第二导线层上。

Description

封装装置及其制作方法
技术领域
本发明涉及一种封装装置及其制作方法，特别是有关于一种半导体封装装置及其制作方法。
背景技术
在新一代的电子产品中，不断追求更轻薄短小，更要求产品具有多功能与高性能，因此，集成电路(Integrated Circuit,IC)必须在有限的区域中容纳更多电子元件以达到高密度与微型化的要求，为此电子产业开发新型构装技术，将电子元件埋入基板中，大幅缩小构装体积，也缩短电子元件与基板的连接路径，另外还可利用增层技术(Build-Up)增加布线面积，以符合轻薄短小及多功能的潮流趋势。
集成电路的封装技术在高阶技术的需求下，绝大部分的高阶晶片都采用覆晶封装(Flip Chip,FC)形成，特别是在一种晶片尺寸封装(Chip Scale Package,CSP)为目前集成电路基板适用在封装方式的主流产品，其主要应用于智慧型手机、平板、网通、笔记型电脑等产品，需要在高频高速下运作及需要轻薄短小的集成电路封装。对于封装用的载板而言，则朝向细线路间距、高密度、薄型化、低成本化与高电气特性发展。
图1为传统的玻璃纤维基板封装结构。玻璃纤维基板封装结构10包括有玻璃纤维基板100，例如可为玻纤环氧树脂铜箔基板(Bismaleimide Triazine,BT)或FR-5基板，其中玻璃纤维基板100经由雷射钻孔(Laser Via)而形成凹槽110与复数个导通孔120，电子元件130固定在凹槽110中，导电柱层140设置在部份的导通孔120中，第一导电层142、144分别设置在玻璃纤维基板100上且与导电柱层140电性导通，绝缘层150覆盖凹槽110与电子元件130，并再经由雷射钻孔而形成复数个导通孔120，第二导电层146、148设置在绝缘层150的上且经由导电柱层140与与电子元件130及第一导电层142、144电性导通。
然而，上述传统的玻璃纤维基板封装结构，除了使用玻璃纤维材质作为基板的成本过于昂贵外，此外将玻璃纤维基板薄型化易产生翘曲变形，并且固有基材内含有玻璃纤维材质会造成雷射钻孔的加工难度较高，无法满足细线路要求，进而布线较为麻烦，而反复利用雷射钻孔技术来形成雷射盲埋孔的迭层结构，其复数次雷射钻孔加工时间较长且制程复杂，故整体封装制程的成本较高，都会造成传统的玻璃纤维基板封装结构不具产业优势。
图2为传统的封胶基板封装结构。封胶基板封装结构20，其包括第一导线层200、金属层210、导电柱层220、封胶层230、第二导线层240以及防焊层250。第一导线层200具有相对的下表面与上表面。金属层210设置于第一导线层200的下表面上。导电柱层220设置于第一导线层200的上表面上。封胶层230设置于第一导线层200及导电柱层220的全部区域内，其中封胶层230不露出于第一导线层200的下表面与导电柱层220的一端。第二导线层240设置于封胶层230与导电柱层220的一端上。防焊层250设置于封胶层230与第二导线层240上。
然而，上述传统的封胶基板封装结构，其使用封胶(Molding Compound)材质作为基板，而复数导线层间的电性连接则利用导电柱层导通来替代玻璃纤维基板封装结构的雷射钻孔，其特点是刚性佳，可改善传统玻璃纤维基板薄型化易产生翘曲变形的缺点，但是封胶基板也因为刚性佳而易产生碎裂的特性，造成不可挽救的可靠度问题及电性断路，尤其在薄型化时更为严重。此外，在第一导线层的晶座连接垫上直接形成导电柱层占据基板空间的封装方式，将不利于细线路间距的产品，并且在迭层结构产品上，因导电柱层愈加多层而愈加细化，有制程不易的缺点且成本较高。
发明内容
本发明提出一种封装装置，其可使用封胶层(Mold Compound Layer)与介电层(Dielectric Layer)作为无核心基板(Coreless Substrate)的主体材料，并利用电镀导柱层形成导通与预封胶互连系统(Mold Interconnect System,MIS)封装方式于基板制作中，形成具有刚性佳且易薄型化的迭层结构。
本发明提出一种封装装置的制作方法，其可使用较低成本的封胶(MoldingCompound)与介电材料取代昂贵的玻璃纤维基板，并以较低成本的电镀导柱层流程取代昂贵的雷射盲埋孔流程，所以加工时间较短且流程简单。
为实现上述目的，本发明采用的技术方案包括：
一种封装装置，其特征在于，其包括：
一第一导线层，其具有相对的一第一表面与一第二表面；
一第一介电层，其设置于该第一导线层的部分区域内；
一第一导电层，其设置于该第一导线层的该第二表面上；
一第一缓冲层，其设置于该第一导电层的部分区域内；
一第二导线层，其设置于该第一缓冲层与该第一导电层的一端上；以及
一防焊层，其设置于该第一缓冲层与该第二导线层上。
所述的封装装置中：该第一导电层还包括一第二导电层与一第三导电层，该第二导电层设置于该第一导线层与该第一介电层上，该第三导电层设置于该第二导电层与该第二导线层之间。
所述的封装装置中：该第一缓冲层还包括一第二缓冲层与一第三缓冲层，该第二导线层设置于该第二缓冲层、该第三缓冲层与该第一导电层的一端上。
所述的封装装置中：该第一缓冲层还包括一第四缓冲层与一第五缓冲层，该第二导线层设置于该第四缓冲层、该第五缓冲层与该第一导电层的一端上。
所述的封装装置中：该第一导电层还包括一第四导电层、一第五导电层与一第六导电层，该第四导电层设置于该第一导线层上，该第五导电层设置于该第四导电层上，该第六导电层设置于该第五导电层与该第二导线层之间。
所述的封装装置中：该第三导电层还包括一第七导电层、一第八导电层与一第九导电层，该第七导电层设置于该第二导线层上，该第八导电层设置于该第七导电层上，该第九导电层设置于该第八导电层与该第二导线层之间。
所述的封装装置中：该第一缓冲层还包括一第六缓冲层、一第七缓冲层与一第八缓冲层，该第五导线层设置于该第六缓冲层、该第七缓冲层与该第四导电层的一端上，该第二导线层设置于该第八缓冲层与该第六导电层的一端上。
所述的封装装置中：该第一缓冲层还包括一第九缓冲层、一第十缓冲层与一第十一缓冲层，该第八导线层设置于该第九缓冲层、该第十缓冲层与该第七导电层的一端上。
所述的封装装置中：该第八缓冲层还包括一第十二缓冲层与一第十三缓冲层，该第二导线层设置于该第十二缓冲层、该第十三缓冲层与该第六导电层的一端上。
所述的封装装置中：该第十一缓冲层还包括一第十四缓冲层与一第十五缓冲层，该第二导线层设置于该第十四缓冲层、该第十五缓冲层与该第九导电层的一端上。
所述的封装装置中：该第一缓冲层还包括一第十六缓冲层与一第十七缓冲层，该第五导电层设置于该第十六缓冲层与该第四导电层的一端上，该第二导线层设置于该第十七缓冲层与该第六导电层的一端上。
所述的封装装置中：该第一缓冲层还包括一第十八缓冲层与一第十九缓冲层，该第八导电层设置于该第十八缓冲层与该第七导电层的一端上。
所述的封装装置中：该第十七缓冲层还包括一第二十缓冲层与一第二十一缓冲层，该第二导线层设置于该第二十缓冲层、该第二十一缓冲层与该第六导电层的一端上。
所述的封装装置中：该第十九缓冲层还包括一第二十二缓冲层与一第二十三缓冲层，该第二导线层设置于该第二十二缓冲层、该第二十三缓冲层与该第九导电层的一端上。
所述的封装装置中，还包括：
一外接元件，其设置并电性连接于该第一导线层的该第一表面上；
一外部封胶层，其设置于该外接元件与该第一导线层的该第一表面上；及
复数个导电元件，其设置于该第二导线层上。
所述的封装装置中：该外接元件是一主动元件、一被动元件、一半导体晶片或一软性电路板。
所述的封装装置中：该第一缓冲层是一晶片封装用的封胶材质，其具有酚醛基树脂、环氧基树脂、硅基树脂或其他适当的包覆剂。
所述的封装装置中：该第一介电层是一树脂材质、一氮化硅材质或一氧化硅材质。
为实现上述目的，本发明采用的技术方案还包括：
一种封装装置的制作方法，其特征在于，其步骤包括：
提供一金属载板，其具有相对的一第一侧面与一第二侧面；
在该金属载板的该第二侧面上形成一第一介电层；
在该金属载板的该第二侧面上形成一第一导线层，其中该第一介电层设置于该第一导线层的部分区域内；
在该第一导线层上形成一第一导电层；
形成一第一缓冲层，其包覆该第一介电层、该第一导线层、该第一导电层与该金属载板的该第二侧面；
露出该第一导电层的一端；
在该第一缓冲层与露出的该第一导电层的一端上形成一第二导线层；
在该第一缓冲层与该第二导线层上形成一防焊层；以及
移除该金属载板。
所述的制作方法中，还包括：
提供一外接元件，其设置并电性连接于该第一导线层的一第一表面上；
形成一外部封胶层，其包覆于该外接元件与该第一导线层的该第一表面；
及
在该第二导线层上形成复数个导电元件。
所述的制作方法中：在该第一导线层上形成该第一导电层之前的步骤包括：
在该金属载板的该第二侧面上与一第一光阻层于该金属载板的该第一侧面上形成该第一介电层；
在该金属载板的该第二侧面上形成该第一导线层，其中该第一介电层设置于该第一导线层的部分区域内；
在该第一介电层与该第一导线层上形成一第二光阻层；
移除该第二光阻层的部分区域以露出该第一导线层；
在该第一导线层上形成一第一导电层；及
移除该第一光阻层与该第二光阻层。
所述的制作方法中，形成该第一缓冲层的步骤包括：
提供一包覆剂，其中该包覆剂具有树脂及粉状的二氧化硅；
加热该包覆剂至液体状态；
在该金属载板的该第二侧面上注入呈液态的该包覆剂，该包覆剂在高温和高压下包覆该第一介电层、该第一导线层、该被动元件与该第一导电层；及
固化该包覆剂，使该包覆剂形成该第一封胶层。
所述的制作方法中：该外接元件是一主动元件、一被动元件、一半导体晶片或一软性电路板。
所述的制作方法中：该第一介电层是树脂材质、氮化硅材质或氧化硅材质。
综上所述，本发明的封装装置，其可同时使用封胶层(Mold Compound Layer)与介电层(Dielectric Layer)作为无核心基板(Coreless Substrate)的主体材料，故可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点，并利用电镀导柱层形成导通孔与预封包互连系统(Mold Interconnect System,MIS)封装方式于基板制作中，形成具有刚性佳且易薄型化的多层迭层结构。此外，增加第二介电层或第三介电层更可增加封胶层的稳定度，故可适用于高密度、细线宽与细间距的多层迭层的封装制程。
附图说明
图1为传统的玻璃纤维基板封装结构；
图2为传统的封胶基板封装结构；
图3A为本发明第一实施例的封装装置示意图；
图3B为本发明第二实施例的封装装置示意图；
图3C为本发明第三实施例的封装装置示意图；
图3D为本发明第四实施例的封装装置示意图；
图3E为本发明第五实施例的封装装置示意图；
图3F为本发明第六实施例的封装装置示意图；
图3G为本发明第七实施例的封装装置示意图；
图3H为本发明第八实施例的封装装置示意图；
图3I为本发明第九实施例的封装装置示意图；
图3J为本发明第十实施例的封装装置示意图；
图3K为本发明第十一实施例的封装装置示意图；
图3L为本发明第十二实施例的封装装置示意图；
图3M为本发明第十三实施例的封装装置示意图；
图3N为本发明第十四实施例的封装装置示意图；
图3O为本发明第十五实施例的封装装置示意图；
图3P为本发明第十六实施例的封装装置示意图；
图3Q为本发明第十七实施例的封装装置示意图；
图3R为本发明第十八实施例的封装装置示意图；
图3S为本发明第十九实施例的封装装置示意图；
图3T为本发明第二十实施例的封装装置示意图；
图3U为本发明第二十一实施例的封装装置示意图；
图4为本发明第一实施例的后段封装装置示意图；
图5为本发明第一实施例的封装装置制作方法流程图；
图6A至图6P为本发明第一实施例的封装装置制作示意图。
附图标记说明：10-玻璃纤维基板封装结构；100-玻璃纤维基板；110-凹槽；120-导通孔；130-电子元件；140-导电柱层；142、144-第一导电层；146、148-第二导电层；150-绝缘层；20-封胶基板封装结构；200-第一导线层；210-金属层；220-导电柱层；230-封胶层；240-第二导线层；250-防焊层；30、32、34、36、38、40、42、44、46、48、50、52、54、56、58、60、62、64、66、68、70-封装装置；310-第一导线层；312-第一表面；314-第二表面；320-第一介电层；330-第一导电层；330B-第二导电层；330C-第三导电层；330D-第四导电层；330E-第五导电层；330F-第六导电层；330G-第七导电层；330H-第八导电层；330I-第九导电层；332-第一导电层的部分区域；334-第一导电层的一端；340-第一缓冲层；340B-第二缓冲层；340C-第三缓冲层；340D-第四缓冲层；340E-第五缓冲层；340F-第六缓冲层；340G-第七缓冲层；340H-第八缓冲层；340I-第九缓冲层；340J-第十缓冲层；340K-第十一缓冲层；340L-第十二缓冲层；340M-第十三缓冲层；340N-第十四缓冲层；340O-第十五缓冲层；340P-第十六缓冲层；340Q-第十七缓冲层；340R-第十八缓冲层；340S-第十九缓冲层；340T-第二十缓冲层；340U-第二十一缓冲层；340V-第二十二缓冲层；340W-第二十三缓冲层；350-第二导线层；360-防焊层；370-外接元件；380-外部封胶层；390-导电元件；80-制作方法；S802-S832-步骤；500-金属载板；502-第一侧面；504-第二侧面；510-第一光阻层；520-第二光阻层；C-切割制程。
具体实施方式
图3A为本发明第一实施例的封装装置示意图。封装装置30，其包括一第一导线层310、一第一介电层320、一第一导电层330、一第一缓冲层340、一第二导线层350以及一防焊层360。一第一导线层310具有相对的一第一表面312与一第二表面314，在本实施例中，第一导线层310可以为图案化导线层，其包括至少一走线或至少一晶片座。第一介电层320设置于第一导线层310的部分区域内，其中第一介电层320可露出或不露出于第一导线层310的第一表面312，第一介电层320可低于或不低于第一导线层310的第二表面314，而第一介电层320可为一树脂材质、一氮化硅材质或一氧化硅材质，在本实施例中，第一介电层320是一树脂材质。第一导电层330设置于第一导线层310的第二表面314上，在本实施例中，第一导电层330的线宽小于第一导线层310的线宽，且第一导电层330是一导柱层，但不以此为限。第一缓冲层340设置于第一导电层330的部分区域332内，其中第一缓冲层340可露出或不露出于第一导电层330的一端334。在本实施例中，第一缓冲层340设置于第一导电层330的全部区域内，但不以此为限。此外，第一缓冲层340是一晶片封装用的封胶(MoldingCompound)材质，第一缓冲层340具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，但不以此为限。第二导线层350设置于第一缓冲层340与第一导电层330的一端334上，在本实施例中，第二导线层350可以为图案化导线层，其包括至少一走线或至少一晶片座。防焊层360设置于第一缓冲层340与第二导线层350上。
图3B为本发明第二实施例的封装装置示意图。封装装置32基本上类似于本发明第一实施例的封装装置30的结构。其差异在于封装装置32的第一导电层330的线宽大于第一导线层310的线宽，但不以此为限。
图3C为本发明第三实施例的封装装置示意图。封装装置34基本上类似于本发明第一实施例的封装装置30的结构。其差异在于封装装置34凭借一第二导电层330B与一第三导电层330C来取代封装装置30的第一导电层330，其中第二导电层330B设置于第一导线层310与第一介电层320上，第三导电层330C设置于第二导电层330B与第二导线层350之间。
在此要特别说明，本发明第一实施例至第三实施例的封装装置30、32、34相较于图1传统的玻璃纤维基板封装结构10，其利用封胶层(Mold Compound Layer)与介电层(Dielectric Layer)作为无核心基板的主体材料来取代昂贵的传统的玻璃纤维基板，并以较低成本的两层金属层电镀第一导电层流程来取代昂贵的传统的四层金属层雷射盲埋孔流程，所以加工时间较短且流程简单，可大幅降低制作成本。
此外，再相较于图2传统的封胶基板封装结构20，其可同时使用封胶层(MoldCompound Layer)与介电层(Dielectric Layer)作为无核心基板(Coreless Substrate)的主体材料，故可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点，并利用电镀导柱层形成导通孔与预封包互连系统(Mold Interconnect System,MIS)封装方式于基板制作中，形成具有刚性佳且易薄型化的多层迭层结构。
图3D为本发明第四实施例的封装装置示意图。封装装置36基本上类似于本发明第一实施例的封装装置30的结构。其差异在于封装装置36凭借一第二缓冲层340B与一第三缓冲层340C来取代封装装置30的第一缓冲层340，其中第二导线层350设置于第二缓冲层340B、第三缓冲层340C与第一导电层330的一端上。在本实施例中，第二缓冲层340B颣似于第一缓冲层340的封胶材质，而第三缓冲层340C颣似于第一介电层320的树脂材质，但不以此为限。
图3E为本发明第五实施例的封装装置示意图。封装装置38基本上类似于本发明第四实施例的封装装置36的结构。其差异在于封装装置38的第一导电层330的线宽大于第一导线层310的线宽，但不以此为限。
图3F为本发明第六实施例的封装装置示意图。封装装置40基本上类似于本发明第三实施例的封装装置34的结构。其差异在于封装装置40凭借一第四缓冲层340D与一第五缓冲层340E来取代封装装置34的第一缓冲层340，其中第二导线层350设置于第四缓冲层340D、第五缓冲层340E与第三导电层330C的一端上。在本实施例中，第四缓冲层340D颣似于第一缓冲层340的封胶材质，而第五缓冲层340E颣似于第一介电层320的树脂材质，但不以此为限。
在此要特别说明，本发明第四实施例至第六实施例的封装装置36、38、40相较于上述第一实施例至第三实施例的封装装置30、32、34，其更增加第二层介电层作为无核心基板(Coreless Substrate)的主体材料，除可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点外，更可增加封胶层的稳定度，故可适用于高密度、细线宽与细间距的多层迭层的封装制程。
图3G为本发明第七实施例的封装装置示意图。封装装置42基本上类似于本发明第一实施例的封装装置30的结构。其差异在于封装装置42凭借一第四导电层330D、一第五导电层330E与一第六导电层330F来取代封装装置30的第一导电层330，其中第四导电层330D设置于第一导线层310上，第五导电层330E设置于第四导电层330D上，第六导电层330F设置于第五导电层330E与第二导线层350之间。在本实施例中，第四导电层330D与一第六导电层330F颣似于第一导电层330的导柱层，而第五导电层330E颣似于第一导线层330的走线，但不以此为限。
图3H为本发明第八实施例的封装装置示意图。封装装置44基本上类似于本发明第七实施例的封装装置42的结构。其差异在于封装装置44的第四导电层330D的线宽大于第一导线层310的线宽，但不以此为限。
图3I为本发明第九实施例的封装装置示意图。封装装置46基本上类似于本发明第三实施例的封装装置34的结构。其差异在于封装装置46凭借一第七导电层330G、一第八导电层330H与一第九导电层330I来取代封装装置34的第三导电层330C，其中第七导电层330G设置于第二导线层330B上，第八导电层330H设置于第七导电层330G上，第九导电层330I设置于第八导电层330H与第二导线层350之间。在本实施例中，第七导电层330G与一第九导电层330I颣似于第一导电层330的导柱层，而第八导电层330H颣似于第一导线层330的走线，但不以此为限。
在此要特别说明，本发明第七实施例至第九实施例的封装装置42、44、46相较于上述第一实施例至第三实施例的封装装置30、32、34，其更增加第二层导线层的结构，第一介电层除可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点外，更可增加封胶层的稳定度，故可适用于高密度、细线宽与细间距的多层迭层的封装制程。
图3J为本发明第十实施例的封装装置示意图。封装装置48基本上类似于本发明第七实施例的封装装置42的结构。其差异在于封装装置48凭借一第六缓冲层340F、一第七缓冲层340G与一第八缓冲层340H来取代封装装置42的第一缓冲层340，其中第五导线层330E设置于第六缓冲层340F、第七缓冲层340G与第四导电层330D的一端上，第二导线层350设置于第八缓冲层340H与第六导电层330F的一端上。在本实施例中，第六缓冲层340F与第八缓冲层340H颣似于第一缓冲层340的封胶材质，而第七缓冲层340G颣似于第一介电层320的树脂材质，但不以此为限。
图3K为本发明第十一实施例的封装装置示意图。封装装置50基本上类似于本发明第十实施例的封装装置48的结构。其差异在于封装装置50的第四导电层330D的线宽大于第一导线层310的线宽，但不以此为限。
图3L为本发明第十二实施例的封装装置示意图。封装装置52基本上类似于本发明第九实施例的封装装置46的结构。其差异在于封装装置52凭借一第九缓冲层340I、一第十缓冲层340J与一第十一缓冲层340K来取代封装装置46的第一缓冲层340，其中第八导线层330H设置于第九缓冲层340I、第十缓冲层340J与第七导电层330G的一端上。在本实施例中，第九缓冲层340I与第十一缓冲层340K颣似于第一缓冲层340的封胶材质，而第十缓冲层340J颣似于第一介电层320的树脂材质，但不以此为限。
在此要特别说明，本发明第十实施例至第十二实施例的封装装置48、50、52相较于上述第七实施例至第九实施例的封装装置42、44、46，其更增加第二层介电层作为无核心基板(Coreless Substrate)的主体材料，除可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点外，更可增加封胶层的稳定度，故可适用于高密度、细线宽与细间距的多层迭层的封装制程。
图3M为本发明第十三实施例的封装装置示意图。封装装置54基本上类似于本发明第十实施例的封装装置48的结构。其差异在于封装装置54凭借一第十二缓冲层340L与一第十三缓冲层340M来取代封装装置48的第八缓冲层340H，其中第二导线层350设置于第十二缓冲层340L、第十三缓冲层340M与第六导电层330F的一端上。在本实施例中，第十二缓冲层340L颣似于第一缓冲层340的封胶材质，而第十三缓冲层340M颣似于第一介电层320的树脂材质，但不以此为限。
图3N为本发明第十四实施例的封装装置示意图。封装装置56基本上类似于本发明第十三实施例的封装装置54的结构。其差异在于封装装置56的第四导电层330D的线宽大于第一导线层310的线宽，但不以此为限。
图3O为本发明第十五实施例的封装装置示意图。封装装置58基本上类似于本发明第十二实施例的封装装置52的结构。其差异在于封装装置58凭借一第十四缓冲层340N与一第十五缓冲层340O来取代封装装置52的第十一缓冲层340K，其中第二导线层350设置于第十四缓冲层340N、第十五缓冲层340O与第九导电层330I的一端上。在本实施例中，第十四缓冲层340N颣似于第一缓冲层340的封胶材质，而第十五缓冲层340O颣似于第一介电层320的树脂材质，但不以此为限。
在此要特别说明，本发明第十三实施例至第十五实施例的封装装置54、56、58相较于上述第十实施例至第十二实施例的封装装置48、50、52，其更增加第三层介电层作为无核心基板(Coreless Substrate)的主体材料，除可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点外，更可增加封胶层的稳定度，故可适用于高密度、细线宽与细间距的多层迭层的封装制程。
图3P为本发明第十六实施例的封装装置示意图。封装装置60基本上类似于本发明第七实施例的封装装置42的结构。其差异在于封装装置60凭借一第十六缓冲层340P与一第十七缓冲层340Q来取代封装装置42的第一缓冲层340，其中第五导电层330E设置于第十六缓冲层340P与第四导电层330D的一端上，第二导线层350设置于第十七缓冲层340Q与第六导电层330F的一端上。在本实施例中，第十七缓冲层340Q颣似于第一缓冲层340的封胶材质，而第十六缓冲层340P颣似于第一介电层320的树脂材质，但不以此为限。
图3Q为本发明第十七实施例的封装装置示意图。封装装置62基本上类似于本发明第十六实施例的封装装置60的结构。其差异在于封装装置62的第四导电层330D的线宽大于第一导线层310的线宽，但不以此为限。
图3R为本发明第十八实施例的封装装置示意图。封装装置64基本上类似于本发明第九实施例的封装装置46的结构。其差异在于封装装置64凭借一第十八缓冲层340R与一第十九缓冲层340S来取代封装装置46的第一缓冲层340，其中第八导电层330H设置于第十八缓冲层340R与第七导电层330G的一端上。在本实施例中，第十九缓冲层340S颣似于第一缓冲层340的封胶材质，而第十八缓冲层340R颣似于第一介电层320的树脂材质，但不以此为限。
在此要特别说明，本发明第十六实施例至第十八实施例的封装装置60、62、64相较于上述第七实施例至第九实施例的封装装置42、44、46，其更增加第二层介电层作为无核心基板(Coreless Substrate)的主体材料，除可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点外，更可增加封胶层的稳定度，故可适用于高密度、细线宽与细间距的多层迭层的封装制程。
图3S为本发明第十九实施例的封装装置示意图。封装装置66基本上类似于本发明第十七实施例的封装装置60的结构。其差异在于封装装置60凭借一第二十缓冲层340T与一第二十一缓冲层340U来取代封装装置60的第十七缓冲层340Q，其中第二导线层350设置于第二十缓冲层340T、第二十一缓冲层340U与第六导电层330F的一端上。在本实施例中，第二十缓冲层340T颣似于第一缓冲层340的封胶材质，而第二十一缓冲层340U颣似于第一介电层320的树脂材质，但不以此为限。
图3T为本发明第二十实施例的封装装置示意图。封装装置68基本上类似于本发明第十九实施例的封装装置66的结构。其差异在于封装装置68的第四导电层330D的线宽大于第一导线层310的线宽，但不以此为限。
图3U为本发明第二十一实施例的封装装置示意图。封装装置70基本上类似于本发明第十八实施例的封装装置64的结构。其差异在于封装装置70凭借一第二十二缓冲层340V与一第二十三缓冲层340W来取代封装装置64的第十九缓冲层340S，其中第二导线层350设置于第二十二缓冲层340V、第二十三缓冲层340W与第九导电层330I的一端上。在本实施例中，第二十二缓冲层340V颣似于第一缓冲层340的封胶材质，而第二十三缓冲层340W颣似于第一介电层320的树脂材质，但不以此为限。
在此要特别说明，本发明第十九实施例至第二十一实施例的封装装置66、68、70相较于上述第十六实施例至第十八实施例的封装装置60、62、64，其更增加第三层介电层作为无核心基板(Coreless Substrate)的主体材料，除可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点外，更可增加封胶层的稳定度，故可适用于高密度、细线宽与细间距的多层迭层的封装制程。
除此之外，如图4为本发明第一实施例的后段封装装置示意图所示。后段封装装置40由上述的封装装置30再包括一外接元件370、一外部封胶层380及复数个导电元件390所形成。外接元件370设置并电性连接于第一导线层310的第一表面312上。外部封胶层380设置于外接元件370与第一导线层310的第一表面312上。复数个导电元件390设置于第二导线层350上。在一实施例中，外接元件370是一主动元件、一被动元件、一半导体晶片或一软性电路板，但不以此为限。同理，上述的封装装置32至封装装置70也如同封装装置30的后段封装制程，于此不再赘述。
图5为本发明第一实施例的封装装置制作方法流程图，图6A至图6P为本发明第一实施例的封装装置制作示意图。封装装置30的制作方法80，其步骤包括：
步骤S802，如图6A所示，提供一金属载板500，其具有相对的一第一侧面502与一第二侧面504。
步骤S804，如图6B所示，形成一第一介电层320于金属载板500的第二侧面504上与一第一光阻层510于金属载板的第一侧面502上。在本实施例中，第一介电层320应用涂布制程，再经过微影制程(Photolithography)与蚀刻制程(Etch Process)所形成，第一光阻层510应用压合干膜光阻或涂布液态光阻制程所形成。在另一实施例中，也可增加一暂时性的金属层、有机保护层或直接沿用原来的金属载板500来取代第一光阻层510，但不以此为限。
步骤S806，如图6C所示，形成一第一导线层310于金属载板500的第二侧面504上，其中第一介电层320设置于第一导线层310的部分区域内。在本实施例中，第一导线层310应用电镀(Electrolytic Plating)技术所形成，但不以此为限。其中第一导线层310可以为图案化导线层，其包括至少一走线或至少一晶片座，第一导线层310的材质可以为金属，例如是铜。
步骤S808，如图6D所示，形成一第二光阻层520于第一介电层320与第一导线层310上。在本实施例中，第二光阻层520应用压合干膜光阻或涂布液态光阻制程所形成，但不以此为限。
步骤S810，如图6E所示，移除第二光阻层520的部分区域以露出第一导线层310。在本实施例中，移除第二光阻层520的部分区域应用微影制程(Photolithography)技术所达成，但不以此为限。
步骤S812，如图6F所示，形成一第一导电层330于第一导线层310上。在本实施例中，第一导电层330应用电镀(Electrolytic Plating)技术所形成，但不以此为限。其中，第一导电层330包括至少一导电柱，其形成对应于第一导线层310的走线与晶片座上，第一导电层330的材质可以为金属，例如是铜。
步骤S814，如图6G所示，移除第一光阻层510与第二光阻层520而形成第一介电层320于金属载板500的第二侧面504上，形成第一导线层310于金属载板500的第二侧面504上，其中第一介电层320设置于第一导线层310的部分区域内，以及形成第一导电层330于第一导线层310上。
步骤S816，如图6H所示，形成一第一缓冲层340包覆第一介电层320、第一导线层310、第一导电层330与金属载板500的第二侧面504。在一实施例中，第一缓冲层340应用转注成型(Transfer Molding)以顶侧注入成型(Top Molding)、压缩成型(CompressionMolding)、射出成型(Injection Molding)或直空压合铸膜成型的封装技术所形成，第一缓冲层340的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂，在高温和高压下，以液体状态包覆第一介电层320、第一导线层310、第一导电层330与金属载板500的第二侧面504，其固化后形成第一缓冲层340。第一缓冲层340也可包括适当的填充剂，例如是粉状的二氧化硅。
其中，形成第一缓冲层240的步骤可包括：提供一包覆剂，其中包覆剂具有树脂及粉状的二氧化硅。加热包覆剂至液体状态。注入呈液态的包覆剂于金属载板500的第二侧面504上，包覆剂在高温和高压下包覆第一介电层320、第一导线层310、第一导电层330。固化包覆剂，使包覆剂形成第一缓冲层340，但形成第一缓冲层340的步骤并不以此为限。
步骤S818，如图6I所示，露出第一导电层330的一端334。在本实施例中，露出第一导电层330应用磨削(Grinding)方式移除第一缓冲层340的一部分，以露出第一导电层330的一端334。较佳但非限定地，第一导电层330的一端334与第一缓冲层340实质上对齐，例如是共面。在另一实施例中，可在形成第一缓冲层340的同时，露出第一导电层330的一端334，而无需移除第一缓冲层340的任何部分。
步骤S820，如图6J所示，形成一第二导线层350于第一缓冲层340与露出的第一导电层330的一端334上。在一实施例中，第二导线层350可应用电镀(Electrolytic Plating)技术或无电镀(Electroless Plating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成，但不以此为限。其中第二导线层350可以为图案化导线层，其包括至少一走线或至少一晶片座，并形成对应于露出的第一导电层330的一端334上，第二导线层350的材质可以为金属，例如是铜。
步骤S822，如图6K所示，形成一防焊层360于第一缓冲层340与第二导线层350上，并露出部份的第二导线层350。其中，防焊层360具有绝缘第二导线层350的各走线电性的功效。
步骤S824，如图6L所示，移除金属载板500。在本实施例中，移除金属载板500应用蚀刻制程(Etch Process)或剥离制程(Debonding Process)所达成，然而，移除金属载板500的方法也可使用物理制程，例如载板研磨，但不以此为限。第一导线层310的走线与晶片座可直接露出。
步骤S826，如图6M所示，提供一外接元件370设置并电性连接于第一导线层310的第一表面312上。在一实施例中，外接元件370是一主动元件、一被动元件、一半导体晶片或一软性电路板，但不以此为限。
步骤S828，如图6N所示，形成一外部封胶层380包覆于外接元件370与第一导线层310的第一表面312上。在一实施例中，外部封胶层380应用转注成型(Transfer Molding)以顶侧注入成型(Top Molding)、压缩成型(Compression Molding)、射出成型(InjectionMolding)或直空压合铸膜成型的封装技术所形成，外部封胶层380的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-BasedResin)或其他适当的包覆剂，在高温和高压下，以液体状态包覆外接元件370与第一导线层310的第一表面312上，其固化后形成外部封胶层380。外部封胶层380也可包括适当的填充剂，例如是粉状的二氧化硅。
步骤S830，如图6O所示，形成复数个导电元件390于第二导线层350上。每一导电元件390的材质可以为金属，例如是铜。
步骤S832，如图6P所示，最后再进行切割制程C于第一导线层310、第一介电层320、第一导电层330、第一缓冲层340、第二导线层350或防焊层360等至少其中一层而形成如图4所示的后段封装装置40。
在此要特别说明，本发明第二实施例至第二十一实施例的制作方法都类似于本发明第一实施例的制作方法，于此不再赘述。
综上所述，本发明的封装装置，其可同时使用封胶层(Mold Compound Layer)与介电层(Dielectric Layer)作为无核心基板(Coreless Substrate)的主体材料，故可改善单独使用封胶层作为无核心基板所造成的刚性过强而易碎裂的缺点，并利用电镀导柱层形成导通孔与预封包互连系统(Mold Interconnect System,MIS)封装方式于基板制作中，形成具有刚性佳且易薄型化的多层迭层结构。此外，增加第二介电层或第三介电层更可增加封胶层的稳定度，故可适用于高密度、细线宽与细间距的多层迭层的封装制程。
惟以上所述的具体实施例，仅用于例释本发明的特点及功效，而非用于限定本发明的可实施范畴，于未脱离本发明上揭的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为下述的申请专利范围所涵盖。

Claims (5)

1.一种封装装置的制作方法，其特征在于，其步骤包括：
提供一金属载板，其具有相对的一第一侧面与一第二侧面；
在该金属载板的该第二侧面上形成一第一介电层；
在该金属载板的该第二侧面上形成一第一导线层，其中该第一介电层设置于该第一导线层的部分区域内，且该第一导线层与该第一介电层的厚度相同；
在该第一导线层上形成一第一导电层；
形成一第一缓冲层，其包覆该第一介电层、该第一导线层、该第一导电层与该金属载板的该第二侧面；形成该第一缓冲层的步骤又包括：(1)提供一包覆剂，其中该包覆剂具有树脂及粉状的二氧化硅；(2)加热该包覆剂至液体状态；(3)在该金属载板的该第二侧面上注入呈液态的该包覆剂，该包覆剂在高温和高压下包覆该第一介电层、该第一导线层、一被动元件与该第一导电层；(4)固化该包覆剂，使该包覆剂形成该第一缓冲层；
移除该第一缓冲层的一部分，以露出该第一导电层的一端；
在该第一缓冲层与露出的该第一导电层的一端上形成一第二导线层；
在该第一缓冲层与该第二导线层上形成一防焊层；以及
移除该金属载板。
2.根据权利要求1所述的封装装置的制作方法，其特征在于，还包括：
提供一外接元件，其设置并电性连接于该第一导线层的一第一表面上；
形成一外部封胶层，其包覆于该外接元件与该第一导线层的该第一表面；及
在该第二导线层上形成复数个导电元件。
3.根据权利要求1所述的封装装置的制作方法，其特征在于：在该第一导线层上形成该第一导电层之前的步骤包括：
在该金属载板的该第二侧面上与一第一光阻层于该金属载板的该第一侧面上形成该第一介电层；
在该金属载板的该第二侧面上形成该第一导线层，其中该第一介电层设置于该第一导线层的部分区域内；
在该第一介电层与该第一导线层上形成一第二光阻层；
移除该第二光阻层的部分区域以露出该第一导线层；
在该第一导线层上形成一第一导电层；及
移除该第一光阻层与该第二光阻层。
4.根据权利要求2所述的封装装置的制作方法，其特征在于：该外接元件是一主动元件、一被动元件、一半导体晶片或一软性电路板。
5.根据权利要求1所述的封装装置的制作方法，其特征在于：该第一介电层是树脂材质、氮化硅材质或氧化硅材质。
CN201410123214.8A 2014-03-28 2014-03-28 封装装置及其制作方法 Active CN104952839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410123214.8A CN104952839B (zh) 2014-03-28 2014-03-28 封装装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410123214.8A CN104952839B (zh) 2014-03-28 2014-03-28 封装装置及其制作方法

Publications (2)

Publication Number Publication Date
CN104952839A CN104952839A (zh) 2015-09-30
CN104952839B true CN104952839B (zh) 2018-05-04

Family

ID=54167392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410123214.8A Active CN104952839B (zh) 2014-03-28 2014-03-28 封装装置及其制作方法

Country Status (1)

Country Link
CN (1) CN104952839B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
CN106992165B (zh) * 2016-01-20 2019-08-30 恒劲科技股份有限公司 半导体基板及其制作方法
CN106206506A (zh) * 2016-08-08 2016-12-07 武汉华星光电技术有限公司 显示装置、端子以及端子的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847326A (en) * 1996-03-11 1998-12-08 Sumitomo Metal Electronics Devices Inc. Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability
CN1235699A (zh) * 1996-11-01 1999-11-17 日立化成工业株式会社 电子元件装置
US5993946A (en) * 1995-05-18 1999-11-30 Nec Corporation Wiring board for mounting electronic devices with high-density terminals and method for producing wiring board
CN1366446A (zh) * 2001-01-19 2002-08-28 松下电器产业株式会社 零件内藏模块及其制造方法
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
CN102214626A (zh) * 2010-12-17 2011-10-12 日月光半导体制造股份有限公司 内埋式半导体封装件及其制作方法
CN102742372A (zh) * 2010-01-22 2012-10-17 揖斐电株式会社 电路板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550705B1 (ko) * 1999-10-06 2006-02-08 닛토덴코 가부시키가이샤 반도체 밀봉용 수지 조성물, 및 이를 이용한 반도체 장치및 반도체 장치의 제조 방법
AU2003229645A1 (en) * 2002-04-12 2003-10-27 Holger Klapproth Method for immobilizing molecules on surfaces
US7022410B2 (en) * 2003-12-16 2006-04-04 General Electric Company Combinations of resin compositions and methods of use thereof
CN1631972A (zh) * 2003-12-22 2005-06-29 合正科技股份有限公司 印刷电路板用高导热无卤无磷阻燃型树脂组合物
CN100569850C (zh) * 2004-07-13 2009-12-16 日立化成工业株式会社 密封用环氧树脂成形材料及电子器件装置
US7911044B2 (en) * 2006-12-29 2011-03-22 Advanced Chip Engineering Technology Inc. RF module package for releasing stress

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993946A (en) * 1995-05-18 1999-11-30 Nec Corporation Wiring board for mounting electronic devices with high-density terminals and method for producing wiring board
US5847326A (en) * 1996-03-11 1998-12-08 Sumitomo Metal Electronics Devices Inc. Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability
CN1235699A (zh) * 1996-11-01 1999-11-17 日立化成工业株式会社 电子元件装置
CN1366446A (zh) * 2001-01-19 2002-08-28 松下电器产业株式会社 零件内藏模块及其制造方法
CN101507373A (zh) * 2006-06-30 2009-08-12 日本电气株式会社 布线板、使用布线板的半导体器件、及其制造方法
CN102742372A (zh) * 2010-01-22 2012-10-17 揖斐电株式会社 电路板及其制造方法
CN102214626A (zh) * 2010-12-17 2011-10-12 日月光半导体制造股份有限公司 内埋式半导体封装件及其制作方法

Also Published As

Publication number Publication date
CN104952839A (zh) 2015-09-30

Similar Documents

Publication Publication Date Title
CN101409266B (zh) 封装结构
CN210006733U (zh) 芯片封装结构
JP6213760B2 (ja) 一体的構成要素を備えた多層電子支持構造体及び多層電子支持構造体を剛性化するためのプロセス
KR102071522B1 (ko) 극박의 매설식 다이 모듈 및 그 제조 방법
US9142502B2 (en) Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits
CN105140213B (zh) 一种芯片封装结构及封装方法
TWI538127B (zh) 封裝裝置及其製作方法
US9627303B2 (en) Etching-before-packaging three-dimensional system-level metal circuit board structure inversely provided with chip, and technological method
US20150318240A1 (en) Aluminum clad copper structure of an electronic component package
US20150156877A1 (en) Strip level substrate including warpage preventing member and method of manufacturing the same
CN104952839B (zh) 封装装置及其制作方法
WO2020176559A1 (en) Embedded semiconductor packages and methods thereof
US20190006219A1 (en) Method of packaging chip and chip package structure
CN113838763A (zh) 具有柔性加强结构的半导体装置
CN104766855B (zh) 芯片装置及其制造方法
US20140124254A1 (en) Non-solder mask defined copper pad and embedded copper pad to reduce packaging system height
US9806012B2 (en) IC carrier of semiconductor package and manufacturing method thereof
US9786573B2 (en) Electronic component package
US10930634B2 (en) Integrated circuit system and packaging method therefor
CN104851847B (zh) 封装装置及其制作方法
US9084341B2 (en) Fabrication method of packaging substrate
US10079190B2 (en) Methods of fabricating an electronic package structure
US20190279935A1 (en) Semiconductor package having package substrate containing non-homogeneous dielectric layer
KR101099141B1 (ko) 박막 mems 칩 및 ic 칩의 3d 패키지
US9466553B2 (en) Package structure and method for manufacturing package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant