KR102071522B1 - 극박의 매설식 다이 모듈 및 그 제조 방법 - Google Patents

극박의 매설식 다이 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR102071522B1
KR102071522B1 KR1020130031093A KR20130031093A KR102071522B1 KR 102071522 B1 KR102071522 B1 KR 102071522B1 KR 1020130031093 A KR1020130031093 A KR 1020130031093A KR 20130031093 A KR20130031093 A KR 20130031093A KR 102071522 B1 KR102071522 B1 KR 102071522B1
Authority
KR
South Korea
Prior art keywords
layer
laminate
die
laminate flex
initial
Prior art date
Application number
KR1020130031093A
Other languages
English (en)
Other versions
KR20130110052A (ko
Inventor
폴 알랜 맥코넬리
엘리자베스 앤 버크
스콧 스미스
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR20130110052A publication Critical patent/KR20130110052A/ko
Application granted granted Critical
Publication of KR102071522B1 publication Critical patent/KR102071522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

매설식 다이 모듈을 형성하는 방법은 초기 적층체 플렉스 층을 제공하는 단계 및 초기 적층체 플렉스 층을 관통하는 다이 개구를 형성하는 단계를 포함한다. 제 1 비절단 적층체 플렉스 층이 접착 재료에 의해 초기 적층체 플렉스 층의 제 1 표면에 고정되고, 다이가 초기 적층체 플렉스 층의 다이 개구의 내 및 접착 재료 상에 위치된다. 제 2 비절단 적층체 플렉스 층이 접착 재료에 의해 초기 적층체 플렉스 층의 제 2 표면에 고정되고, 제 1 비절단 적층체 플렉스 층과 초기 적층체 플렉스 층 사이 및 제 2 비절단 적층체 플렉스 층과 초기 적층체 플렉스 층 사이의 접착 재료가 경화된다. 복수의 비아 금속 상호접속체가 제 1 및 제 2 비절단 적층체 플렉스 층 내 및 제 1 및 제 2 비절단 적층체 플렉스 층에 형성되고, 금속 상호접속체의 각각은 각 비아를 통해 연장하고, 또한 초기 적층체 플렉스 층 상의 금속 상호접속체 또는 다이 상의 다이 패드에 직접 금속화된다.

Description

극박의 매설식 다이 모듈 및 그 제조 방법{ULTRATHIN BURIED DIE MODULE AND METHOD OF MANUFACTURING THEREOF}
본 발명의 실시형태들은 개략적으로 집적 회로 패키지에 관한 것으로서, 보다 구체적으로는 더 빠른 장치 속도, 더 낮은 전력 소모, 및 더 작은 치수를 가능하게 하는 칩 접착 패드 또는 전기 부품 접속 패드에 대한 직접적인 저저항 금속 상호 접속을 이용하는 매설식 다이 집적(build-up)에 관한 것이다. 매설식 다이 모듈은 하나 이상의 다이 또는 전자 부품을 내부에 갖도록 제조된다. 복수의 다이 또는 전자 부품은 복수의 적층체 플렉스 층을 경유하는 금속 상호접속체에 의해 입력/출력 시스템에 전기적으로 접속된다.
집적 회로는 점차 더 소형화되고, 더 우수한 동작 성능을 생성하므로, 이에 따라 집적 회로(IC)의 패키징을 위한 패키징 기술은 리드 부착식 패키징으로부터 적층식 볼 그리드 어레이(BGA) 패키징, 칩 스케일 패키징(CSP)으로, 다음에 플립칩(flipchip) 패키지로, 그리고 현재는 매설식 다이/매립식 칩 집적 패키징으로 진화하였다. IC 칩 패키징 기술의 진보는 더 우수한 성능, 더 소형화 및 더 높은 신뢰성을 달성하기 위한 증가 일로에 있는 요구에 의해 추진된다. 더욱이 새로운 패키징 기술은 규모의 경제를 허용하는 대규모 제조를 위해 배취 생산의 가능성을 제공해야 한다.
IC 칩 패키징 요건의 진보는 기존의 매설식 다이 집적 공정에 난제를 제기하였다. 즉, 많은 현재의 매설식 다이 모듈은 증가된 수의 재분포(re-distribution) 층을 갖는 것이 바람직하고, 8개 이상의 재분포 층이 통상적이다. 처음에 하나 이상의 다이가 IC 기판 상에 설치되고, 다음에 재분포 층이 1층씩 가해지는 표준 매설식 다이 집적 공정은 리루팅(rerouting) 및 상호 접속 시스템의 휨(warpage)을 유발할 수 있으므로 주조된 에폭시 응력 균형 층 또는 금속 보강체의 사용을 필요로 한다.
기존의 매설식 다이 집적 공정의 또 하나의 난제는 제조/집적 사이클의 시간이다. 집적 시간에의 주요 원인제공자는 다중 베이킹(baking) 단계와 같은 매설식 다이 모듈 내에 포함되는 복수의 접착제 층을 경화시키기 위해 수행되는 다중 경화 단계이다.
따라서, 더 짧은 제조 사이클 시간을 제공하고, 또 보강체를 사용하지 않고도 모듈의 휨을 최소화하는 상태에서 다중 적층의 적용을 가능하게 하는 매설식 다이 제작을 위한 방법에 대한 요구가 존재한다.
본 발명의 실시형태들은, 완전 균형 모듈(completely balanced module)의 구조를 제공하는 양면 방식으로 복수의 적층체 플렉스 층이 다이의 주위에 접착되는 매설식 다이 모듈 집적 공정을 제공함으로써 전술한 결점들을 극복한다. 모듈 내에서 다중 접착제 층을 경화시키기 위해 단일 경화 단계가 수행되고, 이것에 의해 집적 시간을 감소시킨다.
본 발명의 하나의 양태에 따르면, 매설식 다이 모듈의 형성 방법은 초기 적층체 플렉스 층(laminate flex layer)을 제공하는 단계, 초기 적층체 플렉스 층 내 및 초기 적층체 플렉스 층 상에 복수의 비아(vias) 및 복수의 금속 상호접속체(interconnects)를 형성하는 단계로서, 초기 적층체 플렉스 층의 대향하는 제 1 및 제 2 표면의 각각에 상호접속체를 형성하도록 복수의 금속 상호접속체가 각 비아를 통해 연장하는, 상기 초기 적층체 플렉스 층 내 및 상에의 복수의 비아 및 복수의 금속 상호접속체 형성 단계, 및 초기 적층체 플렉스 층을 관통하는 다이 개구를 형성하는 단계를 포함한다. 본 방법은 또한 접착 재료에 의해 초기 적층체 플렉스 층의 제 1 표면에 제 1 비절단 적층체 플렉스 층을 고정하는 단계, 초기 적층체 플렉스 층의 다이 개구 내 및 접착 재료 상에 다이를 위치시키는 단계, 접착 재료에 의해 초기 적층체 플렉스 층의 제 2 표면에 제 2 비절단 적층체 플렉스 층을 고정하는 단계, 제 1 비절단 적층체 플렉스 층과 초기 적층체 플렉스 층 사이 및 제 2 비절단 적층체 플렉스 층과 초기 적층체 플렉스 층 사이의 접착 재료를 경화시키는 단계, 및 제 1 및 제 2 비절단 적층체 플렉스 층 내 및 상기 제 1 및 제 2 비절단 적층체 플렉스 층 상에 복수의 비아 및 복수의 금속 상호접속체를 형성하는 단계로서, 복수의 금속 상호접속체의 각각은 각 비아를 통해 연장하고, 또한 초기 적층체 플렉스 층 상의 금속 상호접속체 및 다이 상의 다이 패드 중 하나에 직접 금속화되는, 상기 제 1 및 제 2 비절단 적층체 플렉스 층 내 및 상에의 복수의 비아 및 복수의 금속 상호접속체 형성 단계를 포함한다.
본 발명의 다른 양태에 따르면, 매립식 칩 패키지를 형성하는 방법은 중심 적층체 층 내에 복수의 비아를 형성하는 단계, 중심 적층체 층의 대향하는 제 1 및 제 2 표면의 각각에 상호접속체를 형성하도록 복수의 비아를 통해 연장하는 복수의 금속 상호접속체를 형성하는 단계, 중심 적층체 층을 관통하는 칩 개구를 형성하는 단계, 접착 재료에 의해 중심 적층체 층의 제 1 표면에 제 1 비절단 적층체 층을 접착하는 단계, 및 중심 적층체 층의 칩 개구 내 및 접착 재료 상에 중심 적층체 층의 두께와 동일한 두께를 갖는 칩을 위치시키는 단계를 포함한다. 본 방법은 또한 접착 재료에 의해 중심 적층체 층의 제 2 표면에 제 2 비절단 적층체 층을 접착하는 단계, 제 1 비절단 적층체 층과 중심 적층체 층 사이 및 제 2 비절단 적층체 층과 중심 적층체 층 사이의 접착 재료를 경화시키는 단계, 및 복수의 비아 및 복수의 금속 상호접속체를 형성하도록 제 1 및 제 2 비절단 적층체 층을 패터닝하는 단계로서, 복수의 금속 상호접속체의 각각은 각 비아를 통해 연장하고, 또한 중심 적층체 층 상의 금속 상호접속체 및 칩 상의 칩 패드 중 하나에 직접 금속화되는, 상기 제 1 및 제 2 비절단 적층체 층 패터닝 단계를 포함한다.
본 발명의 또 하나의 양태에 따르면, 매립식 칩 패키지는 복수의 비아 및 복수의 금속 상호접속체를 형성하도록 중심 적층체 층을 사전 패터닝하는 단계로서, 복수의 금속 상호접속체는 복수의 비아를 통해 연장하고, 또한 중심 적층체 층의 대향하는 제 1 및 제 2 표면의 각각에 상호접속체를 형성하는, 상기 사전 패터닝 단계를 포함하는 공정에 의해 제조된다. 본 공정은 또한 중심 적층체 층을 관통하는 다이 개구를 형성하는 단계, 접착 재료에 의해 중심 적층체 층의 제 1 표면에 제 1 비절단 적층체 층을 접착하는 단계, 중심 적층체 층의 다이 개구 내 및 접착 재료 상에 중심 적층체 층의 두께와 동일한 두께를 갖는 다이를 위치시키는 단계, 접착 재료에 의해 중심 적층체 층의 제 2 표면에 제 2 비절단 적층체 층을 접착하는 단계, 제 1 비절단 적층체 플렉스 층과 베이스 적층체 플렉스 층 사이 및 제 2 비절단 적층체 플렉스 층과 베이스 적층체 플렉스 층 사이의 접착 재료를 동시에 함께 경화시키는 단계, 및 복수의 비아 및 복수의 금속 상호접속체를 형성하도록 제 1 및 제 2 비절단 적층체 플렉스 층에 양면 패터닝(double-sided paterning)을 수행하는 단계로서, 제 1 비절단 적층체 플렉스 층의 복수의 비아 및 복수의 금속 상호접속체는 제 1 방향으로부터 형성되고, 제 2 비절단 적층체 플렉스 층의 복수의 비아 및 복수의 금속 상호접속체는 제 1 방향에 반대되는 제 2 방향으로부터 형성되는, 상기 양면 패터닝 수행 단계를 포함한다.
이들 및 기타의 이점과 특징은 첨부된 도면들과 관련하여 제공되는 이하의 본 발명의 바람직한 실시형태들의 상세한 설명으로부터 더 쉽게 이해될 것이다.
도면들은 본 발명을 실행하기 위해 현재 검토되는 실시형태들을 도시한 것이다.
도 1은 본 발명의 하나의 실시형태에 따른 복수의 매설식 다이 모듈의 평면도이다.
도 2 내지 도 10은 본 발명의 하나의 실시형태에 따른 제조/집적 공정의 다양한 단계 중의 매설식 다이 모듈의 개략 측단면도들이다.
도 11은 본 발명의 하나의 실시형태에 따른 볼 그리드 어레이(BGA) 패키지에 결합되는 매설식 다이 모듈의 개략 측단면도이다.
도 12는 본 발명의 하나의 실시형태에 따른 매설식 다이 모듈의 적층된 배열의 개략 측단면도이다.
도 13은 본 발명의 하나의 실시형태에 따른 매설식 다이 모듈의 개략 측단면도이다.
본 발명은 매설식 다이 모듈(즉, 매립식 칩 패키지)을 형성하는 방법을 제공한다. 이 매설식 다이 모듈은 적층체 층에 대해 칩 또는 전기 부품의 설치 및 적층체 플렉스 층을 사용하여 제조된다. 매설식 다이 모듈 내의 다이/전기 부품(들)은 적층체 층 내에 형성되는 금속 상호접속체에 의해 제공되는 직접 금속 접속체에 의해 입력/출력(I/O) 시스템에 접속된다.
본 발명의 실시형태들은 복수의 패터닝된 적층체 플렉스 층(즉, 재분포 층) 내에 매립된 하나 이상의 다이(즉, 칩)를 포함하는 매설식 다이 모듈의 집적에 관련된다. 이하에서 매설식 다이 모듈 내에 매립된 칩은 특히 다이 또는 칩으로서 도 1 내지 도 12의 실시형태들에서 참조되지만, 다른 전기 부품들이 다이 대신 매설식 다이 모듈 내에 치환될 수 있으므로 본 발명의 실시형태들은 매설식 다이 모듈 내에 칩/다이의 매립에만 한정되지 않는다. 즉, 이하에 설명되는 매설식 다이 모듈 실시형태들에서 다이/칩의 사용은 또한 저항, 커패시터, 인덕터, 또는 매설식 다이 모듈 내에 제공될 수 있는 기타 유사 장치와 같은 기타 전기 부품들을 포괄하는 것으로 이해되어야 한다.
도 1을 참조하면, 복수의 제조된 매설식 다이 모듈(10) 또는 매립식 칩 패키지가 본 발명의 하나의 실시형태에 따라 도시되어 있다. 각 매설식 다이 모듈(10)은 복수의 적층체 플렉스 층(14)(즉, 재분포 층)과 관련되어 매립된 하나 이상의 칩(12)(즉, 다이)을 포함한다. 각 칩(12)은 규소 또는 GaAs와 같은 반도체 재료로부터 형성되고, 또 그 표면 상에 집적 회로(IC) 배치가 형성되도록 제조된다. 복수의 적층체 층(14)의 각각은 칩(들)(12)과 관련하여 설치될 수 있는 사전 성형된 적층체 시트(sheet) 또는 박막의 형태이다. 적층체 층(14)은 Kapton®, Ultem®, 폴리테트라플루오로에틸렌(PTFE), 또는 액정 폴리머(LCP) 또는 폴리이미드 재료와 같은 다른 폴리머 박막으로 형성될 수 있다. 도 1에 도시된 바와 같이, 각 매설식 다이 모듈(10)은 인접하는 매설식 다이 모듈(10) 사이의 영역에서 적층체 층(14)을 통해 다이싱에 의해 형성되고, 매설식 다이 모듈 집적 공정은 프레임(16) 상에서 수행된다.
도 2 내지 도 10을 참조하면, 본 발명의 하나의 실시형태에 따라 복수의 매설식 다이 모듈(10)의 각각을 제조하기 위한 기술이 설명된다. 특이한 매설식 다이 모듈 집적 공정의 단면이 집적 공정의 용이한 시각화를 위해 도 2 내지 도 10의 각각에 도시되어 있다.
본 발명의 하나의 실시형태에 따르면, 이 매설식 다이 모듈 집적 공정은 비절단 초기 또는 "중심" 적층체 플렉스 층(18)의 제공 및 패터닝으로 개시된다. 하나의 실시형태에 따르면, 이 초기 적층체 플렉스 층(18)은 Kapton® 적층체 플렉스(flex)의 형태이지만, 전술한 바와 같이, Ultem®, 폴리테트라플루오로에틸렌(PTFE), 또는 액정 폴리머(LCP) 또는 폴리이미드 재료와 같은 다른 폴리머 박막과 같은 기타 적절한 재료들이 사용될 수도 있다. 이 초기 적층체 플렉스 층(18)은 이하에서 상세히 설명되는 바와 같이, 내부에 형성되는 개구 내에 극박의 다이의 위치결정을 수용하기 위해 약 50 마이크로미터의 두께를 갖는다.
도 2의 초기 적층체 플렉스 층(18)의 패터닝에서, 복수의 비아(20)가 적층체 층을 통해 형성된다. 예시적 실시형태에 따르면, 이 비아(20)는 레이저 융제(ablation) 또는 레이저 천공 공정에 의해 형성된다. 대안적으로, 비아(20)는 플라즈마 에칭, 광획정(photo-definition), 또는 기계적 천공 공정을 포함하는 기타 방법들에 의해 형성될 수 있다는 것이 또한 인식된다. 비아(20)의 형성 시, 금속 층/재료(예를 들면, 시드(seed) 금속 및/또는 구리)이, 예를 들면, 스퍼터링, 전기도금, 및/또는 무전해 적용 공정에 의해 적층체 플렉스 층(18) 상에 적용되고, 다음에 금속 상호접속체(22) 내로 형성된다. 본 발명의 하나의 실시형태에 따르면, 이 금속 층/재료는 패터닝되고 에칭되어, 비아(20)를 통해 연장하는, 그리고 초기 적층체 플렉스 층(18)의 제 1 표면(24) 및 초기 적층체 플렉스 층(18)의 제 2 표면(26)의 각각 상에 상호접속체(22)를 형성하는 금속 상호접속체(22)가 형성되도록 한다. 또 하나의 실시형태에 따르면, 이 초기 적층체 플렉스 층(18)은 그 상면/내부에 이미 형성되는 복수의 비아(20) 및 복수의 금속 상호접속체(22)를 갖는 "사전 패터닝된" 층으로서 제공될 수 있다.
이 매설식 다이 모듈 집적 공정의 다음 단계에서, 도 3에 도시된 바와 같이, 다이 개구(28)가 초기 적층체 플렉스 층(18) 내에 형성된다. 이 다이 개구(28)는 내부에 설치된 다이(즉, 도 6의 다이(30))의 것과 본질적으로 일치하는 치수 및 형상을 갖는다. 도 3에 도시된 바와 같이, 이 초기 적층체 플렉스 층(18)의 결과적인 형상은 "창문 틀" 구조의 형상이다. 본 발명의 실시형태들에 따르면, 이 개구(28)는 레이저 절삭 및 다이 펀치 작업 중 하나에 의해 형성될 수 있다.
이제 도 4 및 도 5를 참조하면, 이 매설식 다이 모듈 집적 공정은 초기 적층체 플렉스 층(18)에 접합될 측 상에 코팅되거나 가해지는 접착 재료/층(34)을 갖는 비절단 적층체 플렉스 층(32)을 제공하는 단계를 계속한다. 이 비절단 적층체 플렉스 층(32)은 블랭크이거나 패터닝되지 않은 적층체 플렉스이다. 이 비절단 적층체 플렉스 층(32)은 초기 적층체 플렉스 층(18)의 제 1 표면(24) 상에 위치(즉, 적층)되고, 도 5에 도시된 바와 같이, 접착제(34)에 의해 제 1 표면(24)에 고정되고, 이 비절단 적층체 플렉스 층(32)은 초기 적층체 플렉스 층(18) 내에 형성되는 다이 개구(28)의 일측을 피복한다. 하나의 실시형태에 따르면, 이 비절단 적층체 플렉스 층(32)은 진공 적층에 의해 초기 적층체 플렉스 층(18)에 가해지고, 이 진공 적층은 접착 재료(34)의 경화를 방지하는 온도에서 수행된다.
초기 적층체 플렉스 층(18) 상에의 비절단 적층체 플렉스 층(32)의 설치 시, 다이(30)는, 도 6에 도시된 바와 같이, 초기 적층체 플렉스 층(18) 내에 형성된 다이 개구(28) 내에 위치된다. 이 다이(30)는 비절단 적층체 플렉스 층(32)에 가해지는 접착 재료(34)에 의해 개구(28) 내에 고정된다. 본 발명의 하나의 예시적 실시형태에 따르면, 도 6에 도시된 바와 같이, 이 다이(30)는 초기 적층체 플렉스 층(18)의 두께와 동일하거나 일치되는 두께를 갖는 "극박의 다이"의 형태이다. 따라서, 예를 들면, 이 초기 적층체 플렉스 층(18) 및 이 다이(30)의 각각은 약 50 마이크로미터의 일치되는 두께를 갖도록 구성될 수 있다.
도 6에 도시된 바와 같이, 개구(28) 내로 이 다이(30)의 설치 시, 개방된/공동의 공극 형성 영역(moated region)(36)이 다이(30)와 초기 적층체 플렉스 층(18) 사이에 존재하여 유지된다. 초기 적층체 플렉스 층(18)에 비절단 적층체 플렉스 층(32)을 고정하기 위해 수행되는 이 진공 적층 단계는 공극 형성 영역(36) 내에 존재하는 공극을 (최소한 부분적으로) 제거하는 작용도 한다. 즉, 진공 적층의 수행 시, 접착 재료(34)는 공극 형성 영역(36) 내로 흡인되어 공극 형성 영역을 적어도 부분적으로 제거/충전한다.
이 매설식 다이 모듈 집적 공정은 초기 적층체 플렉스 층(18)의 제 2 표면(26) 상에, 그리고 도 7에 도시된 바와 같이 여전히 노출되어 있는 다이(30)의 표면 상에 가해지는 또 하나의 비절단 적층체 플렉스 층(38)을 제공하는 것을 계속한다. 이 비절단 적층체 플렉스 층(38)은 블랭크 또는 패터닝되지 않은 적층 플렉스이고, 또 초기 적층체 플렉스 층(18) 상에 위치(즉 적층)되고, 접착 재료/층(34)에 의해 거기에 고정된다. 초기 적층체 플렉스 층(18) 상에의 비절단 적층체 플렉스 층(38)의 설치 시, 초기 적층체 플렉스 층(18)에 비절단 적층체 플렉스 층(38)을 고정하기 위해 진공 적층(즉, 진공 베이킹) 단계가 수행된다. 이 진공 적층은 접착 재료(34)를 공극 형성 영역(36)으로 흡인하여 적어도 부분적으로 그 내부의 공극을 제거하여 공극 형성 영역을 제거함으로써 다이(30)와 초기 적층체 플렉스 층(18) 사이의 공극 형성 영역(36) 내에 존재하는 공극을 제거/충전(적어도 부분적으로)하는 기능도 한다. 앞에서 지적된 바와 같이, 이 진공 적층은 접착 재료(34)의 경화를 방지하는 온도에서 수행된다.
초기 적층체 플렉스 층(18) 내의 개구(28) 내에 다이(30)의 설치 및 초기 적층체 플렉스 층(18) 및 다이(30)에 비절단 적층체 플렉스 층(38, 38)의 적층 시, 접착제 층(34)의 경화가 수행된다. 하나의 실시형태에 따르면, 이 경화는 압력 베이킹 작업에 의해 달성되지만, 다른 적절한 경화 공정들이 사용될 수 있다는 것이 인식된다. 유리하게, 본 발명의 실시형태들에 따르면, 양 접착제 층(34)을 경화시키기 위해 단지 단일의 베이킹/경화 단계가 수행되므로 이 매설식 다이 모듈의 집적에 관련되는 공정 시간과 비용을 절감한다.
이제 도 8을 참조하면, 집적 기술의 다음 단계에서, 비절단 적층체 플렉스 층(32, 38)은 복수의 비아(20)를 형성하도록 패터닝되고, 이 비아는 적층체 플렉스 층(32, 38)을 통해 천공된다. 이 비아(20)는 초기의 재분포 층(18) 상에 형성된 금속 상호접속체(22)에 대응하는 위치에 형성되어, 이 금속 상호접속체(22)를 노출시킨다. 추가 비아(20)는 다이(30) 상의 패드(40)에 하방으로 천공되어 이 패드를 노출시킨다. 예시적 실시형태에 따르면, 이 비아(20)는 레이저 융제 또는 레이저 천공 공정에 의해 형성된다. 대안적으로, 비아(20)는 플라즈마 에칭, 광획정, 또는 기계적 천공 공정을 포함하는 기타 방법들에 의해 형성될 수 있다는 것이 또한 인식된다. 다음에 금속 층/재료(예를 들면, 시드 금속 및/또는 구리)가 예를 들면, 스퍼터링 또는 전기도금 공정에 의해 비절단 적층체 플렉스 층(32, 38) 상에 가해지고, 다음에 금속 상호접속체(22) 내로 형성된다. 이 금속 층/재료는 패터닝되고 에칭되어, 적층체 플렉스 층(32, 38)의 외향 표면(42)으로부터 하방으로 비아(20)를 통해 연장하는 금속 상호접속체(22)가 형성되도록 한다. 따라서, 적층체 플렉스 층(32, 38) 상의 금속 상호접속체(22)는 초기 적층체 플렉스 층(18) 상의 상호접속체(22)와의 전기 접속 및 다이 패드(40)에 대해 직접적인 금속 및 전기 접속을 형성한다.
도 8에 도시된 바와 같이, 초기 적층체 플렉스 층(18)의 제 1 표면(24)에 가해지는 비절단 적층체 플렉스 층(32)의 경우, 이 비아(20)는 제 1 방향(44)으로부터 형성(즉, 천공, 레이저 융제)된다. 즉, 비절단 적층체 플렉스 층(32) 내의 비아(20)는 위에서 아래(top-down)로 형성된다. 역으로, 초기 적층체 플렉스 층(18)의 제 2 표면(26)에 가해지는 비절단 적층체 플렉스 층(38)의 경우, 이 비아(20)는 제 1 방향(44)의 대향측인 제 2 방향(46)으로부터 천공된다. 즉, 비절단 적층체 플렉스 층(38) 내의 비아(20)는 밑에서 위(bottom-up)로 천공된다.
이제 도 9를 참조하면, 제조 기술의 다음 단계에서, 추가 비절단 적층체 플렉스 층(48, 50)이 비절단 적층체 플렉스 층(32, 38) 상에 적층된 후에 패터닝된다. 이 추가 적층체 플렉스 층(48, 50)은 접착 재료(51)에 의해 매설식 다이 모듈의 대향 표면들에 가해지는 비절단 적층체 플렉스 층의 형태로서, 초기 적층체 플렉스 층(18)로부터 외측으로 연장하는 동일한 개수의 적층체 플렉스 층을 구비하는 평형 상태의 매설식 다이 모듈을 형성한다. 즉, 이 초기 적층체 플렉스 층(18)은 "중심" 적층체 플렉스 층을 형성하고, 이 추가 적층체 플렉스 층(48, 50)은 초기 적층체 플렉스 층(18)의 대향하는 측면 상(초기 적층체 플렉스 층(18)의 제 1 및 제 2 표면(24, 26) 상)에 가해진다. 이와 같은 양면 적층 공정은 초기 적층체 플렉스 층(18)에 부여되는 응력을 감소시키는 작용을 하여, 그 휨을 방지한다.
도 9에 도시된 바와 같이, 복수의 비아(20)가 추가 적층체 플렉스 층(48, 50)의 각각 내에 형성된다. 금속 상호접속체(22)는 또한 비아(20) 및 추가 적층체 플렉스 층(48, 50)을 통해 하방으로 연장하도록 형성/패터닝되어, 인접하는 비절단 적층체 플렉스 층(32, 38)에 이 추가 적층체 플렉스 층(48, 50)의 각각을 전기 접속시킨다. 적층체 플렉스 층(32, 38)의 패터닝과 유사하게, 추가 적층체 플렉스 층(48, 50)의 패터닝이 양면 패터닝 공정에 따라 수행된다. 즉, 적층체 플렉스 층(48) 내에 형성되는 비아(20)는 제 1 방향(44)(즉, 위에서 아래로)으로부터 천공/레이저 융제되고, 한편 적층체 플렉스 층(50) 내에 형성되는 비아(20)는 제 2 방향(46)(즉, 아래에서 위로)으로부터 천공/레이저 융제된다.
본 발명의 실시형태들에 따르면, 층(48, 50)을 초과하는 더 추가 적층체 플렉스 층이 매설식 다이 모듈의 추가의 집적 중에 가해질 수 있고, 가해지는 추가 적층체 플렉스 층의 개수는 이 매설식 다이 모듈의 설계 고려사항에 의존한다.
이제 도 10을 참조하면, 모든 추가 적층체 플렉스 층(48, 50)의 적층 후, 솔더(solder) 마스크 층(52)이 매설식 다이 모듈의 대향 표면 상의 최외측의 적층체 플렉스 층(48, 50)에 가해진다. 이 솔더 마스크(52)는 이 매설식 다이 모듈에 별개의 패키지/모듈의 접속을 제공한다. 예를 들면, 하나의 실시형태에 따르면, 도 11에 도시된 바와 같이, 볼 그리드 어레이(BGA) 패키지(54)는 이 매설식 다이 모듈(10)에 조립되거나 적층된다. 또 하나의 실시예에 따르면, 도 12에 도시된 바와 같이, 별개의 매설식 다이 모듈(56)이 매설식 다이 모듈(10) 상에 적층된다. 하나의 실시형태에 따르면, 이 적층된 매설식 다이 모듈(10, 56)은 볼 그리드 어레이(58)에 의해 상호 결합되지만, 예를 들면, 랜드 그리드 어레이(land grid array) 또는 전도성 에폭시도 이 모듈을 함께 결합하기 위해 사용될 수도 있다는 것이 인식된다. 도 12는 수직 배열로 2 개의 매설식 다이 모듈(10, 56)의 적층을 보여주지만, 더 많은 개수의 매설식 다이 모듈이 상호 적층될 수 있다는 것이 인식된다.
이제 도 13을 참조하면, 본 발명의 또 하나의 실시형태에 따르면, 통상의 수평면 내에 배치/가해지는 제 1 다이(62) 및 제 2 다이(64)를 포함하는 매설식 다이 모듈(60)이 도시되어 있다. 도 13의 실시형태에 따르면, 제 1 및 제 2 다이(62, 64)의 각각은 초기 적층체 플렉스 층(66)의 두께와 일치되는 두께를 갖는다. 제 1 및 제 2 다이(62, 64)의 각각은 동일한 수평면 내에 배치되도록 초기 적층체 플렉스 층(66) 내에 형성되는 별개의 다이 개구(68, 70) 내에 설치된다. 복수의 비아(20) 및 비아(20)를 통해 하방으로 연장하는 금속 상호접속체(22)는, 금속 상호접속체가 제 1 및 제 2 다이(62, 64)의 각각 상의 패드(76)까지 연장하도록, 인접하는 비절단 적층체 플렉스 층(72, 74) 내에서 패터닝된다. 즉, 금속 상호접속체(22)는 패드(76)까지 하방으로 연장하여 제 1 및 제 2 다이(62, 64)의 다이 패드(76)에 직접적인 금속 및 전기 접속을 형성한다. 동일 평면(즉, 적층체 플렉스 층(66)) 상의 제 1 및 제 2 다이(62, 64)의 병렬 매립에 의하면, 이 매설식 다이 모듈(60) 내의 적층체 플렉스 층의 개수가 감소될 수 있고, 따라서 매설식 다이 모듈(60)의 총 두께를 감소시키는 것에 도움이 되고, 관련된 제조 비용을 절감시킨다.
따라서, 유리하게도, 본 발명의 실시형태들은 단축된 제조 사이클 시간을 갖는, 그리고 또 보강체의 사용 없이 모듈의 휨을 최소화하면서 다중 적층체 층을 적층을 가능하게 하는 매설식 다이 모듈 집적 공정을 제공한다. 이 집적 공정은 (다중 경화 단계들을 통한) 다중 접착제 층의 경화를 단일 경화 단계로 조합함으로써, 공정 시간 및 관련 비용을 절감하고, 또 다이 주위의 모든 공극을 완전히 제거하기 위해 진공 적층 단계를 사용하여, 다이 주위의 공극 형성 영역이 완전히 충전된다. 또한 , 이 집적 공정은 양면 적층 및 포함되는 비아 형성 공정들에 기초하여, 그리고 매설식 다이의 양면 상의 동일한 접착제의 사용에 기초하여 완전하게 평형을 이루는 모듈을 제공한다. 이 집적 공정으로부터 얻어지는 완성된 매설식 다이 모듈은 매우 얇고, 적층된 다이 모듈의 형성을 제공하기 위해 추가 매설식 다이 모듈과 적합될 수 있다. 따라서, 본 발명의 매설식 다이 모듈 집적 기술에 기초하여, 기존의 매설식 다이 모듈 집적 기술에 비해 감소된 두께, 제어된 평평도, 개선된 설계 밀도, 증대된 해결능력, 및 개선된 전기적 성능을 갖는 매설식 다이 모듈이 구성될 수 있다.
그러므로, 본 발명의 일 실시형태에 따르면, 매설식 다이 모듈의 형성 방법은 초기 적층체 플렉스 층을 제공하는 단계, 초기 적층체 플렉스 층 내 및 초기 적층체 플렉스 층 상에 복수의 비아 및 복수의 금속 상호접속체를 형성하는 단계로서, 초기 적층체 플렉스 층의 대향하는 제 1 및 제 2 표면의 각각에 상호접속체를 형성하도록 복수의 금속 상호접속체가 각 비아를 통해 연장하는, 상기 초기 적층체 플렉스 층 내 및 상에의 복수의 비아 및 복수의 금속 상호접속체 형성 단계, 및 초기 적층체 플렉스 층을 관통하는 다이 개구를 형성하는 단계를 포함한다. 본 방법은 또한 접착 재료에 의해 초기 적층체 플렉스 층의 제 1 표면에 제 1 비절단 적층체 플렉스 층을 고정하는 단계, 초기 적층체 플렉스 층의 다이 개구 내 및 접착 재료 상에 다이를 위치시키는 단계, 접착 재료에 의해 초기 적층체 플렉스 층의 제 2 표면에 제 2 비절단 적층체 플렉스 층을 고정하는 단계, 제 1 비절단 적층체 플렉스 층과 초기 적층체 플렉스 층 사이 및 제 2 비절단 적층체 플렉스 층과 초기 적층체 플렉스 층 사이의 접착 재료를 경화시키는 단계, 및 제 1 및 제 2 비절단 적층체 플렉스 층 내 및 상기 제 1 및 제 2 비절단 적층체 플렉스 층 상에 복수의 비아 및 복수의 금속 상호접속체를 형성하는 단계로서, 복수의 금속 상호접속체의 각각은 각 비아를 통해 연장하고, 또한 초기 적층체 플렉스 층 상의 금속 상호접속체 및 다이 상의 다이 패드 중 하나에 직접 금속화되는, 상기 제 1 및 제 2 비절단 적층체 플렉스 층 내 및 상에의 복수의 비아 및 복수의 금속 상호접속체 형성 단계를 포함한다.
본 발명의 다른 실시형태에 따르면, 매립식 칩 패키지를 형성하는 방법은 중심 적층체 층 내에 복수의 비아를 형성하는 단계, 중심 적층체 층의 대향하는 제 1 및 제 2 표면의 각각에 상호접속체를 형성하도록 복수의 비아를 통해 연장하는 복수의 금속 상호접속체를 형성하는 단계, 중심 적층체 층을 관통하는 칩 개구를 형성하는 단계, 접착 재료에 의해 중심 적층체 층의 제 1 표면에 제 1 비절단 적층체 층을 접착하는 단계, 및 중심 적층체 층의 칩 개구 내 및 접착 재료 상에 중심 적층체 층의 두께와 동일한 두께를 갖는 칩을 위치시키는 단계를 포함한다. 본 방법은 또한 접착 재료에 의해 중심 적층체 층의 제 2 표면에 제 2 비절단 적층체 층을 접착하는 단계, 제 1 비절단 적층체 층과 중심 적층체 층 사이 및 제 2 비절단 적층체 층과 중심 적층체 층 사이의 접착 재료를 경화시키는 단계, 및 복수의 비아 및 복수의 금속 상호접속체를 형성하도록 제 1 및 제 2 비절단 적층체 층을 패터닝하는 단계로서, 복수의 금속 상호접속체의 각각은 각 비아를 통해 연장하고, 또한 중심 적층체 층 상의 금속 상호접속체 및 칩 상의 칩 패드 중 하나에 직접 금속화되는, 상기 제 1 및 제 2 비절단 적층체 층 패터닝 단계를 포함한다.
본 발명의 또 다른 실시형태에 따르면, 매립식 칩 패키지는 복수의 비아 및 복수의 금속 상호접속체를 형성하도록 중심 적층체 층을 사전 패터닝하는 단계로서, 복수의 금속 상호접속체는 복수의 비아를 통해 연장하고, 또한 중심 적층체 층의 대향하는 제 1 및 제 2 표면의 각각에 상호접속체를 형성하는, 상기 사전 패터닝 단계를 포함하는 공정에 의해 제조된다. 본 공정은 또한 중심 적층체 층을 관통하는 다이 개구를 형성하는 단계, 접착 재료에 의해 중심 적층체 층의 제 1 표면에 제 1 비절단 적층체 층을 접착하는 단계, 중심 적층체 층의 다이 개구 내 및 접착 재료 상에 중심 적층체 층의 두께와 동일한 두께를 갖는 다이를 위치시키는 단계, 접착 재료에 의해 중심 적층체 층의 제 2 표면에 제 2 비절단 적층체 층을 접착하는 단계, 제 1 비절단 적층체 플렉스 층과 베이스 적층체 플렉스 층 사이 및 제 2 비절단 적층체 플렉스 층과 베이스 적층체 플렉스 층 사이의 접착 재료를 동시에 함께 경화시키는 단계, 및 복수의 비아 및 복수의 금속 상호접속체를 형성하도록 제 1 및 제 2 비절단 적층체 플렉스 층에 양면 패터닝을 수행하는 단계로서, 제 1 비절단 적층체 플렉스 층의 복수의 비아 및 복수의 금속 상호접속체는 제 1 방향으로부터 형성되고, 제 2 비절단 적층체 플렉스 층의 복수의 비아 및 복수의 금속 상호접속체는 제 1 방향에 반대되는 제 2 방향으로부터 형성되는, 상기 양면 패터닝 수행 단계를 포함한다.
이상에서 본 발명은 제한된 수의 실시형태들에만 관련하여 상세히 설명되었으나, 본 발명은 이와 같은 개시된 실시형태들에 한정되지 않는다는 것이 쉽게 이해될 것이다. 오히려, 본 발명은 본 발명의 사상 및 범위에 상응하지만 본 명세서에 설명되어 있지 않은 임의의 수의 변화, 변경, 치환 또는 등가의 배치를 포함하도록 개변될 수 있다. 또한 , 이상에서 본 발명의 다양한 실시형태들이 설명되었으나, 본 발명의 양태들은 설명된 실시형태들의 단지 일부만을 포함할 수 있다는 것이 이해되어야 한다. 따라서, 본 발명은 전술한 설명에 의해서가 아니라, 첨부된 청구항들의 범위에 의해서만 제한되는 것으로 보아야 한다.

Claims (20)

  1. 매설식 다이 모듈의 형성 방법에 있어서,
    초기 적층체 플렉스 층(laminate flex layer)(18)을 제공하는 단계,
    상기 초기 적층체 플렉스 층(18) 내 및 상기 초기 적층체 플렉스 층(18) 상에 복수의 비아(vias)(20) 및 복수의 금속 상호접속체(interconnects)(22)를 형성하는 단계로서, 상기 초기 적층체 플렉스 층의 대향하는 제 1 및 제 2 표면(24, 26)의 각각에 상호접속체를 형성하도록 복수의 금속 상호접속체가 각 비아를 통해 연장하는, 단계,
    상기 초기 적층체 플렉스 층을 관통하는 다이 개구(28)를 형성하는 단계,
    접착 재료(34)에 의해 상기 초기 적층체 플렉스 층(18)의 제 1 표면(24)에 제 1 비절단 적층체 플렉스 층(32)을 고정하는 단계,
    상기 초기 적층체 플렉스 층(18)의 다이 개구(28) 내 및 상기 접착 재료 상에 다이(30)를 위치시키는 단계,
    접착 재료(34)에 의해 상기 초기 적층체 플렉스 층(18)의 제 2 표면(26)에 제 2 비절단 적층체 플렉스 층(38)을 고정하는 단계,
    상기 제 1 비절단 적층체 플렉스 층과 상기 초기 적층체 플렉스 층 사이 및 상기 제 2 비절단 적층체 플렉스 층과 상기 초기 적층체 플렉스 층 사이의 접착 재료(34)를 동시에 함께 경화시키는 단계, 및
    상기 제 1 및 제 2 비절단 적층체 플렉스 층(32, 38) 내 및 상기 제 1 및 제 2 비절단 적층체 플렉스 층(32, 38) 상에 복수의 비아(20) 및 복수의 금속 상호접속체(22)를 형성하는 단계로서, 복수의 금속 상호접속체의 각각은 각 비아를 통해 연장하고, 또한 상기 초기 적층체 플렉스 층 상의 금속 상호접속체 및 상기 다이(30) 상의 다이 패드 중 하나에 직접 금속화되는, 단계를 포함하고,
    상기 초기 적층체 플렉스 층(18)에 상기 제 1 비절단 적층체 플렉스 층(32)을 고정하는 단계 및 상기 초기 적층체 플렉스 층(18)에 상기 제 2 비절단 적층체 플렉스 층(38)을 고정하는 단계는, 상기 접착 재료(34)의 경화를 방지하는 온도에서 행해지는
    매설식 다이 모듈 형성 방법.
  2. 제 1 항에 있어서,
    접착 재료(51)에 의해 상기 제 1 및 제 2 비절단 적층체 플렉스 층의 각각에 추가 비절단 적층체 플렉스 층(48, 50)을 고정하는 단계, 및
    복수의 비아(20) 및 복수의 금속 상호접속체(22)를 형성하도록 상기 추가 비절단 적층체 플렉스 층(48, 50)의 각각을 선택적으로 패터닝하는 단계로서, 복수의 금속 상호접속체의 각각은 각 비아를 통해 연장하고, 또한 상기 제 1 및 제 2 비절단 적층체 플렉스 층의 각 하나 상의 금속 상호접속체에 직접 금속화되는, 단계를 더 포함하는
    매설식 다이 모듈 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 초기 적층체 플렉스 층(18)에 상기 제 1 비절단 적층체 플렉스 층(32)을 진공 적층하는 단계, 및
    상기 초기 적층체 플렉스 층(18)에 상기 제 2 비절단 적층체 플렉스 층(38)을 진공 적층하는 단계를 더 포함하는
    매설식 다이 모듈 형성 방법.
  4. 제 3 항에 있어서,
    상기 다이 개구(28)를 형성하는 단계는, 상기 다이의 면적보다 넓은 면적을 갖는 개구를 형성하여, 상기 다이가 상기 개구 내에 위치되었을 때 상기 다이의 주위에 공극 형성 영역(moated region)(36)이 존재하도록 하는 단계를 포함하고,
    상기 제 1 및 제 2 비절단 적층체 플렉스 층을 상기 초기 적층체 플렉스 층에 진공 적층한 결과로서 상기 공극 형성 영역(36)이 접착 재료(34)로 완전하게 충전되어, 상기 다이 주위에 공극이 존재하지 않게 되는
    매설식 다이 모듈 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 다이(30)는 상기 초기 적층체 플렉스 층의 두께와 동일한 두께를 갖는
    매설식 다이 모듈 형성 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 초기 적층체 플렉스 층의 제 1 표면에 상기 제 1 비절단 적층체 플렉스 층을 고정하는 단계는,
    상기 제 1 비절단 적층체 플렉스 층(32)을 접착 재료로 코팅하는 단계, 및
    상기 접착 재료에 의해 상기 초기 적층체 플렉스 층에 상기 제 1 비절단 적층체 플렉스 층(32)을 적층하는 단계를 포함하는
    매설식 다이 모듈 형성 방법.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 비절단 적층체 플렉스 층(32, 38)은 접착 재료의 경화를 방지하는 온도에서 상기 초기 적층체 플렉스 층(18)에 적층되는
    매설식 다이 모듈 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    내부에 형성된 상기 다이 개구(28) 내에 상기 다이(30)가 위치되어 있는 상기 초기 적층체 플렉스 층(18)은 상기 매설식 다이 모듈 내의 중심 적층체 플렉스 층을 포함하고, 동일한 수의 비절단 적층체 플렉스 층이 상기 중심 적층체 플렉스 층의 제 1 및 제 2 표면에 각각 추가되는
    매설식 다이 모듈 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 복수의 금속 상호접속체(22)의 형성은,
    적층체 플렉스 층 상에 금속 재료를 증착하는 단계, 및
    상기 금속 재료를 패터닝 및 에칭하여 금속 상호접속체를 형성하는 단계를 포함하는
    매설식 다이 모듈 형성 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 초기 적층체 플렉스 층(18)을 관통하는 제 2 다이 개구를 형성하는 단계, 및
    상기 초기 적층체 플렉스 층(66)의 제 2 다이 개구 내 및 상기 제 1 비절단 적층체 플렉스 층 상의 접착 재료 상에 제 2 다이(64)를 위치시키는 단계를 더 포함하는
    매설식 다이 모듈 형성 방법.
  11. 매립식 칩 패키지에 있어서,
    복수의 비아(20) 및 복수의 금속 상호접속체(22)를 형성하도록 중심 적층체 층(18)을 사전 패터닝하는 단계로서, 복수의 금속 상호접속체(22)는 복수의 비아를 통해 연장하고, 또한 상기 중심 적층체 층(18)의 대향하는 제 1 및 제 2 표면(24, 26)의 각각에 상호접속체를 형성하는, 단계,
    상기 중심 적층체 층을 관통하는 다이 개구(28)를 형성하는 단계,
    접착 재료(34)에 의해 상기 중심 적층체 층(18)의 제 1 표면(24)에 제 1 비절단 적층체 층(32)을 접착하는 단계,
    상기 중심 적층체 층(18)의 다이 개구(28) 내 및 상기 접착 재료(34) 상에, 상기 중심 적층체 층의 두께와 동일한 두께를 갖는 다이(30)를 위치시키는 단계,
    접착 재료(34)에 의해 상기 중심 적층체 층(18)의 제 2 표면(26)에 제 2 비절단 적층체 층(38)을 접착하는 단계,
    상기 제 1 비절단 적층체 층과 상기 중심 적층체 층 사이 및 상기 제 2 비절단 적층체 층과 상기 중심 적층체 층 사이의 접착 재료(34)를 동시에 함께 경화시키는 단계, 및
    복수의 비아(20) 및 복수의 금속 상호접속체(22)를 형성하도록 상기 제 1 및 제 2 비절단 적층체 층에 양면 패터닝(double-sided paterning)을 수행하는 단계로서, 상기 제 1 비절단 적층체 층(32)의 복수의 비아 및 복수의 금속 상호접속체는 제 1 방향으로부터 형성되고, 상기 제 2 비절단 적층체 층(38)의 복수의 비아 및 복수의 금속 상호접속체는 상기 제 1 방향에 반대되는 제 2 방향으로부터 형성되는, 단계를 포함하는 공정에 의해 제조되고,
    상기 중심 적층체 층(18)에 상기 제 1 비절단 적층체 층(32)을 접착하는 단계 및 상기 초기 적층체 플렉스 층(18)에 상기 제 2 비절단 적층체 층(38)을 접착하는 단계는, 상기 접착 재료(34)의 경화를 방지하는 온도에서 행해지는
    매립식 칩 패키지.
  12. 제 11 항에 있어서,
    상기 공정은, 상기 제 1 및 제 2 비절단 적층체 층(32, 38)을 상기 중심 적층체 층(18)에 진공 적층하여, 상기 다이(30)를 둘러싸는 공극 형성 영역(36) 내에 존재하는 임의의 공극을 접착 재료로 충전하는 단계를 더 포함하는
    매립식 칩 패키지.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 다이(30)는 상기 중심 적층체 층의 두께와 동일한 두께를 갖는
    매립식 칩 패키지.
  14. 제 11 항 또는 제 12항에 있어서,
    상기 매립식 칩 패키지는 상기 중심 적층체 층(18)에의 상기 제 1 및 제 2 비절단 적층체 층(32, 38)의 양면 적층에 기초한, 그리고 상기 제 1 비절단 적층체 층과 상기 중심 적층체 층 사이 및 상기 제 2 비절단 적층체 층과 상기 중심 적층체 층 사이에의 동일한 접착 재료의 적용에 기초한 완전 균형 구조체(completely balanced structure)를 포함하는
    매립식 칩 패키지.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020130031093A 2012-03-27 2013-03-22 극박의 매설식 다이 모듈 및 그 제조 방법 KR102071522B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/431,168 2012-03-27
US13/431,168 US8658473B2 (en) 2012-03-27 2012-03-27 Ultrathin buried die module and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20130110052A KR20130110052A (ko) 2013-10-08
KR102071522B1 true KR102071522B1 (ko) 2020-03-02

Family

ID=47997208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130031093A KR102071522B1 (ko) 2012-03-27 2013-03-22 극박의 매설식 다이 모듈 및 그 제조 방법

Country Status (7)

Country Link
US (2) US8658473B2 (ko)
EP (1) EP2672789B1 (ko)
JP (1) JP6342120B2 (ko)
KR (1) KR102071522B1 (ko)
CN (2) CN103367169B (ko)
SG (1) SG193756A1 (ko)
TW (1) TWI593030B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
KR20150074785A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 빌드업 절연필름, 그를 이용한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9930793B2 (en) 2014-03-27 2018-03-27 Intel Corporation Electric circuit on flexible substrate
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
US9653438B2 (en) * 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
US10192846B2 (en) 2014-11-05 2019-01-29 Infineon Technologies Austria Ag Method of inserting an electronic component into a slot in a circuit board
US10553557B2 (en) 2014-11-05 2020-02-04 Infineon Technologies Austria Ag Electronic component, system and method
US10064287B2 (en) * 2014-11-05 2018-08-28 Infineon Technologies Austria Ag System and method of providing a semiconductor carrier and redistribution structure
JP2016219477A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
WO2017022807A1 (ja) * 2015-08-03 2017-02-09 Ｊｘ金属株式会社 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
JP6438370B2 (ja) * 2015-08-03 2018-12-12 Ｊｘ金属株式会社 プリント配線板の製造方法、表面処理銅箔、積層体、プリント配線板、半導体パッケージ及び電子機器
KR102384863B1 (ko) * 2015-09-09 2022-04-08 삼성전자주식회사 반도체 칩 패키지 및 이의 제조 방법
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
KR102566996B1 (ko) * 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
KR101994748B1 (ko) * 2016-09-12 2019-07-01 삼성전기주식회사 팬-아웃 반도체 패키지
CN106711053B (zh) * 2016-12-30 2019-09-17 清华大学 薄芯片柔性封装方法及所制备的封装结构
CN106876291B (zh) * 2016-12-30 2020-04-10 清华大学 一种薄芯片柔性扇出封装方法及所制备的封装结构
DE112016007561T5 (de) * 2016-12-31 2019-10-02 Intel Corporation Elektronisches bauelementgehäuse
TWI648854B (zh) * 2017-06-14 2019-01-21 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
US11227841B2 (en) * 2018-06-28 2022-01-18 Intel Corporation Stiffener build-up layer package
DE102019117844A1 (de) * 2018-09-27 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte-schaltung-package und verfahren
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN110957269A (zh) * 2019-11-08 2020-04-03 广东佛智芯微电子技术研究有限公司 一种改善埋入式扇出型封装结构电镀性能的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164475A (ja) 2000-11-24 2002-06-07 Nitto Denko Corp 半導体装置
JP2002270712A (ja) 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
WO2011058879A1 (ja) * 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5567657A (en) 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3798597B2 (ja) 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP2002246745A (ja) 2001-02-14 2002-08-30 Ibiden Co Ltd 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP4694007B2 (ja) 2001-02-14 2011-06-01 イビデン株式会社 三次元実装パッケージの製造方法
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US7332819B2 (en) 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
US20030116860A1 (en) 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
JP2003234432A (ja) 2002-02-08 2003-08-22 Ibiden Co Ltd 半導体チップ実装回路基板および多層化回路基板
EP2866258B1 (en) 2002-05-31 2019-04-17 Socionext Inc. Semiconductor device and manufacturing method thereof
TWI251916B (en) 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
JP2005317903A (ja) 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
DE102004041889B4 (de) 2004-08-30 2006-06-29 Infineon Technologies Ag Halbleitervorrichtung mit gestapelten Halbleiterbauelementen und Verfahren zu deren Herstellung
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
TWI261329B (en) 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
US7640655B2 (en) 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
US7504283B2 (en) * 2006-12-18 2009-03-17 Texas Instruments Incorporated Stacked-flip-assembled semiconductor chips embedded in thin hybrid substrate
TWI330401B (en) * 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
US20080318413A1 (en) 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and interconnect component recovery process
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
TWI399140B (zh) * 2009-06-12 2013-06-11 Unimicron Technology Corp 內埋式封裝結構的製作方法
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
JP5280309B2 (ja) * 2009-07-17 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
US8742561B2 (en) * 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
US9262015B2 (en) 2010-06-28 2016-02-16 Intel Corporation System for portable tangible interaction
US8653670B2 (en) * 2010-06-29 2014-02-18 General Electric Company Electrical interconnect for an integrated circuit package and method of making same
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US8304913B2 (en) * 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164475A (ja) 2000-11-24 2002-06-07 Nitto Denko Corp 半導体装置
JP2002270712A (ja) 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
WO2011058879A1 (ja) * 2009-11-12 2011-05-19 日本電気株式会社 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板

Also Published As

Publication number Publication date
TW201349364A (zh) 2013-12-01
JP6342120B2 (ja) 2018-06-13
EP2672789A3 (en) 2017-11-22
CN103367169B (zh) 2018-02-27
US20140183750A1 (en) 2014-07-03
EP2672789B1 (en) 2020-03-18
US20130256900A1 (en) 2013-10-03
US9236348B2 (en) 2016-01-12
TWI593030B (zh) 2017-07-21
CN103367169A (zh) 2013-10-23
SG193756A1 (en) 2013-10-30
KR20130110052A (ko) 2013-10-08
EP2672789A2 (en) 2013-12-11
CN108109982A (zh) 2018-06-01
US8658473B2 (en) 2014-02-25
JP2013243345A (ja) 2013-12-05

Similar Documents

Publication Publication Date Title
KR102071522B1 (ko) 극박의 매설식 다이 모듈 및 그 제조 방법
KR101690549B1 (ko) 내장 칩 패키지
JP2013243345A5 (ko)
KR102295990B1 (ko) 임베딩된 반도체 디바이스 패키지 및 그 제조 방법
US10068840B2 (en) Electrical interconnect for an integrated circuit package and method of making same
KR20160023585A (ko) 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
US9570376B2 (en) Electrical interconnect for an integrated circuit package and method of making same
JP2009246367A (ja) ウェーハ・スケール・パッケージを形成するシステム及び方法
US20220230948A1 (en) Embedded semiconductor packages and methods thereof
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
US9730329B2 (en) Active chip package substrate and method for preparing the same
JP6034664B2 (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
JP2006012885A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant