JP2009246367A - ウェーハ・スケール・パッケージを形成するシステム及び方法 - Google Patents

ウェーハ・スケール・パッケージを形成するシステム及び方法 Download PDF

Info

Publication number
JP2009246367A
JP2009246367A JP2009081073A JP2009081073A JP2009246367A JP 2009246367 A JP2009246367 A JP 2009246367A JP 2009081073 A JP2009081073 A JP 2009081073A JP 2009081073 A JP2009081073 A JP 2009081073A JP 2009246367 A JP2009246367 A JP 2009246367A
Authority
JP
Japan
Prior art keywords
wafer level
level package
polymer laminates
interconnects
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009081073A
Other languages
English (en)
Other versions
JP5588620B2 (ja
JP2009246367A5 (ja
Inventor
Christopher James Kapusta
クリストファー・ジェームズ・カプスタ
Donald Cunningham
ドナルド・カニングハム
Richard Joseph Saia
リチャード・ジョセフ・サイア
Kevin Durocher
ケビン・ドゥローシャー
Joseph Iannotti
ジョセフ・イアノッティ
William Hawkins
ウィリアム・ホーキンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2009246367A publication Critical patent/JP2009246367A/ja
Publication of JP2009246367A5 publication Critical patent/JP2009246367A5/ja
Application granted granted Critical
Publication of JP5588620B2 publication Critical patent/JP5588620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ウェーハ・ダイの応力及び歪みを最小限に抑える。半田ボール／バンプのピッチ及び高さを小さくする。
【解決手段】複数のダイ・パッド（２２）を有するシリコン集積回路（ＩＣ）基材（１０）の上に配置された複数のポリマー・ラミネート（１６）の各々が、別個の予備形成されたラミネート・シートで構成され、それぞれのダイ・パッド（２２）に対応する内部に形成された複数のバイア（２０）を有している。複数の金属インタコネクト（２６）が複数のポリマー・ラミネート（１６）の各々に形成され、ポリマー・ラミネート（１６）の上面の一部を被覆してバイア（２０）を通って下降して延在し、下方に配置された隣接したポリマー・ラミネート（１６）の金属インタコネクト（２６）と接触する。入出力（Ｉ／Ｏ）システム・インタコネクト（３４）が、ウェーハ・レベル・パッケージ（１２）の上面に配置されて複数の金属インタコネクト（２６）に取り付けられる。
【選択図】図５

Description

本発明の各実施形態は一般的には、集積回路パッケージに関し、さらに具体的には、集積回路のウェーハ・レベル・パッケージに関する。ウェーハ・レベル・パッケージは、積層型の再配置層及び高密度インタコネクトを用いて製造される。
集積回路が益々小型化し良好な動作性能を達成するにつれて、集積回路（ＩＣ）パッケージングのパッケージ技術も呼応して進化し、リード型パッケージングから積層ボール・グリッド・アレイ（ＢＧＡ）型パッケージングとなり、遂にはチップ・スケール・パッケージング（ＣＳＰ）に到った。ＩＣチップのパッケージ技術の進歩は、高性能化、小型化及び信頼性向上を達成することに対する要求が常に増大し続けていることにより推進されている。新たなパッケージ技術は、大規模製造を目的としてバッチ式生産の可能性をさらに与えるものでなければならず、これにより規模の経済を達成しなければならない。
ＣＳＰの一つの特定的な形態がウェーハ・レベル・パッケージング（ＷＬＰ）である。ＷＬＰは、ＢＧＡパッケージングに用いられている面積アレイ型パッケージングのアプローチを採用している。このアプローチはＷＬＰをＩＣチップと実質的に同等の寸法のパッケージ外形とすることを可能にして、ＷＬＰをＣＳＰの最小形態とする。ＷＬＰは、ＩＣパッケージ法をウェーハ・レベルで実行し、またウェーハ・レベルの信頼性を組み入れてＩＣ稼働試験を容易にすることを可能にしている。従って、ウェーハ・レベル・パッケージングは、大規模製造の全体にわたって低費用生産を提供し得るＩＣパッケージ法の一つの解となる可能性のため電子回路業界の多大な関心を集めている。
現状のＷＬＰの一製造方法として「再配置層及びバンプ（Re-distribution Layer and Bump）」製法がある。再配置層及びバンプ・パッケージ法では、多層薄膜金属の再配線（re-routing）及びインタコネクト・システムをウェーハの各々の素子に堆積させる。この付加的なインタコネクトの階層によって各々のチップの周辺結合パッドを再配置して、チップの表面に均等に展開されたアンダーバンプ・メタル・パッドの面積型アレイとする。拡張回路基板に素子を接続するのに用いられる半田ボール又はバンプは、これらのアンダーバンプ・メタル・パッドの上に続いて載置される。

米国特許第６７６７７６４号
再配線及びインタコネクト・システムの施工は典型的には、素子製造自体に用いられている標準的な光リソグラフィ及び薄膜堆積手法を用いて達成されている。すなわち、ベンゾシクロブテン（ＢＣＢ）又はポリイミド材料を堆積させて再配置層を形成するために塗布（spin-on）型堆積手法が典型的に用いられている。しかしながら、塗布型施工法による再配置層の堆積は、製造されて得られるＷＬＰの構造及び機能性に関する本質的な制限を有する。例えば、シリコン・ウェーハでの塗布層の形成はシリコン・ウェーハに応力を加えて、ウェーハ歪みを生じ得る。ウェーハ歪みを最小限にするために、塗布層の数を１層又は２層に制限し、且つ／又は好ましい厚みよりも厚いダイを用いなければならない。また、塗布用誘電体を硬化するのに高温が必要とされるが、高温は全ての冶金学的な工程及び材料と両立する訳ではない。さらに、塗布層は、周辺結合パッドの再配置／再配線を考慮しているに過ぎず、埋め込み型抵抗器／キャパシタ、遮蔽層又は他の微小電気機械システム（ＭＥＭＳ）のような追加要素のＷＬＰへの導入は考慮していない。
シリコン・ウェーハに誘発される応力はまた、入出力（Ｉ／Ｏ）システムのＷＬＰへの形成にも制限を加える。すなわち、塗布層によってシリコン・ウェーハに応力が加わるため、Ｉ／Ｏシステム・インタコネクトの形成のためにはさらに大きくさらに堅牢なバンプ（すなわち半田ボール／接続）及びアンダーフィル・エポキシが必要とされる。これらの大きい半田ボール及びアンダーフィル・エポキシを用いると、Ｉ／Ｏシステムのバンプ密度が制限され、また達成可能なＷＬＰの小型化の水準が制限される。
従って、ウェーハ・ダイの応力及び歪みを最小限に抑えつつ多数の再配置層の施工を考慮したＷＬＰ製造のための方法が求められている。さらに、半田ボール／バンプのピッチ及び高さを小さくして、Ｉ／Ｏシステム・インタコネクトの高密度化及びＷＬＰの小型化を可能にする製造方法が求められている。
本発明の各実施形態は、複数の再配置層がシリコン・ウェーハに逐次積層されているようなＷＬＰ製造の方法を提供することにより上述の各欠点を克服する。逐次積層型再配置層は、シリコン・ウェーハに加わる応力を小さくして、ウェーハにおける高密度入出力（Ｉ／Ｏ）システム・インタコネクトの各々のチップでの形成を可能にする。
本発明の一観点によれば、ウェーハ・レベル・パッケージが、上面に形成された複数のダイ・パッドを有するシリコン集積回路（ＩＣ）基材と、このＩＣ基材の上に配置され別個の予備形成されたラミネート・シートを含む複数のポリマー・ラミネートとを含んでおり、複数のポリマー・ラミネートの各々が、内部に形成された複数のバイアを有し、複数のバイアの各々がそれぞれのダイ・パッドに対応する。ウェーハ・レベル・パッケージはまた、複数のポリマー・ラミネートの各々の上に形成された複数の金属インタコネクトを含んでおり、複数の金属インタコネクトの各々が、それぞれのポリマー・ラミネートの上面の一部を被覆してバイアを通って下降して延在し、下方に配置された隣接したポリマー・ラミネートの金属インタコネクトと接触している。ウェーハ・レベル・パッケージはさらに、ウェーハ・レベル・パッケージの上面に配置されて複数の金属インタコネクトに取り付けられた入出力（Ｉ／Ｏ）システム・インタコネクトを含んでいる。
本発明のもう一つの観点によれば、ウェーハ・レベル・パッケージを形成する方法が、上面に集積回路（ＩＣ）を有すると共にＩＣの上面に形成された複数のダイ・パッドを有するシリコン・ウェーハを設けるステップと、シリコン・ウェーハの上面に基材ポリマー・ラミネート層を接着するステップと、基材ポリマー・ラミネート層に複数のバイアを形成するステップとを含んでおり、複数のバイアの各々が、複数のダイ・パッドのそれぞれまで下降して延在している。この方法はまた、複数の金属インタコネクトの各々がそれぞれのバイアを通って下降して延在し、それぞれのダイ・パッドに電気的に接続するように、基材ポリマー・ラミネート層に複数の金属インタコネクトを形成するステップと、基材ポリマー・ラミネート層及び金属インタコネクトに少なくとも１層の追加のポリマー・ラミネート層を加えるステップとを含んでいる。この方法はさらに、最上のポリマー・ラミネート層の金属インタコネクトに複数の入出力（Ｉ／Ｏ）接続を取り付けるステップと、シリコン・ウェーハを複数のウェーハ・レベル・パッケージまで単独化させる（singulating）ステップとを含んでおり、各々のウェーハ・レベル・パッケージが、複数の金属インタコネクトの部分及びその上に複数のＩ／Ｏ接続の部分を含んでいる。
本発明のさらにもう一つの観点によれば、ウェーハ・レベル・パッケージを製造する方法が、上面に形成された複数のダイ・パッドを有するシリコン・ウェーハを設けるステップと、シリコン・ウェーハの上面に複数の再配置層を逐次積層するステップとを含んでおり、複数の再配置層の各々が複数の金属インタコネクトを内部に有している。この方法はまた、複数の入出力（Ｉ／Ｏ）インタコネクト・システムを最上の再配置層の金属インタコネクトに取り付けるステップと、シリコン・ウェーハを複数のウェーハ・レベル・パッケージに単独化するステップとを含んでおり、各々のウェーハ・レベル・パッケージが、複数の金属インタコネクトの部分集合及びその上に複数のＩ／Ｏ接続の部分集合を含んでいる。
これらの利点及び特徴並びに他の利点及び特徴は、添付図面に関して掲げられた以下の本発明の各好適実施形態の詳細な説明からさらに容易に理解されよう。
図面は、本発明を実施するのに現状で思量される各実施形態を示す。
本発明の一実施形態によるウェーハ・レベル・パッケージで構成されたシリコン・ウェーハの上面図である。 本発明の一実施形態による上に積層された再配置層を有するウェーハ・レベル・パッケージの断面図である。 本発明の一実施形態による内部に形成されたバイア及び金属インタコネクトを有するウェーハ・レベル・パッケージの断面図である。 本発明の一実施形態による上に施工された再配置層を有すると共にウェーハ・レベル・パッケージの間に形成された溝を有するシリコン・ウェーハの上面図である。 本発明の一実施形態による上に形成された入出力システム・インタコネクトを有する逐次積層型ウェーハ・レベル・パッケージの断面図である。 本発明の一実施形態による個別のウェーハ・レベル・パッケージに単独化された逐次積層型シリコン・ウェーハの上面図である。 本発明のもう一つの実施形態による内部に形成された空洞を有する逐次積層型ウェーハ・レベル・パッケージの断面図である。 本発明のもう一つの実施形態による内部に含められた埋め込み型受動素子を有する逐次積層型ウェーハ・レベル・パッケージの断面図である。 本発明のもう一つの実施形態による内部に含められた金属遮蔽を有する逐次積層型ウェーハ・レベル・パッケージの断面図である。 本発明のもう一つの実施形態による完成した逐次積層型ウェーハ・レベル・パッケージの断面図である。
本発明は、ウェーハ・レベル・パッケージ（ＷＬＰ）又はウェーハ・レベル・チップ・サイズ・パッケージを形成する方法を提供する。ＷＬＰは、ラミネート層をシリコン・ウェーハに施工し、続いて各々の層に対し穿孔、金属化、及びエッチング／パターン形成を実行することにより形成される。
図１を参照すると、ウェーハ１０が、複数のウェーハ・レベル・パッケージ（ＷＬＰ）又はダイ１２（すなわちウェーハ・スケール・パッケージ）に分割されているものとして示されている。ウェーハ１０は一般的には、単結晶シリコン・インゴット又は多結晶シリコン・インゴットから切り出され、表面に集積回路のレイアウトが形成されるように準備される。ウェーハ１０は上に形成されたＩＣを有しており、複数のＷＬＰ１２で構成されて、ＷＬＰ１２の各々の間にはウェーハ１０を複数の個別のＷＬＰ１２又はダイに切断するために確保されているダイス域１４を含んでいる。
図２に示すように、ＷＬＰ１２を製造する際には、間に施工された接着剤材料１８によって基材ポリマー・ラミネート層１６をシリコン・ウェーハ１０に施工する。基材ポリマー・ラミネート層１６は、従来技術で用いられているような塗布手法によって形成／施工される層とは対照的に、シリコン・ウェーハ１０の上に載置され得る予備形成されたラミネート・シート又はフィルムの形態にある。基材ポリマー・ラミネート１６は、Kapton（商標）、Ultem（商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、又は液晶ポリマー（ＬＣＰ）のような他のポリマー・フィルムで形成され得る。図３を参照して述べると、基材ポリマー・ラミネート層１６のシリコン・ウェーハ１０への施工後に、複数のバイア２０がラミネート層に形成される。バイア２０は、レーザ焼灼法又はレーザ穿孔法によって形成され、シリコン・ウェーハ１０に配置されたダイ・パッド２２に対応する位置に形成される。このようにして、基材ポリマー・ラミネート層１６でのバイア２０のレーザ穿孔によってダイ・パッド２２が露出する。
バイア２０の形成後に、金属層／材料２４を、例えばスパッタリング法又は電気めっき法によって基材ポリマー・ラミネート層１６に施工する。次いで、堆積した金属層／材料２４を金属インタコネクト２６として形成する。手法の一例では、基材ポリマー・ラミネート層１６の上面２８からバイア２０を通って下降して延在する金属インタコネクト２６が形成されるように、金属層／材料２４をパターニングしてエッチングする。このようにして、金属インタコネクト２６はダイ・パッド２２との電気的接続を形成する。この態様で、基材ポリマー・ラミネート層１６は、（例えば）各々のＷＬＰ１２の周辺に配列され得るダイ・パッド２２の構成を再配置してＷＬＰの表面に配分されたインタコネクトの面積型アレイとするように作用する再配置層を形成する。このことについて以下に詳述する。
図４には、ポリマー・ラミネート及び金属インタコネクト２６を施工したシリコン・ウェーハ１０の上面図が示されている。ＷＬＰの製造時、ポリマー・ラミネート層１６のシリコン・ウェーハ１０への積層の後に、ウェーハの残留応力を除去する／低下させるステップを実行する。すなわち、ポリマー・ラミネート層１６の積層によってシリコン・ウェーハ１０に加わり得る残留応力を減少させる又は除去するために、過剰なポリマー材料をＷＬＰ１２の各々の間のダイス域１４から除去する。ポリマー材料は、例えばレーザ焼灼法又はダイス鋸引き法によってダイス域１４に複数の溝３０（すなわち罫書き道（scribe street））を形成することにより除去される。溝３０は１００マイクロメートルの範囲にあってよい。溝３０の形成は、後に行なわれる追加のポリマー再配置層の施工の後にシリコン・ウェーハ１０に反り及び歪みが生じないようにするのに役立つ。
図５に示すように、過剰なポリマー材料をダイス域から除去した後に、１又は複数の追加のポリマー・ラミネート層３２を基材ポリマー・ラミネート層１６に施工する。上で述べたステップと同様に、例えばレーザ焼灼法又はレーザ穿孔法によって追加のポリマー・ラミネート層３２に複数のバイア２０を形成する。追加のポリマー・ラミネート層３２の各々のバイア２０は、金属インタコネクト２６のさらなる再配置を可能にするように、直下に配置されたポリマー・ラミネート層（例えば基材ポリマー・ラミネート層１６）に取り付けられた金属インタコネクト２６に対応する位置に形成される。次いで、上で詳細に述べたように、バイア２０を通って下降して延在し、直下に配置されたポリマー・ラミネート層１６の金属インタコネクト２６と電気的に接触するように金属インタコネクト２６を変形させるために、堆積（例えばスパッタリング又は電気めっき）法並びに続いて行なわれるパターニング及びエッチング法によって、追加のポリマー・ラミネート層３２に金属インタコネクトを再び形成する。
続けて図５を参照して述べると、所望の数の追加のポリマー・ラミネート層３２がシリコン・ウェーハ１０に施工された後に、複数の入出力（Ｉ／Ｏ）インタコネクト３４を最上のポリマー・ラミネート層の金属インタコネクト２６に施工して、Ｉ／Ｏシステム・インタコネクト３６を形成する。一実施形態では、Ｉ／Ｏインタコネクト３４は、金属インタコネクト２６に半田付けされたボール（すなわち半田ボール）として形成される。但し、ＷＬＰ１２とＷＬＰ１２が取り付けられたマザー・ボード（図示されていない）との間に信頼性の高い接続が形成され得るように、めっきバンプ、柱状バンプ、金スタッド・バンプ、金属充填ポリマー・バンプ、又は結線接続／パッドのような他の形態のＩ／Ｏインタコネクト３４を取り付けてもよい。
複数のポリマー・ラミネート層１６、３２の逐次施工によって提供される金属インタコネクト２６の再配置によって、増大した数のＩ／Ｏインタコネクト３４をＷＬＰ１２の上面に形成することが可能になる。すなわち、例えば、金属インタコネクト２６の再配置によって、半田接続３４をＷＬＰ１２にさらに稠密に充填することができる。このように、ＷＬＰ１２の半田接続３４は、従来の半田ボールに比較して減少したピッチ及び高さを有して形成される。例えば、半田接続３４は、高さ１８０マイクロメートル及びピッチ８０マイクロメートルを有するように形成され得る。可撓性のポリマー・ラミネート層におけるかかる寸法での半田接続３４の形成によって、ＷＬＰ１２とＷＬＰ１２が装着されたマザー・ボード（図示されていない）との間の接続接合応力が低下し、このようにして、従来技術において典型的に行なわれているようなＷＬＰのマザー・ボードへの半田付けの後に行なわれる半田接続３４とＷＬＰとマザー・ボードとの間に施工されるアンダフィル・エポキシ混合物の必要性もなくす。
図５にさらに詳細に示すように、シリコン・ウェーハ１０を、厚みを減らすように背面研磨し得ることも思量される。複数のポリマー・ラミネート層１６、３２は、背面研磨を実行するのに十分な強度を提供していなかった塗布層に比較してかかる背面研磨法のための十分な支持を与える。シリコン・ウェーハ１０の背面研磨によって、ＷＬＰ１２の深さ／厚みを減らすことが可能になり、ＷＬＰ１２のさらなる小型化が可能になる。シリコン・ウェーハ１０を所望の厚みに背面研磨した後に、図６に示すようにウェーハを複数の個別のＷＬＰ１２に単独化するようにシリコン・ウェーハ１０を切断することができる。
本発明の製造工程によって提供されるもう一つの有益な改良においては、一体化され得る付加的な要素によってＷＬＰ１２にさらに大きい機能性を与え得ることが思量される。すなわち、ＷＬＰ１２を形成するためにシリコン・ウェーハ１０に施工される複数の逐次的積層１６、３２は、ＷＬＰ１２におけるダイ・パッドの再配置を可能にするばかりでなく、複数の素子の一体化を可能にすることができる。図７を参照して述べると、一実施形態において、エア・ブリッジ及び／又は微小電気機械システム（ＭＥＭＳ）のような１又は複数の微小構造４０を配置することを可能にするように、隣り合ったポリマー・ラミネート層１６、３２の間に空洞３８を形成することができる。空洞３８は、微小構造４０に対する保護を提供し、このようにして寿命を延ばしてＷＬＰ１２の信頼性を高める。
もう一つの実施形態では、図８に示すように、薄膜抵抗器、キャパシタ、又はインダクタのような埋め込み型受動素子４２をＷＬＰ１２に一体化してもよいことが認められよう。すなわち、埋め込み型受動素子４２を別個の金属化工程時に隣接する（すなわち隣り合った）ポリマー・ラミネート層１６、３２の間に施工して、ＷＬＰ１２のさらなる機能性を提供することができる。さらにもう一つの実施形態として、図９は隣り合ったポリマー・ラミネート層１６、３２の間に金属製遮蔽要素４４を含めることを示している。遮蔽要素４４は、無線周波数（ＲＦ）又は電磁干渉（ＥＭＩ）に対する遮蔽をＷＬＰ１２に提供することができる。図７〜図９に示す微小電子素子の施工は、層１６、３２のシリコン・ウェーハ１０への逐次積層によって可能となり、このようにして、かかる微小電子素子の一体化が可能でなかったシリコン・ウェーハへの層の従来の塗布施工と区別される。
ここで図１０を参照すると、同図には完成したＷＬＰ５０が示されている。ＷＬＰ５０は、内部に複数の再配置層５２を含むものとして示されている。３層の再配置層５２を含むものとして図示されているが、例えばＷＬＰ５０が５層又は６層の再配置層５２を含むように付加的な層を施工し得ることが思量される。シリコン・ウェーハ５６に含まれるダイ・パッド５４からの接続を、再配置層５２の各々を通して形成される複数の金属インタコネクト５８によって再配線する。金属インタコネクト５８が再配置層５２のバイア６０を通して形成されて、複数の再配置層５２の各々を電気的に接続する。複数の半田接続６２（例えば半田ボール）が、最上の再配置層５２の金属インタコネクト５８に施工される。複数の半田接続６２は、ＷＬＰ５０の小型化及びＷＬＰとマザー・ボード（図示されていない）との間の低応力接続を可能にした高密度インタコネクト（ＨＤＩ）システム６４を形成する。
限定された数の実施形態に関して本発明を詳細に説明したが、本発明はかかる開示された実施形態に限定されないことを容易に理解されよう。寧ろ、本発明は、本書には記載していないが本発明の真意及び範囲に添った任意の数の変形、変更、置換又は均等構成を組み入れるように改変され得るものである。加えて、本発明の様々な実施形態について記載したが、本発明の各観点は所載の実施形態の一部のみを包含する場合もあることを理解されたい。従って、本発明は、以上の記載によって限定されるものと解釈されるのではなく、特許請求の範囲によって限定されるものとする。
従って、本発明の一実施形態によれば、ウェーハ・レベル・パッケージが、上面に形成された複数のダイ・パッドを有するシリコン集積回路（ＩＣ）基材と、このＩＣ基材の上に配置され別個の予備形成されたラミネート・シートを含む複数のポリマー・ラミネートとを含んでおり、複数のポリマー・ラミネートの各々が、内部に形成された複数のバイアを有し、複数のバイアの各々がそれぞれのダイ・パッドに対応する。ウェーハ・レベル・パッケージはまた、複数のポリマー・ラミネートの各々の上に形成された複数の金属インタコネクトを含んでおり、複数の金属インタコネクトの各々が、それぞれのポリマー・ラミネートの上面の一部を被覆してバイアを通って下降して延在し、下方に配置された隣接したポリマー・ラミネートの金属インタコネクトと接触している。ウェーハ・レベル・パッケージはさらに、ウェーハ・レベル・パッケージの上面に配置されて複数の金属インタコネクトに取り付けられた入出力（Ｉ／Ｏ）システム・インタコネクトを含んでいる。
本発明のもう一つの実施形態によれば、ウェーハ・レベル・パッケージを形成する方法が、上面に集積回路（ＩＣ）を有すると共にＩＣの上面に形成された複数のダイ・パッドを有するシリコン・ウェーハを設けるステップと、シリコン・ウェーハの上面に基材ポリマー・ラミネート層を接着するステップと、基材ポリマー・ラミネート層に複数のバイアを形成するステップとを含んでおり、複数のバイアの各々が、複数のダイ・パッドのそれぞれまで下降して延在している。この方法はまた、複数の金属インタコネクトの各々がそれぞれのバイアを通って下降して延在し、それぞれのダイ・パッドに電気的に接続するように、基材ポリマー・ラミネート層に複数の金属インタコネクトを形成するステップと、基材ポリマー・ラミネート層及び金属インタコネクトに少なくとも１層の追加のポリマー・ラミネート層を加えるステップとを含んでいる。この方法はさらに、最上のポリマー・ラミネート層の金属インタコネクトに複数の入出力（Ｉ／Ｏ）接続を取り付けるステップと、シリコン・ウェーハを複数のウェーハ・レベル・パッケージまで単独化させるステップとを含んでおり、各々のウェーハ・レベル・パッケージが、複数の金属インタコネクトの部分及びその上に複数のＩ／Ｏ接続の部分を含んでいる。
本発明のさらにもう一つの実施形態によれば、ウェーハ・レベル・パッケージを製造する方法が、上面に形成された複数のダイ・パッドを有するシリコン・ウェーハを設けるステップと、シリコン・ウェーハの上面に複数の再配置層を逐次積層するステップとを含んでおり、複数の再配置層の各々が複数の金属インタコネクトを内部に有している。この方法はまた、複数の入出力（Ｉ／Ｏ）インタコネクト・システムを最上の再配置層の金属インタコネクトに取り付けるステップと、シリコン・ウェーハを複数のウェーハ・レベル・パッケージに単独化するステップとを含んでおり、各々のウェーハ・レベル・パッケージが、複数の金属インタコネクトの部分集合及びその上に複数のＩ／Ｏ接続の部分集合を含んでいる。
新規であり特許証による保護を求めるものとして請求される内容を以下に添付する。
１０ ウェーハ
１２ ダイ
１４ ダイス域
１６ 基材ポリマー・ラミネート層
１８ 接着剤材料
２０ バイア
２２ ダイ・パッド
２４ 金属層／材料
２６ 金属インタコネクト
２８ 上面
３０ 溝
３２ 追加のポリマー・ラミネート層
３４ 入出力（Ｉ／Ｏ）インタコネクト
３６ Ｉ／Ｏシステム・インタコネクト
３８ 空洞
４０ 微小構造
４２ 埋め込み型受動素子
４４ 遮蔽要素
５０ 完成したＷＬＰ
５２ 再配置層
５４ ダイ・パッド
５６ シリコン・ウェーハ
５８ 金属インタコネクト
６０ バイア
６２ 半田接続
６４ 高密度インタコネクト（ＨＤＩ）システム

Claims (10)

  1. 上面に形成された複数のダイ・パッド（２２）を有する集積回路（ＩＣ）基材（１０）と、
    該ＩＣ基材（１０）の上に配置された複数のポリマー・ラミネート（１６）であって、当該複数のポリマー・ラミネート（１６）の各々が、内部に形成された複数のバイア（２０）を有し、該複数のバイア（２０）の各々がそれぞれのダイ・パッド（２２）に対応している、複数のポリマー・ラミネート（１６）と、
    該複数のポリマー・ラミネート（１６）の各々に形成された複数のインタコネクト（２６）であって、当該複数のインタコネクト（２６）の各々がそれぞれのポリマー・ラミネート（１６）の上面の一部を被覆して前記バイア（２０）を通って下降して延在し、下方に配置された隣接したポリマー・ラミネート（１６）のインタコネクト（２６）と接触している、複数のインタコネクト（２６）と、
    当該ウェーハ・レベル・パッケージ（１２）の上面に配置されて前記複数の金属インタコネクト（２６）に取り付けられた入出力（Ｉ／Ｏ）システム・インタコネクト（３４）と
    を備えたウェーハ・レベル・パッケージ（１２）であって、
    前記複数のポリマー・ラミネート（１６）の各々が、別個の予備形成されたラミネート・シートを含んでいる、
    ウェーハ・レベル・パッケージ（１２）。
  2. 前記複数のポリマー・ラミネート（１６）の各々の間に堆積した接着剤層（１８）をさらに含んでいる請求項１に記載のウェーハ・レベル・パッケージ（１２）。
  3. 前記Ｉ／Ｏシステム・インタコネクト（３４）は、複数の半田ボール、複数のめっきバンプ、複数の柱状バンプ、複数の金スタッド・バンプ、複数の金属充填ポリマー・バンプ、複数の結線接続、及び複数の結線接続パッドの一つを含んでいる、請求項１に記載のウェーハ・レベル・パッケージ（１２）。
  4. 隣り合ったポリマー・ラミネート（１６、３２）の間に空洞（３８）をさらに含んでいる請求項１に記載のウェーハ・レベル・パッケージ（１２）。
  5. 一対の隣り合ったポリマー・ラミネート（１６、３２）の間に形成された前記空洞（３８）に配置されている微小電気機械システム（ＭＥＭＳ）（４０）をさらに含んでいる請求項４に記載のウェーハ・レベル・パッケージ（１２）。
  6. 一対の隣り合ったポリマー・ラミネート（１６、３２）の間に形成された前記空洞（３８）に配置されているエア・ブリッジ（４０）をさらに含んでいる請求項４に記載のウェーハ・レベル・パッケージ（１２）。
  7. 一対の隣り合ったポリマー・ラミネート（１６、３２）の間に配置された埋め込み型抵抗器（４２）及び埋め込み型キャパシタ（４２）の一方をさらに含んでいる請求項１に記載のウェーハ・レベル・パッケージ（１２）。
  8. 一対の隣り合ったポリマー・ラミネート（１６、３２）の間に配置された金属遮蔽（４４）をさらに含んでいる請求項１に記載のウェーハ・レベル・パッケージ（１２）。
  9. 前記ウェーハ・レベル・パッケージ（１２）を包囲する溝（３０）をさらに含んでいる請求項１に記載のウェーハ・レベル・パッケージ（１２）。
  10. 前記シリコン集積回路（ＩＣ）基材（１０）は、単結晶シリコン・インゴット及び多結晶シリコン・インゴットの一方から形成されている、請求項１に記載のウェーハ・レベル・パッケージ（１２）。
JP2009081073A 2008-03-31 2009-03-30 ウェーハ・レベル・パッケージ及びその形成方法 Active JP5588620B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/059,075 2008-03-31
US12/059,075 US7952187B2 (en) 2008-03-31 2008-03-31 System and method of forming a wafer scale package

Publications (3)

Publication Number Publication Date
JP2009246367A true JP2009246367A (ja) 2009-10-22
JP2009246367A5 JP2009246367A5 (ja) 2012-05-17
JP5588620B2 JP5588620B2 (ja) 2014-09-10

Family

ID=40809871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009081073A Active JP5588620B2 (ja) 2008-03-31 2009-03-30 ウェーハ・レベル・パッケージ及びその形成方法

Country Status (5)

Country Link
US (1) US7952187B2 (ja)
EP (1) EP2107599B1 (ja)
JP (1) JP5588620B2 (ja)
KR (1) KR101568043B1 (ja)
TW (1) TWI492318B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
US10276486B2 (en) 2010-03-02 2019-04-30 General Electric Company Stress resistant micro-via structure for flexible circuits
TWI421957B (zh) * 2010-08-04 2014-01-01 Universal Scient Ind Shanghai 系統封裝模組的製造方法及其封裝結構
US8829676B2 (en) * 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8824161B2 (en) 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9484318B2 (en) * 2014-02-17 2016-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10432168B2 (en) 2015-08-31 2019-10-01 General Electric Company Systems and methods for quartz wafer bonding
US10333493B2 (en) 2016-08-25 2019-06-25 General Electric Company Embedded RF filter package structure and method of manufacturing thereof
KR102385549B1 (ko) 2017-08-16 2022-04-12 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US20190206786A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Thin film passive devices integrated in a package substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318325A (ja) * 2002-04-25 2003-11-07 Denso Corp 表面実装型電子部品
JP2004214501A (ja) * 2003-01-07 2004-07-29 Sony Corp ウエハーレベル・チップサイズ・パッケージおよびその製造方法
JP2004349461A (ja) * 2003-05-22 2004-12-09 Casio Comput Co Ltd 半導体装置の製造方法
JP2005268297A (ja) * 2004-03-16 2005-09-29 Hitachi Media Electoronics Co Ltd 高周波デバイスおよびその製造方法
JP2006120978A (ja) * 2004-10-25 2006-05-11 Seiko Epson Corp 半導体装置及びその製造方法
JP2007306027A (ja) * 2007-07-23 2007-11-22 Ibiden Co Ltd 半導体チップ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
US6773962B2 (en) * 2001-03-15 2004-08-10 General Electric Company Microelectromechanical system device packaging method
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
KR100609011B1 (ko) * 2003-12-05 2006-08-03 삼성전자주식회사 웨이퍼 레벨 모듈 및 그의 제조 방법
US7189594B2 (en) * 2004-09-10 2007-03-13 Agency For Science, Technology And Research Wafer level packages and methods of fabrication
JP4774248B2 (ja) * 2005-07-22 2011-09-14 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4193897B2 (ja) * 2006-05-19 2008-12-10 カシオ計算機株式会社 半導体装置およびその製造方法
DE102006032431B4 (de) * 2006-06-22 2011-12-01 Siltronic Ag Verfahren und Vorrichtung zur Detektion von mechanischen Defekten in einem aus Halbleitermaterial bestehenden Stabstück
US7626269B2 (en) * 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318325A (ja) * 2002-04-25 2003-11-07 Denso Corp 表面実装型電子部品
JP2004214501A (ja) * 2003-01-07 2004-07-29 Sony Corp ウエハーレベル・チップサイズ・パッケージおよびその製造方法
JP2004349461A (ja) * 2003-05-22 2004-12-09 Casio Comput Co Ltd 半導体装置の製造方法
JP2005268297A (ja) * 2004-03-16 2005-09-29 Hitachi Media Electoronics Co Ltd 高周波デバイスおよびその製造方法
JP2006120978A (ja) * 2004-10-25 2006-05-11 Seiko Epson Corp 半導体装置及びその製造方法
JP2007306027A (ja) * 2007-07-23 2007-11-22 Ibiden Co Ltd 半導体チップ

Also Published As

Publication number Publication date
JP5588620B2 (ja) 2014-09-10
EP2107599A2 (en) 2009-10-07
TW201001577A (en) 2010-01-01
US7952187B2 (en) 2011-05-31
EP2107599B1 (en) 2019-07-03
KR20090104744A (ko) 2009-10-06
KR101568043B1 (ko) 2015-11-10
EP2107599A3 (en) 2012-11-21
TWI492318B (zh) 2015-07-11
US20090243081A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5588620B2 (ja) ウェーハ・レベル・パッケージ及びその形成方法
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
TWI597788B (zh) 半導體裝置及其製造方法
US9236348B2 (en) Ultrathin buried die module and method of manufacturing thereof
US20180342414A1 (en) Wafer Level Chip Scale Packaging Intermediate Structure Apparatus and Method
KR101157726B1 (ko) 극박 적층 칩 패키징
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2005322858A (ja) 半導体装置の製造方法
JP2008252087A (ja) 半導体装置パッケージ構造及びその方法
CN110970312B (zh) 封装件及其形成方法
US20100078797A1 (en) System and method for pre-patterned embedded chip build-up
JP2008166824A (ja) マルチチップパッケージおよびその形成方法
CN107068625B (zh) 具有空腔的聚合物系半导体结构
US20180145015A1 (en) Method of fabricating packaging layer of fan-out chip package
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
US8232639B2 (en) Semiconductor-device mounted board and method of manufacturing the same
US8680683B1 (en) Wafer level package with embedded passive components and method of manufacturing
JP7404665B2 (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
KR20230166942A (ko) 캡처 패드가 없는 몰딩된 직접 접촉 상호 연결 구조체 및 그 형성 방법
JP2004319656A (ja) ウエハーレベルｃｓｐの製造方法
JP2005011856A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
WO2010043657A1 (en) Electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5588620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250