JP2008252087A - 半導体装置パッケージ構造及びその方法 - Google Patents

半導体装置パッケージ構造及びその方法 Download PDF

Info

Publication number
JP2008252087A
JP2008252087A JP2008058397A JP2008058397A JP2008252087A JP 2008252087 A JP2008252087 A JP 2008252087A JP 2008058397 A JP2008058397 A JP 2008058397A JP 2008058397 A JP2008058397 A JP 2008058397A JP 2008252087 A JP2008252087 A JP 2008252087A
Authority
JP
Japan
Prior art keywords
die
rdl
substrate
dielectric layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008058397A
Other languages
English (en)
Inventor
Wen-Kun Yang
ヤン ウェン−クン
Chen Chii-Min
チェン チー−ミン
Hsien-Wen Hsu
スー シエン−ウェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of JP2008252087A publication Critical patent/JP2008252087A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】温度サイクルの良好なボードレベル信頼性も提供する良好なＣＴＥ性能と収縮寸法を備える半導体装置パッケージを提供する。
【解決手段】予め形成されたダイス受容空洞１０５、及び上面内に形成された端子接触金属パッド１１２を備える基板１０２を備え、少なくとも第１ダイス１０４はダイス受容空洞内に設置され、第１誘導層１１０は、第１ダイスと基板上と、第１ダイスと基板との間の間隙へ形成され、それらの間で熱機械応力を吸収する。第１再配分層（ＲＤＬ）１１４は第１誘電層上に形成され、第１ダイスへ結合される。第２誘電層１１６は第１ＲＤＬ上に形成され、第２ダイス１２０は第２誘電層上に設置され、そしてその上で貫通孔１２６を有するコアーペースト１２４により囲まれる。第２再配分層（ＲＤＬ）１２８はコアーペースト上に形成され、貫通孔を充填する。第３誘電層１３０は第２ＲＤＬ上に形成されている。
【選択図】図１

Description

本発明は半導体装置パッケージ、特に良いＣＴＥマッチングを備える半導体装置マルチチップパッケージ構造及びその方法に関し、マルチチップパッケージ構造は、処理を単純化し、処理中のダイス移動と曲がりの問題を回避することができる。
米国特許出願番号２００５／２４０９３
近年、最先端技術電子機器製造工業はより機能満載の人間化された電子機器製品を販売している。半導体技術の急速な発展は半導体パッケージの寸法削減、マルチピンの採用、細いピッチの採用、電子部品の小型化等の急速な発展に至っている。ウエハレベルパッケージの目的と利点は製造経費の削減、及び良いＳＮＲ（即ちＳ／N比）を得るより短い伝導線経路の使用による浮遊キャパシタンス及び浮遊インダクタンスにより引き起こされる効果の抑制を含む。
半導体装置分野において、装置密度は増加し、そして装置寸法は絶えず減少する。このような高密度装置におけるパッケージ化又は相互接続技術への要求は上記の状況に合うように増加する。従来、フリップチップ取り付け法において、はんだ隆起の列はダイス表面上に形成される。はんだ隆起の形成は、はんだ隆起の所望パターンを生成するため、はんだマスクによるはんだ複合材料を使用して行われる。チップパッケージの機能は、出力配分、信号配分、熱放散、保護そして支持等を含む。半導体がより複雑になると、例えばリードフレームパッケージ、柔軟性パッケージ、剛性パッケージ技術のような従来のパッケージ技術はチップ上の高密度素子を備えるより小さいチップの製造への要求に合致しない。
製造法において、ウエハレベルチップスケールパッケージ（ＷＬＣＳＰ）は進歩したパッケージ化技術で、これによりダイスを製造し、ウエハ上で試験し、次に表面搭載線に組み立てるため、ダイシングにより単品化される。従来のパッケージ技術はウエハ上のダイスを夫々のダイスに分割し、次にダイスを夫々パッケージ化し、従って、これらの技術は製造プロセスにとって時間のかかることである。チップパッケージ技術は集積回路の発展より大いに影響されるため、従って電子機器寸法に対する要求は厳しくなるので、パッケージ技術も同様である。上記理由により、パッケージ技術の傾向は、今日ではボールグリッドアレー（ＢＧＡ）、フリップチップ（ＦＣ‐ＢＧＡ）、チップスケールパッケージ（ＣＳＰ）、ウエハレベルパッケージ（ＷＬＰ）に向かっている、“ウエハレベルパッケージ”は、完全パッケージ化及びウエハ上の全相互接続は、他の処理ステップも含め、チップ（ダイス）への単品化（ダイシング）の前に実施される。一般に、全組み立て処理又はパッケージ化処理の後、個々の半導体パッケージは複数の半導体ダイスを有するウエハから分離される。ウエハレベルパッケージは非常に良い電気特性と組み合わせた非常に小さい寸法を有する。
ＷＬＰ技術は進歩したパッケージ化技術で、これによりダイスが製造され、そしてウエハ上で試験され、次に表面搭載線への組み立てのためダイシングにより単品化される。ウエハレベルパッケージ技術は単一チップ又はダイスを利用せず、ウエハ全体を１つの目標物として利用するため、従って、罫書き処理を実施する前に、パッケージ化及び試験が終了する；更に、ＷＬＰはこのような進歩した技術のため、ワイヤボンディング、ダイス搭載及びアンダフィル処理を省略できる。ＷＬＰ技術を利用することにより、費用と製造時間を減らすことができ、そしてＷＬＰの最終構造をダイスに等しくでき；従って、この技術は電子装置の小型化への要求に合致できる。
上記ＷＬＰ技術の利点にも拘らず、ＷＬＰ技術の受け入れに影響するいくらかの問題が尚存在する。例えば、ＷＬＰ構造材料間の熱膨張（ＣＴＥ）差（ミスマッチ）の係数は構造の機械的不安定性に対する別の重要な要因となる。米国特許出願番号２００５／０１２４０９３により開示されたパッケージ方式はＣＴＥミスマッチ問題の影響を受ける。それは、従来技術がモールド化合物によりカプセル化されたシリコンダイスを使用するためである。知られるように、シリコン材料のＣＴＥは２.３であるが、モールド化合物のＣＥＴは約２０〜１８０である。この装置は化合物の硬化温度により、処理中にチップ位置を移動させ、そして誘電層材料はより高くなり、相互接続パッドが移動し、これが歩留と性能問題を起こす。温度サイクル中に元の位置に戻すことは困難である（もし硬化温度がＴｇ近辺又はそれ以上ならば、それはエポキシ樹脂特性により起こる）。それは従来構造パッケージが大型寸法で処理できず、より高い製造費用を必要とすることを意味する。
更に、ある技術は基板上面上に直接形成されたダイスの使用を含む。知られるように、半導体ダイスのパッドは、エリアアレー型の複数金属パッドへの再配分層（ＲＤＬ）を含む再配分処理により再配分される。ビルドアップ層はパッケージ寸法を増加させる。従って、パッケージ厚さが増加する。これはチップ寸法を減らす要求と矛盾する。
更に、従来技術は“パネル”型パッケージを形成するための複雑な処理を受ける。それはモールド材料のカプセル化及び注入用モールドツールを必要とする。その化合物の熱硬化後の曲がりにより、ダイスと化合物の表面を同一レベルに調整されないようで、不均一表面を研磨するためのＣＭＰ処理が必要となる。従って、費用が増加する。
上記の観点から、この発明は、上記問題を克服するための、そして温度サイクルの良好なボードレベル信頼性試験も提供する良好なＣＴＥ性能と収縮寸法を備える半導体装置パッケージ構造を提供する。
この発明はいくつかの好適実施形態を記述する。しかし、この発明はこれらの詳細記述を除き他の実施形態で広く実施することができることが認識される。この発明の範囲はこれらの実施形態に限定されず、続く特許請求の範囲に一致するべきである。
この発明の１つの目的はその処理を単純化でき、装置表面の粗度とダイス取り付け材料の厚さ調整が容易な、半導体装置マルチチップパッケージ構造とその方法を提供することである。
この発明の別の目的は、処理中のダイス移動問題を回避できる半導体装置マルチチップパッケージ構造とその方法を提供することである。
この発明のまた別の目的は、処理中のモールド注入ツールを必要としない半導体装置マルチチップパッケージ構造とその方法を提供することである。
この発明のまた別の目的は、処理中の曲がりを回避できる半導体装置マルチチップパッケージ構造とその方法を提供することである。
この発明の別の目的は装置表面上の化学機械研磨（ＣＭＰ）処理を回避できる半導体装置マルチチップパッケージ構造とその方法を提供することである。
この発明は、少なくとも予め形成されたダイス受容空洞及び基板上面内に形成された端子接触パッドを備える基板；接着によりダイス受容空洞内に設置された少なくとも第１ダイス；第１ダイスと基板上に形成され、その間の熱機械応力を吸収するため、第１ダイスと基板の受容空洞側壁との間の間隙を再充填する第１誘電層；第１誘電層上に形成され、第１ダイスへ結合される第１再配分層（ＲＤＬ）；第１ＲＤＬ上に形成された第２誘電層；第２誘電層上に設置され、その上に貫通孔を有するコアーペーストにより囲まれた第２ダイス；貫通孔を充填するためコアーペースト上に形成され、第２ダイスへ結合された第２再配分層（ＲＤＬ）；及び第２ＲＤＬ上に形成された第３誘電層；を備える半導体装置マルチチップパッケージ構造を提供し、ここで第１ダイス及び第２ダイスは、夫々貫通孔により互いに電気接続するための第１ＲＤＬ及び第２ＲＤＬへ結合された複数のパッドを有する。
この発明は、基板上面内に形成された予め形成されたダイス受容空洞及び端子接触パッドを備える基板の提供；所望ピッチでダイス再配分ツール上に既知の良好ダイスを再配分するためのピックアンドプレース微調整システムの使用；ここでダイス再配分ツールは調整パターン、その上のパターン接着剤及びパターン接着剤上に固定された第１ダイスの活性面を含む；ダイス裏側上への第１ダイス取り付け材料の取り付け；ダイス裏側への基板の結合と硬化；次に基板接着のための支持ツール周辺領域での接着材料の印刷；次に基板からのツールの分離；第１ダイスと基板上への第１誘電層のコーティング、これに続く第１ダイスとダイス受容空洞側壁との間の間隙の充填のための真空処理の実施；第１ダイスのＩ／Ｏパッド上と基板上面の接触パッド上の両方への開口の形成；第１誘電層上の第１再配分層（ＲＤＬ）の形成及び第１ダイスへの結合；第１ＲＤＬをカバーするための第２誘電層の形成；貫通孔を有するコアーペーストによりカバーされた第２誘電層上への第２ダイスの取り付け；第２ダイスの結合のため及び第１ＲＤＬへ電気接続するため、貫通孔を充填するための第２再配分層（ＲＤＬ）の形成；及び第２ＲＤＬ上の第３誘電層の形成；からなり、ここで、第１ダイスと第２ダイスは夫々第１ＲＤＬへ結合された複数のパッドを有し、第２ＲＤＬは貫通孔により互いに電気接続される、半導体装置マルチチップパッケージを形成するための方法を提供する。
上記態様及びこの発明の追加の利点の多くは、それが付属図面と共に以下の詳細説明の参照により、よりよく理解されるようになるので、より迅速に認識されるだろう。
以下の記述において、本発明の実施形態の完全理解を与えるため、多くの特定詳細が準備される。さて以下の記述に関して、記述はこの発明の好適実施形態を示す目的のためのみにあり、本発明を限定するためではない。しかも関係する分野の当業者は、本発明は１つ以上の特定詳細なしに、他の方法、部品、材料等で実施されることを認識するだろう。
この発明はその上に形成された所定の端子接続金属パッドと基板に形成された予め形成された空洞とを有する基板を利用した半導体装置パッケージ構造を開示する。ダイスは接着によりダイス受容空洞内に設置される。感光材料はダイスと予め形成された基板にコーティングされる。好ましくは、感光材料の材料は弾性材料で形成される。
図１を参照して、それはこの発明による半導体装置パッケージの断面図である。半導体装置パッケージ１００は、基板１０２、第１ダイス１０４と第２ダイス１２０、ダイス受容空洞１０５、第１ダイス取り付け材料１０６と第２ダイス取り付け材料１１８、第１、第２及び第３誘電層１１０、１１６、及び１３０、コアーペースト１２４、貫通孔１２６、第１再配分層（ＲＤＬ）１１４、第２再配分層（ＲＤＬ）１２８、カバー層１３４、端子パッド１３２、及び複数のはんだ隆起１３８、を備える。
図１で基板１０２は、第１ダイス１０４を受けるため、基板１０２上面内に予め形成されたダイス受容空洞１０５を有する。カバー層１３４は、レーザマーク又は保護のため、基板１０２の下面下に形成される。カバー層１３４の材料はエポキシを含む。
第１ダイス１０４は基板１０２上のダイス受容空洞１０５内に設置され、第１ダイス取り付け材料１０６により固定される（好ましくは、弾性ベース材料）。知られるように、複数の結合パッド１０８は第１ダイス１０４の上面内に形成される。第１誘電層１１０は第１ダイス１０４上に形成され、第１ダイス１０４とダイス受容空洞１０５の側壁との間の空間を充填する。複数の開口が、リソグラフ処理、又は露出及び成長手順により第１誘電層１１０内に形成される。複数の開口は、夫々結合パッド又はＩ／Ｏパッド１０８及び端子接触金属パッド１１２に合わせられる。
伝導線１１４とも呼ばれる第１ＲＤＬ（再配分層）１１４は第１誘電層１１０上に形成された金属層の選択部分（シード層）を除去することにより、第１誘電層１１０上に形成され、ここで第１ＲＤＬ１１４はＩ／Ｏパッド１０８と端子接触金属パッド１１２を介して第１ダイス１０４との電気接続を保つ。第１ＲＤＬ１１４の材料の一部は第１誘電層１１０の開口を再充填する。次に第２誘電層１１６は第１誘電層１１０と第１ＲＤＬ１１４上に形成される、即ち第２誘電層１１６は第１ＲＤＬ１１４間の空間へ充填される。
第２ダイス１２０は、第１ダイス１０４へほぼ合わせることにより第２誘電層１１６上に第２ダイス取り付け層１１８を取り付けた後、第２誘電層１１６上に設置され、それはダイス取り付け層１１８と第２誘電層１１６の両方に対し同種の材料である。知られるように、複数の結合パッド１２２が第２ダイス１２０の上面内に形成される。コアーペースト１２４が第２ダイス１２０上に形成され、第２ダイス取り付け材料１１８を除き第２ダイス１２０の下側空間を充填する。複数の開口がリソグラフ処理又は露出及び成長処理又はレーザドリル処理により形成され、そして結合パッド又はＩ／Ｏパッド１２２に合わせられる。コアーペースト１２４は更に第１ＲＤＬ１１４と連通できる、その上に形成された貫通孔１２６を有することに注意されたい。第２ＲＤＬ１２８はコアーペースト１２４上に形成され、第１ＲＤＬ１１４へ結合するため貫通孔１２６を充填する。換言すると、第１ＲＤＬ１１４と第２ＲＤＬ１２８は、第２ＲＤＬ１２８により充填された貫通孔１２６により互いに電気接続できる。第１ＲＤＬ１１４と第２ＲＤＬ１２８は夫々第１ダイス１０４と第２ダイス１２０へ結合され、それにより、第１ダイス１０４と第２ダイス１２０は貫通孔１２６により第１ＲＤＬ１１４と第２ＲＤＬ１２８へ結合できる。
第３誘電層１３０は第２ＲＤＬ１２８上に形成され、次にコアーペースト１２４及び複数開口が第２ＲＤＬ１２８上に形成される。端子パッド１３２は第３誘電層１３０上に設置され、第２ＲＤＬ１２８へ接続され、第１ＲＤＬ１１４及び、基板１０２の端子接触金属パッド１１２へ接続される。罫書き線１３６は各装置の分離のためパッケージ１００の各装置間を画定する。
一実施形態で、第１誘電層１１０、第２誘電層１１６及び第３誘電層１３０は弾性誘電層、感光層、シリコン誘電ベース層、シロキサンポリマ（ＳＩＮＲ）層、ポリイミド（ＰＩ）層又はシリコン樹脂層を含む。材料は好ましくはシロキサンポリマ（ＳＩＮＲ）、ダウコーニングＷＬ５０００シリーズ、及びその混合物からなるシリコン誘電ベース材料により作成された弾性誘電材料である。別の実施形態で、第１、第２及び第３誘電層１１０、１１６及び１３０はポリイミド（ＰＩ）又はシリコン樹脂からなる材料により作られる。好ましくは、それは単純処理のための感光層である。
一実施形態で、第１ＲＤＬ１１４と第２ＲＤＬ１２８の材料はＴｉ／Ｃｕ／Ａｕ合金又はＴｉ／Ｃｕ／Ｎｉ／Ａｕ合金からなる合金から作られる。更に、シード金属層（表示なし）は第１ＲＤＬ１１４（の一部）と第２ＲＤＬ１２８（ＲＤＬの一部）内でスパッタリングされる。
第１誘電層１１０は第１ダイス１０４と基板１０２上に形成され、第１ダイス１０４を囲む空間を充填する；第１誘電層１１０は弾性特性のため、それは、緩衝領域が温度サイクル中の第１ダイス１０４と基板１０２との間の熱機械応力を吸収出来るように作用する。上記の積層構造はランドグリッドアレー（ＬＧＡ）型パッケージを構築する。別の実施形態は図２に見ることができ、伝導球又は、はんだ隆起１３８は端子パッド１３２上に形成される。この型はボールグリットアレー（ＢＧＡ）型パッケージと呼ばれる。他の部分は図１と同様で、従って、詳細記述を省略する。端子パッド１３２はＢＧＡ方式でのＵＢＭ（球下金属）として作用する。複数の端子接触伝導パッド１３２は第２ＲＤＬ１２８上に形成される。
好ましくは、基板１０２材料はＦＲ４、ＦＲ５，ＢＴ、のような有機基板、画定空洞を備えるプリント回路基板（ＰＣＢ）又は予備エッチング回路を備える合金４２である。好ましくは、高ガラス遷移温度（Ｔｇ）を備える有機基板はエポシキ型ＦＲ５又はＢＴ（ビスマレイミドトリアジン）型基板である。基板１０２材料は金属、合金、ガラス、シリコン、セラミックでもよい。合金４２は４２％Ｎｉ、５８％Ｆｅで構成される。コバールも使用でき、それは２９％Ｎｉ、１７％Ｃｏ、５４％Ｆｅで構成される。ガラス、セラミック、シリコンは基板として使用できる。この発明の材料はこの発明を限定するよりむしろ図示のみに使用されることに注意されたい。
それは、ツールとしてガラス材料を採用することにより、エポキシ型有機基板（ＦＲ５／ＢＴ）の熱膨張係数（ＣＴＥ）（Ｘ／Ｙ方向）は約１６で、チップ再配分ツールＣＴＥは約５〜８であることによる。一旦ダイス再配分ツール材料としてＦＲ５／ＢＴを使用すると、ＣＴＥが基板上とダイス再配分ツール上の両方で同一であるため、ダイス移動は心配ない。ＦＲ５／ＢＴは、温度サイクル（ガラス遷移温度Ｔｇに近い）後、元の位置に戻ることができず、それがいくつかの高温処理を必要とするＷＬＰ処理中のパネル形成におけるダイス移動を起こす。例えば、誘電層形成、熱硬化ダイス取り付け材料等、以下の処理ステップ及びツールは、有機基板が元の位置を保持し、ガラスをツールとして使用することにより、処理中に何らかの曲がりが発生しないことを保証するためである。
図３を参照されたい、それはこの発明の一実施形態による隣接構造を備える半導体装置パッケージの断面図を示す。この発明は更に、互いに隣接配置された複数ダイスを有する隣接構造３００を提供する。
図４を参照して、これはこの発明の別の実施形態による隣接積層構造を備える半導体装置パッケージの断面図を示す。この発明は隣接して配置され、互いに積層する複数ダイスを有する隣接積層構造４００も提供する。
図５ａに示すように、基板１０２はウエハ型のような丸型であり、直径は２００、３００ｍｍ、又はそれより大きい。それはパネル型のような長方形型も採用できる。図５ａは、処理後で単品化前のパネルウエハ形用の基板１０２を示す。図から見ることができるように、基板１０２はダイス受容空洞１０５が予め形成されている。図５ａで、図１のパッケージ装置はマトリックス型に配置される。図５ｂを参照すると、それは予め形成されたダイス受容空洞１０５を有する基板１０２を備える半導体装置パッケージを示し、そしてカバー層１３４は基板１０２下面に形成される。
図６ａを参照されたい、ここには基板１０２の周辺（縁）領域６００にはダイス受容空洞１０５は形成されていない。図６ｂに示すように、ガラス支持ツールのようなダイス再配分ツール６０２には、ガラスツール６０２の周辺領域６００にＷＬＰ処理中に有機基板１０２を（接着）処理するための接着材料６０４（好ましくはＵＶ硬化型）が形成されている。図６ｃは真空結合及びＵＶ硬化後のガラス支持ツール６０２と基板１０２の組み合わせである。
図７を参照して、それは基板１０２の縁部領域がダイス受容空洞１０５を含まず、ＷＬＰ処理中に周辺領域６００はガラス支持ツール６０２の固定用に使用される（ここでダイス再配分ツールにＣＴＥマッチングする支持ツール材料はガラス、シリコン、セラミック、ＰＣＢ及び合金４２でよく、それは高温硬化によるダイス移動問題を克服するため、基板とダイス再配分の両方に同種材料を使用することが好ましい）。基板１０２をガラス支持ツール６０２と接着し、そしてそれは処理中固定され、基板１０２を保持する。ＷＬＰ処理が終了後、破線で指示された領域６００をガラス支持ツール６０２から切り離し、それは破線により画定された内側領域にパッケージ単品化のため切断処理が実施されることを意味する。
この発明の一実施形態で、弾性誘電層は、１００（ｐｐｍ／℃）より大きい伸び率約４０％（好ましくは３０％〜５０％）のＣＴＥを備える一種の材料であり、材料硬度はプラスチックとゴムとの間である。弾性誘電層の厚さは温度サイクル試験中のＲＤＬ／誘電層インタフェースで蓄積された応力に依存する。
図８はＰＣＢ又は母板８４０上に取り付けられたパッケージ８００の組み合わせの断面図を示す。図８で、それはＣＴＥ問題と関連する主要部分を示す。シリコンダイス８０４（ＣＴＥは２．３）はパッケージの中へパッケージ化される。ＦＲ５又はＢＴ有機エポキシ型材料（ＣＥＴは約１６）は基板８０２として採用され、そのＣＴＥはＰＣＢまたは母板８４０と同じである。ダイス８０４と基板８０２との間の間隙８２４はＣＴＥミスマッチ（ダイスとＦＲ５／ＢＴとの間の）による熱機械応力の吸収のため、弾性材料で充填される。更に、誘電層８１０はダイスパッド８３８とＰＣＢ８４０との間の応力を吸収するための、弾性材料を含む。ＲＤＬ金属８１４はＣｕ／Ａｕ材料で、そしてＣＴＥはＰＣＢ８４０と有機基板８０２と同じ約１６であり、接触隆起のＵＢＭ８３２は基板８０２の端子接触金属パッド上に設置される。ＰＣＢ８４２の金属ランドはＣｕであり、そしてＣｕのＣＴＥはＰＣＢ８４０の一つにマッチする約１６である。上記から、この発明はファンアウトＷＬＰに対する優れたＣＴＥ解を提供する。
明らかに、ビルドアップ層（ＰＣＢと基板）下のＣＴＥマッチング問題は、この方式により解決され、そしてそれはより良い信頼性を提供し、（ボード上Ｘ／Y方向の熱応力はない）、そして弾性ＤＬはＺ方向応力を吸収するため採用される。単品化には１つの材料（エポキシ型）のみが含まれる。チップ縁部と空洞側壁との間の間隙８２４は機械／熱応力を吸収するため、弾性誘電材料を充填するために使用される。
一実施形態で、第１ＲＤＬ１１４と第２ＲＤＬ１２８の厚さは２μｍ〜１５μｍである。Ｔｉ/Ｃｕ合金はスパッタリング技術によりシード金属層として形成され、Ｃｕ/Ａｕ又はＣｕ/Ｎｉ/Ａｕ合金は電気鍍金により形成される；第１ＲＤＬ１１４と第２ＲＤＬ１２８を形成するための電気鍍金処理の利用は、第１ＲＤＬ１１４と第２ＲＤＬ１２８を温度サイクル中のＣＴＥミスマッチに耐えるのに十分な厚さにできる。金属パッド１３８はＡｌ又はＣｕ又はそれらの組み合わせでもよい。もし、ここでは示していない応力分析により半導体装置構造は弾性誘電層としてＳＩＮＲを、そしてＲＤＬとしてＣｕを利用するならば、ＲＤＬ／誘電層インタフェースに蓄積された応力は減少する。
図１〜５ａに示すように、第１ＲＤＬ１１４と第２ＲＤＬ１２８は夫々第１ダイス１０４と第２ダイス１２０をファンアウトし、端子パッド１３２方向へ連通するため貫通孔１２６により互いに結合される。それは従来技術と異なり、第１ダイス１０４は基板１０２の予め形成された空洞１０５内で受けられ、それによりパッケージ厚さを減少させる。従来技術はダイスパッケージ厚さを減少させるためのルールに反する。この発明のパッケージは従来技術より薄くなる。更に、基板１０２はパッケージ前に予め準備される。ダイス受容空洞１０５は予め決められる。これにより、処理能力は従来より改善される。この発明は減少した厚さと良いＣＴＥ性能とを備えるファンアウトＷＬＰを開示する。
この発明の態様によると、この発明は更に、半導体装置マルチチップパッケージの形成方法を提供する。ステップを以下に示す。
予め形成されたダイス受容空洞１０５を備える基板１０２及び基板１０２上面内に形成された端子接触パッド１１２を準備する。次に所望ピッチ（位置決めパターンを備えるダイス再配分ツール及び第１ダイス１０４の活性面を固定するためのパターン化された接着剤）を備えるダイス再配分ツール（表示なし）上の少なくとも第１ダイス１０４を再配分するためピックアンドプレース微調整システムを使用する。支持ツール６０２は基板１０２を接着するため支持ツール６０２周辺領域６００の接着材料６０４を含む。次に、第１ダイス１０４裏側へ取り付け材料１０６を印刷する。支持ツール６０２を備える基板１０２は第１ダイス１０４裏面上に結合され、そして真空硬化され、次に、第１ダイス１０４と支持ツール６０２とを備える基板１０２からダイス配分ツールを分離する。第１誘電層１１０は第１ダイス１０４と基板１０２上へコーティングされ、続いて真空処理が実施される。第１再配分層（ＲＤＬ）１１４は第１誘電層１１０上に形成され、第１ダイス１０４へ結合する。第２誘電層１１６は第１ＲＤＬ１１４と第１誘電層１１０をカバーするため形成される。
続いて、少なくとも第２ダイス１２０は貫通孔１２６を有するコアーペースト１２４によりカバーされた第２誘電層１１６上に設置される。第２再配分層（ＲＤＬ）１２８は第２ダイス１２０を結合し、第１ＲＤＬ１１４へ電気接続するため貫通孔１２６を充填するため形成される。第３誘電層１３０は第２ＲＤＬ１２８上に形成される。第１ダイス１０４と第２ダイス１２０は、夫々複数のパッド１０８と１２２を有し、第１ＲＤＬ１１４へ結合され、第２ＲＤＬ１２８は貫通孔１２６により互いに電気接続できる。次に、複数のはんだ球１３８が第２ＲＤＬ１２８へ溶接される。
第１ＲＤＬ１１４を形成する前に、シード金属層（表示なし）が第１誘電層１１０の表面上、接触金属パッド１１２上及び結合パッド１０８上へスパッタリングされる。同様に、シード金属層は第２ＲＤＬ１２８の形成前にコアーペースト１２４表面上、結合パッド１２２の表面上及び貫通孔の内側面上へもスパッタリングされる。シード金属層の材料はＴｉ／Ｃｕを含む。次に、第１ＲＤＬ１１４及び第２ＲＤＬ１２８を形成するためシード金属層上にフォトレジスト層（表示なし）をコーティングし、フォトレジスト層をフォトマスキングする。Ｃｕ／Ａｕ又はＣｕ／Ｎｉ／Ａｕ膜はパッケージ表面上に電気鍍金される。次に、フォトレジスト層は剥ぎ取られ、シード金属層はパッケージ表面上にＲＤＬを形成するため、湿式エッチング法により除去される。
構造の材料及び配置はこの発明を記述するが限定しないために図示されることは注意するべきである。構造の材料と配置は異なる伝導要件により修正できる。
この発明の処理は、その上に形成された位置決めパターンを備えるダイス再配分ツールの提供を含む。次にパターン化接着剤がツール（ダイスの表面固定用に使用される）上に印刷され、所望ピッチを備えるツール上に既知の良好ダイスを再配分するためのフリップチップ機能を備えるピックアンドプレース微調整システムの使用がこれに続く。パターン接着剤はツール上へチップを固定する。次に第１ダイス取り付け材料は第１ダイス（好ましくは、弾性ベース材料）裏側へ印刷される。次に、パネル結合器を使用してダイス裏側上へ基板を接着させる；ダイス受容空洞を除き、基板上面はパターン接着剤上へも固定され、次に真空硬化を行い、ツールとパネルウエハを分離する。
又微調整ダイス結合機が採用され、そして第１ダイス取り付け材料が基板１０２のダイス受容空洞１０５上に、又は裏側へ取り付けテープを備える第１ダイス１０４上に設けられる。第１ダイス１０４は基板１０２のダイス受容空洞１０５上にプレースされる。第１ダイス取り付け材料１０６は、第１ダイス１０４の基板１０２上への取り付けを確実にするため熱硬化する。
一旦ダイスが基板上へ再配分されると、湿式そして／または乾式清掃によりダイス表面を清掃するため、清掃処理が実施される。次のステップはパネル上に第１誘電材料をコーティングすることであり、これに続いて、パネル内に泡がないことを保証するため、真空処理を実施する。続いて、ビア（接触金属パッド）を開けるためリソグラフ処理が実施され、そしてアルミ結合パッドそして／または罫書き（オプション）又はレーザドリル法も実施することができる。次にビア孔表面とアルミ結合パッドの清掃のため、プラズマ清掃ステップが実施される。次のステップはシード金属層としてＴｉ／Ｃｕをスパタリングすることであり、次に再配分された金属層（ＲＤＬ）パターンを形成するためフォトレジスタ（ＰＲ）で誘導層及びシード金属層をコーティングする。次に、ＲＤＬ金属としてＣｕ／Ａｕ又はＣｕ／Ｎｉ／Ａｕを形成するため、電気鍍金処理が実施され、続いて、ＲＤＬ金属線を形成するためＰＲの剥ぎ取り及び金属湿式エッチングが行われる。続いて、次のステップは誘電層上部をコーティング又は印刷し、ＵＢＭを形成し、そして／または罫書き線（オプション）を切断するため、接触隆起ビアを開くことである。
球の設置又は、はんだペースト印刷の後、基板側上（ＢＧＡ型の）を再流するための熱再流処理が実施される。試験が実施される。垂直プローブカードを使用して、パネルウエハレベルの最終試験が実施される。試験の後、パッケージを個々の装置に単品化するため、基板が切断される。次に、パッケージはトレー又はテープ及びリール上に夫々ピックアンドプレースされる。
この発明の態様によると、この発明の利点は以下のようである。パネルウエハ型の形式の処理は単純であり、ウエハレベル処理のため、パネル表面粗度を調整することは容易である。パネル（ダイスを取り付けた）の厚さは調整が容易であり、処理中のダイス移動問題は起こらないだろう。注入モールドツールは省略され、曲がりとＣＭＰ研磨処理はどちらも行わない。更に、基板は予め形成されたダイス受容空洞と端子接触金属パッド（有機基板用の）が予め準備される；空洞寸法はダイス寸法＋約５０μｍ〜１００μｍ／側に等しい。シリコンダイスと基板（ＦＲ５／ＢＴ）との間のＣＴＥ差による熱応力を吸収するため、弾性誘電材料を充填することにより、それを応力緩衝解放領域として使用することができる。ダイス上面に単純なビルトアップ層を付けるため、パッケージ化処理能力は増加するだろう（製造サイクルタイムは短縮される）。ダイス活性面と同じ表面上に端子パッドが形成される。
更に、ダイス設置処理はこの処理と同じである。この発明にとってコアーペースト（樹脂、エポキシ化合物、シリコンゴム等）充填は必要ない。パネル形成処理中のＣＴＥミスマッチ問題は克服され、そしてダイスと基板ＦＲ４との間の深さは僅か２０〜５０μｍであり（ダイス取り付け厚さとして作用する）、ダイスが基板のダイス受容空洞上に取り付けられた後、ダイスと基板の表面レベルは同じにできる。シリコン誘電材料（好ましくは、シリコンベースＳＩＮＲ）だけが活性表面と基板（好ましくは、ＦＲ５又はＢＴ）表面上にコーティングされる。接触開口を開くため、誘電層（ＳＩＮＲ）は感光層であるため、フォトマスク処理のみを使用することにより、接触パッドができる。ＳＩＮＲコーティング中の真空処理を使用して、ダイスと基板空洞側壁との間の間隙充填中の泡問題を排除する。基板がダイス（チップ）と結合される前に、ダイス取り付け材料がダイス裏面上に印刷される。特に、ボードレベル温度サイクル試験のため、パッケージとボードレベルの両方に対する信頼性は、従来より良くなるが、これは従来、基板のＣＴＥとＰＣＢ母板は同一であり、従って、はんだ隆起／球の上へ熱機械応力が加えられなかったため、ボード試験の温度サイクル中の前の失敗モード（はんだ球クラック）は明らかでなかった。費用は安く、そして処理は簡単である。マルチチップパッケージの形成は安易である。
従って、この発明により開示された半導体装置マルチチップパッケージ構造及びその方法は、従来技術より予期しない効果を提供し、そして従来技術の問題を解決することができる。その方法はウエハ又はパネル（ＬＣＤ表示器、プリント回路基板／基板）工業に適用され、他の関係する用途にも適用されそして変更することもできることに注意されたい。
当業者が理解するように、この発明の上記好適実施形態はこの発明を限定するよりも、むしろこの発明の表示のためである。好適実施形態に関して本発明を記述して来たが、変更は当業者が思い付くだろう。このため、本発明はこの実施形態により限定されるべきでない。むしろ、本発明は付属の請求項の精神と範囲内に含まれる様々な変更及び類似装置をカバーすると意図され、その範囲はこのような変更と類似構造の全てを包含するように最も広い解釈に従うべきである。
この発明による積層チップを備える半導体装置パッケージの断面図を示す この発明による積層チップと複数はんだ球を備える半導体装置パッケージの断面図を示す。 この発明の一実施形態による隣接構造を備える半導体装置パッケージの断面図を示す。 この発明の別の実施形態による隣接積層構造を備える半導体装置パッケージの断面図を示す。 この発明の一実施形態による半導体装置マルチチップパッケージの断面図を示す。 この発明による予め形成されたダイス受容空洞を有する基板を備える半導体装置マルチチップパッケージの断面図を示す。 この発明による基板とツールの組み合わせの断面図を示す。 この発明による基板とツールの組み合わせの断面図を示す。 この発明による基板とツールの組み合わせの断面図を示す。 この発明による基板とツールの組み合わせの上面図を示す。 この発明によるＰＣＢ又は母板上に取り付けられたマルチチップパッケージの組み合わせの断面図を示す。
符号の説明
100：半導体装置パッケージ
102、802：基板
104：第１ダイス
105：ダイス受容空洞
106：第１ダイス取付け材料
108：結合パッド
110：第１誘電層
112：端子接触金属パッド
114：第１再配分層（RDL）
116：第２誘電層
118：第２ダイス取付け材料
120：第２ダイス
122：結合パッド
124：コアーペースト
126：貫通孔
128：第２再配分層
130：第３誘電層
132：端子パッド
134：カバー層
136：罫書き線
138：はんだ隆起
300：隣接構造
400：隣接積層構造
600：周辺領域
602：ガラスツール
604：接着材料
800：パッケージ
804：シリコンダイス
810：誘電層
814：RDL金属
824：間隙
832：UBM
838：ダイスパッド
840、842：PCB

Claims (8)

  1. 少なくとも予め形成されたダイス受容空洞と、前記基板の上面内に形成された端子接触パッドと、を備える基板；
    前記ダイス受容空洞内に設置された少なくとも第１ダイス；
    前記第１ダイス上および前記基板上に形成され、そしてそれらの間の熱機械応力を吸収するため、前記第１ダイスと前記基板との間の間隙を再充填する第１誘電層；
    前記第１誘電層上に形成され、そして前記第１ダイスに結合された第１再配分層（RDL）；
    前記第１RDL上に形成された少なくとも第２誘電層；
    前記第２誘電層上に設置され、そしてその上に貫通孔を有するコアーペーストにより囲まれた第２ダイス；
    前記貫通孔を充填するため前記コアーペースト上に形成された第２再配分層（RDL）；および
    前記第２RDL上に形成された第３誘電層；
    を備える半導体装置パッケージ構造であって、
    前記第１ダイスと前記第２ダイスは、夫々前記貫通孔により互いに電気接続するため、前記第１RDLおよび前記第２RDLに結合された複数のパッドを有することを特徴とする構造。
  2. 前記第１RDLと前記第２RDLを介して前記第１ダイスと前記第２ダイスに結合された接触金属を更に備える、請求項１に記載の構造。
  3. 前記基板の下面上に形成されたカバー層を更に備える、請求項１に記載の構造。
  4. 前記接触金属上に形成された複数のはんだ隆起を更に備える、請求項１に記載の構造。
  5. 前記第１ダイスと前記基板との間に形成された第１ダイス取り付け材料を更に備える、請求項１に記載の構造。
  6. 前記第２ダイスと前記第２誘電層との間に形成された第２ダイス取り付け材料を更に備える、請求項１に記載の構造。
  7. 前記第１RDLと前記第２RDL内にスパッタリングされたシード金属層を更に備える、請求項１に記載の構造。
  8. 少なくとも予め形成されたダイス受容空洞と、そして前記基板上面内に形成された端子接触パッドと、を備える基板の提供；
    前記ダイス再配分ツールは前記基板を接着するため、前記ダイス再配分ツールの周辺領域に接着材料を含み、所望ピッチを備えるダイス再配分ツール上に少なくとも第１ダイスを再配分するため、ピックアンドプレース微調整システムの使用；
    前記第１ダイス裏側上への取り付け材料の取り付け；
    前記ダイス裏側上への前記基板の結合、および硬化、次に前記基板からの前記ダイス再配分ツールの分離；
    前記第１ダイスと前記基板上への第１誘電層のコーティング、それに続く真空処理の実施；
    前記第１誘電層上への第１再配分層（RDL）の形成、および前記第１ダイスへの結合；
    前記第１RDLをカバーするための第２誘電層の形成；
    貫通孔を有するコアーペーストによりカバーされた前記第２誘電層上への第２ダイスの取り付け；
    前記第２ダイスを結合し、そして前記第１RDLへ電気接続するため、前記貫通孔を充填するための第２再配分層（RDL）の形成；及び
    前記第２RDL上への第３誘電層の形成；
    からなる、半導体装置パッケージの形成方法であって、
    前記第１ダイスと前記第２ダイスは、夫々前記貫通孔により互いに電気接続された前記第１RDLと前記第２RDLに結合された複数のパッドを有することを特徴とする方法。
JP2008058397A 2007-03-08 2008-03-07 半導体装置パッケージ構造及びその方法 Withdrawn JP2008252087A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/715,358 US20080217761A1 (en) 2007-03-08 2007-03-08 Structure of semiconductor device package and method of the same

Publications (1)

Publication Number Publication Date
JP2008252087A true JP2008252087A (ja) 2008-10-16

Family

ID=39740819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008058397A Withdrawn JP2008252087A (ja) 2007-03-08 2008-03-07 半導体装置パッケージ構造及びその方法

Country Status (7)

Country Link
US (1) US20080217761A1 (ja)
JP (1) JP2008252087A (ja)
KR (1) KR20080082545A (ja)
CN (1) CN101261984A (ja)
DE (1) DE102008013180A1 (ja)
SG (1) SG145683A1 (ja)
TW (1) TW200908249A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129419A (ja) * 2010-12-16 2012-07-05 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080157398A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Semiconductor device package having pseudo chips
US8049323B2 (en) * 2007-02-16 2011-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip holder with wafer level redistribution layer
US7994622B2 (en) * 2007-04-16 2011-08-09 Tessera, Inc. Microelectronic packages having cavities for receiving microelectric elements
US8536692B2 (en) * 2007-12-12 2013-09-17 Stats Chippac Ltd. Mountable integrated circuit package system with mountable integrated circuit die
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US20090243069A1 (en) * 2008-03-26 2009-10-01 Zigmund Ramirez Camacho Integrated circuit package system with redistribution
US9293385B2 (en) * 2008-07-30 2016-03-22 Stats Chippac Ltd. RDL patterning with package on package system
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US8232633B2 (en) * 2008-09-25 2012-07-31 King Dragon International Inc. Image sensor package with dual substrates and the method of the same
KR101003678B1 (ko) * 2008-12-03 2010-12-23 삼성전기주식회사 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법
TWM362572U (en) * 2009-04-13 2009-08-01 Phytrex Technology Corp Signal convertor
EP3843133A1 (en) 2009-05-14 2021-06-30 QUALCOMM Incorporated System-in packages
TWI455215B (zh) * 2009-06-11 2014-10-01 Advanced Semiconductor Eng 半導體封裝件及其之製造方法
CN101924041B (zh) * 2009-06-16 2015-05-13 飞思卡尔半导体公司 用于装配可堆叠半导体封装的方法
US8518749B2 (en) 2009-06-22 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated heat spreader frame with embedded semiconductor die
TWI421992B (zh) * 2009-08-05 2014-01-01 Unimicron Technology Corp 封裝基板及其製法
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
US8476750B2 (en) * 2009-12-10 2013-07-02 Qualcomm Incorporated Printed circuit board having embedded dies and method of forming same
US20110147910A1 (en) * 2009-12-21 2011-06-23 Micron Technology, Inc. Method for stacking die in thin, small-outline package
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
FR2960095A1 (fr) 2010-05-17 2011-11-18 St Microelectronics Grenoble 2 Procede de fabrication des dispositifs semi-conducteurs et dispositif semi-conducteur comprenant une puce a vias traversants
JP5702675B2 (ja) 2010-06-18 2015-04-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US8736065B2 (en) 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
TWI528466B (zh) * 2011-01-21 2016-04-01 史達晶片有限公司 形成沈積在半導體晶粒上用於應力緩和之絕緣層的半導體裝置及方法
US8647796B2 (en) * 2011-07-27 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Photoactive compound gradient photoresist
CN103907175B (zh) 2011-10-21 2018-01-23 皇家飞利浦有限公司 通过使用有槽的衬底的低翘曲晶片结合
CN103546803B (zh) 2012-07-11 2016-09-21 腾讯科技（深圳）有限公司 一种图像处理的方法、客户端和图像处理的系统
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
TWI540768B (zh) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 發光晶片組合及其製造方法
US9236368B2 (en) * 2013-01-28 2016-01-12 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including embedded controller die and method of making same
US20140264831A1 (en) * 2013-03-14 2014-09-18 Thorsten Meyer Chip arrangement and a method for manufacturing a chip arrangement
US8912663B1 (en) * 2013-06-28 2014-12-16 Delta Electronics, Inc. Embedded package structure and method for manufacturing thereof
CN103646881A (zh) * 2013-09-30 2014-03-19 南通富士通微电子股份有限公司 晶圆封装方法
KR102088531B1 (ko) * 2013-11-25 2020-03-12 에스케이하이닉스 주식회사 얇은 두께의 칩 내장형 패키지 및 그 제조 방법
EP2947692B1 (en) * 2013-12-20 2020-09-23 Analog Devices, Inc. Integrated device die and package with stress reduction features
CN104793026B (zh) * 2014-01-20 2018-09-28 旺矽科技股份有限公司 应用于探针测试装置的支撑结构及其制作方法
CN103985650B (zh) * 2014-06-03 2017-01-11 杭州大立微电子有限公司 封装模具及封装方法
KR20150144416A (ko) * 2014-06-16 2015-12-28 한국전자통신연구원 적층 모듈 패키지 및 그 제조 방법
DE102014008838B4 (de) 2014-06-20 2021-09-30 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem
DE102014008839B4 (de) 2014-06-20 2021-09-30 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Dehnungskompensierendes Verbindungselement für ein Mikroelektroniksystem
US9589915B2 (en) * 2014-07-17 2017-03-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
TWI581387B (zh) * 2014-09-11 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法
US20160240457A1 (en) * 2015-02-18 2016-08-18 Altera Corporation Integrated circuit packages with dual-sided stacking structure
CN104795380A (zh) * 2015-03-27 2015-07-22 江阴长电先进封装有限公司 一种三维封装结构
US9461018B1 (en) * 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US10287161B2 (en) 2015-07-23 2019-05-14 Analog Devices, Inc. Stress isolation features for stacked dies
TWI634629B (zh) * 2015-08-20 2018-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN105261627A (zh) * 2015-10-19 2016-01-20 格科微电子（上海）有限公司 图像传感器芯片的csp封装方法及封装件
DE102015118664B4 (de) * 2015-10-30 2024-06-27 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
US9859254B1 (en) * 2016-06-30 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and a manufacturing method thereof
KR102549402B1 (ko) 2016-08-04 2023-06-28 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US20180166419A1 (en) * 2016-12-12 2018-06-14 Nanya Technology Corporation Semiconductor package
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
US10529671B2 (en) 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10381301B2 (en) * 2017-02-08 2019-08-13 Micro Technology, Inc. Semiconductor package and method for fabricating the same
CN107393836B (zh) * 2017-06-19 2020-04-10 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
US20180374717A1 (en) * 2017-06-23 2018-12-27 Powertech Technology Inc. Semiconductor package and method of forming the same
CN109425810B (zh) * 2017-08-18 2021-08-24 台湾积体电路制造股份有限公司 半导体测试装置、半导体测试系统以及半导体测试方法
US10290678B2 (en) * 2017-09-26 2019-05-14 Globalfoundries Singapore Pte. Ltd. Magnetic shielding package structure for MRAM device and method for producing the same
CN109786362B (zh) * 2017-11-14 2021-01-05 旺宏电子股份有限公司 无焊垫外扇晶粒叠层结构及其制作方法
US10685935B2 (en) * 2017-11-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Forming metal bonds with recesses
KR101933425B1 (ko) * 2017-11-30 2018-12-28 삼성전기 주식회사 반도체 패키지
US10665522B2 (en) 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
US11127716B2 (en) 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
KR102081088B1 (ko) * 2018-08-29 2020-02-25 삼성전자주식회사 반도체 패키지
CN110010479B (zh) * 2018-10-10 2021-04-06 浙江集迈科微电子有限公司 一种射频芯片的Fan-out封装工艺
EP3916772A4 (en) 2019-03-12 2023-04-05 Absolics Inc. PACKAGING SUBSTRATE AND SEMICONDUCTOR DEVICE WITH IT
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
KR102515304B1 (ko) 2019-03-29 2023-03-29 앱솔릭스 인코포레이티드 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
US11380620B2 (en) * 2019-06-14 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including cavity-mounted device
JP7104245B2 (ja) 2019-08-23 2022-07-20 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
US11462509B2 (en) * 2019-10-29 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with electronic device in cavity substrate and method for forming the same
CN110828496B (zh) * 2019-11-15 2022-10-11 华天科技（昆山）电子有限公司 半导体器件及其制造方法
DE102020200817B3 (de) * 2020-01-23 2021-06-17 Lpkf Laser & Electronics Aktiengesellschaft Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
TWI747261B (zh) * 2020-04-29 2021-11-21 典琦科技股份有限公司 晶粒封裝結構的製造方法
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
CN111958078B (zh) * 2020-09-27 2021-08-27 淄博晨启电子有限公司 一种高可靠性高浪涌冲击能力半导体防护器件的焊接工艺
TWI756000B (zh) * 2020-12-28 2022-02-21 欣興電子股份有限公司 晶片封裝結構及其製作方法
CN113078149B (zh) * 2021-03-12 2023-11-10 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113471160A (zh) * 2021-06-29 2021-10-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
US11810895B2 (en) * 2021-10-14 2023-11-07 Honeywell Federal Manufacturing & Technologies, Llc Electrical interconnect structure using metal bridges to interconnect die
CN113782509B (zh) * 2021-11-12 2022-02-15 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN118070749B (zh) * 2024-04-17 2024-07-23 淄博芯材集成电路有限责任公司 一种基板收缩方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459781B2 (en) 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129419A (ja) * 2010-12-16 2012-07-05 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
US9299678B2 (en) 2010-12-16 2016-03-29 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method therefor

Also Published As

Publication number Publication date
TW200908249A (en) 2009-02-16
CN101261984A (zh) 2008-09-10
US20080217761A1 (en) 2008-09-11
KR20080082545A (ko) 2008-09-11
DE102008013180A1 (de) 2008-12-24
SG145683A1 (en) 2008-09-29

Similar Documents

Publication Publication Date Title
JP2008252087A (ja) 半導体装置パッケージ構造及びその方法
US8178964B2 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for WLP and method of the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US8178963B2 (en) Wafer level package with die receiving through-hole and method of the same
US7655501B2 (en) Wafer level package with good CTE performance
US8350377B2 (en) Semiconductor device package structure and method for the same
US8237257B2 (en) Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US20080237828A1 (en) Semiconductor device package with die receiving through-hole and dual build-up layers over both side-surfaces for wlp and method of the same
US7763494B2 (en) Semiconductor device package with multi-chips and method of the same
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
US20080083980A1 (en) Cmos image sensor chip scale package with die receiving through-hole and method of the same
JP2008258582A (ja) ダイ受入れキャビティを備えたウェハレベル・イメージセンサパッケージおよびその方法
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
JP2008166821A (ja) Ｒｆモジュールパッケージ及びその形成方法
JP2008258604A (ja) 並列構成のマルチチップを有する半導体デバイスパッケージおよびその製造方法
US20080197478A1 (en) Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090319