DE102014008838B4 - Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem - Google Patents

Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem Download PDF

Info

Publication number
DE102014008838B4
DE102014008838B4 DE102014008838.3A DE102014008838A DE102014008838B4 DE 102014008838 B4 DE102014008838 B4 DE 102014008838B4 DE 102014008838 A DE102014008838 A DE 102014008838A DE 102014008838 B4 DE102014008838 B4 DE 102014008838B4
Authority
DE
Germany
Prior art keywords
connecting element
base plate
elevations
carrier
flexible connecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014008838.3A
Other languages
English (en)
Other versions
DE102014008838A1 (de
Inventor
Gabor Jüttner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunststoff Zentrum In Leipzig Gemeinnuetzige GmbH
Kunststoff-Zentrum In Leipzig Gemeinnuetzige GmbH
Original Assignee
Kunststoff Zentrum In Leipzig Gemeinnuetzige GmbH
Kunststoff-Zentrum In Leipzig Gemeinnuetzige GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunststoff Zentrum In Leipzig Gemeinnuetzige GmbH, Kunststoff-Zentrum In Leipzig Gemeinnuetzige GmbH filed Critical Kunststoff Zentrum In Leipzig Gemeinnuetzige GmbH
Priority to DE102014008838.3A priority Critical patent/DE102014008838B4/de
Publication of DE102014008838A1 publication Critical patent/DE102014008838A1/de
Application granted granted Critical
Publication of DE102014008838B4 publication Critical patent/DE102014008838B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

Die Erfindung betrifft ein Verbindungselement für ein Mikroelektroniksystem zum Abbau der Dehnungsunterschiede zwischen einer Halbleiterplatte und einem Träger mit unterschiedlichen linearen Wärmeausdehnungskoeffizienten. Das Verbindungselement ist ein Einkomponenten-Mikrospritzgussformteil aus thermoplastischem Kunststoff, das eine Grundplatte und zumindest eine vertikale Erhebung aufweist.

Description

  • Die Erfindung betrifft das Gebiet der innovativen Kunststofftechnologien zur spannungsfreien Montage von flachen mikroelektronischen Komponenten bestehend aus Halbleitermaterialien (meist Silizium), die über ein Kunststoffformteil auf einem Träger möglichst spannungsarm (thermomechanische Spannungen) befestigt werden sollen.
  • Ein Aufbau gemäß Standard-Ausführungsform weist ein mikroelektronisches Element, im Folgenden „Halbleiterplatte“ genannt, und einen Träger auf. Unter dem Begriff „Träger“ versteht man alle Leiterplatten oder Substrate für elektronische Bauteile. Dabei besitzt die Halbleiterplatte einen geringen LCTE (<10 ppm/K) und der Träger einen größeren LCTE (> 10 ppm/K). Die aufgrund der Differenzen der linearen Wärmeausdehnungskoeffizienten ΔLCTE der eingesetzten Materialkombinationen resultierenden Dehnungsunterschiede bei Temperaturänderungen sollen keine bzw. geringe Spannungen an kritischen Stellen verursachen. Unter dem Begriff LCTE (Linear Coefficient of Thermal Expansion) versteht man den linearen Wärmeausdehnungskoeffizienten. Aufgabe der Erfindung ist es, ein Verbindungselement zum Abbau der thermomechanischen Spannungen zu entwickeln. Diese Aufgabe wird durch ein flexibles Verbindungselement aus thermoplastischem Kunststoff, das zwischen einer Halbleiterplatte, meist aus Silizium (Si) und einem Träger aus einem elektrisch isolierenden Trägermaterial angeordnet ist, nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen ergeben sich mit den Merkmalen der Unteransprüche.
  • Nach dem Stand der Technik sind mehrere Lösungen zur Eliminierung der aus den verschiedenen LCTE resultierenden Probleme bekannt. Eine erste bekannte Lösung besteht in einer Spannungsabbau-Montage. Als Lösung wird bei allen Varianten zwischen Halbleiterelement (LCTE niedrig) und Träger (LCTE hoch) ein Bereich mit erhöhter Beweglichkeit geschaffen, sodass die hohe Deformation keine hohen mechanischen Spannungen verursacht und auch nicht an die kritischen Stellen übertragen wird. Bei allen Lösungen sind die Kontakte unmittelbar an der spannungsabbauenden Funktion durch mechanische flexible Verbindungen (Kontaktierung) beteiligt. Durch eine Erhöhung des Kontaktabstandes sind die Standardlösungen mit Hilfe von Lötballverbindungen bekannt, vgl. die Patentliteratur US 2007/0069000 A1 , US 5 611 884 A oder DE 10 2009 012 643 A1 . Es ist auch möglich, eine Kontakterhöhung mit Hilfe eines zusätzlichen Bauelementes oder einer Zwischenschicht zu schaffen. Bekannt ist auch, wie z.B. in DE 11 2007 003 083 T5 oder DE 10 2005 020 059 B3 , den Abstand mit einer Unterfüllzusammensetzung zu füllen.
    Der Spannungsabbau kann auch durch eine laterale, flexible Verbindung, wie z. B. in DE 10 2010 012 042 A1 erfolgen. Die Flexibilisierung des Untergrundes durch gefrästen Graben, wie in der Patentschrift US 6 184 560 B1 beschrieben, ist auch eine Möglichkeit, um den Spannungsabbau zu erreichen.
  • Eine weitere bekannte Lösung, um die LCTE-Fehlanpassung zu eliminieren, besteht in der Vermeidung der Spannung darin, dass keine unterschiedlichen Dehnungen entstehen. In DE 10 2012 202 421 A1 wird die Spannungsvermeidung durch die Verwendung von Werkstoffen mit ähnlichem LCTE erreicht. In US 5 900 675 A ist die Grundplatte mit INVAR-Material verstärkt. Dieses Material ist eine Eisen-Nickel-Legierung mit einem sehr geringen Wärmeausdehnungskoeffizienten.
  • Eine dritte bekannte Lösung, um die LCTE-Fehlanpassung zu vermeiden besteht in der „ΔLCTE-Kompensation“. Eine gezielte Materialwahl erzeugt entgegengesetzte Dehnungen, die an bestimmten Stellen die Verschiebungen eliminieren, wie in DE 199 31 004 C2 . In DE 100 59 178 A1 wird eine thermoplastische Folie, vorzugsweise aus LCP mit ähnlich niedrigem LCTE wie der Halbleiterwafer, mit elastischen Kontakthöckern versehen, die die unterschiedlichen Ausdehnungen zwischen der Folie respektive der des Wafers und der Leiterplatte aufnehmen. Die Verbindung wird hier flächig mit dem Halbleiterwafer hergestellt, wobei die Höcker in Richtung Leiterplatte ragen.
  • Eine ebenfalls bekannte Lösung, um die LCTE resultierenden Probleme zu eliminieren, besteht in einer mechanischen Stabilisierung, wie z. B. in DE 10 2011 016 361 A1 , durch eine Verstärkung der Kontakte.
  • Bei diesen Varianten des Stands der Technik bestehen wesentliche Mängel. Durch Verwindung und Biegung wird die stabile Funktion des Aufbaus verhindert und die aktive Schicht deformiert. Durch Umformung bzw. spanende Bearbeitung (z. B. Fräsen von länglichen Gräben, Spalten oder kammartigen Strukturen) wird die Struktur des Trägers geschwächt. Durch Mehr-Schicht-Aufbauten wird die Bauhöhe der Montage des Aufbaus vergrößert.
  • Die LCTE-Fehlanpassung (ΔLCTE) zwischen der Halbleiterplatte (LCTE niedrig) und dem Träger (LCTE hoch) erzeugt negative Wirkungen auf die Effizienz und die Genauigkeit des Aufbaus und kann zu verminderten Leistungen, Funktionsstörungen oder Beschädigungen des Aufbaus führen.
  • Es ist das Ziel der vorliegenden Erfindung, diese genannten Probleme zu lösen um die Zuverlässigkeit und die Langlebigkeit des Aufbaus zu verbessern. Die vorliegende Erfindung stellt sich die Aufgabe, die mechanischen Kräfte (Deformationen), die in der Halbleiterplatte aufgrund der ungleichen Wärmeausdehnungskoeffizienten zwischen dem Träger und der Halbleiterplatte verursacht werden, zu vermeiden. Die Erfindung stellt ein mechanisches Element zur Verfügung, das direkt zwischen der Halbleiterplatte und dem Träger angeordnet ist. Dieses Verbindungselement kann die Deformationen in der Halbleiterplatte minimieren bzw. abbauen. Mit Hilfe des flexiblen Verbindungselements werden die thermomechanischen Spannungen nicht übertragen, sondern reduziert.
  • Die vorliegende Erfindung sieht ein flexibles Verbindungselement für einen Aufbau vor. Die Anordnung des Aufbaus der Erfindung weist eine Halbleiterplatte und einen Träger mit unterschiedlichen linearen Wärmeausdehnungskoeffizienten (LCTE) auf. Der Träger wird aus einem elektrisch isolierenden Trägermaterial (Basismaterial) mit einem Wärmeausdehnungskoeffizienten höher als 10 ppm/K gebildet. Vorzugsweise besteht das Trägermaterial aus mit Epoxidharz getränkten Glasfasermatten wie z. B. FR4- oder FR5-Material. Der LCTE dieses Materials liegt zwischen 10 und 24 ppm/K, vorzugweise von 15 bis 18 ppm/K. Die Halbleiterplatte besteht aus einem Material, deren LCTE kleiner als 10 ppm/K ist, vorzugsweise aus Silizium mit einem LCTE im Bereich von 2 bis 4 ppm/K. Die Halbleiterplatte ist mittels eines flexiblen Verbindungselements mit dem Träger verbunden. Durch das erfindungsgemäße Verbindungselement werden die Dehnungsunterschiede zwischen der Halbleiterplatte und dem Träger abgebaut. Das flexible Verbindungselement ist ein Einkomponenten-Mikrospritzgussformteil, das keine elektrisch leitende, sondern nur eine spannungsreduzierende Funktion hat. Aus diesem Grund besteht das Verbindungselement aus thermoplastischem Kunststoff. Die elektrische Funktion des Aufbaus ist mittels elektrischer Verbindungen bzw. Kontakte zwischen der Halbleiterplatte und den Leiterbahnen auf dem Träger hergestellt.
  • Das Verbindungselement weist eine Grundplatte auf, an der an einer Seite zumindest eine vertikale Erhebung mit einer kreisförmigen Basis angeordnet ist. Die gesamte Geometrie der Erhebung ist entweder zylinderförmig oder stumpfkegelförmig. Die Grundplatte, die für die Erhebung(en) eine tragende Funktion hat, ist an der anderen Seite auf dem Träger befestigt. Die Anzahl der Erhebungen hängt von der Aufbau- und Verbindungstechnik und von der geforderten Stabilität des gesamten Aufbaus ab. Der daraus resultierende Effekt ist der, dass die Deformation des Trägers nicht auf die Halbleiterplatte übertragen wird, sondern in der Erhebung akkumuliert. Das Verbindungselement ist ein Mikroformteil mit Abmessungen von wenigen Millimetern. Die gesamte Höhe des Verbindungselements beträgt maximal 3 mm. Insbesondere, die Dicke der Grundplatte überschreitet 1 mm nicht, vorzugsweise beträgt sie zwischen 0,1 mm und 1 mm. In ähnlicher Weise überschreitet die Höhe einer Erhebung 2 mm nicht, vorzugsweise beträgt sie zwischen 0,2 mm und 2 mm.
  • Wichtige Merkmale des Verbindungselements hängen von seiner Konfiguration im Aufbau ab. Die Grundplatte des Verbindungselements befindet sich an dem Träger des Aufbaus, somit ist der LCTE des thermoplastischen Kunststoffs gleich oder höher als der LCTE des Trägers, vorzugsweise höher als 10 ppm/K. Bei dieser Konfiguration ist die Fläche der Grundplatte des Verbindungselements mindestens so groß wie die Fläche der Halbleiterplatte. In diesem Fall ist mehr als eine vertikale Erhebung mit ihrem freien Ende an der Halbleiterplatte befestigt.
  • Das Material zur Befestigung der Grundplatte und mindestens mehr als eine vertikale Erhebung an der Halbleiterplatte ist Klebstoff.
  • Die Anordnung der Erhebungen auf der Grundplatte hängen von ihrer Anzahl ab. Wenn es drei biegbare Erhebungen auf der Grundplatte gibt, sind diese in einer dreieckigen Anordnung. Sind es vier biegbare Erhebungen auf der Grundplatte, werden diese in einer rechteckigen Anordnung positioniert. Wenn es fünf Erhebungen auf der Grundplatte gibt, sind diese in einer rechteckigen Anordnung mit einer zusätzlichen Abstützung im Zentrum der Grundplatte. Wenn es mehrfache Erhebungen auf der Grundplatte gibt, sind diese in einer Matrizen-Anordnung d. h. in Array-Form.
  • Die Erhebungen sind am besten stumpfkegelförmig mit einem Verhältnis von der Höhe der Erhebung bzw. des Kegels zu dem Durchmesser der Erhebung bzw. des Kegels über 1.
  • Die resultierenden vorteilhaften Wirkungen der Erfindung sind, dass die Halbleiterplatte und der Träger mittels des flexiblen Verbindungselements verbunden sind, und sich demzufolge die unterschiedlichen Wärmeausdehnungskoeffizienten nicht nachteilig auswirken. Dadurch kann die Auswahl der Materialien der Halbleiterplatte wie die des Trägers erweitert werden, um spezifische Eigenschaften des Aufbaus zu erreichen. Die Herstellung des Verbindungselementes durch Spritzgießen führt zu einer preisgünstigen Struktur ohne weiteres Umformverfahren durch spanende Bearbeitung. Die Anordnung gemäß der Erfindung verbessert die Effizienz und Genauigkeit eines Aufbaus, wie die Temperaturunabhängigkeit des Messsignals der Halbleiterplatte und die Ausfallsicherheit von mikroelektronischen Komponenten. Die einfache Anordnung der vorliegenden Erfindung mit einer begrenzten Zahl von Schichten, führt zu einer kontrollierten thermischen Masse der gesamten Struktur des Aufbaus. Dazu wird durch die Montage gemäß der Erfindung die Herstellung vom flachen Aufbau erreicht.
  • Die vorliegende Erfindung wird nachfolgend anhand von Ausführungsbeispielen und Figuren näher erläutert. Dabei werden weitere Merkmale und Vorteile gemäß der Erfindung offenbart.
  • In dieser Ausführung der Erfindung wird die Grundplatte des Verbindungselementes an dem Träger und mehr als eine vertikale Erhebung mit ihrem freien Ende an der Halbleiterplatte befestigt. Der LCTE des thermoplastischen Kunststoffs des Verbindungselements ist gleich oder höher als der LCTE des Trägers und ist in der Regel höher als 10 ppm/K. Die Fläche der Grundplatte des Verbindungselements ist mindestens so groß wie die Fläche der Halbleiterplatte.
    Durch die Deformation des Trägers biegen sich die vertikalen Erhebungen nach innen.
  • Prinzipiell ist es möglich, das Verbindungselement mit nur einer zentralen Erhebung zu gestalten. In diesem Fall wirkt das Element nicht spannungsreduzierend, sondern es entstehen bei der kleinen zentralen Fläche geringe laterale Wärmeausdehnungsunterschiede, die nur geringe mechanische Spannungen generieren. Die Verbindungsfläche der Erhebung muss jedoch groß genug für eine sichere Verklebung sein. In diesem Fall ist das Verhältnis Höhe der Erhebung zu Durchmesser der Erhebung unter 1.
  • Bei mehreren Erhebungen müssen die aus den unterschiedlichen Wärmeausdehnungskoeffizienten resultierenden Dehnungsunterschiede durch die Deformation (Biegung) der Erhebungen aufgenommen werden. Dazu müssen die Erhebungen als dünne Zylinder ausgebildet werden. Für das Spritzgießen als Herstellungsverfahren ist eine Gestaltung mit Entformungsschrägen vorteilhaft, woraus sich eine Stumpfkegelform für die Erhebungen ergibt.
  • Drei Erhebungen in einer dreieckigen Anordnung leisten prinzipiell die notwendige räumliche Fixierung der Halbleiterplatte. Es verbleiben immer, wie schon bei der vorstehenden Anordnung, freischwebende Ecken. Diese können Deformationen der Halbleiterplatte und damit verfälschte Messsignale durch Eigengewicht bei statischer und dynamischer Belastung verursachen.
  • Durch 4-Punkt-Auflage in einer rechteckigen Anordnung werden alle Ecken gelagert. Damit ist das System statisch überbestimmt, was wiederum durch die verwendete Fügetechnik nach dem Fügen im unbelasteten Zustand nicht zu Spannungen führt.
  • Eine 5-Punkt Auflage mit der zusätzlichen Abstützung im Zentrum reduziert die Durchbiegung der Halbleiterplatte durch Eigengewicht bei statischer und bei dynamischer Belastung.
  • Für mehrfache Erhebungen ist die günstige Anordnung eine Matrizen-Anordnung. Erhebungen in Array-Form stabilisieren die Halbleiterplatte weiter und erleichtern den Fügeprozess. Ab zwei Erhebungen ist das Verhältnis Höhe der Erhebung zu Durchmesser der Erhebung unter 1.
  • Als Beispiel der Erfindung wird eine Konfiguration dargestellt, wo die Grundplatte des Verbindungselementes auf dem Träger befestigt ist und wo mindestens eine vertikale Erhebung mit der Halbleiterplatte durch Klebstoff verbunden ist.
  • In diesem Fall werden die Abmessungen des Verbindungselements mit den folgenden Kennwerten berechnet:
    Halbleiterplatte Träger
    Material Silizium FR4
    LCTE (ppm/K) 3 15
    E-Modul (GPa) 107 20
    Wärmeleitfähigkeit (W/mK) 150 0,58
    • Der thermoplastische Kunststoff des Verbindungselements ist aus ungefülltem Polyarylethersulfon. In diesem Fall beträgt der LCTE des Werkstoffs etwa 55 ppm/K.
  • Die Abmessungen des Verbindungselements werden so berechnet, dass das Verbindungselement insgesamt 0,8 mm hoch ist mit einer Dicke der Grundplatte von 0,3 mm, wenn die Halbleiterplatte 4 mm x 6 mm x 0,8 mm und der Träger 20 mm x 30 mm x 2 mm groß sind. Die Fläche der Grundplatte (5 mm x 7 mm) des Verbindungselements überschreitet die Fläche der Halbleiterplatte.
  • Vorteilhafte Ausführungsformen werden nachfolgend anhand der Figuren erläutert.
    • 1 zeigt eine Anordnung des Verbindungselements in Seitenansicht.
    • 2 zeigt eine Anordnung des gesamten Aufbaus in Seitenansicht.
    • 3 zeigt die Deformation der Erhebung in Schnittansicht.
    • 4a zeigt drei vertikale Erhebungen auf der Grundplatte in einer dreieckigen Anordnung in Seitenansicht.
    • 4b zeigt drei vertikale Erhebungen auf der Grundplatte in einer dreieckigen Anordnung in Draufsicht.
    • 4c zeigt drei vertikale Erhebungen auf der Grundplatte in einer dreieckigen Anordnung, wobei elektrische Verbindungen zwischen der Halbleiterplatte und dem Träger angeordnet sind, in Draufsicht.
    • 5a zeigt vier vertikale Erhebungen auf der Grundplatte in einer rechteckigen Anordnung in Seitenansicht.
    • 5b zeigt vier vertikale Erhebungen auf der Grundplatte in einer rechteckigen Anordnung in Draufsicht.
    • 5c zeigt vier vertikale Erhebungen auf der Grundplatte in einer rechteckigen Anordnung, wobei elektrische Verbindungen zwischen der Halbleiterplatte und dem Träger angeordnet sind, in Draufsicht.
    • 6a zeigt die Anordnung auf der Grundplatte von fünf vertikalen Erhebungen in Seitenansicht.
    • 6b zeigt die Anordnung auf der Grundplatte von fünf vertikalen Erhebungen in Draufsicht.
    • 6c zeigt die Anordnung auf der Grundplatte von fünf vertikalen Erhebungen und dazu die elektrischen Verbindungen, die zwischen der Halbleiterplatte und dem Träger angeordnet sind, in Draufsicht.
    • 7a zeigt mehrfache vertikale Erhebungen auf der Grundplatte in einer Matrizen- Anordnung, Array-Form, in Seitenansicht.
    • 7b zeigt mehr als fünf vertikale Erhebungen auf der Grundplatte in einer Matrizen- Anordnung, Array-Form, in Draufsicht.
    • 7c zeigt mehr als fünf vertikale Erhebungen auf der Grundplatte in einer Matrizen- Anordnung, Array-Form, wobei elektrische Verbindungen zwischen der Halbleiterplatte und dem Träger angeordnet sind, in Draufsicht.
  • Bezugszeichenliste
    • 1
    Halbleiterplatte
    2
    Träger
    3
    Verbindungselement
    4
    Grundplatte
    5
    vertikale Erhebung
    6
    Freies Ende einer vertikalen Erhebung
    7
    kreisförmige Basis einer vertikalen Erhebung
    8
    elektrische Verbindung(en)
    9
    Aufbau
  • In 1 ist die Anordnung des erfindungsgemäßen flexiblen Verbindungselements (3) dargestellt. Das Verbindungselement (3) weist eine Grundplatte (4) auf, an der an einer Seite mehr als eine vertikale Erhebung (5) mit einem freien Ende (6) angeordnet sind.
  • In 2 ist die Anordnung des gesamten Aufbaus (9) dargestellt. In dieser Konfiguration sind die Grundplatte (4) des Verbindungselements (3) auf dem Träger (2) des Aufbaus und die freien Enden (6) der vertikalen Erhebungen (5) an der Halbleiterplatte (1) befestigt.
  • In 3 ist der Kaltzustand des gesamten Aufbaus mit dem Heißzustand des Aufbaus verglichen. Die Deformation ist in den biegbaren Erhebungen (5) durch die Deformation des Trägers (2) dargestellt. Die vertikalen Erhebungen (5) biegen sich nach innen.
  • Die 4a, 4b, 4c zeigen drei vertikale Erhebungen (5), die auf der Grundplatte (4) in einer dreieckigen Anordnung angeordnet sind. Die Erhebungen müssen als dünne Erhebungen ausgebildet werden, vorzugsweise stumpfkegelförmig. Das Verhältnis Höhe der Erhebung (5) zu Durchmesser der Erhebung (5) ist über 1. Elektrische Verbindungen (8) sind zwischen der Halbleiterplatte (1) und dem Träger (2) angeordnet.
  • Die 5a, 5b, 5c zeigen vier vertikale Erhebungen (5), die auf der Grundplatte (4) in einer rechteckigen Anordnung angeordnet sind. Alle Ecken der Grundplatte (4) werden gelagert. Die Erhebungen müssen als dünne Erhebungen ausgebildet werden, vorzugsweise stumpfkegelförmig. Das Verhältnis Höhe der Erhebung (5) zu Durchmesser der Erhebung (5) ist über 1. Elektrische Verbindungen (8) sind zwischen der Halbleiterplatte (1) und dem Träger (2) angeordnet.
  • Die 6a, 6b, 6c zeigen fünf vertikale Erhebungen (5), die auf der Grundplatte (4) in einer rechteckigen Anordnung mit einer zusätzlichen Abstützung im Zentrum der Grundplatte (4) angeordnet sind. Alle Ecken der Grundplatte (4) werden gelagert. Die Erhebungen müssen als dünne Erhebungen ausgebildet werden, vorzugsweise stumpfkegelförmig. Das Verhältnis Höhe der Erhebung (5) zu Durchmesser der Erhebung (5) ist über 1. Elektrische Verbindungen (8) sind zwischen der Halbleiterplatte (1) und dem Träger (2) angeordnet.
  • Die 7a, 7b, 7c zeigen mehrfache vertikale Erhebungen (5), die auf der Grundplatte (4) in einer Matrizen- Anordnung angeordnet sind. Die Erhebungen müssen als dünne Erhebungen ausgebildet werden, vorzugsweise stumpfkegelförmig. Das Verhältnis Höhe der Erhebung (5) zu Durchmesser der Erhebung (5) ist über 1. Elektrische Verbindungen (8) sind zwischen der Halbleiterplatte (1) und dem Träger (2) angeordnet.

Claims (10)

  1. Flexibles Verbindungselement (3) zwischen einer Halbleiterplatte (1) und einem Träger (2) zum Abbau der Dehnungsunterschiede zwischen der Halbleiterplatte (1) aus einem Material mit einem linearen Wärmeausdehnungskoeffizienten kleiner als 10 ppm/K und dem Träger (2) aus einem elektrisch isolierenden Trägermaterial mit einem linearen Wärmeausdehnungskoeffizienten höher als 10 ppm/K, wobei das flexible Verbindungselement (3) ein Einkomponenten-Mikrospritzgussformteil aus thermoplastischem Kunststoff ist und somit keine elektrisch leitende Funktion aufweist, einen LCTE des Verbindungselements (3) von gleich oder höher dem des Trägers (2), besitzt, eine Grundplatte (4) fixiert an dem Träger (2) aufweist, an der an einer Seite mehr als eine vertikale Erhebung (5) mit einer kreisförmigen Basis (7) und ihrem freien Ende (6) an der Halbleiterplatte hat.
  2. Flexibles Verbindungselement (3) nach Anspruch 1, dadurch gekennzeichnet, dass die Geometrie der Erhebungen (5) stumpfkegelförmig ist, wobei das Verhältnis Höhe der Erhebung zu Durchmesser der Basis (7) der Erhebung über 1 ist.
  3. Flexibles Verbindungselement (3) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die gesamte Höhe des Verbindungselements (3) maximal 3 mm beträgt.
  4. Flexibles Verbindungselement (3) nach Anspruch 3, dadurch gekennzeichnet, dass die Dicke der Grundplatte (4) maximal 1 mm und die Höhe der Erhebungen (5) maximal 2 mm betragen.
  5. Flexibles Verbindungselement (3) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass drei Erhebungen (5) auf der Grundplatte (4) in einer dreieckigen Anordnung sind.
  6. Flexibles Verbindungselement (3) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass vier Erhebungen (5) auf der Grundplatte (4) in einer rechteckigen Anordnung sind.
  7. Flexibles Verbindungselement (3) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass fünf Erhebungen (5) auf der Grundplatte (4) in einer rechteckigen Anordnung mit einer zusätzlichen Abstützung im Zentrum der Grundplatte (4) sind.
  8. Flexibles Verbindungselement (3) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mehrfache Erhebungen (5) auf der Grundplatte (4) in einer Matrizen-Anordnung sind.
  9. Flexibles Verbindungselement (3) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Fläche der Grundplatte (4) des Verbindungselements (5) mindestens so groß wie die Fläche der Halbleiterplatte (1) ist.
  10. Flexibles Verbindungselement (3) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Material zur Befestigung der Grundplatte (4) und der Erhebungen (5) an der Halbleiterplatte (1) Klebstoff ist.
DE102014008838.3A 2014-06-20 2014-06-20 Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem Active DE102014008838B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014008838.3A DE102014008838B4 (de) 2014-06-20 2014-06-20 Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014008838.3A DE102014008838B4 (de) 2014-06-20 2014-06-20 Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem

Publications (2)

Publication Number Publication Date
DE102014008838A1 DE102014008838A1 (de) 2015-12-24
DE102014008838B4 true DE102014008838B4 (de) 2021-09-30

Family

ID=54767689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014008838.3A Active DE102014008838B4 (de) 2014-06-20 2014-06-20 Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem

Country Status (1)

Country Link
DE (1) DE102014008838B4 (de)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611884A (en) 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
US5900675A (en) 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US6184560B1 (en) 1998-05-15 2001-02-06 Nec Corporation Photosemiconductor device mounted structure
DE19931004C2 (de) 1999-07-05 2002-02-07 Tyco Electronics Logistics Ag Chipmodul, insbesondere BGA-Package, mit einem Interconnect zur stressfreien Lötverbindung mit einer Leiterplatte
DE10059178A1 (de) 2000-11-29 2002-06-13 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
US20030038357A1 (en) 2001-08-24 2003-02-27 Derderian James M. Spacer for semiconductor devices, semiconductor devices and assemblies including the spacer, and methods
DE102005020059B3 (de) 2005-04-29 2006-10-05 Advanced Micro Devices, Inc., Sunnyvale Technik zur Verbesserung thermischer und mechanischer Eigenschaften eines Unterfütterungsmaterials einer Substrat/Chipanordnung
US20070069000A1 (en) 2005-09-27 2007-03-29 Honeywell International Inc. Method of flip chip mounting pressure sensor dies to substrates and pressure sensors formed thereby
US20090121338A1 (en) 2004-07-29 2009-05-14 Micron Technology, Inc. Assemblies and multi chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
DE102009012643A1 (de) 2008-03-10 2009-10-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
DE112007003083T5 (de) 2006-12-22 2009-10-29 Sonion Mems A/S Mikrofonbaugruppe mit Unterfüllmittel mit niedrigem Wärmeausdehnungskoeffizienten
DE102010012042A1 (de) 2010-03-19 2011-09-22 Epcos Ag Bauelement mit einem Chip in einem Hohlraum und einer spannungsreduzierten Befestigung
DE102011016361A1 (de) 2010-04-07 2012-01-12 Maxim Integrated Products Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE102012202421A1 (de) 2011-02-17 2012-09-06 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Mikroelektromechanische-Systeme-Gehäuse (MEMS-Package)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
US6541872B1 (en) * 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
DE19954888C2 (de) * 1999-11-15 2002-01-10 Infineon Technologies Ag Verpackung für einen Halbleiterchip
DE10205127A1 (de) 2002-02-07 2003-08-28 Infineon Technologies Ag Halbleiterbauteil mit Sensor- bzw. Aktoroberfläche und Verfahren zu seiner Herstellung
US20080217761A1 (en) 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
DE102011079708B4 (de) 2011-07-25 2022-08-11 Osram Gmbh Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611884A (en) 1995-12-11 1997-03-18 Dow Corning Corporation Flip chip silicone pressure sensitive conductive adhesive
US5900675A (en) 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US6184560B1 (en) 1998-05-15 2001-02-06 Nec Corporation Photosemiconductor device mounted structure
DE19931004C2 (de) 1999-07-05 2002-02-07 Tyco Electronics Logistics Ag Chipmodul, insbesondere BGA-Package, mit einem Interconnect zur stressfreien Lötverbindung mit einer Leiterplatte
DE10059178A1 (de) 2000-11-29 2002-06-13 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
US20030038357A1 (en) 2001-08-24 2003-02-27 Derderian James M. Spacer for semiconductor devices, semiconductor devices and assemblies including the spacer, and methods
US20090121338A1 (en) 2004-07-29 2009-05-14 Micron Technology, Inc. Assemblies and multi chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
DE102005020059B3 (de) 2005-04-29 2006-10-05 Advanced Micro Devices, Inc., Sunnyvale Technik zur Verbesserung thermischer und mechanischer Eigenschaften eines Unterfütterungsmaterials einer Substrat/Chipanordnung
US20070069000A1 (en) 2005-09-27 2007-03-29 Honeywell International Inc. Method of flip chip mounting pressure sensor dies to substrates and pressure sensors formed thereby
DE112007003083T5 (de) 2006-12-22 2009-10-29 Sonion Mems A/S Mikrofonbaugruppe mit Unterfüllmittel mit niedrigem Wärmeausdehnungskoeffizienten
DE102009012643A1 (de) 2008-03-10 2009-10-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
DE102010012042A1 (de) 2010-03-19 2011-09-22 Epcos Ag Bauelement mit einem Chip in einem Hohlraum und einer spannungsreduzierten Befestigung
DE102011016361A1 (de) 2010-04-07 2012-01-12 Maxim Integrated Products Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE102012202421A1 (de) 2011-02-17 2012-09-06 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Mikroelektromechanische-Systeme-Gehäuse (MEMS-Package)

Also Published As

Publication number Publication date
DE102014008838A1 (de) 2015-12-24

Similar Documents

Publication Publication Date Title
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
EP1830404B1 (de) Leistungshalbleitermodul
EP2194769B1 (de) Leistungshalbleitermodul mit vorgespannter Hilfskontaktfeder
EP2545598A1 (de) Biegewandler
DE102014115099B4 (de) Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls
DE102015100771B4 (de) Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer
DE102017212233A1 (de) Elektrische Baugruppe und Verfahren zur Herstellung einer elektrischen Baugruppe
DE10293997B4 (de) Leistungshalbleitermodul
DE102015103724B4 (de) Komponententräger mit Verwerfungsstabilisierungsstruktur und Verfahren zur Herstellung dazu
DE102007041892A1 (de) Elektrische Schaltanordnung mit einem MID-Schaltungsträger und einer damit verbundenen Verbindungsschnittstelle
EP1220314B1 (de) Leistungshalbleitermodul
DE102015221062B4 (de) Halbleiterschaltungsanordnung mit gepresstem gel und montageverfahren
DE102014008838B4 (de) Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE102014008839B4 (de) Dehnungskompensierendes Verbindungselement für ein Mikroelektroniksystem
EP1530801B1 (de) Halbleiterbauelement mit csp-gehäuse
DE102005012216A1 (de) Kühlkörper für oberflächenmontierte Halbleiterbauteile und Montageverfahren
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP2413357A2 (de) Leistungshalbleitermodul mit mindestens einer Positioniervorrichtung für ein Substrat
WO2007031298A1 (de) Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls
EP2447991A2 (de) Kontaktelement und Verwendung eines Kontaktelements in einem elektronischen Bauteil
DE10161101A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
WO2019042653A1 (de) Schaltungsträger für leistungselektronik und leistungselektronikmodul mit einem schaltungsträger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final