DE102009012643A1 - Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur - Google Patents

Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur Download PDF

Info

Publication number
DE102009012643A1
DE102009012643A1 DE102009012643A DE102009012643A DE102009012643A1 DE 102009012643 A1 DE102009012643 A1 DE 102009012643A1 DE 102009012643 A DE102009012643 A DE 102009012643A DE 102009012643 A DE102009012643 A DE 102009012643A DE 102009012643 A1 DE102009012643 A1 DE 102009012643A1
Authority
DE
Germany
Prior art keywords
contact element
component
substrate carrier
contact
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102009012643A
Other languages
English (en)
Inventor
Herbert Prof. Dr. Reichl
Jürgen Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102009012643A priority Critical patent/DE102009012643A1/de
Publication of DE102009012643A1 publication Critical patent/DE102009012643A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft eine Verbindungsstruktur für elektronische Bauelemente und/oder Substratträger (2) und das Herstellen dieser Verbindungsstruktur. Dabei werden das Bauelement und/oder der Substratträger mit Kontaktelementen versehen, die partiell freistehend sind. Das Material um das Kontaktelement wird dabei zumindest teilweise entfernt, um eine zweidimensionale Bewegung des Kontaktelements zu gestatten.

Description

  • Die Erfindung betrifft eine Verbindungsstruktur für elektronische Bauelemente und/oder Substratträgern und ein Verfahren zur Herstellung der Verbindungsstruktur.
  • Aufgrund unterschiedlicher Ausdehnungskoeffizienten elektronischer Bauelemente, wie z. B. Silizium-Halbleiterkomponenten oder Leiterplatten, oder Substraten beispielsweise aus organischen Materialien führt eine thermische Belastung, die von außen oder aber auch durch den Betriebszustand eines Bauelementes selbst erzeugt werden kann, zu mechanischen Spannungen an den Kontaktstellen zwischen Bauelement und Substratträger. Solche Spannungen können jedoch auch durch andere mechanische Belastungen des Bauelements oder der Trägers auftreten. Die Spannungen können zu elektrischen Kontaktunterbrechungen oder zu Zuverläs sigkeitsproblemen bzw. Ausfällen führen.
  • Bisherige technische Ansätze bestehen darin, elektrische Kontakte auf einer flexiblen Schicht anzuordnen oder Verbindungselemente, wie Lot-Bumps auf bewegliche Leiterbahnstrukturen aufzubringen. Eine weitere Möglichkeit ist die Realisierung von sogenannten ”Compliant Strukturen”. Hierzu werden beispielsweise unterschiedlich flexible Polymere in der Verdrahtungslage (Redistribution) auf dem Bauelement eingesetzt. Darüber hinaus können die thermomechanischen Spannungen ebenfalls reduziert werden, indem z. B. durch große Lot-Bumps oder abstandgebende Strukturen, wie z. B. Kupfersäulen mit Lot (Pillar-Bumps) ein größerer Abstand zwischen Bauelement und Substratoberfläche erzeugt wird, um die Wärme teilweise abzuführen und die Beweglichkeit der Verbindungsstruktur zu erhöhen. Ein Aufbau und ein Verfahren zur Herstellung von Verbindungsstrukturen mit Pillar-Bumps ist in der Druckschrift WO 2005/034237 A1 gezeigt. Dieses Verfahren wird beispielsweise zur Flip-Chip-Montage genutzt. Dabei werden Chips ohne Anschlussdrähte mit der aktiven Kontaktierungsseite nach unten mittels Pillar Bumps direkt auf einem Substratträger aufgebracht. Ein Verfahren der Kontaktierung mittels Kupfersäulen und Lot ist in der Druckschrift US 2002/ 0179689 A1 offenbart.
  • Die bekannten Verbindungsstrukturen haben den Nachteil, dass die Kontaktstruktur bei hohen thermischen oder mechanischen Belastungen durch unterschiedliche Ausdehnungkoeffizienten der verwendeten Materialien nur eine unzureichende Stabilität aufweist und es somit zu Zuverlässigkeitseinschränkungen in der Kontaktierung der elektronischen Komponente mit dem Substrat kommt. Weiterhin werden die Abmessungen des Bauteils durch einen erweiterten Abstand durch Pillar-Bumps oder großen Lotbumps (Lotkugeln) oder Ähnlichem zwischen Komponente und Substrat vergrößert.
  • Der Erfindung liegt daher die Aufgabe zu Grunde, eine Verbindungsstruktur und ein Verfahren zur Herstellung einer Verbindungsstruktur zu schaffen, die eine hohe elektronische Zuverlässigkeit unter Betriebsbedingungen oder unter externen thermischen oder mechanischen Einflüssen gewährleistet und mechanische Spannungen an den Kontaktierungen vermeidet oder ausgleicht.
  • Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale der unabhängigen Ansprüche in Verbindung mit den Merkmalen der Oberbegriffe gelöst.
  • Erfindungsgemäß besteht der Lösungsansatz in der Realisierung einer zweidimensional beweglichen Kontaktstruktur, beispielsweise in x-y-Richtung innerhalb eines Substratträgers und/oder Bauelementes. Um dies zu erreichen wird eine Verbindungsstruktur für elektronische Bauelemente und/oder Substratträgern auf Trägermaterialien mit unterschiedlichen Ausdehnungskoeffizienten vorgeschlagen, wobei das Material des Bauelements und/oder des Substrats um das mindestens eine Kontaktelement zumindest teilweise entfernt ist, derart, dass ein freistehender Bereich um das Kontaktelement entsteht. Dadurch wird eine zweidimensionale Bewegung des Kontaktelements gestattet. Somit können die unterschiedlichen mechanischen Ausdehnungen zwischen Bauelement und/oder Substratträger und einem Trägermaterial, wie beispielsweise einer organischen Leiterplatte, aufgefangen werden. Dadurch wird die elektrisch-mechanische Zuverlässigkeit des Gesamtaufbaus erhöht.
  • Durch die zweidimensionale Flexibilität der im Innern des Bauelements und/oder Substrats integrierten Kontaktstruktur können die unterschiedlichen thermisch induzierten Ausdehnungen vom elektronischen Bauelement und/oder dem Substrat und der Leiterplatte ausgeglichen werden. Dadurch werden kritische mechanische Spannungen an der Kontaktfläche zwischen Bauelement und/oder Substratträger und Trägermaterial (Leiterplatte) stark reduziert oder ganz vermieden. Der Vorteil ist, dass hierdurch eine höhere thermomechanische Zuverlässigkeit von beispielsweise Flip-Chip-montierten elektronischen Komponenten (Halbleiterchips) auf beispielsweise organischem Trägermaterial unter Betriebsbedingungen realisiert werden kann.
  • Die Kontaktelemente werden vorzugsweise in Silizium-Komponenten ausgebildet, die auf Trägermaterialien (z. B. organische Leiterplatten) mit einem anderen thermischen Ausdehnungskoeffizient montiert werden.
  • Durch die in den Unteransprüchen angegebenen Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen möglich.
  • In einem bevorzugten Ausführungsbeispiel ist das mindestens eine Kontaktelement säulenartig ausgeführt. An mindestens einem derart ausgebildeten Säulenelement kann sich eine Lötverbindung, die der elektrisch-mechanischen Verbindung zum Trägermaterial dient, befinden. Weiterhin kann sich an mindestens einem Kontaktelement ein Kontaktpad befinden, das mit unterschiedlichen Verbindungsmaterialien (Lot, Metall, Kleber, etc.) versehen ist. Dies hat den Vorteil einer flächigen Kontaktierung auf beiden Seiten.
  • Erfindungsgemäß wird der elektrische Kontakt inner halb der freistehenden Struktur durch geeignete Verfahren erzeugt. In einem bevorzugten Ausführungsbeispiel kann hierzu in die Kontaktstruktur durch beispielsweise reaktives Ionen-Ätzen eine entsprechende Öffnung erzeugt werden, die anschließend durch galvanische oder andere Verfahren, metallisiert wird. Das Metallisieren des Loches bzw. die Vias bewirkt eine sichere Kontaktierung des Kontaktelementes während thermischer oder mechanischer Belastungen, wobei lediglich die Wände der Vias metallisiert sein können oder die Vias insgesamt oder teilweise mit leitendem Material wie Metall gefüllt sein können.
  • Um eine freistehende Kontaktstruktur im Bauelement und/oder Substratträger zu erzeugen, kann ein die Kontaktstruktur umgebender Bereich mittels eines geeigneten Verfahrens, z. B. reaktivem Ionenätzen oder anderer Verfahren, freigestellt werden.
  • Erfindungsgemäß werden als Substrat oder Bauelement siliziumbasierte Materialien bevorzugt. Für das Kontaktelement können unterschiedliche Materialien wie zum Beispiel Kupfer, Nickel oder Wolfram gewählt werden. Auch sind unterschiedliche geometrischen Modifikationen des Kontaktelementes in Bezug auf Länge und/oder Durchmesser möglich. Besonders vorteilhaft kann die Dicke des Substratmaterials und der Durchmesser des freistehenden Bereiches an die jeweiligen Abmaße des Bauelements angepasst ausgewählt werden. Das elektronische Bauelement kann grundsätzlich in jeder geeigneten Form ausgebildet sein. So kann das Bauelement beispielsweise ein Halbleiterbauelement sein.
  • Ein bevorzugtes Ausführungsbeispiel für eine Verbindungsstruktur zwischen elektronischem Bauelement und Substratträger soll nun näher erläutert werden. Es zeigen:
  • 1 einen Schnitt durch ein Bauelement und/oder einem Substratträger mit einer erfindungsgemäßen Verbindungsstruktur.
  • 2 einen Schnitt durch das Bauelement und/oder den Substratträger mit der erfindungsgemäßen Verbindungsstruktur, das bzw. der mit einer Leiterplatte verbunden ist.
  • 3 einen Schnitt durch das Bauelement und/oder den Substratträger mit der erfindungsgemäßen Verbindungsstruktur, das bzw. der mit einer Leiterplatte und einer elektronischen Komponente verbunden ist.
  • In 1 ist der Grundaufbau einer erfindungsgemäßen Verbindungsstruktur dargestellt, die dazu dient, selbst mit einem Trägermaterial, das einen zur Struktur unterschiedlichen Ausdehnungskoeffizienten aufweist, und gegebenenfalls mit einer elektronischen Komponente verbunden zu werden.
  • Als Verbindungsstruktur wird dabei entsprechend 1 ein Substratträger 2 mit Kontaktelementen 5 bezeichnet. Anstelle des Substratträgers kann auch ein elektronisches Bauelement vorgesehen sein, im Folgenden wird die Beschreibung auf den Substratträger fokussiert, es gilt aber dazu Gesagte auch für das Bauelement.
  • Der Substratträger 2, der zumindest teilweise aus Silizium besteht weist mehrere Durchgangslöcher oder Vias 7 auf, die im vorliegenden Fall mit Kontaktpads 3 auf den Oberflächen abgeschlossen werden. Selbstverständlich können in anderen Ausführungsbeispielen die Kontaktelemente 5 nicht mit durchgehenden Löchern versehen sein, sondern beispielsweise mit Sacklöchern. Die Wände der Durchgangslöcher 7 sind metallisiert und bilden somit Kontaktzuführungen 8. Anstelle der Wandmetallisierungen können die Durchgangslöcher 7 voll mit elektrisch leitendem Material oder Metall gefüllt sein.
  • Wie in 1 zu erkennen ist, ist jeweils um das Kontaktelement 5 ein freier Bereich 6 angeordnet, d. h., das Material des Substratträgers 2 ist vorzugsweise radial symmetrisch um das Durchgangsloch herum entfernt, wobei selbstverständlich ein Wandbereich um das Durchgangsloch herum stehengelassen wird. Die Kontaktelemente 5 sind somit säulenartig ausgebildet, und weisen im vorliegenden Fall die zwei Kontaktpads 3 auf, zwischen denen die Kontaktzuführungen 8 in Form von Wandmetallisierungen der Vias 7 oder in Form von elektrisch leitendem Material, das die Vias 7 ausfüllt, ausgebildet sind.
  • Der freie Bereich 6 um die Kontaktelemente 5 herum wird durch Entfernen des Siliziummaterials des Substratträgers 2 hergestellt, wobei jedes geeignete Materialabtragverfahren verwendet werden kann, beispielsweise reaktives Ionenätzen. Ein solches Verfahren kann ebenfalls für die Durchgangslöcher 7 verwendet werden.
  • Durch den freien Bereich 6 ist eine zweidimensionale Bewegung der Kontaktelemente 5 im Falle thermischer Ausdehnung oder mechanischer Belastungen gewährleistet. Kontaktunterbrechungen durch thermodynamische bzw. thermomechanische Einflüsse werden durch die Flexibilität der Kontaktelemente 5 vermieden.
  • In 2 ist der Substratträger 2 mit einer Leiterplatte 9 aus organischem Material, beispielsweise FR4 verbunden. Dazu sind die Kontaktpads 3 mit Lötbumps 4 versehen, die mit entsprechenden Kontaktpads auf der Leiterplatte verbunden werden.
  • 3 zeigt eine Anordnung aus der erfindungsgemäßen Verbindungsstruktur, einer organischen Leiterplatte 9 und einer elektronischen Komponente 1, beispielsweise einem Halbleiterchip. Der Substratträger 2 dient hierbei als so genannter ”Interposer”. Wie in 2 sind Lötbumps 4 auf den der Leiterplatte 9 zugewandten Kontaktpads 3 vorgesehen und zusätzlich sind Lötbumps 4 auf der dem Halbleiterchip zugewandten Seite auf den Kontaktpads 3 angeordnet, die zur Verbindung mit entsprechenden Kontaktpads an dem Halbleiterchip 1 dienen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - WO 2005/034237 A1 [0003]
    • - US 2002/0179689 A1 [0003]

Claims (11)

  1. Verbindungsstruktur für elektronische Bauelemente und/oder Substratträger (2) auf Trägermaterialien mit unterschiedlichen Ausdehnungskoeffizienten, wobei das Bauelement und/oder der Substratträger (2) mit Kontaktelementen (5) versehen ist, dadurch gekennzeichnet, dass das Material des Bauelements oder Substratträgers (2) um das jeweilige Kontaktelement (5) zumindest teilweise entfernt ist, derart, dass ein freier Bereich (6) um das Kontaktelement (5) gebildet ist, der eine zweidimensionale Bewegung des Kontaktelementes (5) gestattet.
  2. Verbindungsstruktur nach Anspruch 1, dadurch gekennzeichnet, dass das Kontaktelement (5) säulenartig ausgebildet ist und der freie Bereich (6) um die Säule herum angeordnet ist.
  3. Verbindungsstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Kontaktelement (5) mindestens eine Kontaktfläche (3) und eine Öffnung (7) oder ein Loch (Via) für eine Kontaktzuführung (8) umfasst.
  4. Verbindungsstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Öffnung (7) oder das Loch (Via) im Kontaktelement (5) metallisiert ist oder ganz oder teilweise mit elektrisch leitendem Material gefüllt ist.
  5. Verbindungsstruktur nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der freie Bereich (6) das Kontaktelement radialsymmetrisch umgreift.
  6. Verbindungsstruktur nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass der Substratträger (2) eine Siliziumbasis besitzt.
  7. Verfahren zur Herstellung einer Verbindungsstruktur für elektronische Bauelemente und/oder Substratträger (2) auf Trägermaterialien mit unterschiedlichen Ausdehnungskoeffizienten, bei dem ein Bauelement und/oder Substratträger (2) mit Kontaktelementen (5) versehen wird, dadurch gekennzeichnet, dass das Material des Bauelements und/oder des Substratträgers (2) um das jeweilige Kontaktelement (5) zumindest teilweise entfernt wird, derart, dass ein freier Bereich (6) um das Kontaktelement (5) gebildet wird, der eine zweidimensionale Bewegung des Kontaktelementes (5) gestattet.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das Kontaktelement (5) durch Entfernen des Materials um das Kontaktelement herum säulenartig ausgebildet wird.
  9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass in dem Substratträger und/oder dem Bauelement im Bereich des Kontaktelements (5) eine Öffnung (7) oder ein Via eingearbeitet wird, die bzw. das metallisiert wird oder ganz oder teilweise mit elektrisch leitendem Material gefüllt wird.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Öffnung (7) oder das Loch im Kontaktelement (5) durch Verfahren zum Abtragen von Material, vorzugsweise durch einen Ionenätz-Prozess, hergestellt wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass der Bereich (6) um das Kontaktelement (5) durch ein Verfahren zum Abtragen von Material, vorzugsweise durch einen Ionenätz-Prozess freigesetzt wird.
DE102009012643A 2008-03-10 2009-03-10 Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur Ceased DE102009012643A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102009012643A DE102009012643A1 (de) 2008-03-10 2009-03-10 Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008013621.2 2008-03-10
DE102008013621 2008-03-10
DE102009012643A DE102009012643A1 (de) 2008-03-10 2009-03-10 Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur

Publications (1)

Publication Number Publication Date
DE102009012643A1 true DE102009012643A1 (de) 2009-10-01

Family

ID=41011391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009012643A Ceased DE102009012643A1 (de) 2008-03-10 2009-03-10 Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur

Country Status (1)

Country Link
DE (1) DE102009012643A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014043390A1 (en) * 2012-09-13 2014-03-20 Invensas Corporation Tunable composite interposer
WO2015120061A1 (en) * 2014-02-07 2015-08-13 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
EP2908337A1 (de) * 2014-02-12 2015-08-19 ams AG Halbleitervorrichtung mit einem thermostabilen Stoßkontakt auf einem TSV und Verfahren zur Herstellung einer solchen Halbleitervorrichtung
DE102014008838A1 (de) 2014-06-20 2015-12-24 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Spannungsreduzierendes Verbindungselement für ein Mikroelektroniksystem
DE102014008839A1 (de) 2014-06-20 2015-12-24 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Dehnungskompensierendes Verbindungselement für ein Mikroelektroniksystem
JP2022533441A (ja) * 2019-06-24 2022-07-22 維沃移動通信有限公司 プリント回路基板アセンブリ及び端末

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179689A1 (en) 2000-04-27 2002-12-05 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
WO2005034237A1 (en) 2003-10-09 2005-04-14 Advanpack Solutions Pte Ltd Pillar bumps for high power chip interconnection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179689A1 (en) 2000-04-27 2002-12-05 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
WO2005034237A1 (en) 2003-10-09 2005-04-14 Advanpack Solutions Pte Ltd Pillar bumps for high power chip interconnection

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362204B2 (en) 2012-09-13 2016-06-07 Invensas Corporation Tunable composite interposer
US8963335B2 (en) 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
US9780042B2 (en) 2012-09-13 2017-10-03 Invensas Corporation Tunable composite interposer
WO2014043390A1 (en) * 2012-09-13 2014-03-20 Invensas Corporation Tunable composite interposer
CN105122448A (zh) * 2012-09-13 2015-12-02 伊文萨思公司 可调复合中介层
WO2015120061A1 (en) * 2014-02-07 2015-08-13 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
US9659851B2 (en) 2014-02-07 2017-05-23 Marvell World Trade Ltd. Method and apparatus for improving the reliability of a connection to a via in a substrate
WO2015121199A3 (en) * 2014-02-12 2015-11-19 Ams Ag Semiconductor device with a bump contact on a tsv comprising a cavity and method of producing such a semiconductor device
EP2908337A1 (de) * 2014-02-12 2015-08-19 ams AG Halbleitervorrichtung mit einem thermostabilen Stoßkontakt auf einem TSV und Verfahren zur Herstellung einer solchen Halbleitervorrichtung
US10217715B2 (en) 2014-02-12 2019-02-26 Ams Ag Semiconductor device with a bump contact on a TSV comprising a cavity and method of producing such a semiconductor device
DE102014008839A1 (de) 2014-06-20 2015-12-24 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Dehnungskompensierendes Verbindungselement für ein Mikroelektroniksystem
DE102014008838A1 (de) 2014-06-20 2015-12-24 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Spannungsreduzierendes Verbindungselement für ein Mikroelektroniksystem
DE102014008839B4 (de) 2014-06-20 2021-09-30 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Dehnungskompensierendes Verbindungselement für ein Mikroelektroniksystem
DE102014008838B4 (de) 2014-06-20 2021-09-30 Kunststoff-Zentrum In Leipzig Gemeinnützige Gmbh Spannungsreduzierendes flexibles Verbindungselement für ein Mikroelektroniksystem
JP2022533441A (ja) * 2019-06-24 2022-07-22 維沃移動通信有限公司 プリント回路基板アセンブリ及び端末
JP7335980B2 (ja) 2019-06-24 2023-08-30 維沃移動通信有限公司 プリント回路基板アセンブリ及び端末
US11778744B2 (en) 2019-06-24 2023-10-03 Vivo Mobile Communication Co., Ltd. Printed circuit board assembly and terminal

Similar Documents

Publication Publication Date Title
DE69533336T2 (de) Testkarte und ihre anwendung
DE102015102866B4 (de) Keramisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines keramischen Bauelements
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102009012643A1 (de) Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10228593A1 (de) Elektronisches Bauteil mit einer Gehäusepackung
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102013112708B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE19830158A1 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102007002807B4 (de) Chipanordnung
DE102006059127A1 (de) Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
WO2007014800A1 (de) Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls
DE102008022733A1 (de) Funktionseinheit und Verfahren zu deren Herstellung
EP2778119B1 (de) Sensor und Verfahren zum Herstellen einer flexiblen Lötverbindung zwischen einem Sensor und einer Leiterplatte
DE10345395B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE10343255B4 (de) Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
DE102017218273A1 (de) Halbleiterbaugruppe
DE10108081A1 (de) Anordnung eines Halbleiterchips auf einem Substrat
DE102014214766A1 (de) Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul
EP4084061A1 (de) Schaltungsträger sowie verfahren zum herstellen einer elektrischen verbindung mit diesem

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final