DE10108081A1 - Anordnung eines Halbleiterchips auf einem Substrat - Google Patents

Anordnung eines Halbleiterchips auf einem Substrat

Info

Publication number
DE10108081A1
DE10108081A1 DE10108081A DE10108081A DE10108081A1 DE 10108081 A1 DE10108081 A1 DE 10108081A1 DE 10108081 A DE10108081 A DE 10108081A DE 10108081 A DE10108081 A DE 10108081A DE 10108081 A1 DE10108081 A1 DE 10108081A1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor chip
chip
contact
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10108081A
Other languages
English (en)
Other versions
DE10108081B4 (de
Inventor
Holger Huebner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10108081A priority Critical patent/DE10108081B4/de
Priority to PCT/DE2002/000339 priority patent/WO2002067291A2/de
Publication of DE10108081A1 publication Critical patent/DE10108081A1/de
Application granted granted Critical
Publication of DE10108081B4 publication Critical patent/DE10108081B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29035—Disposition the layer connector covering only portions of the surface to be connected covering only the peripheral area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Kontaktflächen (3) des Halbleiterchips (1) und des Substrates sind einander gegenüberliegend angeordnet und elektrisch leitend miteinander verbunden, wobei der Abstand zwischen den Kontaktflächen weniger als 10 mum beträgt. Bei bevorzugten Ausführungsformen ist dieser Abstand nur typisch 2 mum, was mit dem Verfahren der Diffusionslöttechnik (SOLED) hergestellt werden kann. Zur Verbindung von Halbleiterchip und Substrat können weitere Metallflächen (2) vorhanden sein.

Description

Die vorliegende Erfindung betrifft eine Anordnung eines Halb­ leiterchips auf einem als Chipträger vorgesehenen Substrat.
Bei der Montage flexibler, d. h. bis auf weniger als 70 µm gedünnter Halbleiterchips auf einem Chipträger aus Folie kommt es beim Verbiegen des Folienträgers zu Scherspannungen. Die Größe dieser Scherspannungen hängt von den jeweiligen Dicken des Folienträgers, des Chips und einer in der Regel schichtartigen Verbindungslage zwischen dem Chip und dem Sub­ strat ab. Deren Eigenschaften, insbesondere ihre Elastizi­ tätsmodule, bestimmen die Größe der Scherspannungen, die selbstverständlich auch vom Krümmungsradius, d. h. von der Stärke der Verbiegung abhängen.
Bei einem bestimmten Krümmungsradius ist die Zugspannung in der konvexen Seite der Anordnung, bzw. die dazu korrespondie­ rende Druckspannung in der konkaven Seite, um so größer, je dicker der gesamte Schichtaufbau ist. Diese Spannungen ge­ fährden den Halbleiterchip, besonders, wenn er auf der Seite der auftretenden Zugspannung angeordnet ist; denn eine durch Verbiegen hervorgerufene Zugspannung hält das monokristalline Silizium des Chips besonders schlecht aus. Bei den herkömmli­ chen Verfahren zur Verbindung des Halbleiterchips mit dem Substrat beträgt die Dicke der Verbindungsschicht mehrere 10 µm, liegt also selbst im Bereich der Chip- und Substrat­ dicken und erhöht damit maßgeblich die Scherspannung.
Dieses Problem kann teilweise behoben werden, indem die Di­ mensionen des Halbleiterchips begrenzt werden, Klebe- oder Vergussmassen zur Befestigung des Chips auf dem Chipträger aus organischem Material verwendet werden oder das Substrat durch eine ausreichende Dicke und eine geeignete Wahl des Ma­ terials versteift wird.
Bei der Montage eines Halbleiterchips auf einem Chipträger tritt außerdem das Problem auf, dass eine im Prinzip beliebi­ ge Anzahl von Anschlusskontakten direkt mit entsprechenden Kontakten auf dem Substrat verbunden werden müssen. Die Kon­ taktflächen des Substrates sind durch Metallflächen gebildet, die in einer entsprechend strukturierten Metallisierungs­ schicht auf der Oberfläche des Substrates gebildet sind. Im Zuge einer zunehmenden Miniaturisierung der Halbleiterchips werden die Kontaktflächen drastisch verkleinert, wobei auch die Abstände der Kontaktflächen untereinander erheblich redu­ ziert werden. Bekannte Verfahren zur Flip-Chip-Montage erlau­ ben es, die Abstände der Kontaktflächen auf bis zu 50 µm zu reduzieren, und benutzen dazu sogenannte Interposer, das heißt Zwischenlagen von typisch etwa 100 µm Dicke, um die thermomechanische Fehlanpassung zwischen dem Chip und dem Substrat zu überbrücken.
Die Grenze der Kontaktdichte, die mit den bekannten Verfahren erreichbar ist, resultiert aus der großen Höhe der Anordnun­ gen. Diese Höhe wird für erforderlich gehalten, um die oben beschriebenen Scherspannungen abzubauen. Derartige Scherspan­ nungen treten nicht nur infolge eines Verbiegens des Chipträ­ gers auf, sondern auch aufgrund des unterschiedlichen thermi­ schen Ausdehnungsverhaltens zwischen Substrat und Chip. Typi­ scherweise wird ein Abstand zwischen dem Substrat und dem Chip von 100 µm nicht unterschritten. Da die für die Kontak­ tierung zwischen den Kontaktflächen und den Metallflächen des Chipträgers verwendeten Lotkugeln mit einem isotropen Prozeß erzeugt werden, können die Kontaktflächen auch nicht näher als 100 µm seitlich zueinander platziert werden.
Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie ein Halbleiterchip auf einem Substrat als Chipträger montiert werden kann, so dass bei ausreichender Toleranz gegen Scher­ spannungen eine hohe Kontaktdichte erreicht werden kann.
Diese Aufgabe wird mit der Anordnung eines Halbleiterchips auf einem Substrat mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Bei der erfindungsgemäßen Anordnung sind die Kontaktflächen des Halbleiterchips und des Substrates einander gegenüberlie­ gend angeordnet und elektrisch leitend miteinander verbunden, wobei der Abstand zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Substrats weniger als 10 µm beträgt. Bei bevorzugten Ausfüh­ rungsformen ist dieser Abstand nur höchstens halb so groß oder besser nur höchstens ein Viertel so groß. Ein typischer Abstand von 2 µm zwischen den Kontaktflächen bei gleichzeitig hoher Kontaktdichte kann durch das Verfahren der Diffusions­ löttechnik (SOLID), die an sich bekannt ist, erreicht werden.
Die erfindungsgemäße Anordnung mit einem geringen Abstand zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Substrates ist insbesondere vorteilhaft bei einer Verwendung eines dünnen, flexiblen Halbleiterchips auf einem flexiblen Substrat, wie zum Beispiel einer Folie. Aber auch bei starren Substraten bietet ein geringer Abstand zwischen dem Halbleiterchip und dem Substrat Vorteile. Es wurde in Versuchen nachgewiesen, dass eine ganzflächige Verbindung von Chip und Substrat zu einer zuverlässigen Kontaktierung führt, auch wenn der Ab­ stand weniger als 10 µm beträgt und die Verbindungszone oder Verbindungsschicht aus einem Material besteht, das kein pla­ stisches Fließen ermöglicht, wie z. B. die intermetallischen Phasen des Verbindungsmaterials, das beim Diffusionslöten eingesetzt wird.
Um eine ganzflächige Verbindung zusätzlich zu den Kontaktflä­ chen zu erreichen, kann der Chip mit dem Substrat verklebt werden, oder es kann auf der Chipoberseite zusätzlich zu den metallischen Kontaktflächen zumindest eine weitere Metallflä­ che vorgesehen werden, die mit einer auf dem Substrat gegenüberliegend angeordneten weiteren Metallfläche in demselben Verfahrensschritt verlötet wird, in dem auch die Kontaktflä­ chen elektrisch leitend miteinander verbunden werden. Das kann durch das angegebene Verfahren des Diffusionslötens ge­ schehen. Es werden so die elektrisch leitenden Verbindungen zwischen den Kontaktflächen auf dem Chip und auf dem Substrat hergestellt und gleichzeitig entsprechende Verbindungen zwi­ schen den weiteren Metallflächen auf dem Substrat und dem Chip, die nur für die mechanische Verbindung vorgesehen sind.
Dabei kommt es auf einen ausreichend großen Flächenanteil an, in dem der Halbleiterchip und das Substrat miteinander ver­ bunden sind. Bei hohen Kontaktdichten kann die Verbindungs­ fläche, die durch diejenigen Metallflächen gebildet wird, die für eine elektrische Verbindung vorgesehen sind, bereits ge­ nügen, so dass es nicht erforderlich ist, dass weitere, nur für die mechanische Verbindung vorgesehene Metallflächen vor­ handen sind. Die seitlichen Abstände zwischen den Kontakten und gegebenenfalls den weiteren Metallflächen müssen klein sein, um eine zuverlässige und dauerhafte Verbindung zu er­ reichen; bei der erfindungsgemäßen Anordnung lassen sich we­ gen der geringen Schichtdicken der Kontakte und der Verbin­ dungszone oder Verbindungsschicht minimale seitliche Abstände realisieren. Falls eine weitere Metallfläche zur mechanischen Verbindung vorhanden ist, kann diese weitere Metallfläche auch als elektrische Verbindung oder Kontakt vorgesehen sein.
Es folgt eine genauere Beschreibung von Beispielen der erfin­ dungsgemäßen Anordnung, die weitere Metallflächen aufweisen, anhand der Fig. 1 bis 6.
Die Fig. 1 bis 3 zeigen verschiedene Ausgestaltungen für eine Anordnung der Kontaktflächen und Metallflächen auf der Chipoberseite.
Die Fig. 4 zeigt eine alternative Ausgestaltung der für eine Verbindung vorgesehenen Metallfläche.
Die Fig. 5 zeigt eine Oberseite eines Substrates, das mit Metallflächen zur Befestigung und Kontaktierung eines Chips versehen ist.
Die Fig. 6 zeigt eine Anordnung mit einem Chip und einem Substrat gemäß Fig. 5 im Querschnitt.
In Fig. 1 ist die Oberseite eines Chips 1 dargestellt, der mit Kontaktflächen 3 für einen elektrischen Anschluss sowie mit einer weiteren Metallfläche 2 für eine Verbindung mit dem Substrat versehen ist. Diese Metallflächen können aus einer Metallisierung strukturiert sein. Die Kontaktflächen 3 dienen dem elektrischen Anschluss des Chips mit den entsprechenden Kontaktflächen eines Substrats, auf das der Chip montiert wird. Das Substrat weist ebenfalls eine weitere Metallfläche auf, die der weiteren Metallfläche 2 des Chips gegenüberlie­ gend angeordnet ist und für eine Verbindung damit vorgesehen ist. Diese Verbindung kann in demselben Verfahrensschritt hergestellt werden, in dem auch die elektrisch leitenden Ver­ bindungen zwischen den Kontaktflächen 3 hergestellt werden. Dafür ist z. B. das erwähnte Diffusionslöten geeignet. In diesem Beispiel sind die Kontaktflächen 3 am Rand des Chips 1 angeordnet, während die Innenfläche der Chipoberseite groß­ flächig mit der weiteren Metallfläche 2 versehen ist.
In Fig. 2 ist ein Beispiel gezeigt, bei dem auf der Obersei­ te eines Chips 1 die für elektrischen Anschluss vorgesehenen Kontaktflächen 3 in einem inneren Bereich der Oberseite ange­ ordnet sind, während die weitere Metallfläche 2, die der me­ chanischen Verbindung zum Substrat dient, diese Kontaktflä­ chen 3 nach Art eines längs des Randes umlaufenden Stützrin­ ges ausgebildet ist. In diesem Fall sind die Kontaktflächen 3 nicht frei von der Seite zugänglich und müssen gegen die wei­ tere Metallfläche 2 isoliert angeschlossen werden. Das kann z. B. durch eine Flip-Chip-Montage auf einem Substrat mit einer gleichartigen Strukturierung einer auf der Oberseite an­ gebrachten Metallisierung erfolgen.
In der Fig. 3 ist eine Möglichkeit angegeben, wie auch bei Kontaktflächen 3, die am Rand des Chips 1 angeordnet sind, die weitere Metallfläche 2, die der Verbindung des Chips mit einem Substrat dient, bis an den Rand der Chipoberseite aus­ gebildet werden kann. Die Kontaktflächen 3 sind hier in Aus­ nehmungen der weiteren Metallfläche 2 angeordnet. Zwischen den Kontaktflächen 3 ist die weitere Metallfläche 2 bis zum Rand der Chipoberseite ausgebildet.
Die weitere Metallfläche kann grundsätzlich in jeder beliebi­ gen Form gestaltet sein. Statt einer rechteckigen Ausgestal­ tung wie in den Fig. 1 und 2 ist es sogar vorteilhaft, diese Metallfläche 2 entsprechend der Fig. 4 mit abgeschräg­ ten Ecken auszubilden. Der eingezeichnete Abstand 4 beträgt typisch z. B. 100 µm. Statt dessen können die Ecken der wei­ teren Metallflächen auch abgerundet sein. Es können ebenso mehrere weitere Metallflächen vorhanden sein, die außerhalb der von den Kontaktflächen 3 eingenommenen Bereiche angeord­ net sind.
In der Fig. 5 ist die Oberseite eines Substrates 7 darge­ stellt, auf der Kontaktflächen 3 und weitere Metallflächen 2 vorhanden sind und außerhalb der durch die Kontaktflächen und die weiteren Metallflächen eingenommenen Bereiche eine Füll­ schicht 5 vorhanden ist (Underfill), die vorzugsweise durch eine Vergussmasse oder Klebemasse aus einem elastischen oder zähen Polymerfilm gebildet ist. Durch diese Füllschicht 5 wird bewirkt, dass eine ganzflächige Verbindung zwischen dem Chip und dem Substrat hergestellt wird. Die Bereiche der dem Substrat zugewandten Oberfläche des Chips, auf denen sich keine Metallflächen befinden, können auf diese Weise mit dem Substrat verbunden werden oder statt dessen auch ohne mecha­ nischen Kontakt zum Substrat frei zum Substrat verschiebbar bleiben.
Bei Erwärmung dehnt sich der Chip mit 2 bis 3 ppm/K aus, das Substrat aber mit 18 bis 20 ppm/K. Die resultierende Scher­ spannung belastet die punktuellen Kontaktflächen 3, wobei die Scherspannung eine Verformung der Lotkugeln bewirkt, die die Spannung aufnehmen. Eine ganzflächige Verklebung von Chip und Substrat durch ein Underfill mindert zusätzlich die Spannung. Im Fall kleiner Kontaktflächen ist die punktuelle Belastung der Anschlüsse aber noch größer und führt zum Abreißen der Metallisierungen von Chip oder Substrat. Die erfindungsgemäße Anordnung bietet daher einen praktikablen Ausweg, mit dem ei­ ne dauerhafte Verbindung eines Halbleiterchips mit einem Sub­ strat auch bei Verwendung extrem kleiner und sehr dicht zu­ einander angeordneter Kontaktflächen möglich ist.
Die Fig. 6 zeigt die Anordnung mit einem Chip und einem Sub­ strat entsprechend der Fig. 5 im Querschnitt. Der Chip 1 und das Substrat 7 sind durch die Lötverbindungen 6 zwischen den Kontaktflächen 3 und den weiteren Metallflächen 2 sowie mit der Füllschicht 5 dauerhaft miteinander verbunden. Die Löt­ verbindungen 6 definieren den Abstand 8 zwischen den mitein­ ander verbundenen Kontaktflächen 3 bzw. weiteren Metallflä­ chen 2.

Claims (8)

1. Anordnung eines Halbleiterchips auf einem Substrat, bei der
der Halbleiterchip (1) und das Substrat (7) Kontaktflächen (3) aus Metall aufweisen,
der Halbleiterchip so zu dem Substrat hin ausgerichtet ist, dass einander zugeordnete Kontaktflächen des Halbleiterchips und des Substrates einander zugewandt sind, und
die einander zugeordneten Kontaktflächen elektrisch leitend miteinander verbunden sind, dadurch gekennzeichnet, dass der Abstand (8) zwischen einer jeweiligen Kontaktfläche des Halbleiterchips und der damit verbundenen Kontaktfläche des Substrates weniger als 10 µm beträgt.
2. Anordnung nach Anspruch 1, bei der der Abstand zwischen einer jeweiligen Kontaktfläche des Halb­ leiterchips und der damit verbundenen Kontaktfläche des Sub­ strates weniger als 5 µm beträgt.
3. Anordnung nach Anspruch 1, bei der der Abstand zwischen einer jeweiligen Kontaktfläche des Halb­ leiterchips und der damit verbundenen Kontaktfläche des Sub­ strates weniger als 2,5 µm beträgt.
4. Anordnung nach einem der Ansprüche 1 bis 3, bei der das Substrat (7) eine Folie ist.
5. Anordnung nach einem der Ansprüche 1 bis 4, bei der der Halbleiterchip (1) und das Substrat (7) einander gegen­ überliegend angeordnete weitere Metallflächen (2) aufweisen, die einen größeren Flächeninhalt besitzen als eine jeweilige Kontaktfläche, und diese weiteren Metallflächen dauerhaft miteinander verbunden sind.
6. Anordnung nach Anspruch 5, bei der die weiteren Metallflächen durch ein Lot dauerhaft miteinan­ der verbunden sind.
7. Anordnung nach Anspruch 5 oder 6, bei der zwischen dem Halbleiterchip und dem Substrat außerhalb der durch die Kontaktflächen (3) und die weiteren Metallflächen (2) eingenommenen Bereiche eine Füllschicht (5) vorhanden ist.
8. Anordnung nach einem der Ansprüche 1 bis 4, bei der der Halbleiterchip mit dem Substrat außerhalb der Kontaktflä­ chen ganzflächig verklebt ist.
DE10108081A 2001-02-20 2001-02-20 Anordnung eines Halbleiterchips auf einem Substrat Expired - Fee Related DE10108081B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10108081A DE10108081B4 (de) 2001-02-20 2001-02-20 Anordnung eines Halbleiterchips auf einem Substrat
PCT/DE2002/000339 WO2002067291A2 (de) 2001-02-20 2002-01-31 Anordnung eines halbleiterchips auf einem substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10108081A DE10108081B4 (de) 2001-02-20 2001-02-20 Anordnung eines Halbleiterchips auf einem Substrat

Publications (2)

Publication Number Publication Date
DE10108081A1 true DE10108081A1 (de) 2002-09-12
DE10108081B4 DE10108081B4 (de) 2006-01-12

Family

ID=7674819

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10108081A Expired - Fee Related DE10108081B4 (de) 2001-02-20 2001-02-20 Anordnung eines Halbleiterchips auf einem Substrat

Country Status (2)

Country Link
DE (1) DE10108081B4 (de)
WO (1) WO2002067291A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
DE102004055677A1 (de) * 2004-11-18 2006-06-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005026243B4 (de) 2005-06-07 2018-04-05 Snaptrack, Inc. Elektrisches Bauelement und Herstellungsverfahren
JP7166818B2 (ja) * 2018-07-13 2022-11-08 スタンレー電気株式会社 光半導体素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
EP0512546A1 (de) * 1991-05-07 1992-11-11 Nec Corporation Anisotropleitendes Material und Verfahren zum Anschliessen integrierter Schaltkreise unter dessen Verwendung
DE4323799A1 (de) * 1992-07-15 1994-01-20 Toshiba Kawasaki Kk Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0928016A1 (de) * 1997-07-17 1999-07-07 Rohm Co., Ltd. Herstellungsverfahren für halbleiterschreiben, halbleiterbauelemente und chipkarten
EP1028463A1 (de) * 1999-01-18 2000-08-16 Kabushiki Kaisha Toshiba Flexibles Gehäuse mit sehr dünnem Halbleiterchip, Modul und Multichip-Modul aus dem Gehäuse zusammengebaut und Herstellungsverfahren

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5205032A (en) * 1990-09-28 1993-04-27 Kabushiki Kaisha Toshiba Electronic parts mounting apparatus
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
US5897341A (en) * 1998-07-02 1999-04-27 Fujitsu Limited Diffusion bonded interconnect
DE19907276C2 (de) * 1999-02-20 2001-12-06 Bosch Gmbh Robert Verfahren zur Herstellung einer Lötverbindung zwischen einem elektrischen Bauelement und einem Trägersubstrat

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
EP0512546A1 (de) * 1991-05-07 1992-11-11 Nec Corporation Anisotropleitendes Material und Verfahren zum Anschliessen integrierter Schaltkreise unter dessen Verwendung
DE4323799A1 (de) * 1992-07-15 1994-01-20 Toshiba Kawasaki Kk Halbleiteranordnung und Verfahren zu ihrer Herstellung
EP0928016A1 (de) * 1997-07-17 1999-07-07 Rohm Co., Ltd. Herstellungsverfahren für halbleiterschreiben, halbleiterbauelemente und chipkarten
EP1028463A1 (de) * 1999-01-18 2000-08-16 Kabushiki Kaisha Toshiba Flexibles Gehäuse mit sehr dünnem Halbleiterchip, Modul und Multichip-Modul aus dem Gehäuse zusammengebaut und Herstellungsverfahren

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit
DE102004055677A1 (de) * 2004-11-18 2006-06-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds

Also Published As

Publication number Publication date
WO2002067291A2 (de) 2002-08-29
WO2002067291A3 (de) 2002-11-14
DE10108081B4 (de) 2006-01-12

Similar Documents

Publication Publication Date Title
DE68920469T2 (de) Elektronische Packung.
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
WO1996001497A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102013112708B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE102010029522B4 (de) Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102018112828A1 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10108081A1 (de) Anordnung eines Halbleiterchips auf einem Substrat
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102007002807B4 (de) Chipanordnung
DE102005013500A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE10347622B4 (de) Substrat mit Lötpad zur Herstellung einer Lötverbindung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee