DE102004055677A1 - Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds - Google Patents

Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds Download PDF

Info

Publication number
DE102004055677A1
DE102004055677A1 DE102004055677A DE102004055677A DE102004055677A1 DE 102004055677 A1 DE102004055677 A1 DE 102004055677A1 DE 102004055677 A DE102004055677 A DE 102004055677A DE 102004055677 A DE102004055677 A DE 102004055677A DE 102004055677 A1 DE102004055677 A1 DE 102004055677A1
Authority
DE
Germany
Prior art keywords
chip
main surface
carrier substrate
assembly according
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004055677A
Other languages
English (en)
Inventor
Wolfgang Dipl.-Phys. Reinert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102004055677A priority Critical patent/DE102004055677A1/de
Publication of DE102004055677A1 publication Critical patent/DE102004055677A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H01L27/1465—Infrared imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Chipträgerverbund umfasst einen Halbleiterchip (1) mit einer ersten Chip-Hauptoberfläche (2c) und einer zweiten Chip-Hauptoberfläche (2d), wobei der Halbleiterchip (1) an der ersten Chip-Hauptoberfläche (2c) einen ersten Kontaktbereich (4a) und einen zweiten Kontaktbereich (4b) aufweist, die ausgebildet sind, um eine in dem Halbleiterchip (1) ausgebildete Halbleiterschaltung zu kontaktieren. Ferner weist der Chipträgerverbund ein mit dem Halbleiterchip (1) verbundenes Trägersubstrat (7) mit einer ersten Trägersubstrat-Hauptoberfläche (7a) und einer zweiten Trägersubstrat-Hauptoberfläche (7b) auf, wobei die erste Trägersubstrat-Hauptoberfläche (7a) der ersten Chip-Hauptoberfläche (2c) zugewandt ist, wobei das Trägersubstrat (7) einen elektrisch leitfähigen ersten Durchkontaktierungsbereich (8a) und einen vom ersten Durchkontaktierungsbereich (8a) elektrisch isolierten zweiten elektrisch leitfähigen Durchkontaktierungsbereich (8b) aufweist. Die beiden Durchkontaktierungsbereiche (8a, 8b) erstrecken sich von der ersten Trägersubstrat-Hauptoberfläche (7a) zur zweiten Trägersubstrat-Hauptoberfläche (7b). Außerdem ist der erste Kontaktbereich (4a) mit dem ersten Durchkontaktierungsbereich (8a) elektrisch leitfähig verbunden und der zweite Kontaktbereich (4b) mit dem zweiten Durchkontaktierungsbereich (8b) elektrisch leitfähig verbunden. Hierdurch ist es möglich, eine Erhöhung der Temperaturfestigkeit sowie der Vakuumtauglichkeit eines Halbleiterchips gegenüber einem ...

Description

  • Die vorliegende Erfindung bezieht sich auf das technische Gebiet der Halbleitertechnik und insbesondere bezieht sich die vorliegende Erfindung auf das technische Teilgebiet einer Chipträgerkonstruktion um einen gedünnten Halbleiterwafer zu stabilisieren.
  • In hochempfindlichen opto-elektronischen Bildwandlern, wie beispielsweise militärisch einsetzbaren Nachtsichtgeräten oder Restlichtverstärkern, werden für eine präzise Funktionsweise dieser Bildwandler besonders empfindliche Bildsensoren benötigt. Diese Bildsensoren werden meist in Form von CMOS-Halbleitersensoren (CMOS = complementary metal oxide semiconductor = Komplementär-Metalloxid-Halbleiter) oder CCD-Halbleiterbildsensoren (CCD = charge coupled device = ladungsgekoppelte Schaltung) ausgebildet. Bei der Herstellung derartiger Halbleiterbildsensoren werden auf einem Halbleiterwafer die entsprechenden Halbleiterstrukturen in eine Hauptoberfläche des Wafers eingebettet bzw. an dieser einen Hauptoberfläche des Halbleiterwafers die entsprechenden Halbleiterstrukturen der herzustellenden Bildsensoren ausgebildet. Um einen möglichst empfindlichen Halbleiterbildsensor zu erhalten, ist jedoch eine hohe Präzision bei der Herstellung derartiger Halbleiterbildsensoren notwendig, da beispielsweise bereits durch kleinste Verunreinigungen oder Fehljustierungen bei deren Herstellung eine drastische Verschlechterung der Empfindlichkeit dieser hergestellten Halbleiterbildsensoren zu beobachten ist. Dies trifft insbesondere dann zu, wenn diejenige Oberfläche des Halbleiterwafers, in der die Sensorstrukturen ausgebildet sind, auch als Eintrittsfläche für das zu empfangende oder auszuwertende Licht verwendet werden soll, da insbesondere an Unreinheiten oder Fehljustierungen eine Streuung des Lichts erfolgen kann. Eine derartige Streuung verursacht dann eine Unschärfe des auszuwertenden Bildes, welche die Erkennbarkeit von Objekten, die mit einem solchen Halbleitersensor aufgenommen wurden, deutlich verschlechtert.
  • Ferner bestand eine Problematik bei der Herstellung solcher hochpräzisen opto-elektronischen Bildwandler darin, dass für derartige Baugruppen aufgrund der erforderlichen Genauigkeit meist noch eine Röhrentechnik eingesetzt wird, bei der die elektrooptischen Halbleiterbildwandler in eine solche Bildwandlerröhre einzubauen sind. Dies bedingt, dass die Halbleiterbildsensoren hochtemperaturfest und hochvakuumtauglich sein müssen, um beim Einbetten dieser Halbleiterbildsensoren in die Röhre keine Beschädigung zu erleiden. Besonders problematisch ist in diesem Zusammenhang das Evakuieren der zumeist aus Glas bestehenden Bildröhre, bei dem Verspannungen oder Brüche im oftmals sehr dünnen Halbleiterbildsensor auftreten.
  • Als weiteres Problem zeigte sich bei der Herstellung einer derartigen Bildwandlerröhre die oftmals zu geringe Temperaturstabilität der Halbleitersensoren, da für das Verschweißen der meist aus Glas bestehenden Röhre eine Erhitzung auf mehrere hundert Grad über eine Dauer von mehreren Stunden erforderlich ist.
  • Ähnliche Probleme treten auch bei der Herstellung von hochsensitiven Hochfrequenzschaltungen auf.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht somit darin, einen hochpräzisen Bildsensor oder eine hochsensitive Hochfrequenzschaltung zu schaffen, der gegenüber herkömmlichen Bildsensoren oder Hochfrequenzschaltungen temperaturstabiler sowie vakuumtauglicher ist und der ferner preiswert herstellbar ist.
  • Diese Aufgabe wird durch einen Chipträgerverbund gemäß Anspruch 1 sowie ein Verfahren zum Herstellen eines Chipträgerverbunds gemäß Anspruch 33 gelöst.
  • Die vorliegende Erfindung schafft einen Chipträgerverbund mit folgenden Merkmalen:
    einem Halbleiterchip mit einer ersten Chip-Hauptoberfläche und einer zweiten Chip-Hauptoberfläche, wobei der Halbleiterchip an der ersten Chip-Hauptoberfläche einen ersten Kontaktbereich und einen zweiten Kontaktbereich aufweist, die ausgebildet sind, um eine in dem Halbleiterchip ausgebildete Halbleiterschaltung zu kontaktieren; und
    einem mit dem Halbleiterchip verbundenen Trägersubstrat mit einer ersten Trägersubstrat-Hauptoberfläche und einer zweiten Trägersubstrat-Hauptoberfläche, wobei die erste Trägersubstrat-Hauptoberfläche der ersten Chip-Hauptoberfläche zugewandt ist, wobei das Trägersubstrat einen elektrisch leitfähigen ersten Durchkontaktierungsbereich und einen vom ersten Durchkontaktierungsbereich elektrisch isolierten zweiten elektrisch leitfähigen Durchkontaktierungsbereich aufweist, wobei sich der erste Durchkontaktierungsbereich und der zweite Durchkontaktierungsbereich von der ersten Trägersubstrat-Hauptoberfläche zur zweiten Trägersubstrat-Hauptoberfläche erstrecken und wobei der erste Kontaktbereich mit dem ersten Durchkontaktierungsbereich elektrisch leitfähig verbunden ist und der zweite Kontaktbereich mit dem zweiten Durchkontaktierungsbereich elektrisch leitfähig verbunden ist.
  • Ferner schafft die vorliegende Erfindung ein Verfahren zum Herstellen eines Chipträgerverbundes, mit folgenden Schritten:
    Bereitstellen eines Halbleiterchips mit einer ersten Chip-Hauptoberfläche und einer zweiten Chip-Hauptoberfläche, wobei der Halbleiterchip an der ersten Chip-Hauptoberfläche einen ersten Kontaktbereich und einen zweiten Kontaktbereich aufweist, die ausgebildet sind, um eine in dem Halbleiterchip ausgebildete Halbleiterschaltung zu kontaktieren und Bereitstellen eines Trägersubstrats mit einer ersten Trägersubstrat-Hauptoberfläche und einer zweiten Trägersubstrat-Hauptoberfläche, wobei das Trägersubstrat einen elektrisch leitfähigen ersten Durchkontaktierungsbereich und einen vom ersten Durchkontaktierungsbereich elektrisch isolierten zweiten elektrisch leitfähigen Durchkontaktierungsbereich aufweist und wobei sich der erste Durchkontaktierungsbereich und der zweite Durchkontaktierungsbereich von der ersten Trägersubstrat-Hauptoberfläche zur zweiten Trägersubstrat-Hauptoberfläche erstrecken; und
    Verbinden des Halbleiterchips und des Trägersubstrats derart, dass die erste Trägersubstrat-Hauptoberfläche und die erste Chip-Hauptoberfläche einander zugewandt werden, der erste Kontaktbereich elektrisch leitfähig mit dem ersten Durchkontaktierungsbereich verbunden wird und der zweite Kontaktbereich elektrisch leitfähig mit dem zweiten Durchkontaktierungsbereich verbunden wird.
  • Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass durch die Verbindung des Halbleiterchips mit dem ersten und zweiten Kontaktbereich und dem Trägersubstrat mit dem ersten und zweiten Durchkontaktierungsbereich eine Möglichkeit geschaffen wird, um die Stabilität eines Halbleiterchips gegenüber einem herkömmlichen Halbleiterchip zu erhöhen. Hierdurch lässt sich ein elektronisches Halbleiterbauelement schaffen, das hochtemperaturfest und vakuumtauglich ist und sich somit für den Einsatz in evakuierten Bildwandlerröhren eignet. Insbesondere dadurch, dass der Halbleiterchip mit der in dem Halbleiterchip ausgebildeten Halbleiterschaltung bzw. die Anschlusskontakte der Halbleiterschaltung durch das Trägersubstrat (mittels der Flip-Chip-Anordnung) geschützt und auch gestützt wird, lässt sich die für den Einsatz in evakuierten Bildwandlerröhren erforderliche Stabilität bei hohen Temperaturen erreichen (beispielsweise aufgrund des Abschirmungseffekts des Trägersubstrats gegenüber der Anschlussseite des Halbleiterchips). In Bezug auf die Erhöhung der Vakuumfestigkeit eines solchen Chipträgerverbunds ist anzumerken, dass durch das Trägersubstrat eine weitere Stabilisierung des Halbleiterchips durch das Trägersubstrat sichergestellt ist, so dass Verspannungen innerhalb des Halbleiterchips im Vakuum deutlich reduziert bzw. ganz vermieden werden können und eine Handhabung eines solchen Chipträgerverbundes deutlich erleichtert wird. Ferner lässt sich der Halbleiterchip bzw. die im Halbleiterchip ausgebildete Halbleiterschaltung unter Verwendung der beiden durch Kontaktierungsbereiche von der Rückseite des Trägersubstrates (d.h. der zweiten Trägersubstrat-Hauptoberfläche) kontaktieren, wodurch eine aufwändige Anschlussmöglichkeit für die in dem Halbleiterchip ausgebildete Halbleiterschaltung vermieden werden kann ohne zugleich auf die Schutzwirkung des Trägersubstrats bezüglich der ersten Chip-Hauptoberfläche des Halbleiterchips verzichten zu müssen.
  • Die vorliegende Erfindung bietet somit den Vorteil, eine Möglichkeit zur Erhöhung der Stabilität eines Halbleiterchips mit einer in dem Halbleiterchip ausgebildeten Halbleiterschaltung zu bewirken. Insbesondere durch die Verwendung des Trägersubstrats in Verbindung mit dem Halbleiterchip lässt sich somit ein elektronisches Halbleiterbauelement schaffen, das gegenüber einem herkömmlichen Halbleiterchip oder einem herkömmlichen elektronischen Bauelement deutlich temperaturfester und vakuumtauglicher ist und somit verbesserte Eigenschaften bei einem Einsatz dieses Halbleiterchips oder dieses elektronischen Bauelements in evakuierten Bildwandlerröhren bietet.
  • Insbesondere, wenn der Halbleiterchip ein CMOS- oder ein CCD-Bildsensor ist bieten sich weitere Vorteile der Verwendung eines solchen Chipträgerverbundes, da dann eine rück seitige Lichteinstrahlung von der zweiten Chip-Hauptoberfläche deutliche Verbesserungen in Bezug auf die Schärfe eines solchen aufgenommenen Bildes bewirkt. Dies resultiert insbesondere daraus, dass Unreinheiten und Fehljustierungen bei der Herstellung des Halbleiterchips sich vor allem bei einer Lichteinstrahlung von der ersten Chip-Hauptoberfläche negativ auswirken können.
  • Günstig ist es auch, wenn der Halbleiterchip dünner als das Trägersubstrat ist. Dies bietet den Vorteil, dass eine deutliche Verbesserung der Wärmeabfuhr der bei dem Betrieb der Halbleiterschaltung entstehenden Wärme möglich ist, ohne dass die Stabilität des Verbundes beeinträchtigt wird. Die Stabilität wird dabei insbesondere durch die Dicke des Trägersubstrates bestimmt, während ein dünner Halbleiterchip eine kurze Distanz der in dem Halbleiterchip ausgebildeten Halbleiterschaltung zu einer Chip-Oberfläche bietet. Außerdem bietet sich bei Ausgestaltung des Halbleiterchips als Bildsensor und rückseitiger Lichteinstrahlung der Vorteil einer geringen Dämpfung des Lichtes bzw. einen geringen Laufzeit der von Lichtquanten aus einem Trägermedium ausgelösten Elektronen beim Durchgang durch einen dünnen Halbleiterchip.
  • Ferner kann der Halbleiterchip eine Dicke zwischen der ersten Chip-Hauptoberfläche und der zweiten Chip-Hauptoberfläche aufweist, die im Bereich zwischen 3 μm und 200 μm liegt. Dies bietet insbesondere bei der Verwendung des Halbleiterchips als Bildsensor den Vorteil einer noch ausreichend geringen Dämpfung eines von der Rückseite eingestrahlten Lichtes, um das von dem Bildsensor empfangene Licht bzw. die durch Lichtquanten bewirkte Elektronenauslösung noch adäquat auswerten zu können.
  • In einer weiteren Ausführungsform kann das Trägersubstrat eine Dicke zwischen der ersten Trägersubstrat-Hauptoberfläche und der zweiten Trägersubstrat-Hauptoberfläche aufweist, die im Bereich zwischen 350 μm und 800 μm liegt. Dies bietet den Vorteil einer noch ausreichenden Stabilisationswirkung des Trägersubstrates in Bezug auf einen (gedünnten Halbleiterwafer).
  • In einem günstigen Ausführungsbeispiel ist die Halbleiterschaltung an der ersten Chip-Hauptoberfläche ausgebildet. Dies bietet einen besonderen Vorteil, da in diesem Fall die Halbleiterschaltung durch die „Abdeckung" mittels des Substrats geschützt ist.
  • Weiterhin kann das Trägersubstrat einen ersten Isolationsbereich aufweisen, der sich von der ersten Trägersubstrat-Hauptoberfläche zur zweiten Trägersubstrat-Hauptoberfläche erstreckt und an den ersten Durchkontaktierungsbereich angrenzt und bei dem das Trägersubstrat ferner einen zweiten Isolationsbereich aufweist, der sich von der ersten Trägersubstrat-Hauptoberfläche zur zweiten Trägersubstrat-Hauptoberfläche erstreckt und an den zweiten Durchkontaktierungsbereich angrenzt. Dies bietet den Vorteil, dass ein leitfähiges Material (wie beispielsweise Metall) für das Trägersubstrat verwendet werden kann, ohne zugleich eine Verschlechterung der Isolation zwischen den beiden Durchkontaktierungsbereichen befürchten zu müssen. Die Verwendung von Metall kann dabei insbesondere aus Herstellungstechnischen und handhabungstechnischen Gründen von Vorteil sein.
  • Günstig ist es auch, wenn der erste und zweite Durchkontaktierungsbereich je einen elektrisch leitfähigen Anschlussbereich aufweist, wobei die Anschlussbereiche eine Erhebung in Bezug auf die erste Trägersubstrat-Hauptoberfläche bilden. Hierdurch bietet sich der Vorteil, dass eine Distanz zwischen der ersten Chip-Hauptoberfläche und der ersten Trägersubstrat-Hauptoberfläche des Chipträgerverbundes ausgebildet werden kann, wodurch sich beispielsweise eine an der ersten Chip-Hauptoberfläche ausgebildete Halbleiterschaltung des Halbleiterchips vor mechanischen Beschädigun gen beim dem Verbinden des Halbleiterchips und des Trägersubstrates schützen lässt.
  • Weiterhin kann auch der erste und zweite Kontaktbereich eine Erhebung in Bezug auf die erste Chip-Hauptoberfläche bilden. Hierdurch bietet sich ebenfalls der Vorteil, dass eine Distanz zwischen der ersten Chip-Hauptoberfläche und der ersten Trägersubstrat-Hauptoberfläche des Chipträgerverbundes ausgebildet werden kann, wodurch sich beispielsweise eine an der ersten Chip-Hauptoberfläche ausgebildete Halbleiterschaltung des Halbleiterchips vor mechanischen Beschädigungen beim dem Verbinden des Halbleiterchips und des Trägersubstrates schützen lässt.
  • In einer besonderen Ausführungsform weist das Trägersubstrat an der ersten Trägersubstrat-Hauptoberfläche ferner neben den Anschlussbereichen ein Distanzhalteelement auf, wobei eine Höhe des Distanzhalteelements über die erste Trägersubstrat-Hauptoberfläche innerhalb eines vordefinierten Toleranzbereichs (von beispielsweise 10 Prozent) der Höhe der Anschlussbereiche über die erste Trägersubstrat-Hauptoberfläche entspricht. Dies bietet den Vorteil, dass durch das Distanzhalteelement eine weiteren Stützwirkung bezüglich des Halbleiterchips durch dieses Distanzhalteelement möglich wird, was zu einer weiteren Stabilisierung des Chipträgerverbundes beiträgt.
  • Günstig ist es auch, wenn das Distanzhalteelement und die Anschlussbereiche ein gleiches Material aufweisen, da sich hierdurch der Vorteil einer einfacheren Herstellung eines derartigen Trägersubstrates bietet.
  • In einer weiteren Ausführungsform weist der Halbleiterchip an der ersten Chip-Hauptoberfläche ferner neben den Kontaktbereichen ein Abstandshalteelement auf, wobei eine Höhe des Abstandshalteelements über die erste Chip-Hauptoberfläche innerhalb eines vordefinierten Toleranzbereichs (von beispielsweise 10 Prozent) einer Höhe der Kon taktbereiche über die erste Chip-Hauptoberfläche entspricht.
  • Günstig ist es auch, wenn das Abstandhalteelement und die Kontaktbereiche ein gleiches Material aufweisen, da sich hierdurch der Vorteil einer einfacheren Herstellung eines derartigen Halbleiterchips bietet.
  • Ferner können sich in einer besonderen Ausführungsform das Distanzhalteelement und das Abstandshalteelement berühren. Dies bietet den Vorteil, dass eine flächige Befestigung des Halbleiterchips an dem Trägersubstrat über die Verbindung zwischen dem Distanzhalteelement und dem Abstandshalteelement möglich ist, ohne dass bei der Befestigung eine Beschädigung der ersten Chip-Hauptoberfläche oder einer an der ersten Chip-Hauptoberfläche ausgebildeten Halbleiterschaltung durch beispielsweise ein Distanzhalteelement befürchten zu müssen. Außerdem ermöglicht die Verbindung zwischen dem Abstandshalteelement und dem Distanzhalteelement eine verbesserte Möglichkeit zur Verbindung des Halbleiterchips mit dem Trägersubstrat beispielsweise durch eine Verpressung oder ein Verschweißen des Abstandshalteelementes mit dem Distanzhalteelement.
  • In einem weiteren Ausführungsbeispiel kann sich das Material des Distanzhalteelements von dem Material des Abstandshalteelements unterscheiden. Dies bietet den Vorteil einer besonderes haltbaren Verbindung, wenn für das Abstandshalteelement und das Distanzhalteelement zwei Materialien verwendet werden, die sich besonders fest miteinander verbinden lassen.
  • Insbesondere kann auch das Abstandshalteelement elektrisch von der Halbleiterschaltung isoliert sein, was den Vorteil birgt, dass durch das Abstandselement eine zusätzliche Stützstelle geschaffen wird, die unabhängig von einer Kontaktmöglichkeit der Halbleiterschaltung ausgeführt werden kann und somit einen zusätzlichen Freiheitsgrad bei der Ausgestaltung des Chipträgerverbundes liefert.
  • Auch kann sich in einer weiteren Ausführungsform eine geometrische Form des Distanzhalteelements von einer geometrischen Form des Abstandshalteelements unterscheiden. Dies bietet wiederum den Vorteil, eine besonders haltbare Verbindung zwischen dem Distanzhalteelement und dem Abstandshalteelement zu schaffen.
  • Insbesondere dann, wenn eine Kontaktstelle zwischen einem der Anschlussbereiche und dem Kontaktbereich eine metallische Legierung aufweist, die Kupfer- und Zinnanteile enthält lässt sich vorteilhaft eine besonders haltbare und temperaturstabile Verbindung zwischen den Anschlussbereichen und dem Kontaktbereich herstellen.
  • Weiterhin kann das Distanzhalteelement einen Bereich der ersten Trägersubstrat-Hauptoberfläche umschließen und das Abstandshalteelement einen Bereich der ersten Chip-Hauptoberfläche umschließen, wobei eine Verbindung zwischen dem Distanzhalteelement und dem Abstandshalteelement derart ausgebildet ist, dass ein Bereich zwischen der ersten Trägersubstrat-Hauptoberfläche und der ersten Chip-Hauptoberfläche fluidundurchlässig gegenüber einem anderen Bereich zwischen der ersten Trägersubstrat-Hauptoberfläche und der ersten Chip-Hauptoberfläche abgeschlossen ist. Dies bietet den Vorteil, dass sich ein hermetisch abgedichteter Bereich zwischen der ersten Chip-Hauptoberfläche und der ersten Trägersubstrat-Hauptoberfläche ausbilden lässt, der beispielsweise für eine Drucksensorfunktion oder als Revervoir für eine Betriebsflüssigkeit eines für den Betrieb der Halbleiterschaltung notwendigen Gases oder einer Flüssigkeit genutzt werden kann.
  • Ferner kann auch eine Polymerschicht zwischen der ersten Trägersubstrat-Hauptoberfläche und der ersten Chip-Hauptoberfläche angeordnet sein. Dies bietet den Vorteil, dass durch die Polymerschicht eine weitere Verfestigung der Verbindung zwischen dem Halbleiterchip und dem Trägersubstrat sichergestellt werden kann.
  • Günstig ist es, wenn die Polymerschicht das Material Benzocyclobuthen aufweist, da hierdurch einen einfache Handhabung dieser Polymerschicht, beispielsweise durch photolithographische Bearbeitung einfach möglich ist.
  • Ferner kann auch die Polymerschicht eine Öffnung aufweisen, in der der Anschlussbereich ausgebildet ist, wobei eine laterale Distanz zwischen dem Anschlussbereich und der Polymerschicht größer oder gleich 1 μm ist. Dies bietet die Möglichkeit, einen Zwischenraum zwischen der Polymerschicht und dem Anschlussbereich bestehen zu lassen, der beispielsweise als Aufnahmereservoir für Klebematerial oder Rückstandsprodukte bei der Verpressung von Halbleiterchip und Trägersubstrat verwendet werden kann.
  • In einer besonderen Ausführungsform weist die zweite Chip-Hauptoberfläche eine Oberflächenstruktur mit Oberflächenerhebungen auf, wobei eine Höhe der Oberflächenerhebungen über die zweite Chip-Hauptoberfläche kleiner oder gleich 100 nm ist. Dies bietet den Vorteil, dass bei der Verwendung eines Bildsensors als Halbleiterchip eine rückwärtige Lichteinstrahlung über die zweite Chip-Hauptoberfläche aufgrund der geringen Rauhheit der zweiten Chip-Hauptoberfläche keine hohe Streuung des einfallenden Lichts entsteht.
  • Günstig ist es auch, wenn der Halbleiterchip eine Metallschicht aufweist, die an die zweite Chip-Hauptoberfläche angrenzt. Hierdurch kann vorteilhaft erstens eine geringe Rauhheit der zweiten Chip-Hauptoberfläche sichergestellt werden, da bei einen exemplarische Aufsputtern der Metallschicht bereits durch den Herstellungsprozess eine geringe Rauhheit der Metallschicht bewirkt wird. Zweitens bietet eine aufgebrachte Metallschicht den Vorteil, dass in der Halbleiterschaltung die aufgetroffenen Elektronen effizienter und als Bild ausgewertet werden können.
  • Vorzugsweise umfasst die Metallschicht Titan, Aluminium, Chrom, Tantal oder eine Titan-Wolfram-Legierung. Insbesondere diese Metalle oder diese Metall-Legierung zeichnen sich einerseits durch eine geringe Rauhheit einer Oberflache beim Aufbringen und andererseits durch die gute Haftung aus.
  • Günstig ist es ferner, wenn die Metallschicht eine Dicke zwischen 5 nm und 100 nm aufweist. Dies bietet den Vorteil, dass bei der Verwendung eines Bildsensors als Halbleiterchip eine ausreichend genaue örtliche Zuordnung der an der Metallschicht ausgelösten Elektronen möglich ist, wodurch sich eine hohe Schärfe des empfangenen Bildes sicherstellen lässt.
  • In einem weiteren Ausführungsbeispiel erstreckt sich die Metallschicht ferner über eine Seitenkante des Halbleiterchips und eine Verbindungsfuge zwischen dem Halbleiterchip und dem Trägersubstrat. Dies bietet den Vorteil, dass ein seitlicher Schutz des Halbleiterchips oder der Verbindungsfuge gegen mechanische oder chemische Einflüsse sichergestellt ist. Ferner kann ein Ausgasen von Material in der Verbindungsfuge und eine Störung der korrekten Funktionsweise der Halbleiterschaltung durch einen Lichteinfall in die Verbindungsfuge verhindert werden.
  • Ferner kann sich die Metallschicht über eine Seitenkante des Trägersubstrats erstrecken. Dies bietet den Vorteil einer zusätzlichen Abschirmung des Chipträgerverbundes gegen elektromagnetische Wellen.
  • Weiterhin können die Durchkontaktierungsbereiche an der zweiten Trägersubstrat-Hauptoberfläche Lötkontaktstellen aufweisen. Dies bietet den Vorteil, einer besseren Kontak tierbarkeit und somit einer besseren Handhabbarkeit des hergestellten Chipträgerverbundes.
  • Günstig ist es auch, wenn eine Distanz zwischen der ersten Trägersubstrat-Hauptoberfläche und der ersten Chip-Hauptoberfläche weniger als 24 μm beträgt. Hierdurch lassen sich eine ausreichend sichere Verbindung zwischen dem Halbleiterchip und dem Trägersubstrat sicherstellen.
  • Weiterhin kann der Halbleiterchip eine Hochfrequenzschaltung sein. Dies bietet den Vorteil, den erfindungsgemäßen Chipträgerverbund auch bei hochsensitive Halbleiterschaltungen, beispielsweise für den Empfang von schwachen elektromagnetischen Signalen einsetzen zu können.
  • Ferner kann auch das Verbinden ein Verschweißen oder Zusammendrücken umfassen, derart, dass eine elektrisch leitfähige Kontaktierung zwischen dem ersten Kontaktbereich und dem ersten Durchkontaktierungsbereich sowie dem zweiten Kontaktierungsbereich und dem zweiten Durchkontaktierungsbereich eine metallische Legierung ausgebildet wird, die Kupfer- und Zinnanteile enthält. Dies bietet den besonderen Vorteil einer hochtemperaturstabilen Verbindung zwischen dem Kontaktbereichen und den Durchkontaktierungsbereichen.
  • Außerdem ist es günstig, wenn das Verfahren ferner ein Dünnen des Halbleiterchips durch Abtragen von Material von der zweiten Chip-Hauptoberfläche umfasst, da hierdurch eine einfachere Handhabung des Halbleiterchips durch die bereits erfolgte Stabilisierung mittels des Trägersubstrates möglich wird.
  • In einer alternativen Ausführungsform kann das Verfahren zum Herstellen eines Chipträgerverbundes auch vor dem Schritt des Verbindens des Halbleiterchips und des Trägersubstrats eine Schritt des Einkerbens des Halbleiterchips umfassen. Dies bietet dann den Vorteil, dass, wenn der Halbleiterchip beispielsweise auf der ersten Chip- Hauptoberfläche eingekerbt wird, bei einem Dünnen des Halbleiterchips von der zweiten Chip-Hauptoberfläche ein sehr präzises und verlustarmes Trennen des Halbleiterchips in mehrere Einzelchips ermöglicht wird, da ein Sägeschritt eines hochempfindlichen (da bereits gedünnten) Halbleiterchips vermieden wird. Vielmehr erfolgt bereits durch das dem Sägen entsprechende Einkerben in Kombination mit der Dünnung eine Trennung des Halbleiterchips in mehrere Einzelchips (DBG = dicing before graining).
  • Außerdem kann das Verfahren vor dem Schritt des Verbindens ein Aufbringen einer Polymerschicht auf die erste Trägersubstrat-Hauptoberfläche oder die erste Chip-Hauptoberfläche umfassen. Dies bietet den Vorteil einer weiteren Erhöhung der Stabilität zwischen dem Halbleiterchip und dem Trägersubstrat.
    •
  • Anhand der beiliegenden Figuren wird nachfolgend ein Ausführungsbeispiel der vorliegenden Erfindung näher erläutert. Es zeigen:
  • 1 eine Querschnittsdarstellung eines Ausführungsbeispiels der vorliegenden Erfindung; und
  • 2 ein Flussdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens zum Herstellen eines Chipträgerverbunds.
  • In der nachfolgenden Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung werden gleiche oder ähnliche Elemente mit gleichen oder ähnlichen Bezugszeichen versehen, wobei auf eine wiederholte Beschreibung dieser Bezugszeichen verzichtet wird.
  • Die 1 zeigt in einer Querschnittsdarstellung eines Ausführungsbeispiels des erfindungsgemäßen Chipträgerverbunds, der einen Halbleiterchip 1 mit einer (in 1 nicht dargestellten) Halbleiterschaltung umfasst. Die Halb leiterschaltung ist hierbei vorzugsweise durch dem Fachmann bekannte Herstellungsschritte für integrierte Schaltkreise in dem Halbleiterchip 1 integriert. Um die Halbleiterschaltung kontaktieren zu können, sind zwei Bondpads 2a und 2b an einer ersten Chip-Hauptoberfläche 2c angeordnet, wobei ein weiterer Bereich der ersten Chip-Hauptoberfläche 2c durch eine primäre Wafer-Passivierung 3 gebildet ist. Auf die erste Chip-Hauptoberfläche 2c sind im Bereich der Bondpads 2a, 2b ein erster Kontaktbereich 4a und ein zweiter Kontaktbereich 4b angeordnet. Weiterhin sind an der ersten Chip-Hauptoberfläche 2c im Bereich der primären Wafer-Passivierung 3 zwischen dem ersten Kontaktbereich 4a und dem zweiten Kontaktbereich 4b zwei Abstandshalteelemente 5 angeordnet. Ferner ist auf der ersten Chip-Hauptoberfläche 2c, die nicht durch den ersten Kontaktbereich 4a, den zweiten Kontaktbereich 4b oder die Abstandshalteelemente 5 bedeckt ist, eine Polymerschicht 6 aufgebracht, die vorzugsweise Benzozyclobuthen (BCB) aufweist.
  • Ferner umfasst der in 1 dargestellte Chipträgerverbund ein Trägersubstrat 7, das eine erste Trägersubstrat-Hautoberfläche 7a und eine zweite Trägersubstrat-Hauptoberfläche 7b umfasst. Das Trägersubstrat 7 kann ein metallisches Material oder auch ein Keramikmaterial umfassen. In dem Trägersubstrat 7 ist ein erster Durchkontaktierungsbereich 8a sowie ein zweiter Durchkontaktierungsbereich 8b angeordnet, wobei sich der erste Durchkontaktierungsbereich 8a und der zweite Durchkontaktierungsbereich 8b von der ersten Trägersubstrat-Hauptoberfläche 7a zur zweiten Trägersubstrat-Hauptoberfläche 7b erstrecken. Die Durchkontaktierungsbereiche 8a und 8b sind hierbei elektrisch leitfähig. Wird als Material für das Trägersubstrat 7 ein leitfähiges Material wie beispielsweise ein metallisches Material verwendet, sind, um Kurzschlüsse zwischen den Durchkontaktierungsbereichen 8a und 8b zu vermeiden, die Durchkontaktierungsbereiche 8a und 8b jeweils durch einen Isolationsbereich 9 gegen das (elektrisch leitfähige) Material des Trägersubstrats 7 elektrisch zu isolieren.
  • Weiterhin sind an der ersten Trägersubstrat-Hauptoberfläche 7a ein erster Anschlussbereich 10a und ein zweiter Anschlussbereich 10b angeordnet, wobei sich die beiden Anschlussbereiche 10a und 10b über die erste Trägersubstrat-Hauptoberfläche erheben (bzw. über die ersten Trägersubstrat-Hauptoberfläche herausragen) und wobei der erste Anschlussbereich 10a elektrisch leitfähig mit dem ersten Durchkontaktierungsbereich 8a verbunden ist und der zweite Anschlussbereich 10b elektrisch leitfähig mit dem zweiten Durchkontaktierungsbereich 8b verbunden ist. In demjenigen Bereich, in dem das Material des Trägersubstrats 7 an die erste Trägersubstrat-Hauptoberfläche 7a angrenzt, sind zwei Distanzhalteelemente 11 auf der ersten Trägersubstrat-Hauptoberfläche 7a angeordnet. Ferner grenzt auch ein Bereich der Polymerschicht 6 an die erste Trägersubstrat-Hauptoberfläche 7a.
  • Der Halbleiterchip 1 mit dem ersten Kontaktbereich 4a, dem zweiten Kontaktbereich 4b sowie den Abstandshalteelementen 5 ist nun derart mit dem Trägersubstrat 7, das den ersten Anschlussbereich 10a, den zweiten Anschlussbereich 10b sowie die Distanzhalteelemente 11 aufweist, verbunden, dass der erste Kontaktbereich 4a elektrisch leitfähig mit dem ersten Anschlussbereich 10a, der zweite Kontaktbereich 4b elektrisch leitfähig mit dem zweiten Anschlussbereich 10b sowie die Abstandshalteelemente 5 mit den Distanzhalteelementen 11 verbunden sind. Dieses Verbinden des Halbleiterchips 1, der vorzugsweise ein CMOS- oder CCD-Bildsensor ist, mit dem Trägersubstrat 7 kann vorzugsweise durch eine Schweißverbindung, eine Druckkontaktierung oder eine metallurgische Legierungsbildung erfolgen. Die Anschlussbereiche 10a und 10b, die Kontaktbereiche 4a und 4b, die Abstandshalteelemente 5 sowie die Distanzhalteelemente 11 können entweder aus gleichem Material bestehen (was den Herstellungsprozess dieser Elemente auf der ersten Trägersubstrat-Hauptoberfläche 7a oder der ersten Chip-Hauptoberfläche 2c vereinfachen würde) oder auch aus unterschiedlichen Materialien bestehen. Insbesondere für die Wahl der Anschlussbe reiche 10a und 10b sowie der Kontaktbereiche 4a und 4b bietet sich ein Material mit einer hohen elektrischen Leitfähigkeit an, wie beispielsweise Gold oder Kupfer. Sind die Materialien von gegenüberliegenden Anschluss- bzw. Kontaktbereichen gleich, kann durch eine Schweiß- oder Druckkontaktierung beispielsweise eine Gold-zu-Gold- oder eine Kupfer-zu-Kupfer-Verbindung hergestellt werden, welche sich durch eine hohe elektrische Leitfähigkeit und somit einer sehr guten Signal- oder Energieübertragung auszeichnet. Sind gegenüberliegende Anschluss- oder Kontaktbereiche jedoch aus unterschiedlichen Materialien ausgebildet, kann durch die Schweißverbindung oder die Druckkontaktierung eine metallurgische Legierung gebildet werden, beispielsweise AuSi, AuSn, CuSn oder AuIn. Insbesondere die Kupfer-Zinn-Legierung (CuSn bzw. Cu3Sn) bietet hierbei den Vorteil, dass diese Verbindung thermodynamisch sehr stabil ist und erst wieder ab einer Temperatur von 600°C schmilzt. Eine solche Verbindung eignet sich daher vorzugsweise für die Bereitstellung von hochtemperaturfesten Bauelementen wie dem hier vorgestellten Chipträgerverbund.
  • Um nun einen hochsensitiven Bildsensor zu erhalten, kann der Chipträgerverbund derart ausgebildet sein, dass ein zu detektierendes Licht von der Rückseite des Halbleiterchips 1 auf diesen einwirkt. Dies bedeutet mit anderen Worten, dass die Sensorfläche des Halbleiterchips 1 die der ersten Chip-Hauptoberfläche 2c gegenüberliegende zweite Chip-Hauptoberfläche 2d ist. Eine solche „rückseitige" Bestrahlung des Halbleiterchips 1 bietet den Vorteil, dass das zu detektierende Licht nicht durch Unreinheiten gestreut oder gestört wird, die von der Herstellung der Halbleiterschaltung (bzw. des elektronischen Bildsensors) an der ersten Chip-Hauptoberfläche 2c resultieren. Für eine derartige Ausgestaltung des Halbleiter-Bildsensors ist es jedoch notwendig, dass der Halbleiterchip 1 dünn genug ist, um eine möglichst geringe Dämpfung des eingestrahlten Lichts (bzw. der eingestrahlten Elektronen bei der Auslegung des Bildsensors als Photomultiplyer) im Substrat des Halbleiter chips 1 zu bewirken. Um einen solchen gedünnten Halbleiterchip 1 zu erhalten, kann der Halbleiterchip 1 vorzugsweise vor dem Dünnschleifen (oder Dünnpolieren) als ganzer Wafer mit dem Trägersubstrat 7 verbunden werden, wodurch das Trägersubstrat 7 (inklusive der zugehörigen Durchkontaktierungsbereiche 8, Isolationsbereiche 9 und Anschlussbereiche 10) als Stabilisator für den Halbleiterchip 1 während und nach dem Dünnschleifen (bzw. Dünnpolieren) dient. Um eine solche Stabilisierungsfunktion wahrnehmen zu können, sollte das Trägersubstrat eine Dicke zwischen der ersten Trägersubstrat-Hauptoberfläche 7a und der zweiten Trägersubstrat-Hauptoberfläche 7b aufweisen, die größer als eine Dicke des Halbleiterchips 1 zwischen der ersten Chip-Hauptoberfläche 2c und der zweiten Chip-Hauptoberfläche 2d ist. Obwohl die Dicke des Halbleiterchips 1 wie auch die Dicke des Trägersubstrats 7 für die Funktionsweise der erfindungsgemäßen Anordnung keinen Einschränkungen unterliegt, kann günstigerweise jedoch die Dicke des Halbleiterchips 1 zwischen 5 μm und 120 μm liegen, während die Dicke des Trägersubstrats innerhalb eines Wertebereichs zwischen 180 μm und 700 μm liegt. Weiter wäre jedoch auch denkbar, dass der Halbleiterchip 1 bereits als gedünnter, vereinzelter Chip vorliegt und in dieser Form erst mit dem Trägersubstrat 7 verbunden wird. In diesem Fall wäre allerdings ein zusätzlicher Handhabungsaufwand notwendig, um den gedünnten, d.h. sehr zerbrechlichen Halbleiterchip 1 defektfrei mit dem Trägersubstrat 7 zu verbinden.
  • Es ist somit festzustellen, dass gemäß einem Ausführungsbeispiel der vorliegenden Erfindung der Chipträgerverbund vorzugsweise aus mindestens einem gedünnten Halbleiterchip und mindestens einem Trägersubstrat mit elektrisch leitfähigen Durchkontaktierungen besteht, wobei mindestens zwei Anschlusskontakte des gedünnten Halbleiterchips 1 elektrisch mit entsprechend angeordneten, elektrisch voneinander isolierten elektrisch leitfähigen Durchkontaktierungen 8 des Trägersubstrats 7 kontaktiert sind.
  • In Bezug auf die geometrische Anordnung der Kontaktbereiche 4 auf der ersten Chip-Hauptoberfläche 2c ist anzumerken, dass sich die Lage der Kontaktstellen 4 vorzugsweise nach der Anordnung der Bondpads 2 auf dem Halbleiterchip 1 richtet, alternativ aber auch eine geometrische Umverlegung der Kontaktbereiche 4 auf der ersten Chip-Hauptoberfläche 2c des Halbleiterchips 1 durch eine elektrisch leitfähige Umverdrahtungsleiterbahn möglich ist. Diese elektrisch leitfähige Umverdrahtungsleiterbahn (die in 1 nicht dargestellt ist) kann beispielsweise in Form eines „langen" Bondpads 2 bzw. in der Ausbildung des Bondpads 2 als Leiterbahn erfolgen, auf die an einer entsprechend geeigneten Stelle zur Durchkontaktierung durch das Trägersubstrat 7 ein geeigneter Kontaktbereich 4 aufgebracht ist.
  • Eine mechanische Verbindung zwischen dem Halbleiterchip 1 und dem Trägersubstrat 7 kann vorzugsweise durch die dünn abgeschiedene Polymerschicht 6 erfolgen, die lithografisch strukturiert werden kann. Wie bereits vorstehend näher ausgeführt wurde, eignet sich als Material für die Polymerschicht 6 vorzugsweise Benzocyclobuthen, welches sich auf einfache Weise photolithografisch strukturieren lässt. Diese Polymerschicht kann bei der Herstellung des Chipträgerverbundes entweder auf die erste Chip-Hauptoberfläche 2c oder aber auch auf die erste Trägersubstrat-Hauptoberfläche 7a oder auf die erste Chip-Hauptoberfläche 2c und die erste Trägersubstrat-Hauptoberfläche 7a aufgebracht sein. Neben der stabilisierenden Wirkung der Polymerschicht 6 als Verbindungselement zwischen dem Trägersubstrat 7 und dem Halbleiterchip 1 können die Abstandshalteelemente 5 und die Distanzhalteelemente 11 wirken, so dass durch die Kombination der Abstands- und Distanzhalteelemente 5 und 11 eine Unterstützung des Halbleiterchips 1 gegenüber dem Trägersubstrat 7 zwischen dem Verbund aus erstem Kontaktbereich 4a und erstem Anschlussbereich 10a und dem Verbund aus zweitem Kontaktbereich 4b und zweitem Anschlussbereich 10b liefern. Diese mechanische Stütze durch die Distanz- und Abstandshalteelemente 11 und 5, die keine elektrische Funk tion erfüllen müssen, lässt sich somit eine zusätzliche Stabilisierung erreichen, die durch eine reine Polymerschicht 6 zwischen der ersten Chip-Hauptoberfläche 2c und der ersten Trägersubstrat-Hauptoberfläche 7a auf Grund deren Viskosität nicht möglich wäre. Für Hochvakuumanwendungen bei hohen Temperaturen wäre auch denkbar, auf die Polymerschicht 6 ganz zu verzichten und nur die Stabilisierungsbereiche durch die Distanz- und Abstandshalteelemente 11 und 5 zu verwenden, um ein Ausgasen aus der Polymerschicht oder eine räumliche Ausdehnung der Polymerschicht bei Hitze zu vermeiden.
  • Um einen Herstellungsprozess des Halbleiterchips 1 mit den Abstandshalteelementen 5 und einen Herstellungsprozess des Trägersubstrats mit den Distanzhalteelementen 11 kostengünstig zu halten aber trotzdem eine sichere Verbindung zwischen diesen beiden Elementen herstellen zu können, können auch die Distanzhalteelemente 11 und die Abstandshalteelemente 5 eine geometrische Form aufweisen, die sich unterscheidet. Wesentlich für die Funktionsfähigkeit der Abstandshalteelemente 5 sowie der Distanzhalteelemente 11 ist lediglich, dass durch diese Elemente entweder allein oder in Verbindung miteinander eine durchgängige Verbindung zwischen der ersten Chip-Hauptoberfläche 2c und der ersten Trägersubstrat-Hauptoberfläche 7a besteht, so dass weder die Distanzhalteelemente 11 noch die Abstandshalteelemente 5 „in der Luft hängen", d.h. keine Stützwirkung zwischen dem Halbleiterchip 1 und dem Trägersubstrat 7 entfalten.
  • Für einige Anwendungsbereiche kann es erforderlich sein, dass einzelne Bereiche zwischen der ersten Chip-Hauptoberfläche 2c und der ersten Trägersubstrat-Hauptoberfläche 7a hermetisch dicht (d.h. fluiddicht) von anderen Bereichen abgeschlossen werden. Der abgeschlossene Bereich kann dabei zwischen den Anschlussbereichen 10a und 10b liegen oder diese Anschlussbereiche mit einschließen. Denkbar wäre eine solche hermetische „Versiegelung" bei der Verwendung des Halbleiter-ICs 1 als Drucksensor, wobei dann beispielsweise durch den hermetisch abgeschlossenen Bereich ein Referenzdruck bereitgestellt werden kann. Alternativ wäre auch denkbar, den hermetisch dichten Bereich als Reservoir für Flüssigkeiten, die für den fehlerfreien Betrieb der Halbleiterschaltung notwendig sind, zu verwenden. Ein solcher hermetisch dichter Bereich kann beispielsweise dadurch bereitgestellt werden, dass ein Distanzhalteelement den abzuschließenden Bereich auf der ersten Trägersubstrat-Hauptoberfläche 7a umschließt und entsprechend ein Abstandshahteelement 5 den abzuschließenden Bereich auf der ersten Chip-Hauptoberfläche 2c umschließt. Bei einer Zusammenfügung ist dann das entsprechende Abstandshalteelement 5 mit dem zugehörigen Distanzhalteelement 11 derart zu verbinden, dass durch die Verbindung der gewünschte fluiddicht abgeschlossene Bereich zwischen der ersten Chip-Hauptoberfläche 2c und der ersten Trägersubstrat-Hauptoberfläche 7a gebildet wird. Durch diese Verbindung des entsprechenden Distanzhalteelements 11 mit dem zugehörigen Abstandshalteelement 5 kann somit ein durchgehender hermetisch dichter Ring um den abzuschließenden Bereich ausgebildet sein, wobei die hermetische Fügung zwischen dem entsprechenden Abstands- und Distanzhalteelement vorzugsweise die gleiche metallurgische Verbindung nutzt, wie die Kontaktverbindung zwischen den Anschlussbereichen und den Kontaktbereichen 4.
  • Ferner können an der zweiten Trägersubstrat-Hauptoberfläche 7b Kontaktstellen 11 und hierauf Lötkugeln 12 angeordnet sein, um die Durchkontaktierungsbereiche 8 elektrisch leitfähig kontaktieren zu können. Eine derartige Anordnung von Kontaktstellen 11 und hierauf angeordneten Lötkugeln 12 bietet somit den Vorteil einer unaufwändigen Handhabung eines derartigen Chipträgerverbundes. Zusätzlich oder alternativ zu den Lötkugeln kann der lötbare Bereich der Kontaktstellen 11 optional durch eine Passivierungsschicht definiert sein.
  • Vorzugsweise kann die Geometrie des Trägersubstrats mit der Geometrie des Halbleiterchips 1 übereinstimmen. Es ist jedoch auch denkbar, dass das Trägersubstrat 7 in der lateralen Geometrie von der Geometrie des Halbleiterchips 1 abweicht, d.h. kleiner oder größer ist oder die Längsachsen von Trägersubstrat 7 und Halbleiterchip 1 unterschiedlich ausgerichtet sind.
  • Für besonders geringe Streueffekte bei rückwärtiger Durchstrahlung des Halbleiterchips 1 sollte der gedünnte Halbleiterchip 1 vorzugsweise sehr glatt geschliffen sein und Erhebungen aufweisen, die nicht höher als 100 nm sind (Rautiefen). Hierzu kann auch die Rückseite des Halbleiterchips 1 (d.h. die zweite Chip-Hauptoberfläche 2d) mit einer dünnen Titan-Metallisierung versehen sein, die eine Schichtdicke von beispielsweise 5 nm bis 100 nm aufweist. Eine solche Metallschicht ist in 1 mit den Bezugszeichen 13 gekennzeichnet. Als Material für die Metallschicht 13 kommen neben Titan auch Aluminium, Chrom, Tantal, eine Titan-Wolfram-Legierung oder ähnliche in der CMOS-Technologie als Haftvermittler eingesetzte Metalle in Betracht. Optional kann die Metallschicht 13 durch eine weitere, elektrisch leitfähige Schicht (beispielsweise aus einem anderen Metall) verstärkt werden, wodurch sich die elektrischen Eigenschaften gezielt beeinflussen lassen, jedoch auch eine möglichst optimale Haftwirkung der Metallschicht (bzw. der Metallschichten) berücksichtigt werden kann. Die Metallschicht 13 kann ferner um eine Seitenkante des (gedünnten) Halbleiterchips 1 herum abgeschieden sein. Vorzugsweise deckt die Metallschicht 13 sogar die (beispielsweise mit organischem Polymer) verfüllte Verbindungsfuge zwischen der ersten Chip-Hauptoberfläche 2c und der ersten Trägersubstrat-Hauptoberfläche 7a vollständig ab und reduziert damit das Ausgasen des in der Verbindungsfuge angebrachten Füllmaterials (beispielsweise BCB). Ferner kann eine solche Abdichtung einen Korrosionsangriff des in der Verbindungsfuge angeordneten Materials in feuchter Umgebung verhindern und macht den Halbleiterchip 1 unempfindlich für Tageslicht.
  • Weiterhin kann auch die Metallschicht 13 (wie in 1 nicht dargestellt ist) die Seitenkanten des Trägersubstrats 7 abdecken und steht vorzugsweise mit dem Trägersubstrat in elektrischem Kontakt (wenn dieses elektrisch leitfähig ist). Hierdurch lässt sich eine Abschirmung des Halbleiterchips 1 gegen elektromagnetische Strahlung realisieren.
  • Weiterhin ist es auch möglich, dass die Ecken zwischen der zweiten Chip-Hauptoberfläche 2d und den Seitenkanten des Halbleiterchips 1 (Ecke 14 in 1) vor dem Aufbringen der Metallschicht 13 abgerundet sind, um einen möglichst gleichmäßigen Auftrag der Metallschicht 13 sowie eine optimale Haftung der Metallschicht 13 auf dem Halbleiterchip 1 zu ermöglichen. Eine solche Abrundung der Ecken 14 kann beispielsweise durch einen speziellen Sägeprozess, durch Laserstrukturierung, durch eine Ätzung oder eine Kombination der genannten Prozesse realisiert werden.
  • Die 2 zeigt ein prinzipielles Ablaufdiagramm eines Ausführungsbeispiels eines Verfahrens zum Herstellen des erfindungsgemäßen Chipträgerverbundes. In einem ersten Schritt 20 werden ein Halbleiterchip und das Trägersubstrat bereitgestellt. Insbesondere kann das Herstellen des Chipträgerverbunds auf Waferebene erfolgen, so dass zunächst ein Wafer mit beispielsweise CMOS-Bildzensoren und ein Trägersubstrat mit elektrischen Durchkontaktierungen vorliegt. Auf beide Wafer wird vorzugsweise jeweils eine metallische Startschicht (Plating Base) aufgesputtert, gefolgt von einer dicken Lackschicht, die mittels Photolithografie strukturiert wird. In geöffnete Bereiche der strukturierten Lackmaske wird mittels elektrochemischer Abscheidung beispielsweise Kupfer mit einer Schichtstärke von 2 μm aufgebracht. Auf den Trägersubstratwafer wird zusätzlich eine 1,5 μm dicke Zinnschicht aufgebracht. Der Lack und die exponierte Startschicht werden von beiden Wafern entfernt. Auf den CMOS-Wafer wird eine 5 μm dicke BCB-Schicht aufgebracht und lithografisch so strukturiert, dass die Kontakt bumps (Kontaktbereiche) und die Stabilisierungsbumps (Abstandshaltebereiche) frei von BCB sind. Ein Bereich von ca. 4 μm um die Kontaktbumps wird ebenfalls frei von BCB gehalten (siehe Bereich 21 in 1). Das BCB wird in einem Ofenprozess getrocknet und dabei nur teilweise ausgehärtet. Vor der Fügung der Wafer wird der Trägerwafer beispielsweise kurz mit einem Argon-Plasma gereinigt. Dabei wird auch die Zinnschicht geringfügig abgetragen und Zinnoxid entfernt.
  • In einem zweiten Verfahrensschritt erfolgt ein Verbinden 22 des Halbleiterchips (bzw. des Halbleiterwafers) mit dem Trägersubstrat (bzw. dem Trägersubstratwafer). Um diesen Schritt des Verbindens 22 auszuführen, werden die Wafer vorzugsweise zunächst in einem Waferaligner zueinander ausgerichtet (um die Kontakt- und Anschlussbereiche sowie die Abstands- und Distanzhalteelemente zueinander auszurichten) und in einem Waferbonder im Vakuum unter Druck und Temperatur miteinander verbunden. Die Prozesstemperatur beträgt hierfür beispielsweise 300 °C. Die Haltezeit von mindestens rund 10 Minuten stellt eine sehr sichere Verbindung über die BCB-Schicht sicher. Die BCB-Schicht schrumpft bei diesem Prozess durch Polymer-Vernetzung. Die Höhe der Kontaktbumps sollte deshalb mit der Restschichtdicke der BCB-Schicht abgestimmt sein. Die bei der Materialpaarung Kupfer-Zinn entstehende Flüssigphase wird aus der Fügeverbindung herausgequetscht und sammelt sich (beispielsweise in dem freigehaltenen Bereich 21 in 1) um die Bumps. In der Fügezone entsteht eine Zinn-arme Schicht, die sich zu der thermodynamisch stabilen intermetallischen Phase CU3Sn umwandelt. Diese intermetallische Verbindung schmilzt erst wieder ab 600°C auf.
  • Vorzugsweise kann der CMOS-Wafer (d.h. der in 1 dargestellte Halbleiterwafer oder der Halbleiterchip 1 nach der Verbindung mit dem Trägersubstrat dünngeschliffen und poliert werden. Vorzugsweise kommt dabei ein chemischmechanischer Polierschritt (CMP = chemical mechanical po lishing = chemisch-mechanisches Polieren) zum Einsatz, um die endgültige Oberfläche des Wafers (d.h. die zweite Chip-Hauptoberfläche 2d in 1) herzustellen. Die Restdicke des CMOS-Wafers ist nunmehr so dünn, dass die epitaktisch abgeschiedene Silizium-Schicht exponiert ist (ca. 10 bis 15 μm). Mit einem Sägeprozess wird der CMOS-Wafer V-förmig bis zu einer Tiefe von ca. 80 μm eingeschnitten. Die Waferoberfläche wird dann geringfügig n-dotiert (was zur n-Dotierungszone 15 in 1 führt) und kann optional mit einer 5 nm dünnen Titanschicht besputtert werden (siehe Metallschicht 13 in 1). Das Einbringen des n-Dotierstoffs erhöht dabei insbesondere die Leitfähigkeit und stellt somit einen Beitrag zur elektromagnetischen Abschirmung des Halbleiterchips 1 dar. Das Trägersubstrat 7 wird insbesondere an den Stellen, an denen die Durchkontaktierungsbereiche 8 die zweite Trägersubstrat-Hauptoberfläche 7b erreichen, mit Kontaktstellen 11 und Lötkugeln 12 ausgestattet und kann vorzugsweise erst jetzt von der Lotkugelseite her zu Einzelbauteilen zersägt werden. Ein derartiges Zersägen erst nach dem Herstellen des Chipträgerverbunds aus dem Halbleiterchipwafer und dem Trägersubstratwafer stellt dabei eine ausfallsichere Produktionsmethode für den erfindungsgemäßen Chipträgerverbund sicher. Auch kann durch das Zersägen von der Lotkugelseite (d.h. der zweiten Trägersubstrat-Hauptoberfläche 7b in 1) sichergestellt werden, dass eine Beschädigung des hochempfindlichen Halbleiterchips 1 weitestgehend vermieden wird. Zu dem Sägeprozess ist anzumerken, dass hierbei die Sägestraßen zu den V-Schnitten der anderen Seite ausgerichtet sein sollten, um beispielsweise die einzelnen Verbund-Chips durch Herausbrechen aus dem Wafer lösen zu können ohne durch einen tieferen Sägeschnitt möglicherweise die Ausfallrate zu erhöhen.

Claims (37)

  1. Chipträgerverbund mit folgenden Merkmalen: einem Halbleiterchip (1) mit einer ersten Chip-Hauptoberfläche (2c) und einer zweiten Chip-Hauptoberfläche (2d), wobei der Halbleiterchip (1) an der ersten Chip-Hauptoberfläche (2c) einen ersten Kontaktbereich (2a) und einen zweiten Kontaktbereich (2b) aufweist, die ausgebildet sind, um eine in dem Halbleiterchip (1) ausgebildete Halbleiterschaltung zu kontaktieren; und einem mit dem Halbleiterchip (1) verbundenen Trägersubstrat (7) mit einer ersten Trägersubstrat-Hauptoberfläche (7a) und einer zweiten Trägersubstrat-Hauptoberfläche (7b), wobei die erste Trägersubstrat-Hauptoberfläche (7a) der ersten Chip-Hauptoberfläche (2c) zugewandt ist, wobei das Trägersubstrat (7) einen elektrisch leitfähigen ersten Durchkontaktierungsbereich (8a) und einen vom ersten Durchkontaktierungsbereich (8a) elektrisch isolierten zweiten elektrisch leitfähigen Durchkontaktierungsbereich (8b) aufweist, wobei sich der erste Durchkontaktierungsbereich (8a) und der zweite Durchkontaktierungsbereich (8b) von der ersten Trägersubstrat-Hauptoberfläche (7a) zur zweiten Trägersubstrat-Hauptoberfläche (7b) erstrecken und wobei der erste Kontaktbereich (4a) mit dem ersten Durchkontaktierungsbereich (8a) elektrisch leitfähig verbunden ist und der zweite Kontaktbereich (4b) mit dem zweiten Durchkontaktierungsbereich (8b) elektrisch leitfähig verbunden ist.
  2. Chipträgerverbund gemäß Anspruch 1, bei dem der Halbleiterchip (1) ein CMOS- oder ein CCD-Bildsensor ist.
  3. Chipträgerverbund gemäß einem der Ansprüche 1 oder 2, bei dem der Halbleiterchip (1) dünner als das Trägersubstrat (7) ist.
  4. Chipträgerverbund gemäß einem der Ansprüche 1 bis 3, bei der die Halbleiterschaltung an der ersten Chip-Hauptoberfläche ausgebildet ist.
  5. Chipträgerverbund gemäß einem der Ansprüche 1 bis 4, bei dem der Halbleiterchip (1) eine Dicke zwischen der ersten Chip-Hauptoberfläche (2c) und der zweiten Chip-Hauptoberfläche (2d) aufweist, die im Bereich zwischen 3 μm und 200 μm liegt.
  6. Chipträgerverbund gemäß einem der Ansprüche 1 bis 5, bei dem das Trägersubstrat (7) eine Dicke zwischen der ersten Trägersubstrat-Hauptoberfläche (7a) und der zweiten Trägersubstrat-Hauptoberfläche (7b) aufweist, die im Bereich zwischen 350 μm und 800 μm liegt.
  7. Chipträgerverbund gemäß einem der Ansprüche 1 bis 6, bei dem das Trägersubstrat (7) einen ersten Isolationsbereich (9) aufweist, der sich von der ersten Trägersubstrat-Hauptoberfläche (7a) zur zweiten Trägersubstrat-Hauptoberfläche (7b) erstreckt und an den ersten Durchkontaktierungsbereich (8a) angrenzt und bei dem das Trägersubstrat (7) ferner einen zweiten Isolationsbereich (9) aufweist, der sich von der ersten Trägersubstrat-Hauptoberfläche (7a) zur zweiten Trägersubstrat-Hauptoberfläche (7b) erstreckt und an den zweiten Durchkontaktierungsbereich (8b) angrenzt.
  8. Chipträgerverbund gemäß einem der Ansprüche 1 bis 7, bei dem der erste und zweite Durchkontaktierungsbereich (8a, 8b) je einen elektrisch leitfähigen Anschlussbereich (10a, 10b) aufweist, wobei die Anschlussbereiche (10a, 10b) eine Erhebung in Bezug auf die erste Trägersubstrat-Hauptoberfläche (7a) bilden.
  9. Chipträgerverbund gemäß einem der Ansprüche 1 bis 8, bei dem der erste und zweite Kontaktbereich (4a, 4b) eine Erhebung in Bezug auf die erste Chip-Hauptoberfläche (2c) bilden.
  10. Chipträgerverbund gemäß Anspruch 8, bei dem das Trägersubstrat (7) an der ersten Trägersubstrat-Hauptoberfläche (7a) ferner neben den Anschlussbereichen (10a, 10b) ein Distanzhalteelement (11) aufweist, wobei eine Höhe des Distanzhalteelements (11) über die erste Trägersubstrat-Hauptoberfläche (7a) innerhalb eines vordefinierten Toleranzbereichs der Höhe der Anschlussbereiche (10a, 10b) über die erste Trägersubstrat-Hauptoberfläche (7a) entspricht.
  11. Chipträgerverbund gemäß Anspruch 10, bei dem das Distanzhalteelement (11) und die Anschlussbereiche (10a, 10b) ein gleiches Material aufweisen.
  12. Chipträgerverbund gemäß Anspruch 10 oder 11, bei dem das Distanzhalteelement (11) von der zweiten Trägersubstrat-Hauptoberfläche isoliert ist.
  13. Chipträgerverbund gemäß Anspruch 9, bei dem der Halbleiterchip (1) an der ersten Chip-Hauptoberfläche (2c) ferner neben den Kontaktbereichen (4a, 4b) ein Abstandshalteelement (5) aufweist, wobei eine Höhe des Abstandshalteelements (5) über die erste Chip-Hauptoberfläche (2c) innerhalb eines vordefinierten Toleranzbereichs einer Höhe der Kontaktbereiche (4a, 4b) über die erste Chip-Hauptoberfläche (2c) entspricht.
  14. Chipträgerverbund gemäß Anspruch 13, bei dem das Abstandshalteelement (5) und die Kontaktbereiche (4a, 4b) ein gleiches Material aufweisen.
  15. Chipträgerverbund gemäß einem der Ansprüche 10 bis 15, bei dem sich das Distanzhalteelement (11) und das Abstandshalteelement (5) berühren.
  16. Chipträgerverbund gemäß dem Anspruch 14 in Rückbeziehung auf den Anspruch 10, bei dem sich das Material des Distanzhalteelements (11) von dem Material des Abstandshalteelements (5) unterscheidet.
  17. Chipträgerverbund gemäß einem der Ansprüche 13 bis 16, bei dem das Abstandshalteelement (5) elektrisch von der Halbleiterschaltung isoliert ist.
  18. Chipträgerverbund gemäß dem Anspruch 14 in Rückbeziehung auf den Anspruch 10, bei dem sich eine geometrische Form des Distanzhalteelements (11) von einer geometrischen Form des Abstandshalteelements (5) unterscheidet.
  19. Chipträgerverbund gemäß den Ansprüchen dem Anspruch 10 in Rückbeziehung auf den Anspruch 9, bei dem eine Kontaktstelle zwischen einem der Anschlussbereiche (10a, 10b) und dem Kontaktbereich (4a; 4b) eine metallische Legierung aufweist, die Kupfer- und Zinnanteile enthält.
  20. Chipträgerverbund gemäß Anspruch 15, bei dem das Distanzhalteelement (11) einen Bereich der ersten Trägersubstrat-Hauptoberfläche (7a) umschließt und das Abstandshalteelement (5) einen Bereich der ersten Chip-Hauptoberfläche (2c) umschließt, wobei eine Verbindung zwischen dem Distanzhalteelement (11) und dem Abstandshalteelement (5) derart ausgebildet ist, dass ein Bereich zwischen der ersten Trägersubstrat-Hauptoberfläche (7a) und der ersten Chip-Hauptoberfläche (2c) fluidundurchlässig gegenüber einem anderen Bereich zwischen der ersten Trägersub strat-Hauptoberfläche (7a) und der ersten Chip-Hauptoberfläche (2c) abgeschlossen ist.
  21. Chipträgerverbund gemäß einem der Ansprüche 1 bis 20, bei dem eine Polymerschicht (6) zwischen der ersten Trägersubstrat-Hauptoberfläche (7a) und der ersten Chip-Hauptoberfläche (2c) angeordnet ist.
  22. Chipträgerverbund gemäß Anspruch 21, bei der die Polymerschicht (6) das Material Benzocyclobuthen aufweist.
  23. Chipträgerverbund gemäß einem der Ansprüche 21 oder 22 in Rückbeziehung auf Anspruch 7, bei dem die Polymerschicht (6) eine Öffnung aufweist, in der ein Anschlussbereich (10a, 10b) ausgebildet ist, wobei eine laterale Distanz zwischen dem Anschlussbereich (10a) und der Polymerschicht (6) größer oder gleich 1 μm ist.
  24. Chipträgerverbund gemäß einem der Ansprüche 1 bis 23, bei dem die zweite Chip-Hauptoberfläche (2d) eine Oberflächenstruktur mit Oberflächenerhebungen aufweist, wobei eine Höhe der Oberflächenerhebungen über die zweite Chip-Hauptoberfläche (2d) kleiner oder gleich 100 nm ist.
  25. Chipträgerverbund gemäß Anspruch 24, bei dem der Halbleiterchip (1) eine Metallschicht (13) aufweist, die an die zweite Chip-Hauptoberfläche (2d) angrenzt.
  26. Chipträgerverbund gemäß Anspruch 25, bei dem die Metallschicht (13) Titan, Aluminium, Chrom, Tantal oder eine Titan-Wolfram-Legierung umfasst.
  27. Chipträgerverbund gemäß einem der Ansprüche 25 oder 26, bei dem die Metallschicht (13) eine Dicke zwischen 5 nm und 100 nm aufweist.
  28. Chipträgerverbund gemäß einem der Ansprüche 25 bis 27, bei dem sich die Metallschicht (13) ferner über eine Seitenkante des Halbleiterchips (1) und eine Verbindungsfuge zwischen dem Halbleiterchip (1) und dem Trägersubstrat (7) erstreckt.
  29. Chipträgerverbund gemäß Anspruch 28, bei dem sich die Metallschicht (13) ferner über eine Seitenkante des Trägersubstrats (7) erstreckt.
  30. Chipträgerverbund gemäß einem der Ansprüche 1 bis 29, bei dem die Durchkontaktierungsbereiche (8a, 8b) an der zweiten Trägersubstrat-Hauptoberfläche (7b) Lötkontaktstellen (11, 12) aufweisen.
  31. Chipträgerverbund gemäß einem der Ansprüche 1 bis 30, bei dem eine Distanz zwischen der ersten Trägersubstrat-Hauptoberfläche (7a) und der ersten Chip-Hauptoberfläche (2c) weniger als 24 μm beträgt.
  32. Chipträgerverbund gemäß Anspruch 1, bei dem der Halbleiterchip (1) eine Hochfrequenzschaltung ist.
  33. Verfahren zum Herstellen eines Chipträgerverbundes, mit folgenden Schritten: Bereitstellen (20) eines Halbleiterchips (1) mit einer ersten Chip-Hauptoberfläche (2c) und einer zweiten Chip-Hauptoberfläche (2d), wobei der Halbleiterchip (1) an der ersten Chip-Hauptoberfläche (2c) einen ersten Kontaktbereich (2a) und einen zweiten Kontaktbereich (2b) aufweist, die ausgebildet sind, um eine in dem Halbleiterchip (1) ausgebildete Halbleiterschaltung zu kontaktieren und Bereitstellen eines Trägersubstrats (7) mit einer ersten Trägersubstrat-Hauptoberfläche (7a) und einer zweiten Trägersubstrat-Hauptoberfläche (7b), wobei das Trägersubstrat (7) einen elektrisch leitfähigen ersten Durchkontaktierungs bereich (8a) und einen vom ersten Durchkontaktierungsbereich (8a) elektrisch isolierten zweiten elektrisch leitfähigen Durchkontaktierungsbereich (8b) aufweist und wobei sich der erste Durchkontaktierungsbereich (8a) und der zweite Durchkontaktierungsbereich (8b) von der ersten Trägersubstrat-Hauptoberfläche (7a) zur zweiten Trägersubstrat-Hauptoberfläche (7b) erstrecken; und Verbinden (22) des Halbleiterchips (1) und des Trägersubstrats (7) derart, dass die erste Trägersubstrat-Hauptoberfläche (7a) und die erste Chip-Hauptoberfläche (2c) einander zugewandt werden, der erste Kontaktbereich (4a) elektrisch leitfähig mit dem ersten Durchkontaktierungsbereich (8a) verbunden wird und der zweite Kontaktbereich (4b) elektrisch leitfähig mit dem zweiten Durchkontaktierungsbereich (8b) verbunden wird.
  34. Verfahren gemäß Anspruch 33, bei dem das Verbinden (22) ein Verschweißen oder Zusammendrücken umfasst, derart, dass eine elektrisch leitfähige Kontaktierung zwischen dem ersten Kontaktbereich (4a) und dem ersten Durchkontaktierungsbereich (8a) sowie dem zweiten Kontaktierungsbereich (4b) und dem zweiten Durchkontaktierungsbereich (8b) eine metallische Legierung ausgebildet wird, die Kupfer- und Zinnanteile enthält.
  35. Verfahren gemäß einem der Ansprüche 32 bis 34 das ferner folgenden Schritt umfasst: Dünnen des Halbleiterchips (1) durch Abtragen von Material von der zweiten Chip-Hauptoberfläche (2d).
  36. Verfahren gemäß Anspruch 35, das vor dem Schritt des Verbindens (22) des Halbleiterchips (1) und des Trägersubstrats (7) folgenden Schritt umfasst: Einkerben des Halbleiterchips (1).
  37. Verfahren gemäß einem der Ansprüche 32 bis 36, das vor dem Schritt des Verbindens (22) folgenden Schritt umfasst: Aufbringen einer Polymerschicht auf die erste Trägersubstrat-Hauptoberfläche (7a) oder die erste Chip-Hauptoberfläche (2c).
DE102004055677A 2004-11-18 2004-11-18 Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds Ceased DE102004055677A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004055677A DE102004055677A1 (de) 2004-11-18 2004-11-18 Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004055677A DE102004055677A1 (de) 2004-11-18 2004-11-18 Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds

Publications (1)

Publication Number Publication Date
DE102004055677A1 true DE102004055677A1 (de) 2006-06-01

Family

ID=36371123

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004055677A Ceased DE102004055677A1 (de) 2004-11-18 2004-11-18 Chipträgerverbund und Verfahren zum Herstellen eines Chipträgerverbunds

Country Status (1)

Country Link
DE (1) DE102004055677A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019111816A1 (de) * 2019-05-07 2020-11-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051802A (en) * 1988-01-22 1991-09-24 Thomson-Csf Compact image sensor
DE4323799A1 (de) * 1992-07-15 1994-01-20 Toshiba Kawasaki Kk Halbleiteranordnung und Verfahren zu ihrer Herstellung
US5523628A (en) * 1994-08-05 1996-06-04 Hughes Aircraft Company Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips
DE19507547A1 (de) * 1995-03-03 1996-09-05 Siemens Ag Verfahren zur Montage von Chips
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
DE19548050A1 (de) * 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
DE19752404C1 (de) * 1997-11-26 1999-08-19 Siemens Ag Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
US6025585A (en) * 1996-11-01 2000-02-15 The Regents Of The University Of California Low-resistivity photon-transparent window attached to photo-sensitive silicon detector
EP1041628A2 (de) * 1999-03-29 2000-10-04 Interuniversitair Microelektronica Centrum Vzw BGA-Bildsensor-Verpackung und deren Herstellungsmethode
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
DE10108081A1 (de) * 2001-02-20 2002-09-12 Infineon Technologies Ag Anordnung eines Halbleiterchips auf einem Substrat
DE10124774A1 (de) * 2001-05-21 2002-12-12 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051802A (en) * 1988-01-22 1991-09-24 Thomson-Csf Compact image sensor
DE4323799A1 (de) * 1992-07-15 1994-01-20 Toshiba Kawasaki Kk Halbleiteranordnung und Verfahren zu ihrer Herstellung
US5523628A (en) * 1994-08-05 1996-06-04 Hughes Aircraft Company Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
DE19507547A1 (de) * 1995-03-03 1996-09-05 Siemens Ag Verfahren zur Montage von Chips
DE19548050A1 (de) * 1995-12-21 1997-06-26 Siemens Matsushita Components Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement - OFW-Bauelement -
US6025585A (en) * 1996-11-01 2000-02-15 The Regents Of The University Of California Low-resistivity photon-transparent window attached to photo-sensitive silicon detector
DE19752404C1 (de) * 1997-11-26 1999-08-19 Siemens Ag Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
EP1041628A2 (de) * 1999-03-29 2000-10-04 Interuniversitair Microelektronica Centrum Vzw BGA-Bildsensor-Verpackung und deren Herstellungsmethode
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
DE10108081A1 (de) * 2001-02-20 2002-09-12 Infineon Technologies Ag Anordnung eines Halbleiterchips auf einem Substrat
DE10124774A1 (de) * 2001-05-21 2002-12-12 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung
DE10205026C1 (de) * 2002-02-07 2003-05-28 Bosch Gmbh Robert Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019111816A1 (de) * 2019-05-07 2020-11-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement

Similar Documents

Publication Publication Date Title
DE102006019080B3 (de) Herstellungsverfahren für ein gehäustes Bauelement
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE10164494B4 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
US20100059244A1 (en) Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus
DE102008005686B4 (de) MEMS-Bauelement und Verfahren zur Herstellung eines MEMS-Bauelements
DE102005053722B4 (de) Deckelwafer, in der Mikrosystemtechnik einsetzbares Bauelement mit einem solchen Wafer sowie Lötverfahren zum Verbinden entsprechender Bauelement-Teile
WO2004019490A1 (de) Verkapseltes elektronisches bauelement und verfhren zur herstellung
DE112016003737T5 (de) Halbleitervorrichtung
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102009042191A1 (de) Wafer-Level-gekapselte integrierte MEMS-Schaltung
DE102013225375B4 (de) Hybrid integriertes Bauteil mit einer Dichtstruktur
DE102010042543A1 (de) Metallisierung für Hohlraumgehäuse und nicht-magnetisches hermetisch dichtes Hohlraumgehäuse
DE102005022017B3 (de) Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
DE102014100773A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102005029784A1 (de) Elektronikbaugruppe und Verfahren zur Herstellung einer Elektronikbaugruppe
DE102008028757A1 (de) Halbleiterchipanordnung mit Sensorchip und Herstellungsverfahren
DE60304198T2 (de) Einrichtung zum halten eines objekts unter vakuum und verfahren zu ihrer herstellung und benutzung in nichtgekühlten infrarotsensoren
DE102014202808A1 (de) Verfahren zum eutektischen Bonden zweier Trägereinrichtungen
DE102017204817A1 (de) Vorrichtung mit Hohlraumstruktur und Verfahren zum Herstellen selbiger
DE10356885A1 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102012104304A1 (de) Verfahren zur Herstellung einer Metallschicht auf einem Substrat und Bauelement
DE102010000402A1 (de) Halbleiteranordnung
DE112016002190B4 (de) Interposer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection