DE112010000715B4 - Bauteilanordnung und Verfahren zu dessen Herstellung - Google Patents

Bauteilanordnung und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE112010000715B4
DE112010000715B4 DE112010000715.2T DE112010000715T DE112010000715B4 DE 112010000715 B4 DE112010000715 B4 DE 112010000715B4 DE 112010000715 T DE112010000715 T DE 112010000715T DE 112010000715 B4 DE112010000715 B4 DE 112010000715B4
Authority
DE
Germany
Prior art keywords
substrate
contact
support layer
contact elements
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010000715.2T
Other languages
English (en)
Other versions
DE112010000715A5 (de
Inventor
Dr.-Ing. Oppermann Hans-Hermann
Matthias Klein
Michael Töpper
Jürgen Wolf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of DE112010000715A5 publication Critical patent/DE112010000715A5/de
Application granted granted Critical
Publication of DE112010000715B4 publication Critical patent/DE112010000715B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

Verfahren zur Herstellung einer Bauteilanordnung (10; 10'; 10"; 100; 100'; 100") mit einem ersten Substrat (11) und mindestens einem im Rahmen des Verfahrens auf dem ersten Substrat anzuordnenden zweiten Substrat (12, 12'), wobei das erste Substrat mindestens zwei erste Kontaktelemente (13; 23; 33) und das mindestens eine zweite Substrat mindestens zwei zu den mindestens zwei ersten Kontaktelementen korrespondierende zweite Kontaktelemente (14; 24; 34) zur gegenseitigen Kontaktierung aufweist, und das Verfahren folgende Schritte umfasst:a) Aufbringen der mindestens zwei ersten (13; 23; 33) und zweiten (14; 24; 34) Kontaktelemente, wobei die mindestens zwei ersten und zweiten Kontaktelemente jeweils eine Kontaktfläche (110, 120) aufweisen;b) Aufbringen einer Stützschicht (15, 15') auf das erste Substrat (11), wobei die Stützschicht eine Teilfläche (17) des ersten Substrats nicht überdeckt und die Teilfläche (17) jeweils die Kontaktfläche (110) der mindestens zwei ersten Kontaktelemente (13; 23; 33) umschließtund/oderAufbringen einer Stützschicht (15, 15') auf das mindestens eine zweite Substrat (12, 12'), wobei die Stützschicht eine Teilfläche (17) des mindestens einen zweiten Substrats nicht überdeckt und die Teilfläche (17) jeweils die Kontaktfläche (120) der mindestens zwei zweiten Kontaktelemente (14: 24; 34) umschließt;c) Verbinden der Kontaktflächen der mindestens zwei ersten Kontaktelemente mit den korrespondierenden Kontaktflächen der mindestens zwei zweiten Kontaktelemente zur Herstellung zweier elektrischer Kontaktierungen (16; 16'), wobei die Stützschicht (15, 15') so strukturiert wird, dass die Teilfläche (17) des ersten Substrats (11) bzw. die Teilfläche des mindestens einen zweiten Substrats (12, 12') ein zusammenhängendes Gebiet bildet, in dem sich die mindestens zwei Kontaktierungen befinden, und die Stützschicht (15, 15') die elektrischen Kontaktierungen (16; 16') nicht berührt und zwischen Stützschicht und den mindestens zwei Kontaktierungen ein mit Außen verbundener Kanal hergestellt wird.

Description

  • Gegenstand der vorliegenden Erfindung ist eine Bauteilanordnung, vorzugsweise eine elektronische Bauteilanordnung, mit einem ersten Substrat und mindestens einem auf dem ersten Substrat angeordneten zweiten Substrat, z. B. einem elektronischen Bauteil wie ein ungehäuster integrierter Schaltkreis oder Ähnliches, wobei das erste Substrat mindestens ein erstes Kontaktelement und das mindestens eine elektronische Bauelement mindestens ein zweites Kontaktelement aufweist und die Kontaktelemente jeweils eine Kontaktfläche besitzen, welche zu einer elektrischen Kontaktierung miteinander verbunden sind, und die Bauteilanordnung des Weiteren eine Stützschicht aufweist, welche das erste Substrat und das mindestens eine zweite Substrat verbindet, sowie ein Verfahren zur Herstellung einer derartigen Bauteilanordnung.
  • Bei der Flip-Chip-Montage wird ein elektronisches Bauteil mit seinen Kontaktanschlüssen zu einem Substrat hin montiert, wobei die Kontaktelemente des Bauteils jeweils mit den gegenüberliegenden Kontaktelementen des Substrats kontaktiert werden. Hierdurch entsteht eine elektrische Kontaktierung, welche das Substrat mit dem elektronischen Bauteil leitend zu einer elektronischen Bauteilanordnung verbindet. Zwischen dem elektronischen Bauteil und dem Substrat verbleibt jedoch ein Spalt, und es gibt oftmals zwingende Gründe, den Spalt zwischen dem Bauteil und dem Substrat zu füllen.
  • Durch die Füllung des Spaltes kann die mechanische Stabilität der elektronischen Bauteilanordnung verbessert werden, da bei Temperaturwechseln und den dabei auftretenden mechanischen Spannungen aufgrund der unterschiedlichen Ausdehnungskoeffizienten zwischen Substrat und elektronischem Bauteilelement die Füllung die elektrischen Kontaktierungen entlastet. Des Weiteren wird das Eindringen von Partikeln und Flüssigkeiten in den Spalt verhindert und dadurch mögliche Kurzschlüsse oder Korrosion vermieden. Ein Schutz durch eine Füllung wird spätestens beim Sägen oder Vereinzeln der Substrate oder später unter Betriebsbedingungen notwendig. Derartige Substrate können z. B. Siliziumwafer, ein Laminat oder ein Glas sein, auf denen ein elektronisches Bauteil wie ein ungehäustes IC-Bauelement oder auch ein weiteres Substrat montiert wird.
  • Die DE 10 2006 045 094 A1 betrifft ein Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen für die 3-D-Integration von einzelnen Chip-zu-Chip-Stapeln aus mindestens zwei gestapelten Chips als Fügepartner, die auf ihren aktiven Seiten jeweils mit Kontaktpads in einem vorgegebenen Verbindungsmuster versehen sind. Der Erfindung liegt nunmehr die Aufgabe zugrunde, eine einfach zu realisierende Chip-zu-Chip-Verbindung mit hoher Kontaktsicherheit zu schaffen. Gelöst wird die Aufgabe dadurch, dass mindestens auf einem Fügepartner ein Klebematerial (12; 24) aufgebracht wird, dass das Klebematerial (12; 24) Aussparungen im Raster eines vorgesehenen Verbindungsmusters aufweist, dass einer der Füge-partner im Raster des Verbindungsmusters mit Interconnect-Elementen ausgestattet wird, dass anschließend beide Fügepartner durch Kleben unter Einwirkung einer vorgegebenen Fügekraft miteinander verbunden werden und dass die elektrischen Verbindungen zwischen den Fügepartnern vermittels der Interconnect-Elemente während des Klebevorganges durch die Fügekraft und/oder durch einen anschließenden Lötvorgang hergestellt werden.
  • Im Stand der Technik bedient man sich in der Regel einer sogenannten Verkapselungsmasse, auch Underfiller genannt. Der Underfiller ist zumeist ein Polymer, welches direkt neben dem Chip abgelegt und infolge der Kapillarkräfte in den Spalt hineingezogen wird. Anschließend wird der Underfiller bei höheren Temperaturen ausgehärtet. Der Underfiller ist mit Partikeln gefüllt, um den thermischen Ausdehnungskoeffizienten des Polymers zu senken und die mechanischen Spannungen zu reduzieren. Nachteilig an der Verwendung von Underfillern ist neben den langen Prozesszeiten zum Füllen des Spaltes auch die Notwendigkeit von ausreichendem Platz neben dem Spalt, da das flüssige Polymermaterial dort abgesetzt und ggf. mehrfach nachgelegt werden muss, um das zum Füllen des Spaltes notwendige Volumen bereitzustellen.
  • Aus diesem Grund wurde ein Verfahren entwickelt, bei dem zuerst der Underfiller appliziert und anschließend das elektronische Bauteil mit beispielsweise Lotbumps als Kontaktelementen in den flüssigen Underfiller gedrückt wird, bis die Lotbumps die Kontaktelemente des Substrats erreichen, aufschmelzen und die elektrische Kontaktierung herstellen. Zugleich wird der Underfiller ausgehärtet. Dazu müssen in dem Underfiller benetzungsfördernde Zugaben zur Reduktion der Oxide und zum Schutz vor erneuter Oxidation während des Lötens beigegeben werden. Derartige Underfiller können allerdings nicht ausreichend gefüllt und somit der thermische Ausdehnungskoeffizient nicht ausreichend gesenkt werden. Zudem ist die Montage des elektronischen Bauteils auf dem Substrat relativ schwierig: So müssen die einzelnen elektronischen Bauteile beim Bonden mit einem Werkzeug auf das Substrat gedrückt werden, um ein Aufschwimmen und somit einen elektronischen Kontaktverlust zu vermeiden. Jedoch führen zu starke Andruckkräfte zum Herauspressen des Lotes aus einem Lotbump und zu elektrischen Kurzschlüssen zwischen den Kontakten. Ein weiterer Nachteil des vorbeschriebenen Verfahrens ist die starke Neigung zur Porenbildung im Underfiller, was die Zuverlässigkeit weiter herabsetzt.
  • Eine andere Möglichkeit, das Einbringen eines Underfillers nach der Herstellung der elektrischen Kontaktierung zwischen dem elektronischen Bauteil und dem Substrat zu umgehen, ist mit der Flip-Chip-Montage mittels Kleben verbunden. Hier gibt es zwei Verfahrensvarianten: zum einen das Kleben mit ungefüllten Klebstoffen (non-conductive adhesive, NCA) und zum anderen die Verwendung von anisotrop leitfähigen Klebstoffen (anisotropic conductive adhesive, ACA). In beiden Fällen sind in der Regel auf der Chipseite Goldbumps als Kontaktelemente aufgebracht, der Klebstoff wird auf der Substratseite appliziert, und mit einem heißen Werkzeug werden die nichtschmelzenden Bumps des Chips in den flüssigen Klebstoff gedrückt, wobei der Klebstoff die Chipoberfläche komplett benetzt und aushärtet. Bei der NCA-Variante wird ein Goldbump gegen den Anschlusskontakt auf der Substratseite gedrückt. Der Klebstoff schrumpft beim Aushärten des Klebers und erzeugt einen dauerhaften Druckkontakt zwischen dem Bump und dem Substratanschluss. Bei der ACA-Variante sind kleine leitfähige Partikel mit nahezu gleichem Durchmesser in dem Kleber enthalten, wobei die Partikel zwischen dem Goldbump und dem Substratanschluss eingeklemmt werden und nach Aushärten den elektrischen Kontakt gewährleisten.
  • Eine dritte Variante für die Montage von Chips auf Wafern wird durch das Interuniversity Microelectronics Centre (IMEC) vorgeschlagen. Bei dem vorgeschlagenen Prozess wird zunächst eine dünne Polymerlage auf dem Wafer appliziert und anschließend das elektrische Bauteil mit Kupferbumps versehen auf dem Kleber platziert. Mithilfe eines Werkzeugs werden die Chips schließlich unter Beaufschlagung von Temperatur und Druck (Thermokompression) gegen den Wafer gepresst, wobei die Polymerlage aufschmilzt, die Kupferbumps das Polymer lokal verdrängen und mit einem gegenüberliegenden Kupferpad, welches auf dem Substrat als Kontaktelement aufgebracht ist, verschweißen. Da Kupfer jedoch nur sehr schwer zu verschweißen ist, ist mit einem ungenügenden Kontakt zu rechnen, der durch den Schrumpf und die Aushärtung des Polymers aufrechterhalten wird.
  • Aufgabe der vorliegenden Erfindung ist es, eine Bauteilanordnung, insbesondere eine elektronische Bauteilanordnung, sowie ein Verfahren zu dessen Herstellung bereitzustellen, welches die vorgenannten Nachteile nicht aufweist und eine gute elektrische Verbindung sowie eine gute mechanische Stabilität gewährleistet.
  • Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer Bauteilanordnung nach dem Hauptanspruch 1 sowie durch eine Bauteilanordnung nach dem Nebenanspruch 7. Verschiedene Ausführungsformen des Verfahrens bzw. der Bauteilanordnung sind in den untergeordneten Ansprüchen aufgeführt.
  • Bei der Bauteilanordnung wird eine Stützschicht auf ein erstes Substrat und/oder mindestens ein zweites Substrat aufgebracht, wobei die Stützschicht derart strukturiert ist, dass im verbundenen Zustand zwischen dem ersten Substrat und dem mindestens einen auf dem ersten Substrat angeordneten zweiten Substrat eine Teilfläche des ersten Substrats und eine dazu korrespondierende Teilfläche des mindestens einen zweiten Substrats nicht von der Stützschicht überdeckt sind und die Teilflächen die jeweilige Kontaktfläche der mindestens zwei ersten und zwei zweiten Kontaktelemente umschließen und die zwischen den jeweiligen Kontaktflächen hergestellte elektrische Kontaktierung nicht durch die Stützschicht verunreinigt ist.
  • Dadurch, dass die Stützschicht die Kontaktfläche des mindestens einen ersten und mindestens einen zweiten Kontaktelements nicht überdeckt, können das mindestens eine erste und das mindestens eine zweite Kontaktelement zu einer elektrischen Kontaktierung miteinander verbunden werden, ohne dass die aufgebrachte Stützschicht verdrängt werden muss und in dem immer kleiner werdenden Spalt zwischen der Kontaktfläche des mindestens einen ersten Kontaktelements und der Kontaktfläche des mindestens einen zweiten Kontaktelements verbleibt und somit zu einer Verunreinigung oder sogar Kurzschlüssen führt.
  • Hierzu wird zunächst das mindestens eine erste und mindestens eine zweite Kontaktelement auf das erste Substrat bzw. das mindestens eine zweite Substrat aufgebracht, wobei das mindestens eine erste und zweite Kontaktelement jeweils eine dem ersten Substrat bzw. dem mindestens einen zweiten Substrat abgewandte Kontaktfläche aufweist.
  • Das mindestens eine erste und mindestens eine zweite Kontaktelement nehmen dabei auf dem ersten Substrat bzw. dem mindestens einen zweiten Substrat eine Grundfläche ein, welche leicht größer als die bzw. gleich der Größe der Kontaktfläche sein kann.
  • Die Kontaktelemente können mit den Verfahren, wie sie aus dem Stand der Technik bekannt sind, aufgebracht werden. Hierzu zählen unter anderem das Aufdampfen, das Sputtern bzw. das mechanische Setzen der Kontaktelemente. Auch können die Kontaktelemente galvanisch aufgebracht werden.
  • Des Weiteren wird eine Stützschicht auf das erste Substrat und/oder das mindestens eine zweite Substrat aufgebracht, wobei es bevorzugt ist, wenn die Stützschicht lediglich auf das erste Substrat oder auf das mindestens eine zweite Substrat aufgebracht wird. Die Stützschicht wird so aufgebracht bzw. strukturiert, dass sie eine Teilfläche des ersten Substrats bzw. des mindestens einen zweiten Substrats nicht überdeckt bzw. die Teilfläche freigelegt wird und die Teilfläche die Kontaktflächen von mindestens zwei ersten Kontaktelementen umschließt, die Kontaktfläche selbst jedoch nicht berührt. Es sind daher innerhalb der Teilfläche mindestens zwei elektrische Kontaktflächen vorgesehen.
  • Eine Teilfläche ist zusammenhängend und umschließt mindestens zwei Kontaktierungen bzw. zwei erste oder zweite Kontaktelemente. Die Teilfläche braucht nicht die gesamte von der Stützschicht freigestellte Fläche zu umfassen. Insbesondere können mehrere nicht zusammenhängende Teilflächen vorhanden sein. Eine Teilfläche weist mindestens zwei das Kontaktelement umgebende Teilgrundflächen auf und umfasst mindestens zwei das jeweilige Kontaktelement umgebende Teilgrundflächen, die über eine Verbindungsfläche miteinander verbunden sind, und mit außen in Kontakt stehender Verbindungsfläche.
  • Zwischen den mindestens zwei elektrischen Kontaktierungen bzw. den ersten oder zweiten Kontaktelementen und der Stützschicht ist ein Kanal gebildet, dessen „Grundriss“ von der Teilfläche vorgegeben ist und der zumindest vor einer möglichen Verkapselung mit dem Außenraum in Verbindung steht. Über den Kanal ist eine Spülung der Kontaktflächen mit beispielsweise einem Gas möglich, das von außen in das Innere der Anordnung geleitet wird. Wie schon in Bezug auf die Teilflächen erwähnt, können auch mehrere Kanäle unabhängig voneinander vorgesehen sein, die jeweils mit außen verbunden sind. Dadurch sollen alle Kontaktflächen durch das Spülgas erreicht werden. Die Länge und Breite der Kanäle müssen der Diffusion des Prozessgases und dem Abtransport der gasförmigen Prozessprodukte Rechnung tragen.
  • Die Teilgrundflächen, welche eine Kontaktierung umgeben, können oval, rund oder n-eckig, wobei n eine natürliche Zahl von mindestens 3 oder mehr sein kann, geformt sein.
  • Durch die erwähnten Maßnahmen sind die Kontaktflächen des ersten bzw. zweiten Kontaktelements von der Stützschicht frei und insbesondere frei zugänglich, so dass bei der vorzunehmenden elektrischen Kontaktierung zwischen dem ersten und zweiten Kontaktelement keine Reste der Stützschicht zwischen den Kontaktflächen des ersten Kontaktelements und des zweiten Kontaktelements verbleiben.
  • Die Stützschicht kann entweder vor oder nach dem Aufbringen der ersten bzw. zweiten Kontaktelemente aufgebracht bzw. strukturiert werden. Die Strukturierung erfolgt entweder über subtraktive oder additive Prozesse. Dies bedeutet, dass die Stützschicht beispielsweise durch Stempeln, Drucken oder eine Elektrophorese bereits strukturiert aufgebracht werden kann oder nachträglich durch Belichtung mit photoresistiven Formulierungen, mithilfe eines Photoresists oder durch Ätzprozesse strukturiert werden kann, so dass die Kontaktflächen der ersten bzw. zweiten Kontaktelemente freigelegt werden. Werden die ersten oder zweiten Kontaktelemente erst nach dem Strukturieren der Stützschicht aufgebracht, so muss die Stützschicht so strukturiert werden, dass die Grundfläche, welche die ersten bzw. zweiten Kontaktelemente auf dem ersten Substrat bzw. dem mindestens einen zweiten Substrat einnimmt, durch die Stützschicht nicht überdeckt wird und zum Aufbringen des mindestens einen ersten bzw. zweiten Kontaktelements frei zugänglich ist.
  • Nachdem die Stützschicht und die Kontaktelemente aufgebracht worden sind, wird die Kontaktfläche des ersten Kontaktelements mit der korrespondierenden Kontaktfläche des zweiten Kontaktelements zur Herstellung der elektrischen Kontaktierung miteinander verbunden. Hierbei kann die Stützschicht zugleich als Abstandshalter zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat dienen. Hierdurch wird verhindert, dass das mindestens eine zweite Substrat zu dicht an das erste Substrat aufgedrückt wird. Aufgrund der Strukturierung der Stützschicht sind die Kontaktflächen, wie bereits mehrfach erwähnt, stützschichtfrei, so dass keine Verunreinigung durch die Stützschicht auftritt. Des Weiteren darf die Stützschicht nicht verflüssigt werden, da die Kontaktflächen frei zugänglich sind. Hierdurch wird eine stark verbesserte Leitfähigkeit der hergestellten elektrischen Kontaktierung zwischen dem einen ersten und dem mindestens einen zweiten Kontaktelement möglich.
  • Die Stützschicht ist so strukturiert, dass sie die mindestens zwei elektrischen Kontaktierungen nicht berührt. Dies bedeutet insbesondere, dass nicht lediglich die Kontaktflächen der mindestens zwei ersten bzw. mindestens zwei zweiten Kontaktelemente freigelegt sind, sondern auch die restlichen nicht mit dem ersten Substrat oder dem mindestens einen zweiten Substrat verbundenen Flächen der Kontaktelemente keinerlei Berührung mit der Stützschicht haben. Hierdurch wird die Leitfähigkeit der elektrischen Kontaktierung bzw. die Isolierung verschiedener elektrischer Kontaktierungen zueinander stark verbessert.
  • In einer weiteren Ausführungsform weist das erste Substrat eine Vielzahl von ersten Kontaktelementen und das mindestens eine zweite Substrat eine Vielzahl von zweiten, mit der Vielzahl von ersten korrespondierenden Kontaktelementen auf, wobei mindestens jeweils zwei erste und zweite Kontaktelemente vorhanden sein sollten. Jedes dieser Kontaktelemente weist eine Kontaktfläche auf, und die Stützschicht ist so strukturiert, dass eine zwischen den zueinander korrespondierenden Kontaktflächen hergestellte elektrische Kontaktierung nicht durch die Stützschicht verunreinigt ist. Da Bauteilanordnungen zumeist eine Vielzahl von Kontaktelementen aufweisen, ist es bevorzugt, wenn alle elektrischen Kontaktierungen bzw. die Mehrzahl der elektrischen Kontaktierungen zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat nach dem vorhergehend geschilderten Verfahren hergestellt wurden.
  • In einer weiteren Ausführungsform wird die Stützschicht auf das erste Substrat und/oder das mindestens eine zweite Substrat aufgebracht und eine dem ersten Substrat bzw. dem mindestens einen zweiten Substrat abgewandte Oberfläche der Stützschicht mit einem Klebstoff beaufschlagt und/oder die Stützschicht selbst klebend ausgebildet. Hierdurch ist es möglich, bei der Verbindung des ersten Substrats und des mindestens einen zweiten Substrats eine stoffschlüssige Verbindung mittels der adhäsiven Wirkung der Stützschicht herzustellen. Hierdurch kann die Stützschicht nicht nur als Abstandshalter dienen, sondern kann zugleich die beispielsweise aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten auf den elektrischen Kontaktierungen lastenden Spannungen des ersten Substrats bzw. des mindestens einen zweiten Substrats verringern bzw. aufnehmen und der gesamten Bauteilanordnung eine verbesserte mechanische Stabilität geben.
  • Hierbei kommt als Stützschicht beispielsweise ein klebefähiges Polymer in Frage, so dass es keiner zusätzlichen Klebeschicht bzw. einer Beaufschlagung mit Klebstoff bedarf. Dazu können beispielsweise nichtschmelzende Polymere verwendet werden, die nach dem Auftrag und der Strukturierung nur unvollständig vernetzt sind und bei nicht zu hohen Temperaturen klebend wirken. Derartige Polymere sind beispielsweise Benzocyclobutane (BCB), Polyimide (PI), Polybenzoaxole (PBO), Epoxide, Acrylate, aber auch andere nichtschmelzende Systeme. Alternativ hierzu können beispielsweise Polymere verwendet werden, die bereits nach dem Auftrag vollständig vernetzt sind, wobei die strukturierte Stützschicht in eine dünne aufgestrichene Kleberschicht gedrückt wird und mit Klebstoff beaufschlagt wird. Beim Verbinden des ersten Substrats mit dem mindestens einen zweiten Substrat außerhalb der Teilfläche wird so eine stoffschlüssige Verbindung hergestellt.
  • Aus der vorhergehenden Beschreibung ist offensichtlich, dass das Polymer beim Verbinden der ersten Kontaktelemente mit den zweiten Kontaktelementen nicht verflüssigt werden muss, um die Kontaktflächen zu einer elektrischen Verbindung zusammenzuführen.
  • Alternative Materialien für die Stützschicht sind weiterhin eine Oxidschicht, eine Metallschicht oder eine Siliziumschicht, wobei hierbei beispielsweise isolierende Kleber verwendet werden können.
  • In einer weiteren Ausführungsform ist die Teilfläche des ersten Substrats bzw. des mindestens einen zweiten Substrats so gestaltet, dass sie mindestens zwei Teilgrundflächen umfasst und die jeweilige Teilgrundfläche jeweils eine Kontaktfläche des mindestens einen ersten oder zweiten Kontaktelements vollständig umfasst und eine Größe von mindestens 120 % der Größe der jeweiligen Kontaktfläche oder vorzugsweise von höchstens 300 % der Größe der jeweiligen Kontaktfläche besitzt. Die Teilgrundfläche umschließt dabei die Grundfläche bzw. Kontaktflächen des ersten bzw. zweiten Kontaktelements vollständig und schneidet diese Fläche nicht. Dadurch, dass die Teilgrundfläche größer ist als die Kontaktfläche, wird ein ausreichender Abstand, der Teil des Spülungskanals ist, zwischen Stützschicht und elektrischer Kontaktierung definiert. Um sicherzustellen, dass die Stützschicht auch eine ausreichende mechanische Stabilität der elektronischen Bauteilanordnung gewährleistet, kann die Größe der jeweiligen Teilgrundfläche auf 300 %, vorzugsweise auf 200 %, besonders vorzugsweise auf 160 % der Größe der jeweiligen Kontaktfläche beschränkt werden. Die Größe der Teilgrundfläche bestimmt die Größe des Spülungskanals, welcher durch die Differenz zwischen Teilgrundfläche und Kontaktflächen bestimmt ist, wobei zwischen den Teilgrundflächen eine Verbindungsfläche vorgesehen ist, die ebenfalls Bestandteil des Kanals sein kann. Auch sind die Teilgrundflächen nach außen teilweise offen, d. h. im nicht verkapselten Zustand mit dem Außenraum verbunden.
  • Der Durchmesser bzw. die Längenausdehnung des ersten bzw. zweiten Kontaktelements auf dem ersten Substrat bzw. dem mindestens einen zweiten Substrat betragen zwischen 5 µm und 1000 um. Typischerweise liegen sie jedoch zwischen 10 µm und 80 µm. Die in der Stützschicht vorhandene Öffnung wird vorzugsweise größer als die Kontaktfläche gewählt und liegt zwischen 7 µm und 1500 µm, typischerweise jedoch zwischen 15 µm und 100 µm.
  • Um die ersten Kontaktelemente mit den zweiten Kontaktelementen zu verbinden, können verschiedene Verfahren gewählt werden. Zum einen kann die Verbindung mittels Verformung, vorzugsweise mittels einer Thermokompression, erfolgen. Hierbei ist die addierte Höhe des ersten und zweiten Kontaktelements vor dem Verbinden, wobei die Höhe im Wesentlichen senkrecht zur Oberfläche des ersten Substrats bzw. des mindestens einen zweiten Substrats ermittelt wird, größer als die Höhe der Stützschicht. Dies bedeutet, dass beim Zusammenführen des ersten Substrats mit dem mindestens einen zweiten Substrat zuerst das erste Kontaktelement mit dem zweiten Kontaktelement verbunden und anschließend mittels Verformung mit Letzterem verschweißt wird. Die Stützschicht dient hierbei als Abstandshalter, damit das mindestens eine zweite Substrat nicht beliebig nahe an das erste Substrat gedrückt werden kann. Beim zusätzlichen Verkleben wird zudem die mechanische Stabilität der gesamten Bauteilanordnung erhöht. Durch die Stützschicht bzw. die klebende Wirkung der Stützschicht wird also eine stoffschlüssige Verbindung zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat hergestellt, welche zusätzlich zu den elektrischen Kontaktierungen existiert. Dabei weist entweder das erste oder zweite Kontaktelement einen Bump auf, wobei der Bump aus duktilen Metallen wie beispielsweise Gold, Silber, Indium oder Kupfer bzw. daraus bestehenden Legierungen hergestellt sein kann. Die Bumphöhe kann zwischen 5 µm und 100 µm liegen, die Stützschichtdicke zwischen 3 µm und 80 µm. Typische Werte liegen bei 10 µm bis 30 µm für die Höhe der Bumps und bei 5 µm bis 20 µm für die Höhe der Stützschicht. Werden bei dem vorgeschlagenen Verfahren Polymere wie BCB, PBO oder Polyimid verwendet, welche eine hohe Aushärtetemperatur haben, ist es unvorteilhaft, niedrigschmelzende Bumps zu verwenden. Niedrigschmelzende Bumps können jedoch verwendet werden, wenn die Stützschicht bereits vollständig verfestigt bzw. vernetzt ist.
  • Anstelle einer reinen Thermokompression kann zusätzlich zur Kompression Ultraschall eingesetzt werden, um die Bumps mit den Kontaktmetallisierungen zu verschweißen. Wenn die Stützschicht schließlich die gegenüberliegende Oberfläche entweder des ersten Substrats oder des mindestens einen zweiten Substrats erreicht, wird die Amplitude der Ultraschallschwingung aufgrund der Dämpfung der Stützschicht schließlich vernachlässigbar klein, und die Oberflächen verkleben. Auch ist es möglich, die oberste Schicht des Bumps bzw. des ersten oder zweiten Kontaktelements aus einem metallischen Schaum herzustellen, welcher aufgrund seiner Porosität stark kompressibel ist.
  • In einer besonders vorteilhaften Ausführungsform, die insbesondere bei einer Stapelanordnung angewendet wird, wird zuerst die Stützschicht auf dem einen Substrat mit dem anderen Substrat verbunden, wobei die Höhe der Kontaktelemente geringer ist als die der Stützschicht. Die Kontaktierung wird dann nach dem Spülen der Anordnung mit Prozessgas mittels Löten oder Umschmelzen vorgenommen.
  • In einer weiteren Ausführungsform werden entweder zwei erste oder zwei zweite Kontaktelemente mittels Löten oder Umschmelzen mit den jeweils anderen verbunden. Hierbei ist es vorteilhaft, wenn vor dem Verbinden der Kontaktflächen die addierte Höhe des ersten und des zweiten Kontaktelements kleiner ist als die Höhe der Stützschicht, so dass zunächst die Stützschicht den gewünschten Abstand zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat herstellt. Da die addierte Höhe des ersten und des zweiten Kontaktelements geringer ist, besteht noch keine elektrische Kontaktierung zwischen diesen beiden Kontaktelementen. Wird eine klebende oder mit einem Klebstoff versehene Stützschicht verwendet, wird bereits vor dem Umschmelzen bzw. Löten eine stoffschlüssige Verbindung zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat hergestellt. Das Umschmelzen bzw. Löten des ersten oder zweiten Kontaktelements führt dazu, dass das aufgeschmolzene Kontaktelement, welches üblicherweise einen Bump beinhaltet, seine Form verändert und zumeist eine Kugeloberfläche ausbildet. Der Abstand zwischen dem ersten und zweiten Kontaktelement ist so gewählt, dass beim Umschmelzen und der darauf folgenden Formveränderung des Bumps das gegenüberliegende Kontaktelement berührt wird und sich der Bump aufgrund der Oberflächenspannung über die gesamte Kontaktfläche des gegenüberliegenden Kontaktelements verteilt. Hierdurch verzieht sich die Oberfläche der elektrischen Kontaktierung hyperbolisch.
  • Werden mehr als ein zweites Substrat verwendet bzw. werden mehrere zweite Substrate übereinander gestapelt (obgleich das Verfahren bislang nur von der Verbindung eines ersten Substrats mit mindestens einem zweiten Substrats spricht, umfasst es selbstverständlich auch die Verbindung von einem Substrat mit mindestens einem elektronischen Bauteil bzw. die Verbindung zwischen einem ersten elektronischen Bauteile mit mindestens einem zweiten elektronischen Bauteilen verbunden werden), können mithilfe dieses Verfahrens zunächst die fertigen aus zweiten Substraten bestehenden Stapelanordnungen auf dem ersten Substrat verklebt und anschließend in einem einzigen Prozessschritt die elektrischen Kontaktierungen durch Umschmelzen hergestellt werden. Prozesstechnisch bedeutet dies eine starke Erleichterung bei der Herstellung von stapelbaren Anordnungen wie z.B. Chips, ohne dass die Qualität der elektrischen Kontaktierung wie bei den vorbekannten Verfahren leidet.
  • Lotbumps zum Umschmelzen können aus unterschiedlichen Loten geformt sein. Typische Lote sind zinnbasierte Legierungen wie SnAg, SnCu, SnAgCu, SnPb, SnIn, SnBi sowie goldreiche Lote wie AuSn oder Indiumlote. Derartige Lote können als Legierung oder in Schichten aufgebracht sein, wobei das Lot durch die Reaktion der Schichten entsteht. Die abgeschiedene Lothöhe kann zwischen 5 µm und 100 µm und die Dicke der Stützschicht zwischen 5 µm und 120 µm liegen. Typische Werte für die Lotbumps liegen zwischen 5 µm und 40 µm, für die Stützschicht zwischen 5 µm und 50 um. Der Durchmesser der Bumps bzw. die Größe der Teilgrundflächen liegt zwischen 5 µm und 1000 um respektive 7 µm und 1500 µm, typischerweise zwischen 10 µm und 80 µm respektive 15 µm und 100 µm. Während der Klebeprozess unter Beaufschlagung von Temperatur und Kraft erfolgt, ist bei der Herstellung der Lotverbindung nur eine Erhöhung der Temperatur ohne eine zusätzliche Kraftbeaufschlagung erforderlich. Auch können zwischen das Verbinden des ersten Substrats mit dem mindestens einen zweiten Substrats und das anschließende Umschmelzen weitere Prozessschritte eingeschaltet werden.
  • Die Bauteilanordnung wird vor dem Verbinden der Kontaktflächen miteinander über den/die durch die Teilfläche(n) vorgegebenen Kanal/Kanäle mit einem Gas gespült. Durch die Spülung mit einem Gas wie beispielsweise gasförmiger Ameisensäure oder Essigsäure bzw. Wasserstoff können die auf dem Lot bzw. auf den ersten und zweiten Kontaktelementen entstandenen Oxidschichten reduziert werden. Hierdurch wird die Qualität der elektrischen Kontaktierung zusätzlich erhöht. Um diesen Prozessschritt möglichst einfach durchführen zu können, insbesondere wenn das erste Substrat bereits mit dem mindestens einen zweiten Substrat verbunden ist, jedoch die elektrische Kontaktierung noch nicht hergestellt ist, ist die Teilfläche, welche durch die Stützschicht ausgespart wird, ein zusammenhängendes Gebiet, das zumindst an einer Stelle mit dem Außenraum verbunden ist. Hierdurch wird garantiert, dass das Gas sämtliche zu reinigenden Oberflächen bzw. Kontaktflächen spülen kann.
  • Das Gas verteilt sich im Spülungskanal zwischen der Stützschicht und den mindestens zwei Kontaktierungen bzw. den mindestens zwei ersten und zweiten Kontaktelementen und reinigt die Kontaktflächen. Dabei ist es besonders vorteilhaft, wenn die Bauteilanordnung eine Mehrzahl von Substraten umfasst.
  • In einer weiteren Ausführungsform weist die Stützschicht eine weitere Kavität auf, wobei das mindestens eine zweite Substrat in der Kavität mindestens ein Sensorelement, ein optisches oder ein mikromechanisches Element umfasst. Derartige Elemente können beispielsweise Antennen, Hochfrequenzschaltungen, SAW-Filter oder Ultraschallsensoren sein oder auch Druck- oder Beschleunigungssensoren, Mikrospiegel, Gas-, Chemo- und Biosensoren sowie weitere MEMS-Komponenten. Auch Kamerachips, Interferometer, optische Detektoren oder Quellen können in einer derartigen Kavität angeordnet sein. Eine solche Kavität kann beim Strukturieren der Stützschicht bzw. beim Auftragen der Stützschicht zeitgleich eingebracht werden.
  • In einer weiteren Ausführungsform kann ein Rand des mindestens einen zweiten Substrats mit einer zusätzlichen Verkapselung versehen werden, wobei diese Verkapselung vom ersten Substrat zum Rand des mindestens einen zweiten Substrats reicht. Hierdurch wird eine verbesserte mechanische und chemische Schutzfunktion der Bauteilanordnung gewährleistet.
  • Wie bereits erwähnt, ist es auch möglich, mehrere zweite Substrate auf einem ersten Substrat, entweder planar nebeneinander oder gestapelt oder in Kombination von planarer Anordnung und Stapelung auszubilden.
  • Für eine Stapelung ist es angebracht, dass die Substrate bzw. die zwischen dem ersten Substrat und einem weiteren zweiten Substrat liegenden zweiten Substrate über Durchkontaktierungen wie Through-Vias verfügen.
  • Das erste und das mindestens eine zweite Substrat können jeweils durch einen Schaltungsträger aus Materialien wie z. B. Siliziumwafer, ein Laminat oder ein Glas gebildet sein. Alternativ kann lediglich das erste Substrat ein Schaltungsträger sein, wohingegen das mindestens eine zweite Substrat ein elektronisches Bauteil wie z.B. ein ungehäustes IC-Bauelement ist. Weiterhin kann das mindestens eine zweite Substrat auch ein optisches oder mikromechanisches Element sein. Diese elektronischen, optischen oder mikromechanischen Elemente können im Waferverbund oder vereinzelt vorliegen. Selbstredend kann auch das erste Substrat als ein derartiges Element vorliegen.
  • Anhand von Ausführungsbeispielen soll sowohl auf die Bauteilanordnung als auch auf das Verfahren zur Herstellung einer derartigen Bauteilanordnung näher eingegangen werden. Es zeigen:
    • 1a und 1b eine elektronische Bauteilanordnung nach dem Stand der Technik,
    • 2a bis 2e eine Ausführungsvariante einer erfindungsgemäßen Bauteilanordnung,
    • 3a und 3b eine weitere Ausführungsvariante einer Bauteilanordnung,
    • 4a bis 4d eine weitere Ausführungsvariante einer Bauteilanordnung,
    • 5a bis 5c eine weitere Ausführungsvariante einer Bauteilanordnung,
    • 6a bis 6c eine Aufsicht auf ein Substrat mit aufgebrachter Stützschicht in verschiedenen Ausführungsformen,
    • 7a und 7b eine planare Anordnung zweier elektronischer Bauteile auf einem Substrat,
    • 8 eine gestapelte Anordnung elektronischer Bauteile auf einem Substrat.
  • Anhand der 1a und 1b soll zunächst der bereits aus dem Stand der Technik bekannte Prozess eines Einbringens eines Underfillers vor dem Zusammenfügen von Substrat und elektronischem Bauteil erläutert werden. Die 1a zeigt ein Substrat 1 und ein elektronisches Bauteil 2, welches im vorliegenden Fall ein ungehäuster integrierter Schaltkreis ist. Auf dem Substrat 1 befinden sich erste Kontaktelemente 3, welche aus Kontaktpads gebildet sind. Das elektronische Bauteil 2 weist zweite Kontaktelemente 4 auf, wobei die zweiten Kontaktelemente 4 aus einer Untermetallisierung und einem darauf aufgebrachten Bump bestehen. Vor dem Zusammenfügen des Substrats 1 und des elektronischen Bauteils 2 wird auf das Substrat 1 ein Underfiller 5 aufgebracht. Der Underfiller 5 wird verflüssigt und das elektronische Bauteil 2 anschließend auf das Substrat 1 gedrückt, so dass es zu einer Kontaktierung des ersten Kontaktelements 3 mit dem zweiten Kontaktelement 4 kommt, wobei der Underfiller 5 verdrängt wird. Jedoch lässt es sich nicht immer vermeiden, dass zwischen den sich gegenüberliegenden Kontaktflächen der ersten Kontaktelemente 3 und der zweiten Kontaktelemente 4 beim Pressverbinden der Kontaktelemente Underfiller im sich verengenden Spalt zwischen den Kontaktflächen zurückbleibt. Ein weiteres Problem tritt auf, wenn das Substrat 1 und das elektronische Bauteil 2 weiter zusammengedrückt werden und das flüssige Lot dabei zur Seite ausweichen muss und so gar zu Kurzschlüssen mit benachbarten Lotverbindungen führt.
  • Anhand der 2a bis 2e soll nun eine erste Ausführungsvariante einer erfindungsgemäßen Bauteilanordnung, im vorliegenden Falle einer elektronischen Bauteilanordnung, erläutert werden. In der 2a ist ein als Schaltungsträger vorliegendes erstes Substrat 11 im Querschnitt gezeigt, wobei das erste Substrat 11 erste Kontaktelemente 13 aufweist. Die ersten Kontaktelemente 13 umfassen dabei ein Kontaktpad 130, welches als Untermetallisierung dient, und einen darauf abgeschiedenen Bump 131. Die ersten Kontaktelemente 13 besitzen eine dem ersten Substrat 11 abgewandte Kontaktfläche 110. Im vorliegenden Fall sind die Bumps Goldbumps von 25 µm Höhe und 30 µm Durchmesser. Nachdem die ersten Kontaktelemente 13 auf dem ersten Substrat 11 angeordnet wurden, wird eine 15 µm dicke Stützschicht 15 aufgebracht. Im vorliegenden Fall besteht die Stützschicht 15 aus Benzocyclobutan (BCB) .
  • In der 2b ist das erste Substrat 11 in der Aufsicht der xz-Ebene zu sehen. Die Kontaktflächen 110 sind deutlich erkennbar, wobei die Kontaktflächen 110 im vorliegenden Fall nicht nur die dem ersten Substrat 11 abgewandte Oberfläche des Bumps 131 darstellen, sondern sich über die etwas größere Fläche des Kontaktpads 130 erstrecken. Des Weiteren ist die Stützschicht 15 zu sehen, wobei die Metallbumps 131 noch aus dieser herausragen.
  • In der 2c ist wiederum ein Querschnitt durch das erste Substrat 11 gezeigt, wobei im vorliegenden Fall die Stützschicht 15 bereits strukturiert wurde. Zudem ist ein als elektronisches Bauteil bzw. elektronisches Elements vorliegendes zweites Substrat 12 erkennbar, welches zweite Kontaktelemente 14 aufweist, welche jeweils eine Kontaktfläche 120 haben. Die Strukturierung der Stützschicht 15, welche in der 2d als Aufsicht gezeigt ist, ist derart ausgebildet, dass in das BCB im Bereich der Kontaktelemente 13, 14 eine Öffnung mit einem Durchmesser von 45 µm (bzw. 45 × 45 µm bei einem Quadrat) eingebracht wird. Dies führt dazu, dass um die Kontaktfläche 110 herum eine Teilgrundfläche 170 erzeugt wird, welche, wie aus der 2d ersichtlich, durch das die Kontaktfläche 110 mit der Abmessung D umgebende Quadrat mit der Abmessung D + F definiert ist und die Kontur eines Teils des Spülungskanals vorgibt. Die Teilgrundflächen 170 sind dabei Teil einer Teilfläche 17 des ersten Substrats, wobei die Teilfläche 17 nicht durch die Stützschicht 15 belegt ist. Der Kanal, der als Spülungskanal bezeichnet wird, wird in 2d durch den Abstand zwischen Kontaktelementen 13, 14 bzw. Kontaktierungen 16 und der Stützschicht 15 und einem freigelegten Verbindungsstück 17a in der Stützschicht 15 zwischen den Teilgrundflächen 170 bzw. Kontaktierungen 16 gebildet, und zusätzlich ist ein Verbindungsstück 17b nach außen Bestandteil des Kanals. Die Teilfläche 17 umfasst diese Verbindungsstücke 17a, 17b. In 2d entstehen somit zwei Kanäle mit jeweils zwei als Eingang und als Ausgang bezeichneten Verbindungsstücken 17b. Obgleich ein Spülungskanal in der 2d durchgehend mit einem Ein- und Ausgang ausgebildet ist, ist ein einziger Eingang zur Spülung ausreichend. Wie aus der 2c deutlich hervorgeht, beträgt die Höhe des ersten Kontaktelementes 13 B1. Die Höhe des zweiten Kontaktelementes 14 beträgt B2. Werden die Höhen B1 und B2 addiert, ergibt sich in der Summe eine größere Höhe als die Höhe h der Stützschicht 15.
  • Obgleich das BCB noch nicht vernetzt ist, d. h. noch klebrig ist, wird zusätzlich eine optionale Klebeschicht 151 auf die dem zweiten Substrat 12 zugewandte Oberfläche 150 der Stützschicht 15 aufgebracht. Dadurch, dass die in die Stützschicht 15 eingebrachte Teilgrundfläche 170 die Kontaktfläche 110 vollkommen umschließt, ist eine ausreichende Toleranz bei der Positionierung des zweiten Substrats 12 gegeben.
  • Beim anschließenden Kleben und Thermokompressionsbonden wird der Bump 131 von einer ersten Höhe von z. B. 25 µm auf eine zweite Höhe, z. B. 15 µm, reduziert, wobei sich der Durchmesser aufgrund der Volumenkonstanz verbreitert, z. B. von 30 µm auf ca. 39 µm. Der komprimierte Bump 131' verbindet sich mit dem zweiten Kontaktelement 14 zu einer elektrischen Kontaktierung 16. Nach dem Kleben und Thermokompressionsbonden ist die elektronische Bauteilanordnung 10 fertiggestellt. Wie aus den 2c bzw. 2e deutlich hervorgeht, berührt die Stützschicht 15 die ersten bzw. zweiten Kontaktelemente 13, 14 sowie die elektrische Kontaktierung 16 nicht, so dass zwischen diesen Elementen der Spülungskanal gebildet ist. Es wäre jedoch auch möglich, dass die Stützschicht 15 derart entfernt wird, dass die Teilgrundfläche 170 mit der Kontaktfläche 110 übereinstimmt.
  • Obgleich im vorliegenden Ausführungsbeispiel sowohl die Stützschicht 15 als auch die Bumps 131 auf dem ersten Substrat 11 angeordnet sind, ist es ebenso möglich, die Bumps als Teil der zweiten Kontaktelemente 14 auszubilden, wobei dann auf einen zusätzlichen Bump auf dem ersten Kontaktelement 13 verzichtet wird. Die Stützschicht 15 wird wiederum auf dem ersten Substrat 11 aufgebracht. Alternativ kann das Aufbringen der Stützschicht auch auf dem zweiten Substrat 12 erfolgen.
  • In den 3a bzw. 3b wird eine alternative Ausführungsform der Bauteilanordnung dargestellt. Auf dem als Schaltungsträger ausgebildeten ersten Substrat 11 ist wiederum eine Stützschicht 15' aufgebracht, welche im vorliegenden Fall aus einem bereits vernetzten Polymer besteht und mit einer zusätzlichen Klebeschicht 151 belegt ist. Die Höhe h der Stützschicht 15' ist kleiner als die addierte Höhe B1 und B2 der ersten und zweiten Kontaktelemente. Die ersten Kontaktelemente 13 bestehen aus einem Bump 132, auf welchen ein metallischer Schaum 133 aufgebracht wird. Der metallische Schaum ist aufgrund seiner Porosität komprimierbar, so dass er beim Thermokompressionsbonden des ersten Substrats 11 mit dem als optischen Element vorliegenden zweiten Substrat 12 komprimiert wird, ohne dass sich der Durchmesser der ersten und zweiten Kontaktelemente im Wesentlichen verändert. Hierdurch wird eine in ihrer Grundfläche gleiche elektrische Kontaktierung 16' geschaffen, welche Teil der Bauteilanordnung 10' ist. In der 3b ist insbesondere der komprimierte metallische Schaum 133' sichtbar.
  • Entgegen dem vorhergehenden Ausführungsbeispiel wurde die Stützschicht 15' zunächst auf das erste Substrat 11 aufgebracht, bevor die ersten Kontaktelemente 13 auf dieses aufgebracht wurden. Es wurden also lediglich die Kontaktflächen bzw. die Teilgrundflächen 170, wie in 2d gezeigt, strukturiert bzw. freigestellt und die ersten Kontaktelemente 13 auf dem ersten Substrat erst anschließend erzeugt. Selbstverständlich ist es auch hier möglich, lediglich Metallisierungen wie die Kontaktpads 130 aufzubringen und den Bump als Teil des zweiten Kontaktelements 14 auszubilden.
  • In den 4a bis 4d wird eine Verfahrensvariante zur Herstellung einer Bauteilanordnung dargestellt, bei welcher die ersten und zweiten Kontaktelemente mittels Umschmelzen miteinander verbunden werden. In der 4a ist ein erstes Substrat 11 gezeigt, auf welches zunächst eine Stützschicht 15 aufgebracht wird. Die Stützschicht weist eine Höhe h auf, wobei diese beispielsweise 50 µm betragen kann. Auf der Stützschicht 15 befindet sich eine Klebeschicht 151, da das verwendete Polymer der Stützschicht 15 bereits ausgehärtet ist. Auf dem ersten Substrat 11 befinden sich zweite Kontaktelemente 23, wobei diese aus einer Untermetallisierung 230 und einem darauf aufgebrachten Bump 231 aufgebaut sind. Die ersten Kontaktelemente 23 werden dabei nach dem Strukturieren der Stützschicht 15 in die Teilgrundflächen 170, wie in der 2d gezeigt, eingebracht. Selbstverständlich ist es auch hier möglich, die Bumps nicht als Teil der ersten Kontaktelemente 23, sondern als Teil der zweiten Kontaktelemente 14 auszubilden. Die addierte Höhe B1 und B2 der ersten und zweiten Kontaktelemente 23 bzw. 14 ist kleiner als die Höhe h der Stützschicht 15.
  • Wie aus der 4b ersichtlich ist, wird nach dem Verbinden des ersten Substrats 11 mit dem als mikromechanischen Element ausgebildeten zweiten Substrat 12 eine stoffschlüssige Verbindung zwischen diesen beiden Bauteilen lediglich durch die Stützschicht 15 vermittelt. Es besteht keine elektrische Kontaktierung zwischen den ersten Kontaktelementen 23 und den zweiten Kontaktelementen 14.
  • Da, wie aus der 2d ersichtlich ist, die Teilfläche 17 ein zusammenhängendes Gebiet ist und mindestens ein Kanal gebildet wird, kann nach dem Verbinden des ersten Substrats 11 mit dem zweiten Substrat 12 eine Reinigung der sich gegenüberliegenden Kontaktflächen der ersten Kontaktelemente 23 und der zweiten Kontaktelemente 14 beispielsweise mit einer wasserstoffhaltigen Atmosphäre vorgenommen werden. Hierdurch wird eine mögliche Oxidation der Kontaktflächen reduziert. Bei der noch nicht fertiggestellten elektronischen Bauteilanordnung der 4b ist das erste Substrat 11 mit dem zweiten Substrat 12 bereits verklebt. Nach der Reinigung mit einem Gas wird die Temperatur derart erhöht, dass die Bumps 231 aufschmelzen und aufgrund des veränderten Aggregatzustands eine Kugelform 232 einzunehmen versuchen, wie in der 4c illustriert ist. Da die Kugeloberfläche der Kugelform 232 jedoch zunächst mit dem zweiten Kontaktelement 14 in Kontakt tritt, wird die gesamte Kontaktfläche des zweiten Kontaktelementes 14 benetzt, so dass eine elektrische Kontaktierung 26 mit einem hyperbolischen Bump 233 wie in 4d gezeigt entsteht. Eine stoffschlüssige Verbindung zwischen dem ersten Substrat 11 und dem zweiten Substrat 12 ist nun sowohl durch die Stützschicht als auch durch die elektrischen Kontaktierungen vermittelt.
  • In den 5a bis 5c ist eine alternative Ausführungsform einer Bauteilanordnung dargestellt, wobei die Bumps hierbei als Teile der zweiten Kontaktelemente ausgebildet sind. In der 5a ist ein als elektronisches Element ausgebildetes erstes Substrat 11 mit ersten Kontaktelementen 33 zu sehen, auf welches zunächst eine Stützschicht überdeckend aufgebracht ist. In einem Verfahrensschritt zwischen den 5a und 5b bzw. 5c wird die Stützschicht 15 in einem subtraktiven Prozess strukturiert, so dass die dem ersten Substrat 11 abgewandten Kontaktflächen 110 der ersten Kontaktelemente 33 nicht überdeckt, sondern freigelegt sind. Die Stützschicht 15 weist dabei eine zusätzliche Klebeschicht auf, welche mit der Oberfläche des als Schaltungsträger ausgebildeten zweiten Substrats 12 eine stoffschlüssige Verbindung eingeht. In der 5b ist im Wesentlichen die Verfahrensvariante der 4 dargestellt, d. h.,dass die addierte Höhe der ersten und zweiten Kontaktelemente kleiner ist als die Höhe der Stützschicht. Die Verbindung der Kontaktflächen zu einer elektrischen Kontaktierung erfolgt mittels Löten oder Umschmelzen.
  • In der 5c ist im Wesentlichen das Verfahren der 2 beschrieben, d. h. Kompression mit Ultraschallschweißen oder eine Thermokompression.
  • Anhand der 6a bis 6c sollen unterschiedliche Strukturierungen bzw. Geometrien von Stützschichten dargestellt werden. In der 6a ist eine besonders einfache Geometrie einer Stützschicht 15 gezeigt. Auf einem ersten Substrat 11 sind erste Kontaktelemente mit einer Kontaktfläche 110 aufgebracht, wobei sämtliche Kontaktelemente in der Peripherie des ersten Substrats 11 liegen. Die Geometrie der Stützschicht 15 ist so gewählt, dass diese eine große Fläche in der Mitte des ersten Substrats 11 abdeckt. Die nicht durch die Stützschicht 15 überdeckte Teilfläche 17 umschließt sämtliche Kontaktflächen 110. Bei einer derartigen Ausführung kann die Stützschicht 15 beispielsweise einfach aufgedruckt bzw. aufgepresst werden, so dass ein Strukturieren nach dem Aufbringen der Stützschicht 15 entfallen kann.
  • In der 6b ist eine kompliziertere Geometrie von Anordnungen erster Kontaktelemente auf einem ersten Substrat 11 dargestellt. In der Aufsicht zu sehen sind die Kontaktflächen 110 sowie fünf nicht miteinander verbundene Segmente der Stützschicht 15, wobei die Strukturierung der Stützschicht 15 in einem subtraktiven Prozess vorgenommen wurde. Dabei ist die Strukturierung so gewählt, dass die Teilfläche 17 mehrfach zusammenhängend ist, was bedeutet, dass man von jedem Punkt der Fläche 17 zu jedem anderen Punkt der Fläche 17 gelangt, ohne sich aus der Ebene der Fläche 17 hinausbewegen zu müssen, d. h. ein zusammenhängender Spülungskanal alle Kontaktelemente umgibt. Um das Konzept der Teilgrundfläche verständlicher zu machen, sind zwei unterschiedlich große Teilgrundflächen 170 und 170' eingezeichnet. Die Größe der Grundfläche 170 beträgt hier z. B. 150 % der Kontaktfläche 110, die Größe der Grundfläche 170' dagegen z. B. 120 % der Kontaktfläche 110.
  • In der 6c ist die Unterseite eines als elektronisches Bauteils wie einem ungehäusten integrierten Schaltkreis ausgebildeten zweiten Substrats 12' gezeigt, bei welchem die strukturierte Stützschicht 15 die Kontaktflächen 120 der zweiten Kontaktelemente nicht überdeckt und nicht berührt. Zudem befindet sich eine mit der Teilfläche 17 nicht zusammenhängende Kavität 19 auf der Unterseite des zweiten Substrats 12', wobei in der Kavität 19 ein Sensorelement 20 angeordnet ist. Bei dem Sensorelement 20 kann es sich um einen Druck- oder Beschleunigungssensor, aber auch um einen Gas-, Chemo- oder Biosensor handeln. Alternativ können andere oder weitere Komponenten wie z. B. SAW-Filter, Ultraschallsensoren, Antennen oder andere Leistungselemente in die Kavität 19 eingebracht werden. Dadurch, dass die Kavität 19 nicht mit der Teilfläche 17 verbunden und nach der Montage mit einem ersten Substrat vollständig durch die Stützschicht umschlossen ist, sind die in der Kavität 19 angeordneten Elemente gut vor Fremdeinflüssen geschützt, ohne dass Messergebnisse der Sensoren verfälscht werden.
  • Ersetzt man das als elektronisches Bauteil ausgebildete Substrat 12' der 6c z.B. durch einen CMOS-Kamerawafer, ist es möglich, einen Kamerachip mit einem Modulträger aus Glas herzustellen, wobei ein Glassubstrat das erste Substrat und der Kamerachip das zweite Substrat bildet. Hierzu wird der CMOS-Kamerawafer zunächst auf 50 µm abgedünnt und einem Handlingwafer mit der Frontseite nach oben umgespannt. Eine Stützstruktur wird so aufgebracht und lokal um die Kontaktflächen freigelegt und im selben Schritt die Fläche mit den Pixelsensoren freigestellt, d. h. die Kavität erzeugt. Der Wafer wird anschließend gesägt, und die CMOS-Kamerachips werden vereinzelt. Ein Glassubstrat mit elektrischen Leiterbahnen für die Umdrahtung und Kontaktstrukturen wird mit mechanischen Gold-Stud-Bumps versehen. Der CMOS-Kamerachip wird mit der Stützstruktur in einen dünn ausgestrichenen Klebstoff getaucht, wobei ein dünner Klebefilm aufgenommen wird. Mittels Thermokompression werden die Kontaktanschlüsse mit den mechanischen Gold-Stud-Bumps auf dem Glassubstrat verschweißt und gleichzeitig die Stützstruktur mit dem Glas verklebt.
  • In der 7a wird eine Bauteilanordnung 100 gezeigt, bei welcher mehrere zweite Substrat 12, 12' planar auf einem ersten Substrat 11 angeordnet sind. Zwischen jeweils einem zweiten Substrat 12 bzw. 12' und dem ersten Substrat befinden sich die dem jeweiligen zweiten Substrat 12 bzw. 12' zugeordnete Stützstruktur 15 und die elektrischen Kontaktierungen 16. Dabei kann das zweite Substrat 12' ein elektronisches Element und das zweite Substrat 12'' ein weiterer Schaltungsträger oder ebenfalls ein elektronisches, optisches oder mikromechanisches Element sein. Auf diese Weise kann also ein als erstes Substrat dienender Wafer vollständig bestückt und erst später vereinzelt werden. In der 7b ist eine weitere Ausführungsvariante einer Bauteilanordnung 100' gezeigt, bei welcher die zweiten Substrate 12 bzw. 12' planar auf dem ersten Substrat 11 angeordnet sind. Zudem sind die Ränder 122 bzw. 122' der zweiten Substrate 12 bzw. 12' durch eine Verkapselungsmasse 30 jeweils mit dem ersten Substrat 11 verbunden. Durch die Verfüllung des Spaltes zwischen den benachbarten zweiten Substrate 12 bzw. 12' werden die Kanten der zweiten Substrate 12 bzw. 12' zusätzlich geschützt.
  • In der 8 ist ein gestapelter Aufbau von elektronischen Bauteilen dargestellt. Auf einem ersten Substrat 11 werden zunächst zwei als elektronische Elemente ausgebildete zweite Substrate 12 bzw. 12' planar nebeneinander angeordnet. Auf die zweiten Substrate 12 bzw. 12' wird jeweils ein weiteres als elektronisches, optisches oder mikromechanisches Elements ausgebildetes Substrat 22 bzw. 22' aufgebracht, wobei die zweiten Substrate 12 bzw. 12' auf ihrer dem ersten Substrat 11 abgewandten Oberfläche weitere erste Kontaktelemente 13' aufweisen, welche mit den weiteren zweiten Kontaktelementen 14' der weiteren zweiten Substrate 22 bzw. 22' verbunden werden. Dazwischen liegt eine weitere Stützschicht 15''.
  • Auf den weiteren zweiten Substraten 22 bzw. 22' sind wiederum weitere zweite Substrate 32 bzw. 32' angeordnet, so dass ein Stapel von zweiten Substraten auf einem ersten Substrat 11 erzeugt wird. Bei der Herstellung einer derartigen dreidimensionalen Bauteilanordnung 100'' werden vorteilhafterweise erste und zweite Kontaktelemente verwendet, deren addierte Höhe geringer ist als die Höhe der jeweiligen Stützschicht 15 bzw. 15''. Dabei werden zunächst die zweiten Substrate auf dem ersten Substrat bzw. die weiteren zweiten Substrate auf den zweiten Substraten angeordnet, so dass es zu einer stoffschlüssigen Verbindung zwischen erstem Substrat, Stützschicht, zweiten Substrat sowie dem zweiten Substrat, der Stützschicht und dem weiteren zweiten Substrat kommt. Erst anschließend werden die so gestapelten, jedoch noch nicht miteinander elektrisch verbundenen zweiten Substrate in einem einzigen Prozessschritt fertiggestellt, da durch eine Temperaturerhöhung zeitgleich sämtliche Bumps aufgeschmolzen werden (siehe Verfahren wie in den 4 beschrieben) und alle elektrischen Kontaktierungen 16 bzw. 16'' hergestellt werden. Vor der elektrischen Verbindung wird die Stapelanordnung mit Spülgas beaufschlagt, um alle Kontaktflächen der verschiedenen Kontaktelemente zu reinigen.

Claims (14)

  1. Verfahren zur Herstellung einer Bauteilanordnung (10; 10'; 10"; 100; 100'; 100") mit einem ersten Substrat (11) und mindestens einem im Rahmen des Verfahrens auf dem ersten Substrat anzuordnenden zweiten Substrat (12, 12'), wobei das erste Substrat mindestens zwei erste Kontaktelemente (13; 23; 33) und das mindestens eine zweite Substrat mindestens zwei zu den mindestens zwei ersten Kontaktelementen korrespondierende zweite Kontaktelemente (14; 24; 34) zur gegenseitigen Kontaktierung aufweist, und das Verfahren folgende Schritte umfasst: a) Aufbringen der mindestens zwei ersten (13; 23; 33) und zweiten (14; 24; 34) Kontaktelemente, wobei die mindestens zwei ersten und zweiten Kontaktelemente jeweils eine Kontaktfläche (110, 120) aufweisen; b) Aufbringen einer Stützschicht (15, 15') auf das erste Substrat (11), wobei die Stützschicht eine Teilfläche (17) des ersten Substrats nicht überdeckt und die Teilfläche (17) jeweils die Kontaktfläche (110) der mindestens zwei ersten Kontaktelemente (13; 23; 33) umschließt und/oder Aufbringen einer Stützschicht (15, 15') auf das mindestens eine zweite Substrat (12, 12'), wobei die Stützschicht eine Teilfläche (17) des mindestens einen zweiten Substrats nicht überdeckt und die Teilfläche (17) jeweils die Kontaktfläche (120) der mindestens zwei zweiten Kontaktelemente (14: 24; 34) umschließt; c) Verbinden der Kontaktflächen der mindestens zwei ersten Kontaktelemente mit den korrespondierenden Kontaktflächen der mindestens zwei zweiten Kontaktelemente zur Herstellung zweier elektrischer Kontaktierungen (16; 16'), wobei die Stützschicht (15, 15') so strukturiert wird, dass die Teilfläche (17) des ersten Substrats (11) bzw. die Teilfläche des mindestens einen zweiten Substrats (12, 12') ein zusammenhängendes Gebiet bildet, in dem sich die mindestens zwei Kontaktierungen befinden, und die Stützschicht (15, 15') die elektrischen Kontaktierungen (16; 16') nicht berührt und zwischen Stützschicht und den mindestens zwei Kontaktierungen ein mit Außen verbundener Kanal hergestellt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als erstes und/oder als mindestens ein zweites Substrat ein Schaltungsträger oder mindestens ein im Waferverbund vorliegendes elektronisches, optisches oder mikromechanisches Bauelement gewählt wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Stützschicht auf das erste Substrat und/oder das mindestens eine zweite Substrat aufgebracht wird und eine dem ersten Substrat bzw. dem mindestens einen zweiten Substrat abgewandte Oberfläche (150) der Stützschicht (15, 15') mit einem Klebstoff (151) beaufschlagt wird und/oder die Stützschicht (15, 15') klebend ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Verbinden der Kontaktflächen (110, 120) des ersten und zweiten Kontaktelements jeweils einer der zwei Kontaktierungen die addierte Höhe (B1 + B2) des ersten und zweiten Kontaktelements jeweils einer der zwei Kontaktierungen größer ist als die Höhe (h) der Stützschicht und dass die Kontaktflächen (110, 120) des ersten und zweiten Kontaktelements jeweils einer der zwei Kontaktierungen mittels Verformung, vorzugsweise mittels Thermokompression, miteinander verbunden werden und die Stützschicht (15, 15') das erste Substrat (11) und das mindestens eine zweite Substrat (12, 12') zusätzlich verbindet.
  5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass vor dem Verbinden der Kontaktflächen (110, 120) des ersten und zweiten Kontaktelements jeweils einer der zwei Kontaktierungen die addierte Höhe (B1 + B2) des ersten und zweiten Kontaktelements jeweils einer der zwei Kontaktierungen kleiner ist als die Höhe (h) der Stützschicht und zunächst die Stützschicht (15, 15') das erste Substrat (11) und das mindestens eine zweite Substrat (12, 12') verbindet und anschließend die Kontaktflächen (110, 120) des ersten und zweiten Kontaktelements jeweils einer der zwei Kontaktierungen mittels Löten oder Umschmelzen miteinander verbunden werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Verbinden der Kontaktflächen ein Gas zum Spülen in den Kanal eingeführt wird.
  7. Bauteilanordnung (10; 10'; 10"; 100; 100'; 100") mit einem ersten Substrat und mindestens einem auf dem ersten Substrat (11) angeordneten zweiten Substrat (12, 12'), wobei das erste Substrat (11) mindestens zwei erste Kontaktelemente (13; 23; 33) und das mindestens eine zweite Substrat (12, 12') mindestens zwei zweite Kontaktelemente (14; 24; 34) aufweist und die Kontaktelemente jeweils eine Kontaktfläche (110, 120) besitzen und die Kontaktflächen der mindestens zwei ersten Kontaktelement mit den korrespondierenden Kontaktflächen der mindestens zwei zweiten Kontaktelement jeweils zu einer elektrischen Kontaktierung (16; 16') verbunden sind, so dass mindestens zwei Kontaktierungen gebildet sind, und eine Stützschicht (15, 15') das erste Substrat und das mindestens eine zweite Substrat verbindet und die Stützschicht derart aufgebracht ist, dass eine Teilfläche (17) des ersten Substrats (11) und eine Teilfläche (17) des mindestens einen zweiten Substrats (12, 12') nicht überdeckt ist, wobei die Teilfläche (17) die jeweilige Kontaktfläche (110, 120) der mindestens zwei ersten (13; 23; 33) und zweiten (14; 24; 34) Kontaktelemente umschließt und die zwischen den Kontaktflächen (110, 120) hergestellten zwei elektrischen Kontaktierungen (16; 16') die Stützschicht (15, 15') nicht berühren, wobei die Stützschicht so strukturiert ist, dass die Teilfläche (17) des ersten Substrats (11) bzw. die Teilfläche des mindestens einen zweiten Substrats (12, 12') ein zusammenhängendes Gebiet bildet, in dem sich die mindestens zwei Kontaktierungen befinden, und zwischen der Stützschicht und den Kontaktierungen ein mit Außen verbundener Kanal gebildet ist.
  8. Bauteilanordnung nach Anspruch 7, dadurch gekennzeichnet, dass das erste und/oder das mindestens eine zweite Substrat ein Schaltungsträger oder mindestens ein, vorzugsweise im Waferverbund oder vereinzelt vorliegendes elektronisches, optisches oder mikromechanisches Bauelement ist.
  9. Bauteilanordnung nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass das erste Substrat eine Vielzahl von ersten Kontaktelementen (13; 23; 33) und das mindestens eine zweite Substrat eine Vielzahl von zweiten, mit der Vielzahl von ersten korrespondierenden Kontaktelementen (14; 24; 34) aufweist und jedes Kontaktelement eine Kontaktfläche (110, 120) einnimmt und die Stützschicht derart strukturiert ist, dass die zwischen den Kontaktflächen hergestellten elektrischen Kontaktierungen (16, 16') die Stützschicht (15, 15') nicht berühren.
  10. Bauteilanordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Stützschicht (15, 15') aus einem klebefähigen Polymer oder einer Polymerschicht, einer Oxidschicht, einer Metallschicht oder einer Siliziumschicht mit einer aufgebrachten Klebeschicht (151) besteht.
  11. Bauteilanordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Teilfläche (17) des ersten Substrats (11) bzw. des mindestens einen zweiten Substrats (12, 12') mindestens zwei Teilgrundflächen (170, 170') aufweist und jeweils eine der zwei Teilgrundflächen (170, 170') jeweils eine Kontaktfläche (110, 120) der mindestens zwei ersten oder zweiten Kontaktelemente vollständig umfasst und eine Größe von mindestens 120 % der Größe der jeweiligen Kontaktfläche und vorzugsweise von höchstens 300 % der Größe der jeweiligen Kontaktfläche besitzt, wobei die Teilgrundflächen der mindestens zwei elektrischen Kontaktierungen (16, 16') durch eine Verbindungsfläche verbunden sind.
  12. Bauteilanordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass die Stützschicht (15, 15') eine Kavität (19) aufweist und das mindestens eine zweite Substrat (12, 12') in der Kavität (19) mindestens ein Sensorelement (20), ein optisches oder ein mikromechanisches Element aufweist.
  13. Bauteilanordnung nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass auf dem mindestens einen zweiten Substrat (12, 12') ein weiteres zweites Substrat (22, 22', 32, 32') gestapelt ist, wobei das mindestens eine zweite Substrat (12, 12') auf einer den mindestens zwei zweiten Kontaktelementen (14; 24; 34) abgewandten Oberfläche mindestens ein weiteres erstes Kontaktelement (131) mit einer Kontaktfläche (110) besitzt und das mindestens eine weitere zweite Substrat mindestens ein weiteres zweites, mit dem mindestens einen weiteren ersten verbundenes Kontaktelement (14') mit einer Kontaktfläche (120') besitzt und zwischen dem mindestens einen zweiten Substrat (12, 12') und dem mindestens einen weiteren zweiten Substrat (22, 22'; 32, 32') eine weitere Stützschicht (15") derart aufgebracht ist, dass die Kontaktflächen des mindestens einen weiteren ersten und weiteren zweiten Kontaktelements (13', 14') die weitere Stützschicht (15") nicht berühren.
  14. Bauteilanordnung nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, dass das mindestens eine zweite Substrat einen Rand (122, 122') besitzt und zwischen dem Substrat (11) und dem Rand des mindestens einen zweiten Substrats eine Verkapselung (30) aufgebracht ist.
DE112010000715.2T 2009-02-19 2010-02-19 Bauteilanordnung und Verfahren zu dessen Herstellung Active DE112010000715B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009009828A DE102009009828A1 (de) 2009-02-19 2009-02-19 Bauteilanordnung und Verfahren zu dessen Herstellung
DE102009009828.3 2009-02-19
PCT/EP2010/001211 WO2010094511A2 (de) 2009-02-19 2010-02-19 Bauteilanordnung und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
DE112010000715A5 DE112010000715A5 (de) 2012-06-21
DE112010000715B4 true DE112010000715B4 (de) 2021-08-19

Family

ID=42224316

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102009009828A Pending DE102009009828A1 (de) 2009-02-19 2009-02-19 Bauteilanordnung und Verfahren zu dessen Herstellung
DE112010000715.2T Active DE112010000715B4 (de) 2009-02-19 2010-02-19 Bauteilanordnung und Verfahren zu dessen Herstellung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102009009828A Pending DE102009009828A1 (de) 2009-02-19 2009-02-19 Bauteilanordnung und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US8564969B2 (de)
DE (2) DE102009009828A1 (de)
WO (1) WO2010094511A2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
FR2969374B1 (fr) * 2010-12-16 2013-07-19 St Microelectronics Crolles 2 Procédé d'assemblage de deux circuits intégrés et structure correspondante
DE102011000866A1 (de) 2011-02-22 2012-08-23 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
DE102014201635B3 (de) * 2014-01-30 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung
DE102014211545A1 (de) * 2014-06-17 2015-12-17 Continental Automotive Gmbh Verfahren zur Montage eines ungehäusten Halbleiterchips auf einem Substrat
TWI606565B (zh) * 2016-08-31 2017-11-21 金寶電子工業股份有限公司 封裝結構及其製作方法
DE102018103431A1 (de) * 2018-02-15 2019-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen
DE102018104279A1 (de) 2018-02-26 2019-08-29 Tdk Electronics Ag Elektronische Vorrichtung
DE102019111816A1 (de) * 2019-05-07 2020-11-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines bauelements und bauelement
DE102019130209A1 (de) 2019-11-08 2021-05-12 Tdk Corporation Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102020202613A1 (de) 2020-03-02 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045094A1 (de) 2006-09-21 2008-03-27 Qimonda Ag Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
DE102004030813B4 (de) * 2004-06-25 2007-03-29 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US7098073B1 (en) * 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
EP1732116B1 (de) 2005-06-08 2017-02-01 Imec Methode zum Bonden mikroelektronischer Bauteile und damit hergestellte Vorrichtung
JP4971769B2 (ja) 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
DE102006020869A1 (de) * 2006-05-04 2007-11-08 Infineon Technologies Ag Verfahren zur Stapelung von Halbleiterchips und durch das Verfahren hergestellter Halbleiterchipstapel
US7824960B2 (en) * 2007-05-22 2010-11-02 United Test And Assembly Center Ltd. Method of assembling a silicon stack semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006045094A1 (de) 2006-09-21 2008-03-27 Qimonda Ag Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen

Also Published As

Publication number Publication date
US20120039056A1 (en) 2012-02-16
WO2010094511A3 (de) 2010-10-14
DE102009009828A1 (de) 2010-09-02
WO2010094511A2 (de) 2010-08-26
US8564969B2 (en) 2013-10-22
DE112010000715A5 (de) 2012-06-21

Similar Documents

Publication Publication Date Title
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE10228509B4 (de) Lotstruktur zur elektrischen und/oder mechanischen Kontaktierung sowie Vorrichtung und Verfahren zu ihrer Herstellung
DE602004009348T2 (de) Verfahren zur Herstellung eines mikroelektromechanischer Systeme unter Verwendung von Lötperlen
WO2004019490A1 (de) Verkapseltes elektronisches bauelement und verfhren zur herstellung
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
WO2008025725A1 (de) Hermetisch dichtes verschliessen und elektrisches kontaktieren einer mikroelektro-mechanischen struktur und damit hergestelltes mikrosystem (mems)
DE102016110862A1 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0745274B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
EP1688997B1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102013200868A1 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE112021005501T5 (de) Struktur und verfahren zur brücken-chip-montage mit kapillarenhinterfüllung
EP3799114A1 (de) Thermokompression-bonding von elektronischen komponenten
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
WO2007031298A1 (de) Flip-chip-modul und verfahren zum erzeugen eines flip-chip-moduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final