DE102016110862A1 - Modul und Verfahren zur Herstellung einer Vielzahl von Modulen - Google Patents

Modul und Verfahren zur Herstellung einer Vielzahl von Modulen Download PDF

Info

Publication number
DE102016110862A1
DE102016110862A1 DE102016110862.6A DE102016110862A DE102016110862A1 DE 102016110862 A1 DE102016110862 A1 DE 102016110862A1 DE 102016110862 A DE102016110862 A DE 102016110862A DE 102016110862 A1 DE102016110862 A1 DE 102016110862A1
Authority
DE
Germany
Prior art keywords
module
component
components
module component
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016110862.6A
Other languages
English (en)
Other versions
DE102016110862B4 (de
Inventor
Andreas Franz
Jürgen Portmann
Claus Reitlinger
Stefan Kiefl
Oliver Freudenberg
Karl Weidner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
SnapTrack Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102016110862.6A priority Critical patent/DE102016110862B4/de
Application filed by SnapTrack Inc filed Critical SnapTrack Inc
Priority to PCT/EP2016/079607 priority patent/WO2017215771A1/de
Priority to CN201680086525.9A priority patent/CN109314101B/zh
Priority to JP2018565003A priority patent/JP6987795B2/ja
Priority to EP16816220.4A priority patent/EP3469629A1/de
Priority to KR1020187033174A priority patent/KR102602714B1/ko
Priority to US16/305,008 priority patent/US11239170B2/en
Priority to BR112018075790-0A priority patent/BR112018075790B1/pt
Publication of DE102016110862A1 publication Critical patent/DE102016110862A1/de
Application granted granted Critical
Publication of DE102016110862B4 publication Critical patent/DE102016110862B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Die vorliegende Erfindung betrifft ein Modul, das einen unteren Modulbestandteil (1), der ein Material (3) aufweist, in das zumindest ein erstes Bauelement (4) eingebettet ist, und einen oberen Modulbestandteil (2), der ein Material (3) aufweist, in das zumindest ein zweites Bauelement (16) eingebettet ist, aufweist. Der obere Modulbestandteil (2) und der untere Modulbestandteil (1) sind übereinander gestapelt, wobei der untere und der obere Modulbestandteil (2) elektrisch miteinander kontaktiert sind und mechanisch miteinander verbunden sind. Ferner betrifft die vorliegende Erfindung ein einfaches und kostengünstiges Verfahren zur Herstellung einer Vielzahl von Modulen. Durch die Erfindung können die Module in Fläche und Höhe miniaturisiert werden und/oder eine höhere Integration durch 3D Packaging erreicht werden.

Description

  • Die vorliegende Erfindung betrifft ein Modul sowie ein Verfahren zur Herstellung einer Vielzahl von Modulen.
  • Bei der Entwicklung von Modulen wird eine kontinuierliche Verkleinerung der Module bei gleichzeitig steigendem Integrationsgrad sowie gleichzeitiger Zunahme der Funktionalität der Module angestrebt. Für die zukünftig fortschreitende Integration von elektrischen und elektronischen Komponenten in einem Modul ist der zur Verfügung stehende Raum sehr begrenzt. Daher ist die Entwicklung neuartiger Aufbau- und Verbindungstechniken erforderlich.
  • Die Aufgabe der vorliegenden Erfindung ist es, ein verbessertes Modul bereitzustellen, das beispielsweise eine weitere Erhöhung eines Integrationsgrads des Moduls erlaubt. Das Modul könnte beispielsweise für den Einsatz in einem mobilen Endgerät, in einer Industrieapplikation oder im Automotive-Bereich geeignet sein. Eine weitere Aufgabe besteht darin, eine Aufbau- und Verbindungstechnik anzugeben, die es ermöglicht, ein solches Modul in einfacher Weise herzustellen.
  • Die oben genannte Aufgabe wird durch ein Modul gemäß dem vorliegenden Anspruch 1 gelöst. Die weitere Aufgabe wird durch ein Verfahren gemäß dem zweiten unabhängigen Anspruch gelöst.
  • Es wird ein Modul vorgeschlagen, das einen unteren Modulbestandteil, der ein Material aufweist, in das zumindest ein erstes Bauelement eingebettet ist, und einen oberen Modulbestandteil, der ein Material aufweist, in das zumindest ein zweites Bauelement eingebettet ist, aufweist, wobei der obere Modulbestandteil und der untere Modulbestandteil übereinander gestapelt sind und der untere und der obere Modulbestandteil elektrisch miteinander kontaktiert sind und mechanisch miteinander verbunden sind.
  • Das Modul ist nicht auf eine Ausgestaltung mit lediglich zwei Modulbestandteilen beschränkt. Es kann vielmehr weitere Modulbestandteile aufweisen, die übereinandergestapelt sind und die miteinander elektrisch kontaktiert und mechanisch verbunden sind.
  • Durch das Übereinanderstapeln der Modulbestandteile kann das Modul seinen Integrationsgrad in eine dritte Dimension, nämlich die Höhe, erhöhen. Jeder der Modulbestandteile kann dabei als eine Technologieplattform wirken, in die beliebige Bauelemente eingebettet sein können. Die Bauelemente können derart in das jeweilige Material eingebettet sein, dass keine zusätzlichen Lötstellen zur Kontaktierung der Bauelemente erforderlich sind. Auf diese Weise kann der Platzbedarf weiter reduziert werden.
  • Das Übereinanderstapeln der Modulbestandteile kann es ermöglichen, ein Modul mit kurzen Signalwegen bei geringem Leistungsverbrauch zu erzeugen, wodurch parasitäre Induktivitäten reduziert werden können. Beispielsweise kann es bei Modulen, deren Bauelemente einen Filter ausbilden, dadurch ermöglicht werden, die Filtereigenschaften zu verbessern.
  • Die Modulbestandteile können als Technologieplattformen ausgestaltet sein, in die verschiedenste Bauelemente integriert werden können, so dass das Modul zur Standardisierung genutzt werden kann, da verschiedene Typen von Bauelementen jeweils in miteinander verbindbare Modulbestandteile eingebettet werden können.
  • Bei dem Material, das der untere und der obere Modulbestandteil aufweisen, kann es sich beispielsweise um ein Molding-Material handeln. Das Molding-Material kann dabei derart gewählt werden, dass es zu den eingebetteten Bauelementen passt. Beispielsweise können das Molding-Material und die Bauelemente einen sehr ähnlichen thermischen Ausdehnungskoeffizienten aufweisen, um zu vermeiden, dass es bei Temperaturschwankungen zu mechanischen Spannungen kommt. Bei dem Material kann es sich alternativ auch um ein Prepregmaterial (Prepreg = Preimpregnated Fibres, zu Deutsch vorimprägnierte Fasern) handeln. Das Prepregmaterial kann durch einen Press oder Laminiervorgang aufgebracht werden. Diese Materialien können in einem Press- und/oder Laminiervorgang blasenfrei aufgebracht werden.
  • Alternativ kann es sich bei dem Material um ein Glassubstrat, ein Keramiksubstrat, ein PCB Substrat (PCB = Polychlorierte Biphenyle), das ein- oder beidseitig Kupfer-kaschiert sein kann, handeln.
  • Das Material des unteren Modulbestandteils und das Material des oberen Modulbestandteils können identisch sein. Es ist jedoch auch möglich, für den unteren und den oberen Modulbestandteil verschiedene Materialien zu verwenden. Dabei kann für jeden der beiden Modulbestandteile jeweils eins der oben genannten Materialien ausgewählt werden.
  • Als Modul kann hier eine Einheit bezeichnet werden, die zumindest zwei Bauelemente aufweist und die in einer Schaltungsanordnung verbaut werden kann. Das Modul kann ein Gehäuse aufweisen, in dem die Modulbestandteile verkapselt sind. Das Modul kann als Ganzes auf eine Leiterplatine aufgesetzt werden und mit dieser elektrisch kontaktiert werden.
  • Zumindest einer der Modulbestandteile kann auf einer dem jeweils anderen Modulbestandteil zugewandten Seite eine Umverdrahtungslage aufweisen, die eine Metallschicht aufweist, über die die Modulbestandteile miteinander elektrisch kontaktiert sind.
  • Die Umverdrahtungslage kann ein- oder mehrlagig sein. Die Umverdrahtungslage kann beispielsweise mittels eines Fotolithografieverfahrens hergestellt werden. Alternativ kann die Umverdrahtungslage auch mittels zweidimensionalen oder dreidimensionalen Druckprozessen oder über eine Laserstrukturierung, beispielsweise durch LDI (= Laser Direct Imaging), gefertigt werden. LDI ist ein Verfahren, bei dem mittels eines Lasers fotosensitive Materialien ausgehärtet werden. Die Metallschicht der Umverdrahtungslage kann auch nachträglich aufgedickt werden, beispielsweise durch galvanische oder chemische Abscheideprozesse.
  • Ferner kann die Metallschicht mit dem in den jeweiligen Modulbestandteil eingebetteten Bauelement elektrisch kontaktiert sein. Dementsprechend kann das Bauelement über die Umverdrahtungslage mit Bauelementen des jeweils anderen Modulbestandteils kontaktiert werden.
  • Die Metallschicht in der Umverdrahtungslage kann es ermöglichen, einen Kontakt des Bauelements, das in dem Modulbestandteil angeordnet ist, mit Bezug auf seine Position an der Ober- oder Unterseite des Modulbestandteils zu verlegen. Auf diese Weise können die Kontakte der einzelnen Bauelemente so angeordnet werden, dass eine hohe Integrationsdichte erreicht werden kann, ohne dass zwei Kontakte zu dicht aneinander angeordnet sind. So kann es vermieden werden, dass sich zwei Kontakte in unerwünschter Weise gegenseitig beeinflussen. Durch die Umverdrahtungslage können dementsprechend peripher angeordnete Kontakte der Bauelemente in eine flächige Anordnung auf der jeweiligen Außenfläche umverdrahtet werden, so dass der Kontaktmittenabstand entscheidend vergrößert werden kann.
  • Die Umverdrahtungslage kann somit eine erhöhte Designflexibilität bei der Anordnung der Kontakte an den Ober- und Unterseiten der Modulbestandteile ermöglichen. Die Umverdrahtungslage kann sehr dünn ausgestaltet werden, insbesondere erheblich dünner als konventionelle Substrate, sodass die Verwendung der Umverdrahtungslage keine wesentliche Erhöhung der Dicke des Moduls nach sich zieht. Umverdrahtungslagen können eine sehr hohe Präzision in der Fertigung aufweisen.
  • Insbesondere kann jeder der Modulbestandteile auf seiner Oberseite und/oder seiner Unterseite eine Umverdrahtungslage aufweisen, über die er in dem Stapel mit dem jeweils benachbarten Modulbestandteil kontaktiert ist. Zumindest einer von zwei übereinander gestapelten Modulbestandteilen kann eine Umverdrahtungslage aufweisen, die auf der dem jeweils anderen Modulbestandteil zuweisenden Seiten angeordnet ist.
  • Zumindest einer der Modulbestandteile kann auf seiner Unterseite und auf seiner dieser gegenüberliegenden Oberseite jeweils eine Umverdrahtungslage aufweisen, wobei die Umverdrahtungslagen mit einer Durchkontaktierung verbunden sind, die sich durch das Modulbestandteil erstreckt.
  • Die Durchkontaktierung ermöglicht eine elektrische Kontaktierung der beiden Umverdrahtungslagen. Bei der Durchkontaktierung kann es sich um sogenannte Embedded-Z-Lines handeln. Embedded-Z-Lines sind dünne Kupfer aufweisende Streifen, die sich von der Unterseite des unteren Modulbestandteils zur Oberseite des unteren Modulbestandteils erstrecken.
  • Alternativ oder ergänzend zu der Durchkontaktierung können spezielle Bauteile mit vertikalen elektrischen Leitungsverbindungen oder eine Strukturierung von Kontakten an den Modulaußenkanten zur Kontaktierung einer Unterseite eines Modulbestandteils mit einer Oberseite des Modulbestandteils verwendet werden. Denkbar sind auch andere übliche Methoden um elektrisch leitende Einschnitte zur Kontaktierung einer Unterseite eines Modulbestandteils mit einer Oberseite des Modulbestandteils zu erzeugen.
  • In einem Ausführungsbeispiel kann der untere Modulbestandteil auf seiner dem oberen Modulbestandteil zugewandten Oberseite eine Umverdrahtungslage aufweisen, die eine Metallschicht aufweist, über die der untere Modulbestandteil mit dem oberen Modulbestandteil elektrisch kontaktiert ist.
  • In einem Ausführungsbeispiel kann der untere Modulbestandteil auf seiner von dem oberen Modulbestandteil wegweisenden Unterseite eine weitere Umverdrahtungslage aufweisen, die mit einer Durchkontaktierung verbunden ist, über die die weitere Umverdrahtungslage mit der auf der Oberseite des unteren Modulbestandteils angeordneten Umverdrahtungslage elektrisch kontaktiert ist.
  • In einem Ausführungsbeispiel kann der obere Modulbestandteil auf seiner dem unteren Modulbestandteil zugewandten Unterseite eine Umverdrahtungslage aufweist, die eine Metallschicht aufweist, über die der obere Modulbestandteil mit dem unteren Modulbestandteil elektrisch kontaktiert ist.
  • Das erste Bauelement und/oder das zweite Bauelement kann ein mit akustischen Wellen arbeitendes Filter sein. Ein solches Bauelement weist üblicherweise eine Kavität auf. Das Bauelement kann ein Gehäuse aufweisen, innerhalb dem die Kavität ausgebildet ist, wobei das Gehäuse in dem Material eingebettet ist. Aufgrund der kurzen Signalwege, die sich durch den hohen Integrationsgrad des Moduls ergeben, können mehrere mit akustischen Wellen arbeitende Filter in dem Modul miteinander verschaltet werden und es kann sich durch eine Reduzierung der parasitären Induktivitäten eine Verbesserung der Filtereigenschaften ergeben.
  • Der untere Modulbestandteil kann auf seiner dem oberen Modulbestandteil zugewandten Oberseite Metallsäulen aufweisen. Der obere Modulbestandteil kann auf seiner dem unteren Modulbestandteil zugewandten Unterseite ebenfalls Metallsäulen aufweisen. Die Metallsäulen des unteren Modulbestandteils und die Metallsäulen des oberen Modulbestandteils können miteinander verbunden sein.
  • Die Metallsäulen können insbesondere durch eutektisches Bonden verbunden sein. Dabei können die Metallsäulen Kupfer aufweisen, das mit einer Zinn aufweisenden Schicht bedeckt ist. Kupfer und Zinn eignen sich zum eutektischen Bonden. Eutektisches Bonden kann mit einer hohen Präzision durchgeführt werden und erfordert insbesondere nur Strukturen mit einer sehr geringen Höhe. Dementsprechend kann beispielsweise gegenüber der Verwendung von Lötkugeln zur Verbindung die Präzision erhöht werden und gleichzeitig die Höhe der Verbindungsstrukturen reduziert werden. Außerdem kann die flächige Ausdehnung der Metallsäulen geringer sein als die minimal mögliche flächige Ausdehnung einer Lötkugel.
  • Auf einer Außenfläche des Moduls kann eine Metallisierung angeordnet sein, die eine elektromagnetische Abschirmung des Moduls ermöglicht und/oder die zur Wärmeabfuhr von dem Modul dient. Die Metallisierung kann ferner eine Antennenstruktur ausbilden.
  • Auf der Oberseite des oberen Modulbestandteils, die vom unteren Modulbestandteil weg weist, kann zumindest ein weiterer Modulbestandteil angeordnet sein, der ein Material aufweist, in das zumindest ein drittes Bauelement eingebettet ist. Auf diese Weise kann eine nahezu beliebige Anzahl von Modulbestandteilen übereinandergestapelt werden. Dadurch kann der Integrationsgrad in die dritte Dimension des Moduls stets weiter erhöht werden. Ferner kann zwischen je zwei Modulbestandteilen jeweils zumindest eine Umverdrahtungslage angeordnet sein, durch die die beiden Modulbestandteile elektrisch miteinander kontaktiert sind.
  • Bei dem Material, in dem das erste und das zweite Bauelement eingebettet sind, kann es sich um ein Prepreg-Material handeln. Dieses zeichnet sich insbesondere durch sein gutes Fließverhalten aus. Es ermöglicht eine einfache Lagenbildung sowie eine Kaschierung mehrerer Lagen miteinander.
  • Bei dem ersten und/oder dem zweiten Bauelement kann es sich um eines ausgewählt aus einem Halbleiterchip mit einer integrierten aktiven oder passiven Schaltung, einem passiven Bauelement, einem Sensor, einem digitalen Chip oder einem MEMS-Bauelement handeln. Neben dem eigentlichen Sensorelement kann ein solcher Sensor auch eine Logik zur Auswertung der gemessenen Messdaten sowie ein Speicherelement aufweisen. Diese Vielfalt an möglichen Bauelementen zeigt, dass das Modul eine Technologieplattform zur Kombination verschiedenster Bauelementtypen sein kann.
  • Der obere Modulbestandteil kann auf seiner von dem unteren Modulbestandteil wegweisenden Oberseite eine Umverdrahtungslage aufweisen, die eine Metallisierung aufweist, die sowohl eine Antennenstruktur als auch passive Elemente, die mit dem zweiten Bauelement verschaltet sind, ausbildet. Die Metallisierung dient somit einer Vielzahl von Zwecken gleichzeitig.
  • Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Herstellung einer Vielzahl von Modulen. Bei den Modulen kann es sich um die oben beschriebenen Module handeln. Dementsprechend kann jedes strukturelle und funktionelle Merkmal, das im Zusammenhang mit dem Modul offenbart wurde, auch auf das Verfahren zutreffen. Jedes im Zusammenhang mit dem Verfahren offenbarte Merkmal kann auch auf die oben beschriebenen Module zutreffen.
  • Es wird ein Verfahren zur Herstellung einer Vielzahl von Modulen, die jeweils einen unteren Modulbestandteil, der ein Material aufweist, in das zumindest ein erstes Bauelement eingebettet ist, und einen oberen Modulbestandteil, der ein Material aufweist, in das zumindest ein zweites Bauelement eingebettet ist, wobei der obere Modulbestandteil und der untere Modulbestandteil übereinander gestapelt sind, und wobei der untere und der obere Modulbestandteil elektrisch miteinander kontaktiert sind und mechanisch miteinander verbunden sind, vorgeschlagen. Das Verfahren weist die folgenden Schritte auf:
    • – Fertigen eines unteren Wafers oder eines unteren Panels, in dem eine Vielzahl von unteren Modulbestandteilen im Verbund angeordnet sind,
    • – Fertigen eines oberen Wafers oder eines oberen Panels, in dem eine Vielzahl von oberen Modulbestandteilen im Verbund angeordnet sind,
    • – Befestigen des unteren Wafers an dem oberen Wafer oder Befestigen des unteren Panels an dem oberen Panel, und
    • – Vereinzeln der Module.
  • Die Schritte werden vorzugsweise in der hier angegebenen Reihenfolge durchgeführt. Dementsprechend können eine Vielzahl der Schritte durchgeführt werden, während die Module in einem Waferverbund bzw. einem Panelverbund vorliegen. Im Verbund lässt sich eine Vielzahl von Modulen in gemeinsamen Arbeitsschritten gleichzeitig bearbeiten. Daher kann auf diese Weise die Herstellung erheblich vereinfacht werden. Da die Vereinzelung der Module erst nach dem Befestigen der Modulbestandteile aneinander erfolgt, kann insbesondere eine aufwendige Einzelhandhabung der Modulbestandteile vermieden werden.
  • Der untere und der obere Wafer oder das untere und das obere Panel können insbesondere mittels eutektischem Bonden, einer elektrisch leitenden Klebeverbindung, Sintern oder Löten miteinander verbunden werden. Insbesondere eine Verbindung mittels eutektischem Bonden bietet zahlreiche Vorteile, da diese Verbindungstechnik mit hoher Präzision durchgeführt werden kann.
  • Bei der Fertigung des unteren Wafers oder des unteren Panels können die ersten Bauelemente in einem Sheet-Molding Verfahren einseitig in dem Material eingebettet werden, wobei das Material als Folie auflamiert wird. Bei der Fertigung des oberen Wafers oder des oberen Panels können die zweiten Bauelemente in einem Sheet-Molding Verfahren einseitig in dem Material eingebettet werden, wobei das Material als Folie auflamiert wird.
  • Bei der Fertigung des unteren Wafers oder des unteren Panels können die ersten Bauelemente in einem Vakuumlaminierpressvorgang in dem Material eingebettet werden und anschließend wird der untere Wafer oder das untere Panel mit einem Isolationsmaterial vernetzt. Bei der Fertigung des oberen Wafers oder des oberen Panels können die zweiten Bauelemente in einem Vakuumlaminierpressvorgang in dem Material eingebettet werden und anschließend wird der obere Wafer oder das obere Panel mit einem Isolationsmaterial vernetzt. Das Isolationsmaterial kann mittels Aufwalzen, Dispenstechnologie, Jetten oder einer Kombination aus diesen Verfahren aufgetragen werden.
  • Nach dem Befestigen des unteren Wafers oder des unteren Panels an dem oberen Wafer oder dem oberen Panel kann der obere Wafer oder das obere Panel einem Schleifprozess unterzogen werden, in dem eine Dicke des oberen Wafers oder des oberen Panels verringert wird. Dadurch kann die Materialmasse über den Bauteilen auf ein Minimum reduziert werden und die Dicke des Moduls weiter reduziert werden. Es kann auch eine Reihe von Bauteilen gedünnt werden.
  • Im Folgenden wird die vorliegende Erfindung anhand der beiliegenden Figuren im Detail beschrieben.
  • 1 zeigt einen unteren Modulbestandteil in einem Querschnitt.
  • 2 zeigt einen oberen Modulbestandteil in einem Querschnitt.
  • 3 zeigt ein Modul, das durch ein Stapeln des in 1 gezeigten unteren Modulbestandteils und des in 2 gezeigten oberen Modulbestandteils gefertigt wurde, in einem Querschnitt.
  • 4 zeigt das in 3 gezeigte Modul nach der Durchführung weiterer Bearbeitungsschritte.
  • 5 zeigt ein Modul gemäß einem alternativen Ausführungsbeispiel im Querschnitt.
  • 1 zeigt einen unteren Modulbestandteil 1, der mit einem oberen Modulbestandteil 2 zu einem Modul verbunden werden kann. In 1 ist ein einziger unterer Modulbestandteil 1
  • gezeigt. Der untere Modulbestandteil 1 kann zusammen mit einer Vielzahl weiterer unterer Modulbestandteile in einem Waferverbund oder einem Panelverbund gefertigt werden.
  • Der untere Modulbestandteil 1 weist ein Material 3 auf, in das ein erstes Bauelement 4 sowie weitere Bauelemente 5 eingebettet sind. Bei dem Material 3 kann es sich beispielsweise um ein Molding Material, einen organischen Schichtstoff, insbesondere auf Epoxy- oder Phenolbasis, oder ein Prepregmaterial handeln.
  • Beispielsweise handelt es sich bei dem ersten Bauelement 4 um ein mit SAW-Wellen arbeitendes Bauelement (SAW = Surface Acoustic Wave). Es handelt sich dementsprechend um ein verkapseltes Bauelement, das einen Hohlraum aufweist. Der untere Modulbestandteil 1 ist derart ausgestaltet, dass verschiedenste Bauelemente 4, 5 in das Material 3 eingebettet werden können. Er stellt dementsprechend eine Technologieplattform dar, die die Integration verschiedener Bauelemente 4, 5 in das Modul ermöglicht.
  • Bei den weiteren Bauelementen 5 kann es sich beispielsweise um Sensorchips handeln, die analog oder digital sein können. Neben dem eigentlichen Sensorelement kann ein solcher Sensorchip auch eine Logik zur Auswertung der gemessenen Messdaten sowie ein Speicherelement aufweisen. Bei den weiteren Bauelementen 5 kann es sich alternativ oder ergänzend um eines oder mehrere ausgewählt aus einem Halbleiterchip mit einer integrierten aktiven oder passiven Schaltung, einem passiven Bauelement, einen digitalen Chip oder einem MEMS-Bauelement handeln.
  • Auf der Oberseite 6 des unteren Modulbestandteils ist ferner eine Umverdrahtungslage 7 angeordnet. Die Umverdrahtungslage 7 weist eine Metallschicht 8 auf. Die Umverdrahtungslage 7 ist mehrschichtig ausgestaltet, wobei die Metallschicht 8 in mehreren Schichten angeordnet ist. Das erste Bauelement 4 weist mehrere Kontakte 9 auf. Diese sind mit der Metallschicht 8 der Umverdrahtungslage 7 verbunden. Über die Metallschicht 8 werden die Kontakte 9 des ersten Bauelements 4 mit an der Oberseite der Umverdrahtungslage 7 angeordneten Kontakten 10 verbunden. Dadurch kann die Position der Kontakte 10 in beliebiger Weise eingestellt werden. Insbesondere können die Kontakte 9 der Bauelemente 4, 5 in eine flächige Anordnung auf der Oberseite 6 des unteren Modulbestandteils 1 umverdrahtet werden, so dass der Kontaktmittenabstand entscheidend vergrößert werden kann.
  • Der in 1 gezeigte untere Modulbestandteil 1 weist keine Umverdrahtungslage an seiner Unterseite 11 auf. Diese wird in einem späteren Verfahrensschritt erzeugt.
  • Die auf der Oberseite 6 des unteren Modulbestandteils 1 angeordnete Umverdrahtungslage 7 ist mit einer Durchkontaktierung 12 elektrisch verbunden, die sich durch den unteren Modulbestandteil 1 erstreckt.
  • Ferner sind auf der Oberseite 6 des unteren Modulbestandteils 1 Metallsäulen 13 angeordnet. Die Metallsäulen 13 können beispielsweise aus Kupfer bestehen. Die Metallsäulen 13 sind auf den Kontakten 10 der Umverdrahtungslage 7 angeordnet und dementsprechend mit der Metallschicht 8 der Umverdrahtungslage 7 elektrisch kontaktiert. Die Metallsäulen 13 können im Zusammenspiel mit entsprechenden Metallsäulen auf der Unterseite des oberen Modulbestandteils 2 für eine elektrische Kontaktierung der beiden Modulbestandteile 1, 2 miteinander sorgen.
  • Auf der Oberseite 6 des unteren Modulbestandteils 1 ist ferner ein Ring 14 angeordnet. Dieser ist aus einem Metall, beispielsweise Kupfer, gefertigt. Der Ring 14 sorgt für eine mechanische Stabilisierung und kann mit einem entsprechenden Ring, der auf einer Unterseite eines oberen Modulbestandteils 2 angeordnet ist, verbunden werden, beispielsweise durch eutektisches Bonden.
  • Ferner können auf der Oberseite 6 des unteren Modulbestandteils 1 weitere metallische Strukturen 15, beispielsweise aus Kupfer, angeordnet sein, die für eine mechanische Stabilisierung der mechanischen Verbindung zwischen dem unteren und dem oberen Modulbestandteil 1, 2 sorgen, und die nicht elektrisch angebunden sind.
  • Der am Rand der Oberseite 6 angeordnete Ring 14 und die in einem Innenbereich der Oberseite 6 angeordneten weiteren metallischen Strukturen 15 sorgen für eine mechanische Verfestigung des unteren Modulbestandteils 1 und eine Vermeidung von Verwölbungen.
  • 2 zeigt den oberen Modulbestandteil 2. In 2 ist ein einziger oberer Modulbestandteil 2 gezeigt. Der obere Modulbestandteil 2 kann zusammen mit einer Vielzahl weiterer oberer Modulbestandteile 2 in einem Waferverbund oder einem Panelverbund gefertigt werden.
  • Der obere Modulbestandteil 2 ist dazu ausgestaltet, mit dem unteren Modulbestandteil 1 zu einem Modul verbunden zu werden. Der obere Modulbestandteil 2 weist einen Aufbau auf, der dem unteren Modulbestandteil 1 ähnlich ist. Auch der obere Modulbestandteil 2 weist ein Material 3 auf, in das ein zweites Bauelement 16 sowie weitere Bauelemente 5 eingebettet sind. Bei dem Material 3 kann es sich beispielsweise um eines der oben genannten Materialien handeln, die auch für den unteren Modulbestandteil 1 verwendet werden. Das Material 3 kann mit dem Material 3 des unteren Modulbestandteils 1 identisch sein oder sich von diesem unterscheiden.
  • Auch der obere Modulbestandteil 2 bildet eine Plattform zur Integration von verschiedenen Bauelementen 16, 5. Bei dem zweiten Bauelement 16 und den weiteren Bauelementen 5 kann es sich beispielsweise um eines oder mehrere ausgewählt aus einem analogen oder digitalen Chip, einer passiven Komponente oder einem Sensorchip handeln.
  • Der in 2 gezeigte obere Modulbestandteil 2 weist keine Umverdrahtungslage 7 auf. In alternativen Ausführungsformen kann der obere Modulbestandteil 2 auf seiner Unterseite 17 und/oder auf seiner Oberseite 18 eine ein- oder mehrlagige Umverdrahtungslage 7 aufweisen.
  • An der Unterseite 17 des oberen Modulbestandteils 2 sind Metallsäulen 13 angeordnet, die mit den Metallsäulen 13 auf der Oberseite 6 des unteren Modulbestandteils 1 verbunden werden können, um die beiden Modulbestandteile 1, 2 elektrisch miteinander zu kontaktieren. Die Metallsäulen 13 bestehen beispielsweise aus Kupfer und weisen auf ihrer zu unteren Modulbestandteil 1 weisenden Seite eine Zinn – aufweisenden Beschichtung 19 auf. Die Metallsäulen 13 des unteren Modulbestandteils 1 und die Metallsäulen 13 des oberen Modulbestandteils 2 werden durch eutektisches Bonden verbunden, wobei die Kombination von Kupfer und Zinn eine Verbindung bilden.
  • Alternativ können die Metallsäulen 13 statt mit Zinn, mit einem leitfähigen Klebematerial beschichtet sein. In diesem Fall können die Metallsäulen 13 mit den entsprechenden Metallsäulen des unteren Modulbestandteils 1 verklebt werden.
  • An seiner Unterseite 17 weist der obere Modulbestandteil 2 ferner einen Ring 14 auf, der dazu ausgestaltet ist, mit dem Ring 14 des unteren Modulbestandteils 1 verbunden zu werden. Ferner weist die Unterseite 17 des oberen Modulbestandteils 2 weitere metallische Strukturen 15 auf, die zur Erhöhung einer mechanischen Stabilität des Moduls beitragen. Wie bereits im Zusammenhang mit dem unteren Modulbestandteil 1 diskutiert, sorgen der Ring 14 und die weiteren metallischen Strukturen 15 für eine mechanische Verfestigung und eine Vermeidung von Verwölbungen des oberen Modulbestandteils 2. Auch der Ring 14 und die weiteren metallischen Strukturen 15 sind mit Zinn beschichtet, um eine Verbindung durch eutektisches Bonden zu ermöglichen. Alternativ können diese Elemente beispielsweise mit einem Kleber beschichtet werden. Alternativ zu einer Verbindung durch eutektisches Bonden sind auch andere Verbindungsprozesse möglich, beispielsweise ein Ag-Sinterprozess oder Verlöten.
  • 3 zeigt das Modul, nachdem der untere Modulbestandteil 1 aus 1 an dem oberen Modulbestandteil 2 aus 2 befestigt wurde. Dabei wird ein Wafer oder ein Panel, das eine Vielzahl unterer Modulbestandteile 1 aufweist, an einem Wafer oder Panel, das eine entsprechende Vielzahl oberer Modulbestandteile 2 aufweist, befestigt.
  • Die beiden Modulbestandteile 1, 2 wurden durch eutektisches Bonden miteinander verbunden. Dieser Schritt wurde durchgeführt während die beiden Modulbestandteile 1, 2 jeweils mit einer Vielzahl weiterer Modulbestandteile 1, 2 in einem Waferverbund oder einem Panelverbund verbunden sind. Bei dem eutektischen Bonden wurden die Ringe 14, die Metallsäulen 13 und die weiteren metallischen Strukturen 15 miteinander verbunden. Die Metallsäulen 13 sorgen für eine elektrische Kontaktierung der beiden Modulbestandteile 1, 2 miteinander. Die Ringe 14 sowie die weiteren metallischen Strukturen 15 sind mechanisch miteinander verbunden und erhöhen die mechanische Stabilität des Moduls und verhindern so eine Verwölbung des Moduls.
  • Zwischen den beiden Modulbestandteilen 1, 2 wurde ferner eine elektrisch isolierende Unterfüllschicht 20 angeordnet. Die Unterfüllschicht 20 kann aus einem konventionellen Material oder einem anisotropischen Leitkleber bestehen. Sie weist keine Lufteinschlüsse oder Hohlstellen auf. Die Unterfüllschicht 20 wird durch die Strukturen zur elektrischen und mechanischen Verbindung der Modulbestandteile 1, 2 unterbrochen. Hierzu gehören insbesondere die Ringe 14, die weiteren metallischen Strukturen 15 und die Metallsäulen 13.
  • Die Unterfüllschicht 20 sorgt dafür, dass die Unterseite 17 des oberen Modulbestandteils 2 und die Oberseite 6 des unteren Modulbestandteils 1 jeweils eine einheitliche Oberfläche ohne Stufen aufweisen. Die Verbindung der beiden Modulbestandteile 1, 2 kann durch die Unterfüllschicht 20 versiegelt werden.
  • Ferner wurde Material 3 von der Unterseite 11 des unteren Modulbestandteils 1 abgetragen, um die nach unten weisenden Enden der Durchkontaktierung 12 freizulegen. Anschließend wurde auf der Unterseite 11 des unteren Modulbestandteils 1 eine Kontaktierungsschicht 21 aufgebracht. Diese ermöglicht es, dass Modul mit einer Leiterplatte oder ähnlichem zu kontaktieren.
  • Das Abtragen des Materials 3 von der Unterseite 11 des unteren Modulbestandteils 1 wurde erst nach dem Verbinden des unteren Modulbestandteils 1 mit dem oberen Modulbestandteil 2 durchgeführt, da das Modul danach eine erhöhte mechanische Stabilität aufweist, so dass bei dem Materialabtrag die Gefahr eines Brechens des Moduls recht gering ist.
  • 4 zeigt das in 3 gezeigte Modul nach der Durchführung weitere Schritte des Herstellungsverfahrens.
  • Die Module, die in 3 in einem Wafer- oder Panelverbund vorlagen, wurden nunmehr vereinzelt, beispielsweise durch einen Sägeprozess. Dadurch haben sich die in 4 gezeigten schrägen Seitenflächen des Moduls ergeben.
  • Ferner wurde Material 3 von der Oberseite 18 des oberen Modulbestandteils 2 abgetragen. Insbesondere wurde der obere Modulbestandteil 2 durch einen Schleifprozess ausgedünnt. Dabei wurde die Dicke der Materialien 3 über den Bauelementen 5, 16 reduziert. Ferner wurden Einschnitte eingefügt, die für Durchkontaktierungen genutzt werden.
  • Auf der Oberseite 18 des oberen Modulbestandteils 2 sind Metallisierungen 22, 23, 24 aufgebracht. Die Metallisierung 22 bildet eine Antennenstruktur aus. Die Metallisierung 23 dient zur Kühlung des Moduls. Die Metallisierung 24 dient zum Schutz vor elektrostatischen Entladungen. Ferner ist ein thermisches Via 25 vorgesehen, das dazu dienen soll, von dem Modul erzeugte Hitze zur Oberseite 18 abzuleiten.
  • Das zweite Bauelement 16 wurde bei dem Ausdünnen freigelegt, so dass seine Oberseite nicht von dem Material 3 bedeckt ist. Stattdessen ist auf der Oberseite des zweiten Bauelements 16 nunmehr die Metallisierung 23 angeordnet, die zur Kühlung des zweiten Bauelements 16 dient.
  • 5 zeigt ein Modul gemäß einem alternativen Ausführungsbeispiel. Das in 5 gezeigte Modul unterscheidet sich von vorher gezeigten Modul dadurch, dass auf der Oberseite 18 des oberen Modulbestandteils 2 eine Umverdrahtungslage 7 angeordnet ist und dass in dem oberen Modulbestandteil 2 Durchkontaktierungen 12 vorgesehen sind, die die auf der Oberseite 18 des oberen Modulbestandteils 2 angeordnete Umverdrahtungslage 7 mit einem auf der Unterseite 17 angeordneten Kontakt kontaktiert. Die Durchkontaktierungen 12 sind Embedded-Z-Lines.
  • Die auf der Oberseite 18 des oberen Modulbestandteils 2 angeordnete Umverdrahtungslage 7 bildet eine Antennenstruktur aus.
  • Bei dem in 5 gezeigten Modul wurde der obere Modulbestandteil 2 nicht gedünnt.
  • Bezugszeichenliste
    • 1
    unterer Modulbestandteil
    2
    oberer Modulbestandteil
    3
    Material
    4
    erstes Bauelement
    5
    weiteres Bauelement
    6
    Oberseite des unteren Modulbestandteils
    7
    Umverdrahtungslage
    8
    Metallschicht
    9
    Kontakt des ersten Bauelements
    10
    Kontakt der Umverdrahtungslage
    11
    Unterseite des unteren Modulbestandteils
    12
    Durchkontaktierung
    13
    Metallsäule
    14
    Ring
    15
    metallische Strukturen
    16
    zweites Bauelement
    17
    Unterseite des oberen Modulbestandteils
    18
    Oberseite des oberen Modulbestandteils
    19
    Beschichtung
    20
    Unterfüllschicht
    21
    Kontaktierungsschicht
    22
    Metallisierung
    23
    Metallisierung
    24
    Metallisierung
    25
    thermisches Via

Claims (16)

  1. Modul, aufweisend einen unteren Modulbestandteil (1), der ein Material (3) aufweist, in das zumindest ein erstes Bauelement (4) eingebettet ist, und einen oberen Modulbestandteil (2), der ein Material (3) aufweist, in das zumindest ein zweites Bauelement (16) eingebettet ist, wobei der obere Modulbestandteil (2) und der untere Modulbestandteil (1) übereinander gestapelt sind, wobei der untere und der obere Modulbestandteil (2) elektrisch miteinander kontaktiert sind und mechanisch miteinander verbunden sind.
  2. Modul gemäß dem vorherigen Anspruch, wobei zumindest einer der Modulbestandteile (1, 2) auf einer dem jeweils anderen Modulbestandteil (1, 2) zugewandten Seite eine Umverdrahtungslage (7) aufweist, die eine Metallschicht (8) aufweist, über die die Modulbestandteile (1, 2) miteinander elektrisch kontaktiert sind.
  3. Modul gemäß einem der vorherigen Ansprüche, wobei zumindest einer der Modulbestandteile (1, 2) auf seiner Unterseite (11, 17) und auf seiner dieser gegenüberliegenden Oberseite (6, 18) jeweils eine Umverdrahtungslage (7) aufweist, wobei die Umverdrahtungslagen (7) mit einer Durchkontaktierung (12) verbunden sind, die sich durch den Modulbestandteil (1, 2) erstreckt.
  4. Modul gemäß einem der vorherigen Ansprüche, wobei das erste Bauelement (4) und/oder das zweite Bauelement (16) ein mit akustischen Wellen arbeitendes Filter ist.
  5. Modul gemäß einem der vorherigen Ansprüche, wobei der untere Modulbestandteil (1) auf seiner dem oberen Modulbestandteil (2) zugewandten Oberseite (6) Metallsäulen (13) aufweist, wobei der obere Modulbestandteil (2) auf seiner dem unteren Modulbestandteil (1) zugewandten Unterseite (17) Metallsäulen (13) aufweist, wobei die Metallsäulen (13) des unteren Modulbestandteils (1) und die Metallsäulen (13) des oberen Modulbestandteils (2) miteinander verbunden sind.
  6. Modul gemäß einem der vorherigen Ansprüche, wobei auf einer Außenfläche des Moduls eine Metallisierung (23, 24) angeordnet ist, die eine elektromagnetische Abschirmung des Moduls ermöglicht und/oder die zur Wärmeabfuhr von dem Modul dient.
  7. Modul gemäß einem der vorherigen Ansprüche, wobei auf einer Außenfläche des Moduls eine Metallisierung (22) angeordnet ist, die eine Antennenstruktur bildet.
  8. Modul gemäß einem der vorherigen Ansprüche, wobei auf der Oberseite (18) des oberen Modulbestandteils (2), die vom unteren Modulbestandteil (1) weg weist, zumindest ein weiterer Modulbestandteil angeordnet ist, der ein Material (3) aufweist, in das zumindest ein drittes Bauelement eingebettet ist.
  9. Modul gemäß einem der vorherigen Ansprüche, wobei es sich bei dem Material (3), in dem das erste und das zweite Bauelement (4, 16) eingebettet sind, um ein Prepreg-Material oder ein Molding-Material handelt.
  10. Modul gemäß einem der vorherigen Ansprüche, wobei es sich bei dem ersten und/oder dem zweiten Bauelement (4, 16) um eines ausgewählt aus einem Halbleiterchip mit einer integrierten aktiven oder passiven Schaltung, einem passiven Bauelement, einem Sensor, einem digitalen Chip oder einem MEMS Bauelement handelt.
  11. Modul gemäß einem der vorherigen Ansprüche, wobei der obere Modulbestandteil (2) auf seiner von dem unteren Modulbestandteil (1) weg weisenden Oberseite (18) eine Umverdrahtungslage (7) aufweist, die eine Metallisierung aufweist, die sowohl eine Antennenstruktur als auch passive Elemente, die mit dem zweiten Bauelement verschaltet sind, ausbildet.
  12. Verfahren zur Herstellung einer Vielzahl von Modulen, die jeweils einen unteren Modulbestandteil (1), der ein Material (3) aufweist, in das zumindest ein erstes Bauelement (4) eingebettet ist, und einen oberen Modulbestandteil (2), der ein Material (3) aufweist, in das zumindest ein zweites Bauelement (16) eingebettet ist, wobei der obere Modulbestandteil (2) und der untere Modulbestandteil (1) übereinander gestapelt sind, und wobei der untere und der obere Modulbestandteil (2) elektrisch miteinander kontaktiert sind und mechanisch miteinander verbunden sind, aufweisend die Schritte: – Fertigen eines unteren Wafers oder eines unteren Panels, in dem eine Vielzahl von unteren Modulbestandteilen (1, 2) im Verbund angeordnet sind, – Fertigen eines oberen Wafers oder eines oberen Panels, in dem eine Vielzahl von oberen Modulbestandteilen (1, 2) im Verbund angeordnet sind, – Befestigen des unteren Wafers an dem oberen Wafer oder Befestigen des unteren Panels an dem oberen Panel, und – Vereinzeln der Module.
  13. Verfahren gemäß dem vorherigen Anspruch, wobei der untere und der obere Wafer oder das untere und das obere Panel mittels eutektischem Bonden, einer elektrisch leitenden Klebeverbindung, Sintern oder Löten miteinander verbunden werden.
  14. Verfahren gemäß einem der Ansprüche 12 oder 13, wobei bei der Fertigung des unteren Wafers oder des unteren Panels die ersten Bauelemente in einem Sheet-Molding Verfahren einseitig in dem Material (3) eingebettet werden, wobei das Material (3) als Folie auflamiert wird, und/oder wobei bei der Fertigung des oberen Wafers oder des oberen Panels die zweiten Bauelemente in einem Sheet-Molding Verfahren einseitig in dem Material (3) eingebettet werden, wobei das Material (3) als Folie auflamiert wird.
  15. Verfahren gemäß einem der Ansprüche 12 oder 13, wobei bei der Fertigung des unteren Wafers oder des unteren Panels die ersten Bauelemente in einem Vakuumlaminierpressvorgang in dem Material (3) eingebettet werden und anschließend der untere Wafer oder das untere Panel mit einem Isolationsmaterial vernetzt wird, und/oder wobei bei der Fertigung des oberen Wafers oder des oberen Panels die zweiten Bauelemente in einem Vakuumlaminierpressvorgang in dem Material (3) eingebettet werden und anschließend der obere Wafer oder das obere Panel mit einem Isolationsmaterial vernetzt wird.
  16. Verfahren gemäß dem vorherigen Anspruch, wobei nach dem Befestigen des unteren Wafers oder des unteren Panels an dem oberen Wafer oder dem oberen Panel der obere Wafer oder das obere Panel einem Schleifprozess unterzogen wird, in dem eine Dicke des oberen Wafers oder des oberen Panels verringert wird.
DE102016110862.6A 2016-06-14 2016-06-14 Modul und Verfahren zur Herstellung einer Vielzahl von Modulen Active DE102016110862B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102016110862.6A DE102016110862B4 (de) 2016-06-14 2016-06-14 Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
CN201680086525.9A CN109314101B (zh) 2016-06-14 2016-12-02 模块以及用于制造多种模块的方法
JP2018565003A JP6987795B2 (ja) 2016-06-14 2016-12-02 モジュール及び複数のモジュールを製造するための方法
EP16816220.4A EP3469629A1 (de) 2016-06-14 2016-12-02 Modul und verfahren zur herstellung einer vielzahl von modulen
PCT/EP2016/079607 WO2017215771A1 (de) 2016-06-14 2016-12-02 Modul und verfahren zur herstellung einer vielzahl von modulen
KR1020187033174A KR102602714B1 (ko) 2016-06-14 2016-12-02 모듈 및 복수의 모듈을 제조하는 방법
US16/305,008 US11239170B2 (en) 2016-06-14 2016-12-02 Stacked modules
BR112018075790-0A BR112018075790B1 (pt) 2016-06-14 2016-12-02 Módulo e método de fabricação de uma variedade de módulos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016110862.6A DE102016110862B4 (de) 2016-06-14 2016-06-14 Modul und Verfahren zur Herstellung einer Vielzahl von Modulen

Publications (2)

Publication Number Publication Date
DE102016110862A1 true DE102016110862A1 (de) 2017-12-14
DE102016110862B4 DE102016110862B4 (de) 2022-06-30

Family

ID=57590484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016110862.6A Active DE102016110862B4 (de) 2016-06-14 2016-06-14 Modul und Verfahren zur Herstellung einer Vielzahl von Modulen

Country Status (8)

Country Link
US (1) US11239170B2 (de)
EP (1) EP3469629A1 (de)
JP (1) JP6987795B2 (de)
KR (1) KR102602714B1 (de)
CN (1) CN109314101B (de)
BR (1) BR112018075790B1 (de)
DE (1) DE102016110862B4 (de)
WO (1) WO2017215771A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018205670A1 (de) * 2018-04-13 2019-10-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
EP4210166A3 (de) * 2021-12-14 2023-09-06 MediaTek Inc. Halbleitergehäuse mit integrierter antenne und abschirmungssäulen

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
KR102145219B1 (ko) 2018-07-27 2020-08-18 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
CN112563249A (zh) * 2019-09-25 2021-03-26 江苏长电科技股份有限公司 集成封装结构
KR20210047607A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 반도체 패키지
DE102021109974A1 (de) 2020-04-27 2021-10-28 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Bauteilträger mit einem eingebetteten wärmeleitfähigen Block und Herstellungsverfahren
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US20220238473A1 (en) * 2021-01-25 2022-07-28 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248389A1 (en) * 2010-03-18 2011-10-13 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9064941B2 (en) * 2012-08-03 2015-06-23 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5857858A (en) * 1996-12-23 1999-01-12 General Electric Company Demountable and repairable low pitch interconnect for stacked multichip modules
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
US6572387B2 (en) * 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US6906407B2 (en) * 2002-07-09 2005-06-14 Lucent Technologies Inc. Field programmable gate array assembly
JP4624264B2 (ja) * 2003-09-02 2011-02-02 三洋電機株式会社 回路装置
US7005764B2 (en) * 2003-12-29 2006-02-28 Petersen Technology Corporation Electrodynamic apparatus and method of manufacture
US20060060952A1 (en) * 2004-09-22 2006-03-23 Tsorng-Dih Yuan Heat spreader for non-uniform power dissipation
JP4843611B2 (ja) * 2004-10-01 2011-12-21 デ，ロシェモント，エル．，ピエール セラミックアンテナモジュール及びその製造方法
TW200616109A (en) * 2004-11-08 2006-05-16 Ycl Electronics Co Ltd Surface acoustic wave filter packaged device and its packaging method
JP4354398B2 (ja) 2004-12-27 2009-10-28 三菱重工業株式会社 半導体装置及びその製造方法
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
TW200721426A (en) * 2005-07-25 2007-06-01 Koninkl Philips Electronics Nv Air cavity package for flip-chip
US20100044845A1 (en) * 2006-04-27 2010-02-25 Nec Corporation Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US7667338B2 (en) * 2006-08-08 2010-02-23 Lin Paul T Package with solder-filled via holes in molding layers
US20080157316A1 (en) 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US20080284047A1 (en) * 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
CN101878527B (zh) * 2007-11-30 2012-09-26 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
US8779570B2 (en) 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
JP5195903B2 (ja) * 2008-03-31 2013-05-15 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
US8017451B2 (en) * 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
SG163445A1 (en) * 2009-01-12 2010-08-30 Kolan Ravi Kanth Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies
KR101099578B1 (ko) 2009-11-03 2011-12-28 앰코 테크놀로지 코리아 주식회사 재배선 및 ｔｓｖ를 이용한 적층 칩 패키지
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5423814B2 (ja) * 2010-01-21 2014-02-19 株式会社村田製作所 回路モジュール
US9385095B2 (en) * 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8976529B2 (en) * 2011-01-14 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for reliability enhancement in flip chip package
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
US9131634B2 (en) * 2011-11-15 2015-09-08 Qualcomm Incorporated Radio frequency package on package circuit
US8680684B2 (en) * 2012-01-09 2014-03-25 Invensas Corporation Stackable microelectronic package structures
US9613917B2 (en) * 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
US8878360B2 (en) 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US9209156B2 (en) * 2012-09-28 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuits stacking approach
US8624376B1 (en) * 2012-10-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure without through assembly vias
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9349616B2 (en) * 2013-03-13 2016-05-24 Stats Chippac, Ltd. Semiconductor device and method of forming WLCSP with semiconductor die embedded within interconnect structure
US9177925B2 (en) * 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
TWI555166B (zh) * 2013-06-18 2016-10-21 矽品精密工業股份有限公司 層疊式封裝件及其製法
JP6315650B2 (ja) * 2013-07-31 2018-04-25 太陽誘電株式会社 電子デバイス
KR101546575B1 (ko) * 2013-08-12 2015-08-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9147667B2 (en) * 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
JP5456935B1 (ja) 2013-10-30 2014-04-02 太陽誘電株式会社 回路モジュール
US9559064B2 (en) * 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US9184128B2 (en) * 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
US9859250B2 (en) * 2013-12-20 2018-01-02 Cyntec Co., Ltd. Substrate and the method to fabricate thereof
JP6311724B2 (ja) * 2013-12-25 2018-04-18 株式会社村田製作所 電子部品モジュール
US9147671B2 (en) * 2014-02-26 2015-09-29 J-Devices Corporation Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
SG10201400396WA (en) * 2014-03-05 2015-10-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and stacked package module with the same
US10128205B2 (en) * 2014-03-06 2018-11-13 Intel Corporation Embedded die flip-chip package assembly
US10354984B2 (en) * 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US20170133353A1 (en) * 2015-05-27 2017-05-11 Bridge Semiconductor Corporation Semiconductor assembly with three dimensional integration and method of making the same
US9929126B2 (en) * 2014-04-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with metal line crack prevention design
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
CN104064551B (zh) * 2014-06-05 2018-01-16 华为技术有限公司 一种芯片堆叠封装结构和电子设备
US10049977B2 (en) * 2014-08-01 2018-08-14 Qualcomm Incorporated Semiconductor package on package structure and method of forming the same
KR102156483B1 (ko) * 2014-12-19 2020-09-15 인텔 아이피 코포레이션 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
US9679801B2 (en) * 2015-06-03 2017-06-13 Apple Inc. Dual molded stack TSV package
US10276541B2 (en) * 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US9786632B2 (en) * 2015-07-30 2017-10-10 Mediatek Inc. Semiconductor package structure and method for forming the same
WO2017049510A1 (en) * 2015-09-23 2017-03-30 Intel Corporation Substrates, assemblies, and techniques to enable multi-chip flip chip packages
US20170092594A1 (en) * 2015-09-25 2017-03-30 Qualcomm Incorporated Low profile package with passive device
US10483250B2 (en) * 2015-11-04 2019-11-19 Intel Corporation Three-dimensional small form factor system in package architecture
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9911718B2 (en) * 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
TWI606563B (zh) * 2016-04-01 2017-11-21 力成科技股份有限公司 薄型晶片堆疊封裝構造及其製造方法
US10026716B2 (en) * 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US9935080B2 (en) * 2016-04-29 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Three-layer Package-on-Package structure and method forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110248389A1 (en) * 2010-03-18 2011-10-13 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9064941B2 (en) * 2012-08-03 2015-06-23 Samsung Electronics Co., Ltd. Semiconductor packages, methods of manufacturing the same, and semiconductor package structures including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018205670A1 (de) * 2018-04-13 2019-10-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
EP4210166A3 (de) * 2021-12-14 2023-09-06 MediaTek Inc. Halbleitergehäuse mit integrierter antenne und abschirmungssäulen

Also Published As

Publication number Publication date
US20190164892A1 (en) 2019-05-30
WO2017215771A1 (de) 2017-12-21
JP6987795B2 (ja) 2022-01-05
EP3469629A1 (de) 2019-04-17
CN109314101B (zh) 2023-12-01
BR112018075790A2 (pt) 2019-03-26
US11239170B2 (en) 2022-02-01
KR20190018135A (ko) 2019-02-21
DE102016110862B4 (de) 2022-06-30
CN109314101A (zh) 2019-02-05
JP2019519930A (ja) 2019-07-11
KR102602714B1 (ko) 2023-11-15
BR112018075790B1 (pt) 2023-03-21

Similar Documents

Publication Publication Date Title
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
EP2524394B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102005046737A1 (de) Bauteil mit Chip-Durchkontakten
DE102015100771B4 (de) Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer
DE102018205670A1 (de) Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
DE102016107031A1 (de) Laminatpackung von Chip auf Träger und in Kavität
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
WO2012016898A2 (de) Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung
DE102004058806B4 (de) Verfahren zur Herstellung von Schaltungsstrukturen auf einem Kühlkörper und Schaltungsstruktur auf einem Kühlkörper
DE102013018381B4 (de) Gehäusesystem mit ohne Lotmaske definierten Kupferanschlussflächen und eingebetteten Kupferanschlussflächen zur Reduzierung der Gehäusesystemhöhe und Verfahren zu dessen Herstellung
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102017223689A1 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE112020000155B4 (de) Verfahren zum Montieren von Chips durch Stapeln mit Rotation und gestapelte Chip-Struktur
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final