DE102017223689A1 - Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren - Google Patents

Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren Download PDF

Info

Publication number
DE102017223689A1
DE102017223689A1 DE102017223689.2A DE102017223689A DE102017223689A1 DE 102017223689 A1 DE102017223689 A1 DE 102017223689A1 DE 102017223689 A DE102017223689 A DE 102017223689A DE 102017223689 A1 DE102017223689 A1 DE 102017223689A1
Authority
DE
Germany
Prior art keywords
semiconductor package
main surface
underfill material
board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017223689.2A
Other languages
English (en)
Inventor
Walter Hartner
Martin Richard Niessner
Claus Waechter
Johannes Lodermeyer
Franz-Xaver Mühlbauer
Christian Geissler
Thomas Kilger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017223689.2A priority Critical patent/DE102017223689A1/de
Priority to US16/227,427 priority patent/US20190198455A1/en
Priority to CN201811574662.4A priority patent/CN109962056B/zh
Priority to JP2018004998U priority patent/JP3221210U/ja
Publication of DE102017223689A1 publication Critical patent/DE102017223689A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

Eine Halbleitervorrichtung umfasst: eine Platine; ein Halbleiterpackage mit einer Hauptoberfläche, wobei das Halbleiterpackage auf der Platine angeordnet ist und die Hauptoberfläche der Platine zugewandt ist; ein auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnetes Hochfrequenzleitungselement des Halbleiterpackage, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen; und ein Unterfüllmaterial, welches zwischen der Platine und dem Halbleiterpackage angeordnet ist, wobei sich das Hochfrequenzleitungselement und das Unterfüllmaterial in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft im allgemeinen Halbleitertechnologie. Insbesondere betrifft die Offenbarung Halbleitervorrichtungen mit Hochfrequenzleitungselementen sowie Verfahren zur Herstellung solcher Halbleitervorrichtungen.
  • HINTERGRUND
  • Hochfrequenzanwendungen, wie z.B. Radaranwendungen, können Halbleiterpackages aufweisen, die mit ihren Anschlusselementen auf eine Platine gelötet sind. Im Rahmen eines Temperature Cycling on Board (TCoB) wird die Fähigkeit der Lötverbindungen geprüft, durch Temperaturzyklen ausgelöstem mechanischem Stress zu widerstehen. Eine stetige Erhöhung des Integrationslevels bei der Entwicklung neuer Produkte führt zu einer Vergrößerung der Packagegröße und damit zu einer reduzierten TCoB-Performance der hergestellten Halbleitervorrichtungen. Die Hersteller von Halbleitervorrichtungen sind deshalb bestrebt, verbesserte Halbleitervorrichtungen mit verbesserter TCoB-Performance und Verfahren zur Herstellung solcher Halbleitervorrichtungen bereitzustellen.
  • KURZDARSTELLUNG
  • Verschiedene Aspekte betreffen eine Halbleitervorrichtung, umfassend: eine Platine; ein Halbleiterpackage (Halbleitergehäuse) mit einer Hauptoberfläche, wobei das Halbleiterpackage auf der Platine angeordnet ist und die Hauptoberfläche der Platine zugewandt ist; ein auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnetes Hochfrequenzleitungselement des Halbleiterpackage, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen; und ein Unterfüllmaterial, welches zwischen der Platine und dem Halbleiterpackage angeordnet ist, wobei sich das Hochfrequenzleitungselement und das Unterfüllmaterial in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.
  • Verschiedene Aspekte betreffen eine Halbleitervorrichtung, umfassend: ein Halbleiterpackage mit einer Hauptoberfläche; ein auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnetes Hochfrequenzleitungselement des Halbleiterpackage, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz an eine Platine bereitzustellen; und eine Schutzstruktur, die auf der Hauptoberfläche des Halbleiterpackage angeordnet ist, wobei sich die Schutzstruktur und ein Bereich der Hauptoberfläche, der dazu ausgelegt ist, bei einem Anordnen des Halbleiterpackage auf der Platine mit einem Unterfüllmaterial zwischen der Hauptoberfläche und der Platine bedeckt zu werden in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.
  • Verschiedene Aspekte betreffen ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Anordnen eines Halbleiterpackage mit einer Hauptoberfläche auf einer Platine; und Abscheiden eines Unterfüllmaterials auf der Platine, wobei die Hauptoberfläche der Platine zugewandt ist, ein Hochfrequenzleitungselement des Halbleiterpackage auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnet ist, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen, und das Unterfüllmaterial zwischen der Platine und dem Halbleiterpackage angeordnet ist, wobei sich das Hochfrequenzleitungselement und das Unterfüllmaterial in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.
  • Verschiedene Aspekte betreffen eine Halbleitervorrichtung, umfassend: eine Platine; ein Halbleiterpackage mit einer Hauptoberfläche, wobei das Halbleiterpackage auf der Platine angeordnet ist und die Hauptoberfläche der Platine zugewandt ist; ein auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnetes Hochfrequenzleitungselement des Halbleiterpackage, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu leiten; und ein Unterfüllmaterial, welches zwischen der Platine und dem Halbleiterpackage angeordnet ist und die gesamte Hauptoberfläche bedeckt, wobei das Unterfüllmaterial eine Dielektrizitätszahl von kleiner als 2,5 aufweist.
  • Figurenliste
  • Die beiliegenden Zeichnungen dienen dazu, das Verständnis von Aspekten der vorliegenden Offenbarung zu vertiefen. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien dieser Aspekte. Die Elemente der Zeichnungen müssen relativ zueinander nicht unbedingt maßstabsgetreu sein. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
    • 1 enthält die 1A und 1B. Die 1A veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 100 gemäß der Offenbarung mit einem auf einer Platine angeordneten Halbleiterpackage. Die 1B veranschaulicht schematisch eine Unteransicht des Halbleiterpackage.
    • 2 enthält die 2A und 2B. Die 2A veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 200 gemäß der Offenbarung. Die 2B veranschaulicht schematisch eine Unteransicht der Halbleitervorrichtung 200.
    • 3 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der Offenbarung.
    • 4 enthält die 4A und 4B. Die 4A veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 400 gemäß der Offenbarung mit einem auf einer Platine angeordneten Halbleiterpackage. Die 4B veranschaulicht schematisch eine Unteransicht des Halbleiterpackage.
    • 5 zeigt schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 500 gemäß der Offenbarung. Die Halbleitervorrichtung 500 enthält ein auf einer Platine angeordnetes Halbleiterpackage. Die Halbleitervorrichtung 500 kann als eine ausführlichere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden. Ferner kann das Halbleiterpackage als eine ausführlichere Implementierung der Halbleitervorrichtung 200 der 2 angesehen werden.
    • 6 zeigt schematisch eine Unteransicht einer Halbleitervorrichtung 600 gemäß der Offenbarung. Die Halbleitervorrichtung 600 kann als eine ausführlichere Implementierung der Halbleitervorrichtung 200 der 2 angesehen werden. Die Halbleitervorrichtung 600 kann auf einer Platine angeordnet werden und in diesem Fall auch als eine ausführlichere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden.
    • 7 enthält die 7A-7D, welche schematisch Unteransichten von Halbleitervorrichtungen 700A-700D mit speziellen Layouts gemäß der Offenbarung zeigen. Die Halbleitervorrichtungen 700A-700D enthalten Unterfüllmaterialien mit speziellen Layouts.
    • 8 enthält die 8A bis 8F, welche schematisch seitliche Querschnittsansichten und Draufsichten eines Verfahrens für die Herstellung einer Halbleitervorrichtung 800 gemäß der Offenbarung veranschaulichen. Das Verfahren der 8 kann als eine detailliertere Implementierung des Verfahrens der 3 betrachtet werden.
    • 9 zeigt die Grundfläche mehrerer miteinander verbundener Kontaktpads auf einer Platine. Die verbundenen Kontaktpads können bei der Herstellung einer Schutzstruktur verwendet werden.
    • 10 zeigt schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 1000 gemäß der Offenbarung. Die Halbleitervorrichtung 1000 enthält ein auf einer Platine angeordnetes Halbleiterpackage, wobei Unterfüllmaterial entlang der Seitenkanten des Halbleiterpackage angeordnet ist.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen zur Veranschaulichung konkrete Aspekte und Ausführungsformen gezeigt sind, in denen die Offenbarung praktisch umgesetzt werden kann. In diesem Zusammenhang können Richtungsbegriffe wie zum Beispiel „oben“, „unten“, „vorne“, „hinten“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figuren verwendet werden. Da die Komponenten der beschriebenen Ausführungsformen in verschiedenen Ausrichtungen positioniert sein können, können die Richtungsbegriffe zum Zweck der Veranschaulichung verwendet werden und sind in keinerlei Weise einschränkend. Es können andere Aspekte verwendet und strukturelle oder logische Änderungen vorgenommen werden, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Das heißt, die folgende detaillierte Beschreibung ist nicht in einem einschränkenden Sinn zu verstehen.
  • Die hierin beschriebenen Verfahren bzw. die dadurch hergestellten Vorrichtungen können einen oder mehrere Halbleiterchips aufweisen. Im Allgemeinen können die Halbleiterchips integrierte Schaltkreise, passive elektronische Komponenten, aktive elektronische Komponenten usw. enthalten. Die integrierten Schaltkreise können als integrierte Logikschaltkreise, analoge integrierte Schaltkreise, integrierte Mischsignalschaltkreise, integrierte Leistungsschaltkreise usw. ausgebildet sein. In einem Beispiel können die Halbleiterchips aus einem elementaren Halbleitermaterial hergestellt werden, zum Beispiel Si usw. In einem weiteren Beispiel können die Halbleiterchips aus einem Verbundhalbleitermaterial hergestellt werden, zum Beispiel GaN, SiC, SiGe, GaAs usw.
  • Die Halbleiterchips können zumindest teilweise von einem Moldmaterial (oder Verkapselungsmaterial) verkapselt sein. Die sich so ergebende Vorrichtung kann ein Halbleiterpackage (Halbleitergehäuse) ausbilden. Die hierin beschriebenen Halbleiterpackages sind nicht auf einen bestimmten Typ beschränkt. Beispielsweise kann es sich bei den Halbleiterpackages um Waferlevel Packages (insbesondere Fan-in-Wafer-Level-Packages), embedded Waferlevel Packages (insbesondere Fan-out-Wafer-Level-Packages), Chip-Scale Packages, Ball Grid Arrays, etc. handeln. Das Moldmaterial kann mindestens eines von Folgendem enthalten: einem Laminat, einem Epoxid, einem gefüllten Epoxid, einem glasfasergefüllten Epoxid, einem Imid, einem Thermoplast, einem duroplastischen Polymer, und einem Polymergemisch. Verschiedene Techniken können zum Verkapseln von Komponenten mit dem Verkapselungsmaterial verwendet werden, zum Beispiel mindestens eines von Folgendem: Formpressen (Compression Molding), Spritzgießen (Injection Molding), Pulverschmelzverfahren (Powder Molding), Einspritzverfahren (Liquid Molding), Laminieren usw.
  • Die Halbleiterpackages bzw. die hierin beschriebenen Vorrichtungen können in einem Hochfrequenz- oder Mikrowellenfrequenzbereich arbeiten, welcher im Allgemeinen von etwa 10GHz bis etwa 300GHz reichen kann. Beispielhaft können die hierin beschriebenen Halbleiterchips somit integrierte Hochfrequenz- oder Mikrowellenschaltungen umfassen, welche in einem Frequenzbereich von größer als 10GHz arbeiten. Derartige Mikrowellenschaltungen können zum Beispiel Mikrowellensender, Mikrowellenempfänger, Mikrowellen-Transceiver, Mikrowellensensoren oder Mikrowellendetektoren umfassen. Die hierin beschriebenen Vorrichtungen können für Radar-Anwendungen verwendet werden. Radar-Mikrowellenvorrichtungen können beispielsweise in Automobil- oder Industrieanwendungen für Entfernungsermittlungs-/Entfernungsmesssysteme verwendet werden. Beispielhaft können automatische Fahrzeug-Geschwindigkeitsregelungssysteme oder Fahrzeug-Antikollisionssysteme im Mikrowellenfrequenzbereich, z.B. bei etwa 24GHz oder 80GHz, arbeiten.
  • Die Halbleiterpackages bzw. die hierin beschriebenen Vorrichtungen können ein oder mehrere Hochfrequenzleitungselemente aufweisen. Insbesondere können die Hochfrequenzleitungselemente dazu ausgelegt sein, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen. In einem Beispiel kann es sich bei einem Hochfrequenzleitungselement um einen Hochfrequenzsignalanschluss eines Halbleiterpackage handeln. Der Hochfrequenzsignalanschluss kann beispielsweise als Anschlusselement aus Lotmaterial (z.B. eine Lotkugel, ein Lotdepot, eine Lotbeschichtung, eine Lotperle, ein Lotbump) ausgebildet sein. Der Hochfrequenzsignalanschluss kann einem Ausgangsanschluss des Halbleiterpackage entsprechen, der ein in den integrierten Schaltungen des Halbleiterpackage verarbeitetes Hochfrequenzsignal mit einer Frequenz von größer als 10GHz an eine Platine bereitstellt. In einem weiteren Beispiel kann es sich bei einem Hochfrequenzleitungselement um eine Hochfrequenzsignalleitung handeln. In den hierin beschriebenen Vorrichtungen können Hochfrequenzsignalleitungen auf einer Hauptoberfläche eines Halbleiterpackage oder auf einer Hauptoberfläche einer Platine angeordnet sein. Die Hochfrequenzsignalleitungen können dazu ausgelegt sein, Hochfrequenzsignale mit einer Frequenz von größer als 10GHz zu übertragen. In noch einem weiteren Beispiel kann es sich bei dem Hochfrequenzleitungselement um eine Antenne handeln, welche dazu ausgelegt ist, Hochfrequenzsignale mit einer Frequenz von größer als 10GHz zu senden und/oder zu empfangen.
  • Die hierin beschriebenen Verfahren bzw. die dadurch hergestellten Vorrichtungen können ein Unterfüllmaterial aufweisen. Das Unterfüllmaterial kann insbesondere zwischen einer Platine und einem auf der Platine angeordneten Halbleiterpackage angeordnet sein. Aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten der Halbleiterchips, des Moldmaterials, der Platine, der Anschlusselemente können durch Temperaturschwankungen ausgelöste mechanische Verspannungen zwischen diesen Komponenten auftreten. Durch die Verwendung eines Unterfüllmaterials können solche mechanischen Spannungen verringert werden. Insbesondere kann es sich bei den Unterfüllmaterialien um epoxidbasierte Unterfüllmaterialien handeln. Die Unterfüllmaterialien können dabei aus einer härtbaren, organischen Matrix aufgebaut sein, welche durch Füllpartikel ergänzt sein kann. Die Füllpartikel können dabei spezifisch gewählt werden, um die elektrischen, thermischen und mechanischen Eigenschaften des Unterfüllmaterials zu beeinflussen. In einem Beispiel kann durch eine Verwendung von Füllpartikeln aus Siliziumdioxid der thermische Ausdehnungskoeffizient oder das Elastizitätsmodul des Unterfüllmaterials beeinflusst werden. In einem weiteren Beispiel kann durch eine Verwendung von Metallpartikel, wie z.B. Silber oder Kupfer, die elektrische Leitfähigkeit des Unterfüllmaterials beeinflusst werden. Die hierin beschriebenen Unterfüllmaterialien können insbesondere ein Elastizitätsmodul mit einen Wert von größer als etwa 8GPa aufweisen. Ferner können die hierin beschriebenen Unterfüllmaterialien insbesondere eine Dielektrizitätszahl von kleiner als etwa 2,5 aufweisen. Des Weiteren können die hierin beschriebenen Unterfüllmaterialien insbesondere einen thermischen Ausdehnungskoeffizient mit einem Wert von kleiner als etwa 20 ppm/K aufweisen.
  • 1 enthält die 1A und 1B, welche unterschiedliche Ansichten einer Halbleitervorrichtung 100 gemäß der Offenbarung zeigen. Die Halbleitervorrichtung 100 ist auf eine allgemeine Weise dargestellt, um Aspekte der Offenbarung qualitativ zu beschreiben. Die 1 zeigt wesentliche Komponenten der Halbleitervorrichtung 100, welche auch weitere Komponenten enthalten kann, die der Einfachheit halber nicht veranschaulicht sind. Zum Beispiel kann die Halbleitervorrichtung 100 durch beliebige der in Verbindung mit anderen Vorrichtungen gemäß der Offenbarung beschriebenen Aspekte erweitert werden.
  • Die 1A veranschaulicht schematisch eine Querschnittsseitenansicht der Halbleitervorrichtung 100. Im Beispiel der 1 ist der Einfachheit halber nicht die gesamte Halbleitervorrichtung 100 dargestellt, was durch gestrichelte Linien angedeutet ist. Die Halbleitervorrichtung 100 enthält eine Platine 2 und ein Halbleiterpackage 4 mit einer Hauptoberfläche 6, wobei das Halbleiterpackage 4 auf der Platine 2 angeordnet ist und die Hauptoberfläche 6 der Platine 2 zugewandt ist. Die Halbleitervorrichtung 100 weist ferner ein auf der Hauptoberfläche 6 oder innerhalb des Halbleiterpackage 4 angeordnetes Hochfrequenzleitungselement 8 des Halbleiterpackage 4 auf, wobei das Hochfrequenzleitungselement 8 dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen. Im Beispiel der 1 ist das Hochfrequenzleitungselement 8 exemplarisch auf der Hauptoberfläche 6 angeordnet. In einem weiteren Beispiel kann das Hochfrequenzleitungselement 8 aber auch innerhalb des Halbleiterpackage 4 oder auf der der Hauptoberfläche 6 gegenüberliegenden Hauptoberfläche des Halbleiterpackage 4 angeordnet sein. Ferner ist im Beispiel der 1 das Hochfrequenzleitungselement 8 rechteckig bzw. würfel- oder quaderförmig dargestellt. Das Hochfrequenzleitungselement 8 ist allerdings nicht auf eine spezielle geometrische Form beschränkt. In einem weiteren Beispiel kann das Hochfrequenzleitungselement 8 beispielsweise auch kreis- bzw. kugelförmig dargestellt sein.
  • Die Halbleitervorrichtung 100 enthält ferner ein Unterfüllmaterial 10, welches zwischen der Platine 2 und dem Halbleiterpackage 4 angeordnet ist, wobei sich das Hochfrequenzleitungselement 8 und das Unterfüllmaterial 10 in einer Orthogonalprojektion auf die Hauptoberfläche 6 nicht überlappen, wie es aus der 1B ersichtlich ist. Insbesondere ist das Hochfrequenzleitungselement 8 dementsprechend von dem Unterfüllmaterial 10 unbedeckt. Im Beispiel der 1 ist das Unterfüllmaterial 10 exemplarisch in einem Eckbereich der Hauptoberfläche 6 zwischen der Platine 2 und dem Halbleiterpackage 4 angeordnet. Im Beispiel der 1 bedeckt das Unterfüllmaterial 10 die Ecke 12 der Hauptoberfläche 6 und die an die Ecke 12 angrenzenden Seitenkanten der Hauptoberfläche 6.
  • In den hierin gezeigten Beispielen kann sich das Unterfüllmaterial 10 soweit erstrecken, dass ein Abstand von mindestens einem halben Pitchabstand (Zwischenraumabstand der Anschlusselemente) erreicht wird. Beispielsweise kann der Pitchabstand in einem Bereich von 500 bis 300 Mikrometer liegen, wobei die zugehörigen minimalen Abstände des Unterfüllmaterials 10 zu den Hochfrequenzleitungselementen 8 im Bereich von 250 bis 150 Mikrometer liegen.
  • In einem weiteren Beispiel kann die Ecke 12 der Hauptoberfläche 6 zumindest teilweise von dem Unterfüllmaterial 10 unbedeckt bleiben. Des Weiteren muss das Unterfüllmaterial 10 die Seitenkanten nicht kontinuierlich bedecken, sondern es können Zwischenabschnitte auftreten, bei denen eine oder beide der Seitenkanten unbedeckt bleiben. Der hierin verwendete Begriff „Eckbereich“ muss demnach nicht einen die Ecke 12 vollständig umfassenden Bereich bezeichnen, sondern kann allgemeiner einen an die Ecke 12 angrenzenden oder der Ecke 12 (unmittelbar) benachbarten Bereich spezifizieren.
  • In dem Beispiel der 1 ist das Unterfüllmaterial 10 rechteckig bzw. würfel- oder quaderförmig dargestellt. Das Unterfüllmaterial 10 ist allerdings nicht auf diese geometrische Form beschränkt. Aufgrund der gewählten Darstellung der 1 ist das Unterfüllmaterial 10 in nur einem einzelnen Eckbereich der Hauptoberfläche 6 dargestellt. Das Unterfüllmaterial 10 kann darüber hinaus aber auch in mehreren Eckbereichen der Hauptoberfläche 6, an einer oder mehreren ganzen oder teilweisen Seitenkanten der Hauptoberfläche 6 angeordnet sein, wie es auch aus den weiter untenstehenden Beispielen ersichtlich ist. Die 1B veranschaulicht schematisch eine Unteransicht des Halbleiterpackage 4, wobei die Hauptoberfläche 6, das Hochfrequenzleitungselement 8 und das Unterfüllmaterial 10 erkennbar sind. In weiteren Ausführungsbeispielen kann das Unterfüllmaterial in einem Kantenbereich des Halbleiterpackage, beispielsweise in einem zentralen Bereich der Kante, angeordnet sein, wie es exemplarisch in der 10 dargestellt ist.
  • Durch die Verwendung des zwischen dem Halbleiterpackage 4 und der Platine 2 angeordneten Unterfüllmaterials 10 können mechanischen Spannungen zwischen den Komponenten der Halbleitervorrichtung 100 verringert werden, welche während eines Betriebs oder beim TCoB der Halbleitervorrichtung 100 aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten der Komponenten auftreten können. Beispielsweise kann ein Wärmeausdehnungskoeffizient eines im Halbleiterpackage 4 enthaltenen Halbleiterchips bei etwa 3 ppm/K liegen, ein Wärmeausdehnungskoeffizient eines im Halbleiterpackage 4 enthaltenen Moldmaterials kann bei etwa 6 ppm/K liegen, und ein Wärmeausdehnungskoeffizient der Platine kann bei etwa 10-15 ppm/K liegen. Das Unterfüllmaterial 10 hat dabei allerdings nur geringe Auswirkungen auf die Hochfrequenzleistungsfähigkeit der Halbleitervorrichtung 100, da das Hochfrequenzleitungselement 8 und das Unterfüllmaterial 10 in einer Orthogonalprojektion auf die Hauptoberfläche 6 nicht überlappen bzw. das Hochfrequenzleitungselement 8 durch das Unterfüllmaterial 10 unbedeckt bleibt. Bei der Halbleitervorrichtung 100 kann demnach die TCoB-Leistungsfähigkeit erhöht sein, ohne dabei Hochfrequenzleistungsverluste beim Betrieb der Halbleitervorrichtung 100 in Kauf nehmen zu müssen. Insbesondere können die Hochfrequenzleistungsverluste bei der Halbleitervorrichtung 100 kleiner als bei einer Halbleitervorrichtung sein, bei welcher das Hochfrequenzleitungselement von einem Unterfüllmaterial bedeckt ist. Dies kann insbesondere der Fall sein, wenn das Unterfüllmaterial die gesamte Hauptoberfläche des Halbleiterpackage bedeckt. In Ausführungsbeispielen kann es vorgesehen sein, dass sämtliche Hochfrequenzleitungselemente der Halbleitervorrichtung 100, die ein Signal mit einer Frequenz von 10GHz oder mehr übertragen, sich in einer Orthogonalprojektion auf die Hauptoberfläche 6 nicht mit dem Unterfüllmaterial 10 überlappen. In weiteren Ausführungsbeispielen kann es vorgesehen sein, dass die Hochfrequenzleitungselemente der Halbleitervorrichtung 100, die ein Signal mit einer Frequenz von 10GHz oder mehr übertragen, in einer Orthogonalprojektion auf die Hauptoberfläche 6 von dem Unterfüllmaterial 10 auch beabstandet sind (beispielsweise mindestens um einen halben Pitchabstand oder ein Viertel des Pitchabstands).
  • 2 enthält die 2A und 2B, welche unterschiedliche Ansichten einer Halbleitervorrichtung 200 gemäß der Offenbarung zeigen. Die Halbleitervorrichtung 200 ist auf eine allgemeine Weise veranschaulicht, um Aspekte der Offenbarung qualitativ zu beschreiben. Die 2 zeigt wesentliche Komponenten der Halbleitervorrichtung 200, welche weitere Komponenten enthalten kann, die der Einfachheit halber nicht veranschaulicht sind. Zum Beispiel kann die Halbleitervorrichtung 200 durch beliebige der in Verbindung mit anderen Vorrichtungen gemäß der Offenbarung beschriebenen Aspekte erweitert werden.
  • Die 2A veranschaulicht schematisch eine Querschnittsseitenansicht der Halbleitervorrichtung 200, während die 2B eine Unteransicht der Halbleitervorrichtung 200 zeigt. Im Beispiel der 2 ist der Einfachheit halber nicht die gesamte Halbleitervorrichtung 200 dargestellt, was durch gestrichelte Linien angedeutet ist. Die Halbleitervorrichtung 200 enthält ein Halbleiterpackage 4 mit einer Hauptoberfläche 6 sowie ein auf der Hauptoberfläche 6 oder innerhalb des Halbleiterpackage 4 angeordnetes Hochfrequenzleitungselement 8 des Halbleiterpackage 4. Das Hochfrequenzleitungselement 8 ist dazu ausgelegt, ein Signal mit einer Frequenz von größer als 10GHz an eine Platine (nicht dargestellt) bereitzustellen. Ferner weist die Halbleitervorrichtung 200 eine Schutzstruktur 14 auf, die auf der Hauptoberfläche 6 des Halbleiterpackage 4 angeordnet ist, wobei sich die Schutzstruktur 14 und ein Bereich der Hauptoberfläche, der dazu ausgelegt ist, bei einem Anordnen des Halbleiterpackage 4 auf der Platine mit einem Unterfüllmaterial (nicht dargestellt) zwischen der Hauptoberfläche 6 und der Platine 2 bedeckt zu werden in einer Orthogonalprojektion auf die Hauptoberfläche 6 nicht überlappen. In dem Beispiel der 2 ist die Schutzstruktur 14 exemplarisch auf der Hauptoberfläche 6 des Halbleiterpackage 4 zwischen dem Hochfrequenzleitungselement 8 und einem Eckbereich der Hauptoberfläche 6 angeordnet, was auch als Cornerbond bezeichnet werden kann.
  • Das Halbleiterpackage 4 kann dem Halbleiterpackage 4 der 1 ähnlich sein. Im Gegensatz zur 1 enthält das Halbleiterpackage 4 der 2 zusätzlich die Schutzstruktur 14. Unterschiedliche Beispiele zur Ausführung der Schutzstruktur 14 und zugehörige Herstellungsverfahren sind weiter unten beschrieben. Das Halbleiterpackage 4 kann auf einer Platine (nicht dargestellt) angeordnet werden, wie es in der 1 dargestellt ist. Die Schutzstruktur 14 kann bei einer solchen Anordnung verhindern, dass das verwendete Unterfüllmaterial 10 das Hochfrequenzleitungselement 8 bedeckt. In einem Beispiel kann das Unterfüllmaterial 10 in einem zunächst flüssigen Zustand vorliegen und anschließend aushärten. Die Schutzstruktur 14 kann dabei eine Stopperfunktion erfüllen und ein Verlaufen des Unterfüllmaterials 10 auf das Hochfrequenzleitungselement 8 verhindern.
  • 3 zeigt ein Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß der Offenbarung. Das Verfahren ist auf eine allgemeine Weise veranschaulicht, um Aspekte der Offenbarung qualitativ zu beschreiben. Das Verfahren kann beispielsweise durch beliebige Aspekte des Verfahrens der 8 erweitert werden. Das Verfahren kann beispielsweise dazu verwendet werden, die Halbleitervorrichtung 100 der 1 herzustellen, so dass im Folgenden entsprechende Bezugszeichen verwendet werden.
  • Bei S1 wird ein Halbleiterpackage 4 mit einer Hauptoberfläche 6 auf einer Platine 2 angeordnet. Bei S2 wird ein Unterfüllmaterial 10 auf der Platine 2 abgeschieden. Beim beschriebenen Verfahren ist die Hauptoberfläche 6 des Halbleiterpackage 4 der Platine 2 zugewandt. Ferner ist ein Hochfrequenzleitungselement 8 des Halbleiterpackage 4 auf der Hauptoberfläche 6 oder innerhalb des Halbleiterpackage 4 angeordnet, wobei das Hochfrequenzleitungselement 8 dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen. Des Weiteren ist das Unterfüllmaterial 10 zwischen der Platine 2 und dem Halbleiterpackage 4 angeordnet, wobei sich das Hochfrequenzleitungselement 8 und das Unterfüllmaterial 10 in einer Orthogonalprojektion auf die Hauptoberfläche 6 nicht überlappen.
  • 4 enthält die 4A und 4B, welche unterschiedliche Ansichten einer Halbleitervorrichtung 400 gemäß der Offenbarung zeigen. Die Halbleitervorrichtung 400 ist auf eine allgemeine Weise veranschaulicht, um Aspekte der Offenbarung qualitativ zu beschreiben. Die 4 zeigt wesentliche Komponenten der Halbleitervorrichtung 400, welche weitere Komponenten enthalten kann, die der Einfachheit halber nicht veranschaulicht sind.
  • Die 4A veranschaulicht schematisch eine Querschnittsseitenansicht der Halbleitervorrichtung 400. Im Beispiel der 4 ist der Einfachheit halber nicht die gesamte Halbleitervorrichtung 400 dargestellt, was durch gestrichelte Linie angedeutet ist. Die Halbleitervorrichtung 400 weist zum Teil Komponenten auf, welche bereits im Zusammenhang mit vorhergehenden Figuren beschrieben wurden. Die Halbleitervorrichtung 400 enthält eine Platine 2 und ein Halbleiterpackage 4 mit einer Hauptoberfläche 6, wobei das Halbleiterpackage 4 auf der Platine 2 angeordnet ist und die Hauptoberfläche 6 der Platine 2 zugewandt ist. Ferner enthält die Halbleitervorrichtung 400 ein auf der Hauptoberfläche 6 oder innerhalb des Halbleiterpackage 4 angeordnetes Hochfrequenzleitungselement 8 des Halbleiterpackage 4, wobei das Hochfrequenzleitungselement 8 dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu leiten. Des Weiteren weist die Halbleitervorrichtung 400 ein Unterfüllmaterial 10 auf, welches zwischen der Platine 2 und dem Halbleiterpackage 4 angeordnet ist und die gesamte Hauptoberfläche 6 bedeckt, wobei das Unterfüllmaterial 10 eine Dielektrizitätszahl von kleiner als 2,5 aufweist. Die 4B veranschaulicht schematisch eine Unteransicht des Halbleiterpackage 4, wobei die Hauptoberfläche 6, das Hochfrequenzleitungselement 8 und das Unterfüllmaterial 10 erkennbar sind.
  • Wie bereits oben erwähnt kann es Auswirkungen auf die Hochfrequenzleistung einer Halbleitervorrichtung haben, wenn Hochfrequenzleitungselemente des Halbleiterpackage von einem Unterfüllmaterial bedeckt sind. Bei der Halbleitervorrichtung 400 der 4 können die Auswirkungen des Unterfüllmaterials 10 auf die Hochfrequenzleistungsfähigkeit der Halbleitervorrichtung 400 durch die Wahl eines Unterfüllmaterials 10 mit einer Dielektrizitätszahl von kleiner als 2,5 verringert werden. Durch eine vollständige Bedeckung der Hauptoberfläche 6 mit dem Unterfüllmaterial 10 können die beim TCoB auftretenden mechanischen Verspannungen verringert werden. In diesem Zusammenhang kann der thermische Ausdehnungskoeffizient des Unterfüllmaterials 10 insbesondere einen Wert von kleiner als 20 ppm/K aufweisen.
  • 5 zeigt schematisch eine seitliche Querschnittsansicht einer Halbleitervorrichtung 500 gemäß der Offenbarung. Die Halbleitervorrichtung 500 kann als eine ausführlichere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden. Ferner kann das in der 5 gezeigte Halbleiterpackage 4 als eine ausführlichere Implementierung der Halbleitervorrichtung 200 der 2 angesehen werden. Im Beispiel der 5 ist der Einfachheit halber nicht die gesamte Halbleitervorrichtung 500 dargestellt, was durch eine gestrichelte Linie angedeutet ist.
  • Die Halbleitervorrichtung 500 enthält ein auf einer Platine 2 angeordnetes Halbleiterpackage 4, wobei ein Unterfüllmaterial 10 zwischen dem Halbleiterpackage 4 und der Platine 2 angeordnet ist. Das Elastizitätsmodul des Unterfüllmaterials 10 kann einen Wert von größer als 8GPa aufweisen. Das Halbleiterpackage 4 kann einen oder mehrere Halbleiterchips 18 und ein Moldmaterial 20 aufweisen, wobei das Moldmaterial 20 den Halbleiterchip 18 zumindest teilweise verkapselt. In dem Beispiel der 5 bedeckt das Moldmaterial 20 die Seitenflächen des Halbleiterchips 18. In einem weiteren Beispiel kann das Moldmaterial 20 zusätzlich die Oberseite des Halbleiterchips 18 bedecken. Die untere Hauptoberfläche des Halbleiterchips 18 und die untere Hauptoberfläche des Moldmaterials 20 können die Hauptoberfläche des Halbleiterpackage 4 koplanar ausbilden. Bei der Platine 2 kann es sich beispielsweise um eine Leiterplatte (PCB) oder einen Leiterplattenstapel (PCB Stack) handeln. Die oberste Schicht der Platine 2 kann eine Hochfrequenzlaminatschicht 22 sein, welche beispielsweise aus einem PTFE-basierten Material mit einer kleinen Dielektrizitätszahl gefertigt sein kann.
  • In dem Beispiel der 5 kann das Halbleiterpackage 4 mit Anschlusselementen 16 mechanisch und/oder elektrisch mit der Platine 2 verbunden sein. In der 5 sind eine beispielhafte Zahl von sechs solcher Anschlusselemente 16 dargestellt. Die Anschlusselemente 16 können beispielsweise aus einem Lotmaterial gefertigt sein, wobei das Halbleiterpackage 4 an die Platine 2 gelötet ist. Die Anschlusselemente 16 können sich hinsichtlich ihrer Funktionalität unterscheiden. Bei einem der Anschlusselemente 16 kann es sich um ein auf der Hauptoberfläche 6 angeordnetes Hochfrequenzleitungselement 8 handeln, welches dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen, insbesondere an die Platine 2 bereitzustellen. In dem Beispiel der 5 kann es sich bei dem Hochfrequenzleitungselement 8 insbesondere um einen Hochfrequenzsignalanschluss des Halbleiterpackage 4 handeln. Das Hochfrequenzleitungselement 8 und das Unterfüllmaterial 10 überlappen sich in einer Orthogonalprojektion auf die Hauptoberfläche 6 nicht. Das Hochfrequenzleitungselement 8 ist von dem Unterfüllmaterial 10 unbedeckt, so dass Hochfrequenzleistungsverluste beim Betrieb der Halbleitervorrichtung 500 verringert werden können.
  • Die Halbleitervorrichtung 500 kann weitere Hochfrequenzleitungselemente (nicht dargestellt) aufweisen. In einem Beispiel kann es sich dabei um ein oder mehrere weitere auf der Hauptoberfläche 6 des Halbleiterpackage 4 angeordnete Hochfrequenzsignalanschlüsse handeln, die ebenfalls von dem Unterfüllmaterial 10 unbedeckt sein können. In einem weiteren Beispiel kann es sich dabei um ein oder mehrere Hochfrequenzsignalleitungen (nicht dargestellt) handeln, welche auf der Hauptoberfläche 6 des Halbleiterpackage 4 und/oder auf der oberen Hauptoberfläche der Platine 2 angeordnet sein können. Die Hochfrequenzsignalleitungen können mit Hochfrequenzsignalanschlüssen elektrisch verbunden und von dem Unterfüllmaterial 10 unbedeckt sein.
  • Bei einem weiteren der Anschlusselemente 16 kann es sich um einen Signalanschluss 24 des Halbleiterpackage 4 für analoge oder digitale Signale handeln, welche das Halbleiterpackage 4 an die Platine 2 bereitstellen oder von dieser empfangen kann. Der Signalanschluss 24 ist in einem Eckbereich der Hauptoberfläche 6 des Halbleiterpackage 4 angeordnet und von dem Unterfüllmaterial 10 bedeckt. Bei einem weiteren der Anschlusselemente 16 kann es sich um einen Masseanschluss 26 des Halbleiterpackage 4 handeln, welcher auf der Hauptoberfläche 6 des Halbleiterpackage 4 zwischen dem Signalanschluss 24 und dem Hochfrequenzleitungselement 8 angeordnet sein kann. In dem Beispiel der 5 ist der Masseanschluss 26 von dem Unterfüllmaterial 10 unbedeckt.
  • Bei einem oder mehreren der weiteren Anschlusselemente 16 kann es sich beispielsweise um weitere elektrische Anschlüsse des Halbleiterpackage 4 handeln. Alternativ hierzu kann es sich bei einem oder mehreren der weiteren Anschlusselemente 16 auch um redundante Anschlusselemente handeln, welche keine spezielle elektronische Funktionalität erfüllen, sondern aufgrund ihrer mechanischen Verbindung zwischen der Platine 2 und dem Halbleiterpackage 4 die TCoB-Leistungsfähigkeit der Halbleitervorrichtung 500 verbessern können.
  • Die Halbleitervorrichtung 500 kann optional eine Schutzstruktur 14 aufweisen, die zwischen dem Hochfrequenzleitungselement 8 und dem Unterfüllmaterial 10 angeordnet ist. Insbesondere kann die Schutzstruktur 14 zwischen dem Signalanschluss 24 und dem Masseanschluss 26 angeordnet sein. Die Schutzstruktur 14 kann das Hochfrequenzleitungselement 8 von dem Unterfüllmaterial 10 schützen bzw. abgrenzen, wobei das Unterfüllmaterial 10 die Schutzstruktur 14 kontaktieren kann. Im Falle eines zunächst flüssigen Unterfüllmaterials 10 kann die Schutzstruktur 14 das Unterfüllmaterial 10 davon abhalten, über das Hochfrequenzleitungselement 8 zu fließen. Das anschließend gehärtete Unterfüllmaterial 10 kann am Rand des Halbleiterpackage 4 die Form eines Meniskus ausbilden. In einem weiteren Beispiel kann auf die Schutzstruktur 14 verzichtet werden, wobei in diesem Fall auf eine andere Weise sichergestellt sein sollte, dass das Hochfrequenzleitungselement 8 von dem Unterfüllmaterial 10 unbedeckt bleibt. Das Unterfüllmaterial 10 sollte maximal noch den Masseanschluss 26 bedecken, so dass das Hochfrequenzleitungselement 8 von dem Unterfüllmaterial 10 sicher unbedeckt bleibt.
  • Die Schutzstruktur 14 kann auf unterschiedliche Arten hergestellt werden. Die im Folgenden beschriebenen Herstellungsschritte können für die Fertigung von Schutzstrukturen auf einzelnen bzw. bereits vereinzelten Halbleiterpackages verwendet werden, aber auch für die Herstellung von Schutzstrukturen in einem Batchprozess für mehrere bzw. noch nicht vereinzelte Halbleiterpackages, die beispielsweise in Form eines eWLB (embedded Wafer Level Ball Grid Array)-Wafers vorliegen können.
  • In einem Beispiel kann die Schutzstruktur 14 durch mehrere ineinander geflossene Lotkugeln ausgebildet sein, wobei die Lotkugeln auf mehreren miteinander verbundenen Kontaktpads der Platine 2 angeordnet sind. Beispielsweise können die verbundenen Kontaktpads der Platine 2 eine Grundfläche wie in der 9 gezeigt aufweisen und aus einer oberen Kupferschicht der Platine 2 ausgebildet sein. In dem Beispiel der 9 ist eine beispielhafte Zahl von vier kreisförmigen Kontaktpads 38 gezeigt, die durch zwischen den Kontaktpads 38 angeordnete Abschnitte verbunden sind. Durch die zusammenhängende Form der Kontaktpads können darauf angeordnete Anschlusselemente aus Lotmaterial beim Lötvorgang ineinander fließen und eine Schutzstruktur 14 in Form einer Schutzwand ausbilden. Bei den zusammenhängenden Kontaktpads der Platine 2 kann es sich insbesondere um die den Massenanschlüssen 26 gegenüberliegenden Massekontaktpads der Platine 2 handeln.
  • In einem weiteren Beispiel kann die Schutzstruktur 14 durch Anwenden eines 3D-Jet-Druck Verfahrens hergestellt werden. Die Schutzstruktur kann auf die Hauptoberfläche 6 des Halbleiterpackages 4 gedruckt werden und aus einem 3D-Jet druckbaren Materialien hergestellt sein, zum Beispiel SU8. Die Nadel des 3D-Jet-Druckers muss hierfür auf eine solche Weise angepasst werden, dass die erzeugte Schutz- oder Dammstruktur schmal genug ist, um zwischen den entsprechenden Anschlusselementen 16, insbesondere zwischen dem Signalanschluss 24 und dem Masseanschluss 26, Platz zu finden. Ferner muss die Höhe der erzeugten Schutzstruktur 14 auf die Viskosität eines zunächst flüssigen Unterfüllmaterials 10 abgestimmt werden, um als Stopperelement funktionieren zu können.
  • In einem weiteren Beispiel kann die Schutzstruktur 14 durch ein photolithographisches Verfahren hergestellt werden. Die Schutzstruktur 14 kann somit durch einen photosensitiven Lack oder einen photosensitiven Kleber ausgebildet sein, welcher durch einen photolithographischen Prozess strukturiert wurde. In einem ersten Schritt kann ein Film des photosensitiven Materials abgeschieden werden, zum Beispiel durch Aufschleuderbeschichten (spin-on coating), Sprühbeschichten (spray coating) oder Trockenfilm-Lamination (dry film lamination). Die Dicke des abgeschiedenen Films kann dabei im Bereich der Dicke der Anschlusselemente 16 liegen. Der Durchmesser von Anschlusselementen in Form von Lotkugeln kann beispielsweise in einem Bereich von etwa 100 Mikrometer bis etwa 350 Mikrometer liegen. Nach dem Abscheiden kann der Film durch lithographische Prozesse strukturiert werden. Das photolithographische Verfahren kann auf Wafer- oder Panellevel vor einer Vereinzelung des Halbleiterpackage 4 ausgeführt werden.
  • In einem weiteren Beispiel kann die Schutzstruktur 14 durch eine vorgefertigte Struktur ausgebildet sein, welche an der relevanten Stelle auf der Hauptoberfläche 6 des Halbleiterpackage 4 angeordnet wird. Bei der Struktur kann es sich beispielsweise um eine PCB-Schiene, einen Siliziumblock oder einen Körper aus Moldmaterial handeln. In einem Beispiel kann die vorgefertigte Struktur auf Wafer- oder Panellevel vor einer Vereinzelung des Halbleiterpackage 4 angeordnet werden. Dabei kann eine Schutzstruktur mehrere noch nicht vereinzelte Halbleiterpackages überdecken. Beispielsweise kann eine Schutzstruktur rechtförmig ausgebildet sein und um die Eckbereiche von vier aneinandergrenzenden Halbleiterpackages mit rechteckigen Hauptoberflächen angeordnet sein. Nach dem Vereinzeln der Halbleiterpackages weist dann jeder der Eckbereiche der Halbleiterpackages eine L-förmige Schutzstruktur auf, wie es zum Beispiel in der 6 gezeigt ist.
  • In einem weiteren Beispiel kann die Schutzstruktur 14 in einem Batchprozess hergestellt werden, wobei zunächst mehrere Schutzstrukturen auf einem separaten Hilfsträger, beispielsweise einem Glaswafer, hergestellt werden. Auf dem Hilfsträger kann eine lösbare Schicht angeordnet sein, beispielsweise eine DLC(diamond like carbon)-Schicht mit einer Dicke von einigen Nanometern. In einem Schritt können auf dem Hilfsträger zunächst ein oder mehrere Schutzstrukturen ausgebildet werden. Hierfür kann ein Materialfilm auf dem Hilfsträger abgeschieden werden (z.B. durch eine Beschichtungstechnik oder Trockenfilm-Lamination), welcher durch einen photolithographischen Prozess oder Anwenden eines Lasers strukturiert werden kann, wobei die Schutzstrukturen auf dem Hilfsträger ausgebildet werden. Die ausgebildeten Schutzstrukturen können anschließend in ein adhäsives Material oder einen Kleber getaucht werden.
  • In einem weiteren Schritt kann der Hilfsträger ausgerichtet werden, wobei die Schutzstrukturen auf dem Hilfsträger gegenüber für die Schutzstrukturen vorgesehenen Positionen auf den Hauptoberflächen von noch nicht vereinzelten Halbleiterpackages positioniert werden. Die Halbleiterpackages können zu diesem Zeitpunkt zum Beispiel noch in Form eines eWLB (embedded Wafer Level Ball Grid Array)-Wafers vorliegen. In einem weiteren Schritt kann der Hilfsträger mit den Halbleiterpackages unter Druck und erhöhter Temperatur in Kontakt gebracht werden, wobei die Schutzstrukturen an der Hauptoberfläche der Halbleiterpackages an den vorgesehenen Stellen, d.h. zwischen Hochfrequenzleitungselementen und Eckbereichen der Hauptoberflächen der Halbleiterpackages mithilfe des vorher aufgebrachten Klebers befestigt werden. Anschließend können die Schutzstrukturen freigegeben werden bzw. der Hilfsträger entfernt werden, indem die lösbare Schicht von dem Hilfsträger gelöst wird, zum Beispiel mithilfe eines Lasers (Laser Debonding). Mit dem beschriebenen Verfahren können die Schutz- bzw. Dammstrukturen zum Beispiel für einen ganzen eWLB-Wafer, d.h. mehrere Halbleiterpackages, hergestellt werden. Im Vergleich zu einer Herstellung der Schutzstrukturen auf bereits vereinzelten Halbleiterpackages bietet dies eine enorme Kostenreduktion.
  • 6 zeigt schematisch eine Unteransicht einer Halbleitervorrichtung 600 gemäß der Offenbarung. Die Halbleitervorrichtung 600 kann als eine ausführlichere Implementierung der Halbleitervorrichtung 200 der 2 angesehen werden. Die Halbleitervorrichtung 600 kann auf einer Platine angeordnet werden und in diesem Fall auch als eine ausführlichere Implementierung der Halbleitervorrichtung 100 der 1 angesehen werden. Die Halbleitervorrichtung 600 kann ähnliche Komponenten wie die Halbleitervorrichtung der 5 aufweisen.
  • Die Halbleitervorrichtung 600 enthält ein Halbleiterpackage 4 mit einem Halbleiterchip 18 und einem den Halbleiterchip 18 zumindest teilweise kapselnden Moldmaterial 20. Bei der Halbleitervorrichtung 600 kann es sich um ein Fan-out-Wafer-Level-Package handeln. Das Halbleiterpackage 4 umfasst eine Vielzahl von Anschlusselementen 16 in Form von Lotkugeln, die sowohl über einer Hauptoberfläche des Halbleiterchips 18 als auch über einer Hauptoberfläche des Moldmaterials 20 angeordnet sein können. In der 6 sind der Einfachheit halber nur einige der Anschlusselemente 16 mit einem Bezugszeichen versehen. Bei mehreren der Anschlusselemente 16 handelt es sich Hochfrequenzsignalanschlüsse 8, die über einer Hauptoberfläche des Moldmaterial 20 angeordnet sind. Im Vergleich zu anderen an der Peripherie des Moldmaterials 20 angeordneten Anschlusselementen 16 sind die Hochfrequenzsignalanschlüsse 8 nach innen gerückt, um einen Abstand zum Halbleiterchip 18 und somit eine Länge der sie mit dem Halbleiterchip 18 verbindenden Leitungen zu verkürzen.
  • Weitere verschiedenen Arten der Anschlusselemente 16 werden im Folgenden beispielhaft anhand der im linken oberen Bereich der Halbleitervorrichtung 600 angeordneten Anschlusselemente 16 beschrieben. In der Ecke befindet sich eine beispielhafte Zahl von neun rechteckig angeordneten Signalanschlüssen 24 des Halbleiterpackage 4 für analoge oder digitale Signale, welche über einer Hauptoberfläche des Moldmaterials 20 angeordnet sind. Die Signalanschlüsse 24 sind von einer Schutzstruktur 14 umgeben, welche im Beispiel der 16 zwei zueinander rechtwinklige Abschnitte aufweisen kann. An die Schutzstruktur 14 grenzen mehrere über der Hauptoberfläche des Moldmaterials 20 angeordnete Massenanschlüsse 26 an, welche jeweils einen der Hochfrequenzsignalanschlüsse 8 U-förmig umgeben können. Die Schutzstruktur 14 ist zwischen den Signalanschlüssen 24 und den Massenanschlüssen 26 angeordnet.
  • Die Halbleitervorrichtung 600 kann über einer Platine (nicht dargestellt) angeordnet werden, wie es beispielsweise in der 5 gezeigt ist. Dabei kann ein Unterfüllmaterial in jedem der vier Eckbereiche der Hauptoberfläche 6 des Halbleiterpackage 4 zwischen der Platine 2 und dem Halbleiterpackage 4 angeordnet sein. Aufgrund der Anordnung der Schutzstrukturen 14 bleiben die Hochfrequenzsignalanschlüsse 8 dabei von dem Unterfüllmaterial unbedeckt. In einem weiteren Beispiel kann auf die Schutzstrukturen 14 verzichtet werden, wobei anderweitig gewährleistet sein sollte, dass das Unterfüllmaterial die Hochfrequenzsignalanschlüsse 8 nicht bedeckt. Beispielsweise kann dies durch eine exakte Dosierung des Unterfüllmaterials erreicht werden. Das Unterfüllmaterial sollte maximal die Masseanschlüsse 26 bedecken und die Hochfrequenzsignalanschlüsse 8 unbedeckt lassen.
  • 7 enthält die 7A-7D, welche schematisch Unteransichten von Halbleitervorrichtungen 700A-700D mit speziellen Layouts gemäß der Offenbarung zeigen. Die Halbleitervorrichtungen 700A-700D enthalten Unterfüllmaterialien mit speziellen Layouts. Die Halbleitervorrichtungen 700A-700D können als ausführlichere Implementierungen der Halbleitervorrichtung 100 der 1 angesehen werden.
  • Die Halbleitervorrichtung 700A der 7A enthält ein Halbleiterpackage 4 mit einer Hauptoberfläche 6. Ferner enthält die Halbleitervorrichtung 700A mehrere Anschlusselemente 16, welche den in der 6 beschriebenen Anschlusselementen 16 ähnlich sein können. Beispielsweise sind Hochfrequenzleitungselemente 8 am Rand der Hauptoberfläche 6 angeordnet und im Vergleich zu benachbarten Anschlusselementen 16 eingerückt. Die Hauptoberfläche 6 des Halbleiterpackage 700A weist erste gegenüberliegende Seiten 28A, 28B mit einer ersten Seitenlänge und zweite gegenüberliegende Seiten 30A, 30B mit einer zweiten Seitenlänge auf, wobei die erste Seitenlänge größer als die zweite Seitenlänge ist.
  • Die Hochfrequenzleitungselemente 8 des Halbleiterpackage 4 sind ausschließlich entlang der längeren ersten Seiten 28A, 28B angeordnet, wodurch eine Entfernung der Hochfrequenzleitungselemente 8 zum Mittelpunkt der Hauptoberfläche 6 verkleinert sein kann. Im Beispiel der 7A ist eine beispielhafte Zahl von drei Hochfrequenzleitungselementen 8 entlang der oberen Seite 28A und eine beispielhafte Zahl von vier Hochfrequenzleitungselementen 8 entlang der unteren Seite 28B dargestellt. Entlang der gesamten zweiten kürzeren Seiten 30A, 30B des Halbleiterpackage 4 sind keine Hochfrequenzleitungselemente des Halbleiterpackage angeordnet. Die entlang der kürzeren Seiten 30A, 30B angeordneten Anschlusselemente 6 können einen vergrößerten Abstand zum Mittelpunkt der Hauptoberfläche 6 haben. Die Halbleitervorrichtung 700A weist ferner ein Unterfüllmaterial 10 auf, welches entlang der gesamten zweiten kürzeren Seiten 30A, 30B angeordnet ist. Im Beispiel der 7A weist das Unterfüllmaterial 10 darüber hinaus noch Teile entlang der längeren Seiten 28A, 28B auf, so dass das Unterfüllmaterial 10 die Form von eckigen Klammern ausbilden kann.
  • Im Vergleich zu einer Halbleitervorrichtung mit einer quadratischen Hauptoberfläche bietet das Layout der Halbleitervorrichtung 700A die Möglichkeit, die Hochfrequenzleitungselemente 8 des Halbleiterpackage 4 ausschließlich entlang der langen Seiten 30A, 30B anzuordnen. Das Unterfüllmaterial 10 kann somit vollständig entlang der von Hochfrequenzleitungselementen 8 freibleibenden kurzen Seiten 30A, 30B und teilweise entlang der langen Seiten 28A, 28B angeordnet werden. Hierdurch kann die TCoB-Performance im Vergleich zu Halbleiterpackages mit quadratischen Hauptoberflächen verbessert werden.
  • Die Halbleitervorrichtung 700B der 7B kann der Halbleitervorrichtung 700A der 7A ähnlich sein, weist im Vergleich zu dieser allerdings keine Teile des Unterfüllmaterials 10 entlang der längeren Seiten 28A, 28B des Halbleiterpackage 4 auf. Eine verbesserte TCoB-Performance ist auch bei der Halbleitervorrichtung 700B gegeben.
  • Die Halbleitervorrichtung 700C der 7C kann der Halbleitervorrichtung 700A der 7A ähnlich sein. Im Vergleich zur 7A sind die längeren Seiten 28A, 28B in der 7C etwas verkürzt. Ferner ist im Beispiel der 7C eine beispielhafte Zahl von drei Hochfrequenzleitungselementen 8 entlang jeder der beiden längeren Seiten 28A, 28B dargestellt. Eine verbesserte TCoB-Performance ist auch bei der Halbleitervorrichtung 700B gegeben.
  • Die Halbleitervorrichtung 700D der 7D kann der Halbleitervorrichtung 700C der 7C ähnlich sein, weist im Vergleich zu dieser allerdings keine Teile des Unterfüllmaterials 10 entlang der längeren Seiten 28A, 28B des Halbleiterpackage 4 auf. Eine verbesserte TCoB-Performance ist auch bei der Halbleitervorrichtung 700D gegeben.
  • 8 enthält die 8A bis 8F, welche schematisch seitliche Querschnittsansichten und Draufsichten eines Verfahrens für die Herstellung einer Halbleitervorrichtung 800 gemäß der Offenbarung veranschaulichen. Das Verfahren der 8 kann als eine detailliertere Implementierung des Verfahrens der 3 betrachtet werden. Der Einfachheit halber sind in der 8 die bei dem Verfahren verwendeten Komponenten nicht vollständig dargestellt, was in den einzelnen Figuren durch gestrichelte Linien angedeutet ist. Insbesondere ist in der 8 stets nur ein Eckbereich einer Hauptoberfläche eines Halbleiterpackage dargestellt. Die in der 8 beschriebenen Schritte können jedoch auch in den weiteren Eckbereichen der Hauptoberfläche angewendet werden.
  • Die 8A bzw. 8B zeigen eine seitliche Querschnittsansicht bzw. eine Draufsicht eines Schrittes des beschriebenen Verfahrens. Ein Halbleiterpackage 4 mit einer Hauptoberfläche 6 wird auf einer Platine 2 angeordnet, wobei die Hauptoberfläche 6 der Platine 2 zugewandt ist. Das Halbleiterpackage 4 kann zum Beispiel dem Halbleiterpackage 4 der 5 ähnlich sein und gleiche Komponenten enthalten. In der 8 wurde der Einfachheit halber allerdings eine etwas vereinfachte Darstellung des Halbleiterpackage 4 gewählt. Auf der Hauptoberfläche 6 sind unter anderem ein Hochfrequenzleitungselement 8 und eine Schutzstruktur 14 angeordnet.
  • Die 8C bzw. 8D zeigen eine seitliche Querschnittsansicht bzw. eine Draufsicht eines weiteren Schrittes des beschriebenen Verfahrens. Dabei wird ein Unterfüllmaterial 10 auf der Platine 2 abgeschieden. Im Beispiel der 8 wird das Unterfüllmaterial 10 von einem Nadel- oder Spritzenspender (needle dispenser) auf die Platine 2 appliziert. Im Beispiel der 8 kann ein erster Tropfen 32A des Unterfüllmaterials 10 auf der Platine 2 an einer ersten an die Ecke 12 des Halbleiterpackage 4 angrenzenden Seite 34A dispensiert werden. Ferner kann ein zweiter Tropfen 32B des Unterfüllmaterials 10 auf der Platine 2 an einer zweiten an die Ecke 12 des Halbleiterpackage 4 angrenzenden Seite 34B dispensiert werden. In einem weiteren Beispiel kann nur ein einzelner Tropfen auf der Ecke 12 des Halbleiterpackage 4 dispensiert werden. In noch weiteren Beispielen können auf den Seiten 34A, 34B auch mehr als zwei Tropfen dispensiert werden. Es ist klar, dass die Anzahl der applizierten Tropfen von der gewünschten Form des später ausgehärteten Unterfüllmaterials 10 abhängen kann.
  • Die 8E bzw. 8F zeigen eine seitliche Querschnittsansicht bzw. eine Draufsicht eines weiteren Schrittes des beschriebenen Verfahrens. Nach seiner Applikation breitet sich das Unterfüllmaterial 10 aufgrund wirkender Kapillarkräfte unter der Hauptoberfläche 6 des Halbleiterpackage 4 aus. Dabei kann das Unterfüllmaterial 10 durch die Schutzstruktur 14 gestoppt werden, so dass das Hochfrequenzleitungselement 8 von dem Unterfüllmaterial 10 unbedeckt bleibt. Die Tropfen 30A, 30B können ineinanderlaufen, wodurch das Unterfüllmaterial 10 zwei im Wesentlichen zueinander rechtwinklige Teile 36A, 36B ausbilden kann, welche die an die Ecke 12 des Halbleiterpackage 4 angrenzenden Seitenkanten des Halbleiterpackage bedecken können.
  • 10 zeigt schematisch eine Draufsicht einer Halbleitervorrichtung 1000 gemäß der Offenbarung. Beispielsweise kann die Halbleitervorrichtung 1000 gemäß dem Verfahren der 8 hergestellt werden. Die Halbleitervorrichtung 1000 enthält ein auf einer Platine 2 angeordnetes Halbleiterpackage 4, wobei eine Hauptoberfläche 6 des Halbleiterpackage 4 der Platine 2 zugewandt ist. Ein Unterfüllmaterial 10 und Hochfrequenzleitungselemente 8 sind zwischen der Platine 2 und der Hauptoberfläche 6 des Halbleiterpackage 4 angeordnet. Im Gegensatz zu einigen vorhergehenden Beispielen sind die Hochfrequenzleitungselemente 8 nicht entlang der Seitenkanten des Halbleiterpackage 4 angeordnet, sondern in Eckbereichen der Hauptoberfläche 6. Ferner ist im Gegensatz zu einigen vorhergehenden Beispielen das Unterfüllmaterial 10 nicht in Eckbereichen der Hauptoberfläche 6 angeordnet, sondern entlang der Seitenkanten des Halbleiterpackage 4. Im Beispiel der 10 ist das Unterfüllmaterial 10 im zentralen Bereich der jeweiligen Seitenkante angeordnet. Analog zu vorhergehenden Beispielen überlappen sich die Hochfrequenzleitungselemente 8 und das Unterfüllmaterial 10 in einer Orthogonalprojektion auf die Hauptoberfläche 6 des Halbleiterpackage 4 nicht. Die Hochfrequenzleitungselemente 8 sind von dem Unterfüllmaterial 10 unbedeckt. Im Beispiel der 10 sind beispielhaft vier Hochfrequenzelemente 8 in den Eckbereichen der Hauptoberfläche des Halbleiterpackage 4 angeordnet. Die Halbleitervorrichtung 1000 kann auch weitere Hochfrequenzleitungselemente (z.B. Hochfrequenzsignalanschlüsse, Hochfrequenzsignalleitungen, etc.) aufweisen, die sich in einer Orthogonalprojektion auf die Hauptoberfläche 6 ebenfalls nicht mit dem Unterfüllmaterial 10 überlappen.
  • Im Sinne der vorliegenden Beschreibung brauchen die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“ und/oder „elektrisch gekoppelt“ nicht unbedingt zu bedeuten, dass Komponenten direkt miteinander verbunden oder gekoppelt sein müssen. Es können dazwischenliegende Komponenten zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“ oder „elektrisch gekoppelten“ Komponenten vorliegen.
  • Ferner kann das Wort „über“, das zum Beispiel mit Bezug auf eine Materialschicht verwendet wird, die „über“ einer Fläche eines Objekts ausgebildet ist oder sich „über“ ihr befindet, in der vorliegenden Beschreibung in dem Sinne verwendet werden, dass die Materialschicht „direkt auf“, zum Beispiel in direktem Kontakt mit, der gemeinten Fläche angeordnet (zum Beispiel ausgebildet, abgeschieden usw.) ist. Das Wort „über“, das zum Beispiel mit Bezug auf eine Materialschicht verwendet wird, die „über“ einer Fläche ausgebildet oder angeordnet ist, kann im vorliegenden Text auch in dem Sinne verwendet werden, dass die Materialschicht „indirekt auf“ der gemeinten Fläche angeordnet (z. B. ausgebildet, abgeschieden usw.) ist, wobei sich zum Beispiel eine oder mehrere zusätzliche Schichten zwischen der gemeinten Fläche und der Materialschicht befinden.
  • Insofern die Begriffe „haben“, „enthalten“, „aufweisen“, „mit“ oder Varianten davon entweder in der detaillierten Beschreibung oder den Ansprüchen verwendet werden, sollen diese Begriffe in einer ähnlichen Weise einschließend sein wie der Begriff „umfassen“. Das bedeutet, im Sinne der vorliegenden Beschreibung sind die Begriffe „haben“, „enthalten“, „aufweisen“, „mit“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein von genannten Elementen oder Merkmalen anzeigen, aber nicht weitere Elemente oder Merkmale ausschließen. Die Artikel „ein/eine/einer“ oder „der/die/das“ sind so zu verstehen, dass sie die Mehrzahlbedeutung wie auch die Einzahlbedeutung enthalten, sofern der Kontext nicht eindeutig ein anderes Verständnis nahelegt.
  • Darüber hinaus wird das Wort „beispielhaft“ im vorliegenden Text in dem Sinne verwendet, dass es als ein Beispiel, ein Fall oder eine Veranschaulichung dient. Ein Aspekt oder ein Design, der bzw. das im vorliegenden Text als „beispielhaft“ beschrieben wird, ist nicht unbedingt in dem Sinne zu verstehen, als habe er bzw. es Vorteile gegenüber anderen Aspekten oder Designs. Vielmehr soll die Verwendung des Wortes „beispielhaft“ Konzepte in einer konkreten Weise darstellen. Im Sinne dieser Anmeldung meint der Begriff „oder“ kein exklusives „oder“, sondern ein inklusives „oder“. Das heißt, sofern nicht etwas anderes angegeben ist oder der Kontext keine andere Deutung zulässt, meint „X verwendet A oder B“ jede der natürlichen inklusiven Permutationen. Das heißt, wenn X A verwendet, X B verwendet oder X sowohl A als auch B verwendet, so ist „X verwendet A oder B“ in jedem der oben genannten Fälle erfüllt. Außerdem können die Artikel „ein/eine/einer“ im Sinne dieser Anmeldung und der beiliegenden Ansprüche allgemein als „ein oder mehr“ ausgelegt werden, sofern nicht ausdrücklich ausgesagt ist oder eindeutig aus dem Kontext zu erkennen ist, dass lediglich eine Einzahl gemeint ist. Des Weiteren bedeutet mindestens eines von A und B oder dergleichen allgemein A oder B oder sowohl A als auch B.
  • Im vorliegenden Text werden Vorrichtungen und Verfahren für die Herstellung von Vorrichtungen beschrieben. Anmerkungen, die in Verbindung mit einer beschriebenen Vorrichtung gemacht werden, können auch für ein entsprechendes Verfahren gelten, und umgekehrt. Wenn zum Beispiel eine bestimmte Komponente einer Vorrichtung beschrieben wird, so kann ein entsprechendes Verfahren für die Herstellung der Vorrichtung einen Vorgang zum Bereitstellen der Komponente in einer geeigneten Weise enthalten, selbst wenn ein solcher Vorgang in den Figuren nicht explizit beschrieben oder veranschaulicht ist. Außerdem können die im vorliegenden Text beschriebenen Merkmale der verschiedenen beispielhaften Aspekte miteinander kombiniert werden, sofern nicht ausdrücklich etwas anderes angemerkt ist.
  • Obgleich die Offenbarung mit Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde, fallen dem Fachmann äquivalente Abänderungen und Modifizierungen ein, die mindestens zum Teil auf dem Lesen und Verstehen dieser Beschreibung und der beiliegenden Zeichnungen beruhen. Die Offenbarung enthält alle derartigen Modifizierungen und Abänderungen und wird allein durch das Konzept der folgenden Ansprüche beschränkt. Speziell in Bezug auf die verschiedenen Funktionen, die durch die oben beschriebenen Komponenten (zum Beispiel Elemente, Ressourcen usw.) ausgeführt werden, ist es beabsichtigt, dass, sofern nicht etwas anderes angegeben ist, die Begriffe, die dafür verwendet werden, solche Komponenten zu beschreiben, jeglichen Komponenten entsprechen, welche die spezifizierte Funktion der beschriebenen Komponente (die beispielsweise funktional äquivalent ist) ausführen, selbst wenn sie der offenbarten Struktur, welche die Funktion der hierin dargestellten beispielhaften Implementierungen der Offenbarung ausführt, nicht strukturell äquivalent ist. Ferner kann, auch wenn ein bestimmtes Merkmal der Offenbarung mit Bezug auf nur eine von verschiedenen Implementierungen offenbart wurde, ein solches Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, so wie es für eine gegebene oder bestimmte Anwendung gewünscht wird und vorteilhaft ist.
  • Bezugszeichenliste
    • 2
    Platine
    4
    Halbleiterpackage
    6
    Hauptoberfläche
    8
    Hochfrequenzleitungselement
    10
    Unterfüllmaterial
    12
    Ecke
    14
    Schutzstruktur
    16
    Anschlusselement
    18
    Halbleiterchip
    20
    Moldmaterial
    22
    Hochfrequenzlaminatschicht
    24
    Signalanschluss
    26
    Masseanschluss
    28
    Seite
    30
    Seite
    32
    Tropfen
    34
    Seite
    36
    Teil
    38
    Kontaktpad

Claims (21)

  1. Halbleitervorrichtung, umfassend: eine Platine; ein Halbleiterpackage mit einer Hauptoberfläche, wobei das Halbleiterpackage auf der Platine angeordnet ist und die Hauptoberfläche der Platine zugewandt ist; ein auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnetes Hochfrequenzleitungselement des Halbleiterpackage, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen; und ein Unterfüllmaterial, welches zwischen der Platine und dem Halbleiterpackage angeordnet ist, wobei sich das Hochfrequenzleitungselement und das Unterfüllmaterial in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Hochfrequenzleitungselement ein Hochfrequenzsignalanschluss zum Übertragen des Signals mit einer Frequenz von größer als 10GHz an die Platine ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Halbleiterpackage umfasst: einen Halbleiterchip mit einer Hauptoberfläche; und ein Moldmaterial mit einer Hauptoberfläche, wobei die Hauptoberfläche des Halbleiterchips und die Hauptoberfläche des Moldmaterials die Hauptoberfläche des Halbleiterpackage koplanar ausbilden, und das Hochfrequenzleitungselement über der Hauptoberfläche des Moldmaterials angeordnet ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: einen Signalanschluss des Halbleiterpackage für analoge oder digitale Signale, wobei der Signalanschluss in einem Eckbereich der Hauptoberfläche des Halbleiterpackage angeordnet ist und von dem Unterfüllmaterial bedeckt ist.
  5. Halbleitervorrichtung nach Anspruch 4, ferner umfassend: einen Masseanschluss des Halbleiterpackage, wobei der Masseanschluss auf der Hauptoberfläche des Halbleiterpackage zwischen dem Signalanschluss und dem Hochfrequenzleitungselement angeordnet ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei der Masseanschluss von dem Unterfüllmaterial bedeckt ist.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: mehrere Masseanschlüsse des Halbleiterpackage, wobei die Masseanschlüsse auf der Hauptoberfläche des Halbleiterpackage angeordnet sind und das Hochfrequenzleitungselement U-förmig umgeben.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Unterfüllmaterial zwei zueinander rechtwinklige Teile aufweist, welche die an einen Eckbereich des Halbleiterpackage angrenzenden Seitenkanten des Halbleiterpackage bedecken.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Schutzstruktur, die zwischen dem Hochfrequenzleitungselement und dem Unterfüllmaterial angeordnet ist, wobei das Unterfüllmaterial die Schutzstruktur kontaktiert.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die Schutzstruktur zwischen dem Signalanschluss und dem Masseanschluss angeordnet ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, wobei die Schutzstruktur durch mehrere ineinander geflossene Lotkugeln ausgebildet wird, wobei die Lotkugeln auf mehreren miteinander verbundenen Kontaktpads der Platine angeordnet sind.
  12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Hauptoberfläche des Halbleiterpackage erste gegenüberliegende Seiten mit einer ersten Seitenlänge und zweite gegenüberliegende Seiten mit einer zweiten Seitenlänge aufweist, wobei die erste Seitenlänge größer als die zweite Seitenlänge ist, das Hochfrequenzleitungselement an einer der ersten Seiten angeordnet ist, entlang der gesamten zweiten Seiten kein Hochfrequenzleitungselement des Halbleiterpackage angeordnet ist, und das Unterfüllmaterial entlang der gesamten zweiten Seiten angeordnet ist.
  13. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend: eine auf der Platine oder auf der Hauptoberfläche des Halbleiterpackage angeordnete Hochfrequenzsignalleitung, welche mit dem Hochfrequenzleitungselement elektrisch verbunden ist und von dem Unterfüllmaterial unbedeckt ist.
  14. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Elastizitätsmodul des Unterfüllmaterials einen Wert von größer als 8GPa aufweist.
  15. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das Unterfüllmaterial in einem Eckbereich oder in einem Kantenbereich der Hauptoberfläche des Halbleiterpackage zwischen der Platine und dem Halbleiterpackage angeordnet ist.
  16. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei weiteres Unterfüllmaterial außerhalb eines Eckbereichs der Hauptoberfläche zwischen der Platine und dem Halbleiterpackage angeordnet ist, wobei sich das Hochfrequenzleitungselement und das weitere Unterfüllmaterial in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.
  17. Halbleitervorrichtung, umfassend: ein Halbleiterpackage mit einer Hauptoberfläche; ein auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnetes Hochfrequenzleitungselement des Halbleiterpackage, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz an eine Platine bereitzustellen; und eine Schutzstruktur, die auf der Hauptoberfläche des Halbleiterpackage angeordnet ist, wobei sich die Schutzstruktur und ein Bereich der Hauptoberfläche, der dazu ausgelegt ist, bei einem Anordnen des Halbleiterpackage auf der Platine mit einem Unterfüllmaterial zwischen der Hauptoberfläche und der Platine bedeckt zu werden in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.
  18. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Anordnen eines Halbleiterpackage mit einer Hauptoberfläche auf einer Platine; und Abscheiden eines Unterfüllmaterials auf der Platine, wobei die Hauptoberfläche der Platine zugewandt ist, ein Hochfrequenzleitungselement des Halbleiterpackage auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnet ist, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu übertragen, und das Unterfüllmaterial zwischen der Platine und dem Halbleiterpackage angeordnet ist, wobei sich das Hochfrequenzleitungselement und das Unterfüllmaterial in einer Orthogonalprojektion auf die Hauptoberfläche nicht überlappen.
  19. Verfahren nach Anspruch 18, wobei das Abscheiden des Unterfüllmaterials umfasst: Dispensieren eines ersten Tropfens des Unterfüllmaterials auf der Platine; Dispensieren eines zweiten Tropfens des Unterfüllmaterials auf der Platine; und Ineinanderlaufen des ersten und zweiten Tropfens, wobei das Unterfüllmaterial zwei zueinander rechtwinklige Teile ausbildet.
  20. Halbleitervorrichtung, umfassend: eine Platine; ein Halbleiterpackage mit einer Hauptoberfläche, wobei das Halbleiterpackage auf der Platine angeordnet ist und die Hauptoberfläche der Platine zugewandt ist; ein auf der Hauptoberfläche oder innerhalb des Halbleiterpackage angeordnetes Hochfrequenzleitungselement des Halbleiterpackage, wobei das Hochfrequenzleitungselement dazu ausgelegt ist, ein Signal mit einer Frequenz von größer als 10GHz zu leiten; und ein Unterfüllmaterial, welches zwischen der Platine und dem Halbleiterpackage angeordnet ist und die gesamte Hauptoberfläche bedeckt, wobei das Unterfüllmaterial eine Dielektrizitätszahl von kleiner als 2,5 aufweist.
  21. Halbleitervorrichtung nach Anspruch 20, wobei der thermische Ausdehnungskoeffizient des Unterfüllmaterials einen Wert von kleiner als 20 ppm/K aufweist.
DE102017223689.2A 2017-12-22 2017-12-22 Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren Granted DE102017223689A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102017223689.2A DE102017223689A1 (de) 2017-12-22 2017-12-22 Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
US16/227,427 US20190198455A1 (en) 2017-12-22 2018-12-20 Semiconductor apparatuses with radio-frequency line elements, and associated manufacturing methods
CN201811574662.4A CN109962056B (zh) 2017-12-22 2018-12-21 具有高频线元件的半导体装置和相应的制造方法
JP2018004998U JP3221210U (ja) 2017-12-22 2018-12-21 高周波伝導要素を備えた半導体装置およびその製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017223689.2A DE102017223689A1 (de) 2017-12-22 2017-12-22 Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE102017223689A1 true DE102017223689A1 (de) 2019-06-27

Family

ID=66530627

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017223689.2A Granted DE102017223689A1 (de) 2017-12-22 2017-12-22 Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren

Country Status (4)

Country Link
US (1) US20190198455A1 (de)
JP (1) JP3221210U (de)
CN (1) CN109962056B (de)
DE (1) DE102017223689A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190198455A1 (en) * 2017-12-22 2019-06-27 Infineon Technologies Ag Semiconductor apparatuses with radio-frequency line elements, and associated manufacturing methods
DE112020003969B4 (de) 2019-10-15 2023-10-26 International Business Machines Corporation Struktur mit einer gesteuerten kapillaren bedeckung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020111423A1 (en) * 2001-02-12 2002-08-15 Korea Advanced Institute Of Science And Technology Method for manufacturing conductive adhesive for high frequency flip chip package application
US20040140550A1 (en) * 2002-11-11 2004-07-22 Kyocera Corporation High-frequency package
US20050189641A1 (en) * 2002-12-03 2005-09-01 Advanced Semiconductor Engineering, Inc. Semiconductor package
WO2006019336A2 (en) * 2004-08-11 2006-02-23 Andrey Petrovich Zemlianov Impedance controlled interconnect substrate and package for high-frequency electronic device
DE102009044967A1 (de) * 2008-09-30 2010-05-27 Infineon Technologies Ag System auf einem Chip mit HF-Abschirmung auf dem Chip
DE102010001407A1 (de) * 2009-01-30 2010-09-30 Infineon Technologies Ag Integrierte Antennen auf Wafer-Ebene

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4659805B2 (ja) * 2007-10-05 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP5371997B2 (ja) * 2008-09-05 2013-12-18 三菱電機株式会社 高周波回路パッケージおよびセンサモジュール
DE102017223689A1 (de) * 2017-12-22 2019-06-27 Infineon Technologies Ag Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020111423A1 (en) * 2001-02-12 2002-08-15 Korea Advanced Institute Of Science And Technology Method for manufacturing conductive adhesive for high frequency flip chip package application
US20040140550A1 (en) * 2002-11-11 2004-07-22 Kyocera Corporation High-frequency package
US20050189641A1 (en) * 2002-12-03 2005-09-01 Advanced Semiconductor Engineering, Inc. Semiconductor package
WO2006019336A2 (en) * 2004-08-11 2006-02-23 Andrey Petrovich Zemlianov Impedance controlled interconnect substrate and package for high-frequency electronic device
DE102009044967A1 (de) * 2008-09-30 2010-05-27 Infineon Technologies Ag System auf einem Chip mit HF-Abschirmung auf dem Chip
DE102010001407A1 (de) * 2009-01-30 2010-09-30 Infineon Technologies Ag Integrierte Antennen auf Wafer-Ebene

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190198455A1 (en) * 2017-12-22 2019-06-27 Infineon Technologies Ag Semiconductor apparatuses with radio-frequency line elements, and associated manufacturing methods
DE112020003969B4 (de) 2019-10-15 2023-10-26 International Business Machines Corporation Struktur mit einer gesteuerten kapillaren bedeckung

Also Published As

Publication number Publication date
US20190198455A1 (en) 2019-06-27
CN109962056A (zh) 2019-07-02
CN109962056B (zh) 2023-08-01
JP3221210U (ja) 2019-05-16

Similar Documents

Publication Publication Date Title
EP3346548B1 (de) Modulanordnung mit eingebetteten komponenten und einer integrierten antenne, vorrichtung mit modulanordnungen und verfahren zur herstellung
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102014118563B4 (de) Halbleitergehäuse mit integrierter Mikrowellenkomponente und Verfahren zu deren Herstellung
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102012104731B4 (de) Halbleitervorrichtungsbaugruppe und Verfahren zum Ausbilden dieser
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE102016110862B4 (de) Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE112017001828T5 (de) Elektrische verbindungsbrücke
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102016107678A1 (de) Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
WO2014016165A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE10222608A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019212931A1 (de) Gehäusetechnik auf scheibenebene mit integrierten antennenstrukturen
DE102017223689A1 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE102017215797A1 (de) Verfahren zur Herstellung von gehäusten Halbleitervorrichtungen
DE102009029870A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung
DE112020000155B4 (de) Verfahren zum Montieren von Chips durch Stapeln mit Rotation und gestapelte Chip-Struktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R018 Grant decision by examination section/examining division