CN109962056B - 具有高频线元件的半导体装置和相应的制造方法 - Google Patents

具有高频线元件的半导体装置和相应的制造方法 Download PDF

Info

Publication number
CN109962056B
CN109962056B CN201811574662.4A CN201811574662A CN109962056B CN 109962056 B CN109962056 B CN 109962056B CN 201811574662 A CN201811574662 A CN 201811574662A CN 109962056 B CN109962056 B CN 109962056B
Authority
CN
China
Prior art keywords
semiconductor package
circuit board
underfill material
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811574662.4A
Other languages
English (en)
Other versions
CN109962056A (zh
Inventor
W·哈特纳
C·盖斯勒
T·基尔格
J·洛德迈耶
F-X·米尔鲍尔
M·R·涅斯纳
C·韦希特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109962056A publication Critical patent/CN109962056A/zh
Application granted granted Critical
Publication of CN109962056B publication Critical patent/CN109962056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

本公开涉及半导体装置和用于制造半导体装置的方法。该半导体装置包括：电路板；具有主表面的半导体封装，其中半导体封装布置在电路板上并且主表面面向电路板；半导体封装的高频线元件，布置在该主表面上或半导体封装内，其中该高频线元件被配置为传输频率大于10GHz的信号；和底部填充材料，其布置在电路板和半导体封装之间，其中高频线元件和底部填充材料在该主表面上的正交投影中不重叠。

Description

具有高频线元件的半导体装置和相应的制造方法
技术领域
本公开总体上涉及半导体技术。特别地，本公开涉及具有高频线元件的半导体装置以及制造这种半导体装置的方法。
背景技术
高频应用(例如雷达应用)可能具有半导体封装，该半导体封装以其端子元件焊接在电路板上。在板上温度循环(TCoB)的范围内，测试焊点承受温度循环引起的热应力的能力。新产品开发中不断增加的集成度导致封装尺寸的增加，从而导致所制造的半导体装置的板上温度循环性能降低。因此，半导体装置的制造商正在寻求提供具有改进的板上温度循环性能的改进半导体装置以及制造这种半导体装置的方法。
发明内容
各个方面涉及一种半导体装置，包括：电路板；具有主表面的半导体封装(半导体壳体)，其中该半导体封装布置在电路板上并且该主表面面向电路板；半导体封装的高频线元件，其布置在主表面上或半导体封装内，其中高频线元件被配置为传输频率大于10GHz的信号；和底部填充材料，其布置在电路板和半导体封装之间，其中高频线元件和底部填充材料在该主表面上的正交投影中不重叠。
各个方面涉及一种半导体装置，包括：具有主表面的半导体封装；半导体封装的高频线元件，布置在主表面上或半导体封装内，其中高频线元件被配置为向电路板提供频率大于10GHz的信号；以及保护结构，布置在半导体封装的主表面上，其中保护结构和该主表面的一个区域在该主表面上的正交投影中不重叠，该区域被构造为在将半导体封装布置在电路板上的情况下以该主表面和电路板之间的底部填充材料被覆盖。
各个方面涉及一种用于制造半导体装置的方法，其中该方法包括：在电路板上布置具有主表面的半导体封装；和在电路板上沉积底部填充材料，其中主表面面向电路板，半导体封装的高频线元件布置在主表面上或半导体封装内，其中高频线元件被配置为传输频率大于10GHz的信号，并且底部填充材料布置在电路板和半导体封装之间，其中高频线元件和底部填充材料在该主表面上的正交投影中不重叠。
各个方面涉及一种半导体装置，包括：电路板；具有主表面的半导体封装，其中半导体封装布置在电路板上并且主表面面向电路板；半导体封装的高频线元件，布置在该主表面上或半导体封装内，其中高频线元件被配置为传导频率大于10GHz的信号；和底部填充材料，布置在电路板和半导体封装之间并覆盖整个主表面，其中底部填充材料具有小于2.5的介电常数。
附图说明
附图旨在增强对本公开各方面的理解。附图示出了实施例，并且与说明书一起用于解释这些方面的原理。附图的元素不一定相对彼此按比例缩放。相同的附图标记表示相应的类似部件。
图1包括图1A和图1B。图1A示意性地示出了根据本公开的半导体装置100的横截面侧视图，其具有布置在电路板上的半导体封装。图1B示意性地示出了半导体封装的仰视图。
图2包括图2A和图2B。图2A示意性地示出了根据本公开的半导体装置200的横截面侧视图。图2B示意性地示出了半导体装置200的仰视图。
图3示出了根据本公开的用于制造半导体装置的方法的流程图。
图4包括图4A和图4B。图4A示意性地示出了根据本公开的半导体装置400的横截面侧视图，其具有布置在电路板上的半导体封装。图4B示意性地示出了半导体封装的仰视图。
图5示意性地示出了根据本公开的半导体装置500的横截面侧视图。半导体装置500包括布置在电路板上的半导体封装。半导体装置500可以被认为是图1的半导体装置100的更详细的实现。此外，半导体封装可以被认为是图2的半导体装置200的更详细的实现。
图6示意性地示出了根据本公开的半导体装置600的仰视图。半导体装置600可以被认为是图2的半导体装置200的更详细的实现。半导体装置600可以布置在电路板上，并且在这种情况下，也可以被认为是图1的半导体装置100的更详细的实现。
图7包括图7A至图7D，其示意性地示出了根据本公开的具有特定布局的半导体装置700A至700D的仰视图。半导体装置700A至700D包括具有特殊布局的底部填充材料。
图8包括图8A至图8F，其示意性地示出了根据本公开的用于制造半导体装置800的方法的侧向截面图和俯视图。图8的方法可以被认为是图3的方法的更详细的实现。
图9示出了电路板上的多个互连的接触垫的底座。相互连接的接触垫可以用于制造保护结构。
图10示意性地示出了根据本公开的半导体装置1000的横截面侧视图。半导体装置1000包括布置在电路板上的半导体封装，其中底部填充材料沿着半导体封装的侧边缘布置。
具体实施方式
在以下详细描述中，参考了附图，其示出了可以实现本公开的具体方面和实施例。在这方面，参考所描述附图的方向使用诸如“顶部”、“底部”、“前部”、“后部”等方向术语。因为所描述的实施例的组件可以定位在不同的方向上，所以方向术语可以用于说明的目的而不被限制。可以利用其他方面，并且可以在不偏离本公开概念的情况下进行结构或逻辑上的改变。也就是说，以下详细描述不应被理解为限制意义。
本文描述的方法或由此制造的装置可以包括一个或多个半导体芯片。通常，半导体芯片可以包括集成电路、无源电子元件、有源电子元件等。集成电路可以实现为逻辑集成电路、模拟集成电路、混合信号集成电路、集成电源电路等。在一个示例中，半导体芯片可以由半导体元素材料制成，例如硅等。在另一个示例中，半导体芯片可以由化合物半导体材料制成，例如氮化镓、碳化硅、锗化硅、砷化镓等。
半导体芯片可以至少部分地由模制材料(或封装材料)封装。由此生产的装置可以形成半导体封装(半导体封装件)。这里描述的半导体封装不限于特定类型。例如，半导体封装可以是晶圆级封装(特别是扇入型晶圆级封装)、嵌入式晶圆级封装(特别是扇出型晶圆级封装)、芯片级封装、球栅阵列封装等。模制材料可包括以下中的至少一种：层压材料、环氧树脂、填充环氧树脂、玻璃环氧树脂、酰亚胺、热塑性塑料、热固性聚合物和聚合物共混物。可以使用各种技术用封装材料密封组件，例如至少以下的一种：压缩模塑、注塑、粉末模塑、液体模塑、层压等。
本文描述的半导体封装或装置可以在高频或微波频率范围内运行，其通常可以在约10GHz至约300GHz的范围内。举例来说，本文描述的半导体芯片因此可以包括在大于10GHz的频率范围内运行的集成高频或微波电路。这种微波电路可以包括例如微波发射器、微波接收器、微波收发器、微波传感器或微波检测器。这里描述的装备可以用于雷达应用。雷达微波装置可用于例如汽车或工业应用中，用于距离确定/测量系统。举例来说，车辆自适应巡航控制系统或车辆防撞系统能够在微波频率范围内(例如24GHz或80GHz左右)运行。
这里描述的半导体封装或装置可以包括一个或多个高频线元件。特别地，高频线元件可以设计为能够发送频率大于10GHz的信号。在一个示例中，高频线元件可以是半导体封装的高频信号端口。高频信号端口能够被形成为如焊接材料的端子元件(例如，焊球、焊料沉积物、焊料涂层、焊珠、焊料凸点)。高频信号端子可以对应于半导体封装的输出端子，其将在半导体封装的集成电路中给电路板提供频率大于10GHz的经处理的高频信号。在另一示例中，高频线元件可以是高频信号线。在这里描述的装置中，高频信号线可以布置在半导体封装的主表面上或电路板的主表面上。高频信号线可以设计为传输频率大于10GHz的高频信号。在另一示例中，高频线元件可以是天线，其被设计为发送和/或接收频率大于10GHz的高频信号。
本文描述的方法或由其制成的装置可以包括底部填充材料。底部填充材料尤其可以布置在电路板与位于电路板上的半导体封装之间。由于半导体芯片、模制材料、电路板和端子元件的不同热膨胀系数，所以在这些部件之间可能产生温度引起的机械应力。通过使用底部填充材料可以减少这种机械应力。特别地，底部填充材料可以是基于环氧树脂的底部填充材料。底部填充材料可以由可固化的有机基质构成，其可以通过填料颗粒补充。可以特别选择填料颗粒以影响底部填充材料的电学、热学和机械性能。在一个实例中，可以通过使用二氧化硅填料颗粒，影响底部填充材料的热膨胀系数或弹性模量。在另一个例子中，可以通过使用金属颗粒，例如银或铜，影响底部填充材料的导电性。特别地，本文所述的底部填充材料可具有大于约8GPa的弹性模量。此外，本文所述的底部填充材料尤其可以具有小于约2.5的介电常数。此外，本文所述的底部填充材料尤其可以具有小于约20ppm/K的热膨胀系数。
图1包括图1A和图1B，示出了根据本公开的半导体装置100的不同视图。半导体装置100以一般方式示出，定性地描述本公开的各方面。图1示出了半导体装置100的基本组件，其还可以包含其他组件，为简单起见未示出。例如，半导体装置100可以通过结合根据本公开的其他装置描述的任何方面进行扩展。
图1A示意性地示出了半导体装置100的横截面侧视图。在图1的示例中，为简单起见，未示出整个半导体装置100，其由虚线表示。半导体装置100包括电路板2和具有主表面6的半导体封装4，其中半导体封装4布置在电路板2上并且主表面6面向电路板2。半导体装置100还包括半导体封装4的高频线部件8，其布置在主表面6上或半导体封装4内，其中高频线元件8被配置为传输频率大于10GHz的信号。在图1的示例中，高频线元件8示例性地布置在主表面6上。然而，在另一示例中，高频线元件8也可以布置在半导体封装4内部或半导体封装4的主表面上(与主表面6相对)。此外，在图1的示例中，高频导电元件8被描绘为矩形、立方体或长方体。然而，高频线元件8不限于特定的几何形状。在另一示例中，高频线元件8例如也可以被描绘为圆形或球形。
半导体装置100还包括底部填充材料10，其布置在电路板2和半导体封装4之间的，其中高频线元件8和底部填充材料10在主表面6上的正交投影中不重叠，如图1B所示。特别地，高频线元件8因此未被底部填充材料10覆盖。在图1的示例中，底部填充材料10示例性地布置在电路板2和半导体封装4之间的主表面6的角部区域中。在图1的示例中，底部填充材料10覆盖主表面6的角部12和与该角部12邻接的、主表面6的侧边缘。
在本文所示的示例中，底部填充材料10可以延伸到至少半个间距(端子元件的间隙间隔)的距离。例如，间距可以在500至300微米的范围内，其中底部填充材料10与高频线元件8的相关最小距离在250至150微米的范围内。
在另一个示例中，主表面6的角部12可以至少部分地保持未被底部填充材料10覆盖。此外，底部填充材料10不需要连续地覆盖侧边缘，而是可以出现中间区段，其中一个或两个侧边缘保持未被覆盖。因此，这里使用的术语“角部区域”不需要表示完全包围角部12的区域，而通常可以指定与角部12邻接或与角部12(直接)相邻的区域。
图1的示例中，底部填充材料10是矩形或立方体或长方体。然而，底部填充材料10不限于这种几何形状。由于图1的所选示图，底部填充材料10仅在主表面6的单个角部区域中示出。另外，底部填充材料10也可以布置在主表面6的多个角部区域中，在主表面6的一个或多个整个或部分侧边缘上，这也可以从下面的示例中看出。图1B示意性地示出了半导体封装4的仰视图，其中可以看到主表面6、高频线元件8和底部填充材料10。在进一步的实施例中，底部填充材料可以布置在半导体封装的边缘区域中，例如布置在边缘的中心区域中，如图1中的示例所示。
通过使用布置在半导体封装件4和电路板2之间的底部填充材料10能够减少半导体装置100的部件之间的机械应力，该机械应力可能在运行过程中或在半导体装置的板上温度循环过程中由于组件的不同热膨胀系数而产生。例如，半导体封装件4中半导体芯片的热膨胀系数可以约为3ppm/K，半导体封装件4中模型材料的热膨胀系数可以约为6ppm/K，电路板的热膨胀系数可以约为10-15ppm/K。然而，该底部填充材料10对半导体装置100的高频性能只有很小的影响，因为高频线部件8和底部填充材料10在主表面6上的正交投影上的不重叠，或者说高频线元件8未被底部填充材料10覆盖。因此，在半导体装置100中，板上温度循环性能可以增加，而不会在半导体装置100的运行过程中引起高频功率损耗。特别地，半导体装置100中高频功率损耗可以比以下的半导体装置小，该半导体装置的高频线元件被底层填充材料覆盖。当底部填充材料覆盖半导体封装的整个主表面时尤其如此。在示例性实施例中可以规定，半导体装置100的所有高频线元件(其传输频率为10GHz或更高的信号)在主表面6上的正交投影中不与底部填充材料10重叠。在进一步的实施例中可以规定，半导体装置100的高频线元件(其传输频率为10GHz或更高的信号)在主表面6上的正交投影中与底部填充材料10也是间隔开的(例如，至少半个间距或四分之一间距)。
图2包括图2A和图2B，其示出了根据本公开的半导体装置200的不同视图。半导体装置200以一般方式示出，定性地描述本公开的各方面。图2示出了半导体装置200的基本组件，其可以包含其他组件，为简单起见未示出。例如，半导体装置200可以通过结合根据本公开其他装置描述的任何方面进行扩展。
图2A示意性地示出半导体装置200的横截面侧视图，而图2B示出了半导体装置200的仰视图。在图2的示例中，为了简单起见，没有示出整个半导体装置200，其由虚线表示。半导体装置200包括具有主表面6的半导体封装件4，以及布置在主表面6上或半导体封装件4内部的半导体封装4的高频线部件8。高频线部件8被配置为向电路板(未示出)提供频率大于10GHz的信号。此外，半导体装置200具有保护结构14，其被布置在半导体封装件4的主表面6上，其中保护结构14和主表面的一个区域在主表面6上的正交投影中不重叠，该区域被构造为当将半导体封装4布置在电路板上的情况下以主表面6和电路板2之间的底部填充材料(未示出)被覆盖。在图2的示例中，保护结构14示例性地布置在高频线部件8和主表面6的角部区域之间的半导体封装件4的主表面6上，这也可以称为角部结合。
半导体封装4可以类似于图1的半导体封装4。与图1相反，图2的半导体封装4另外包括保护结构14。保护结构14的设计和相关制造方法的不同示例将在下面描述。半导体封装4可以布置在电路板(未示出)上，如图1所示。在这种布置中，保护结构14可以防止所使用的底部填充材料10覆盖高频线元件8。在一个示例中，底部填充材料10刚开始是液态然后固化。保护结构14可以实现阻挡功能，并且防止底部填充材料10误流到高频导电元件8上。
图3示出了根据本公开制造半导体装置的方法的流程图。该方法以一般方式示意并定性地描述本公开的各方面。该方法可以例如通过图8方法的任何方面扩展。例如，该方法可以用于制造图1的半导体装置100，因此在下文中将使用相应的附图标记。
在S1中，将具有主表面6的半导体封装4布置在电路板2上。在S2中，将底部填充材料10沉积在电路板2上。在所描述的方法中，半导体封装4的主表面6面向电路板2。此外，半导体封装4的高频导电元件8布置在主表面6上或半导体封装4的内部，其中高频线元件8被配置为传输频率大于10GHz的信号。此外，底部填充材料10布置在电路板2和半导体封装4之间，其中高频线元件8和底部填充材料10在主表面6上的正交投影中不重叠。
图4包括图4A和图4B，其示出了根据本公开的半导体装置400的不同视图。半导体装置400以一般方式示出，定性地描述本公开的各方面。图4示出了半导体装置400的基本组件，其可以包括其他组件，为简单起见未示出的。
图4A示意性地示出了半导体装置400的横截面侧视图。在图4的示例中，为了简单起见，未示出整个半导体装置400，其由虚线表示。半导体装置400具有前述附图中描述的部分装置。半导体装置400包括电路板2和具有主表面6的半导体封装4，其中半导体封装4布置在电路板2上并且主表面6面向电路板2。此外，半导体装置400包括半导体封装4的高频线元件8，其布置在主表面6上或半导体封装4内部，其中高频线元件8被配置为传导频率大于10GHz的信号。此外，半导体装置400具有底部填充材料10，其布置在电路板2和半导体封装4之间并且覆盖整个主表面6，其中底部填充材料10具有小于2.5的介电常数。图4B示意性地示出了半导体封装4的仰视图，其中可以看到主表面6、高频线元件8和底部填充材料10。
如上所述，当半导体封装的高频线元件被底部填充材料覆盖时，会对半导体装置的高频性能产生影响。在图4的半导体装置400中，通过选择介电常数小于2.5的底部填充材料10，降低底部填充材料10对半导体装置400的高频性能的影响。通过使用底部填充材料10完全覆盖主表面6，可以减少板上温度循环中发生的机械应力。就此而言，底部填充材料10的热膨胀系数尤其可以小于20ppm/K。
图5示意性地示出了根据本公开的半导体装置500的侧剖视图。半导体装置500可以被认为是图1的半导体装置100的更详细的实现。此外，图5中所示的半导体封装4可以被认为是图2的半导体装置200的更详细的实现。在图5的示例中，为了简单起见，未示出整个半导体装置500，其由虚线表示。
半导体装置500包括布置在电路板2上的半导体封装4，其中底部填充材料10布置在半导体封装4和电路板2之间。底部填充材料10的弹性模量可以具有大于8GPa的值。半导体封装4可以包括一个或多个半导体芯片18和模制材料20，其中模制材料20至少部分地封装半导体芯片18。在图5的示例中，模制材料20覆盖半导体芯片18的侧表面。在另一示例中，模制材料20可以另外覆盖半导体芯片18的上表面。半导体芯片18的下主表面和模制材料20的下主表面可以共面地形成半导体封装4的主表面。电路板2可以是如印刷电路板(PCB)或印刷电路板堆叠(PCB堆叠)。电路板2的最上层可以是高频层压层22，其可以由例如具有小介电常数的基于PTFE的材料制成。
在图5的示例中，半导体封装4可以使用端子元件16机械地和/或电连接到电路板2。图5示出了六个(示例性数量)这种端子元件16。端子元件16可以例如由焊料材料制成，其中半导体封装4焊接到电路板2上。端子元件16可以在其功能方面不同。端子元件16中的一个可以是布置在主表面6上的高频线元件8，其被配置为传输频率大于10GHz的信号，特别是将其提供给电路板2。在图5的示例中，高频线元件8尤其可以是半导体封装4的高频信号端子。高频线元件8和底部填充材料10在主表面6上的正交投影中不重叠。高频线元件8未被底部填充材料10覆盖，从而可以减少半导体装置500工作期间的高频功率损耗。
半导体装置500可以包括其他高频线元件(未示出)。在一个示例中，这可以是布置在半导体封装4的主表面6上的一个或多个其他的高频信号端子，其同样未被底部填充材料10覆盖。在另一示例中，可以是一个或多个高频信号线(未示出)，其可以布置在半导体封装4的主表面6上和/或布置在电路板2的主表面上。高频信号线可以电子连接到高频信号端子上并且不被底部填充材料10覆盖。
端子元件16中的另一个可以是半导体封装4的信号端子24，用于半导体封装4给电路板2提供或从电路板上接收模拟或数字信号。信号端子24布置在半导体封装4的主表面6的角部区域并且由底部填充材料10覆盖。端子元件16的另外一个可以是半导体封装4的接地端子26，其可以布置在信号端子24和高频线元件8之间的半导体封装4的主表面6上。在图5的示例中，接地端子26未被底部填充材料10覆盖。
一个或多个其他端子元件16可以是例如半导体封装4的其他电子端子。备选地，一个或多个其他端子元件16也可以是备用连接端子，其没有特殊电子功能，而由于它们在电路板2和半导体封装4之间的机械连接可以改善半导体装置500的板上温度循环性能。
半导体装置500可以可选地包括保护结构14，其布置在高频线元件8和底部填充材料10之间。特别地，保护结构14可以布置在信号端子24和接地端子26之间。保护结构14可以保护高频线元件8免受底部填充材料10的影响或限制，其中底部填充材料10可以接触保护结构14。底部填充材料10在初始是液体的情况下，保护结构14可以防止底部填充材料10流过高频传导构件8。随后硬化的底部填充材料10可以在半导体封装4的边缘处形成半月板的形状。在另一示例中，可以省去保护结构14，其中在这种情况下，应该以另一种方式确保高频线元件8保持不被底部填充材料10覆盖。底部填充材料10应至多覆盖接地连接26，使得高频线元件8可靠地保持未被底部填充材料10覆盖。
保护结构14可以以不同方式制造。下面描述的制造步骤可以用于在单个或已经隔离的半导体封装上制造保护结构，也可以用于在几个或尚未隔离的半导体封装上的批量工艺中制造保护结构，其可以例如是嵌入式晶圆级球栅阵列晶圆的形式。
在一个示例中，保护结构14可以由流入彼此的多个焊球形成，其中焊球布置在电路板2的多个互连的接触垫上。例如，电路板2的接触垫可以具有如图9所示的底座，并且可以由电路板2的上部铜层形成。在图9的示例中，示出了四个(示例性数量)的圆形接触垫38。其通过布置在接触垫38之间的部分相连接。由于接触垫的连续形状，由布置在其上的焊料材料制成的端子元件可以在焊接过程中合流并形成保护壁形式的保护结构14。电路板2上连续接触垫尤其可以是与接地端子26相对的电路板2接地接触垫。
在另一个例子中，保护结构14可以通过应用3D喷墨打印工艺制成。保护结构可以打印在半导体封装4的主表面6上并且由3D喷墨可打印的材料制成，例如光刻胶。3D喷墨打印机的针必须适合于此目的，使得所产生的保护或坝结构足够窄以在相应的端子元件16之间，特别是在信号端子24和接地端子26之间找到空间。此外，所产生的保护结构14的高度必须与初始液体状的底部填充材料10的粘度相匹配，以便起到阻挡元件的作用。
在另一个例子中，保护结构14可以通过光刻工艺制成。因此，保护结构14可以由光敏清漆或光敏粘合剂形成，其通过光刻工艺构造。第一步，沉积光敏材料的膜，例如通过旋涂、喷涂或干膜层压。沉积膜的厚度可以在端子元件16的厚度范围内。例如，焊球的直径可以在约100微米至约350微米的范围内。在沉积之后，可以通过光刻工艺构造膜。光刻工艺可以以晶圆或面板级别在分离半导体封装4之前执行。
在另一示例中，保护结构14可以由预制结构制成，其布置在半导体封装4的主表面6上的相关位置处。该结构可以是例如印制电路板轨道、硅块或模制材料体。在一个示例中，预制结构可以以晶圆或面板级别在分离半导体封装4之前布置。在这种情况下，保护结构可以覆盖几个尚未隔离的半导体封装。例如，保护结构可以形成矩形并且布置在四个相邻半导体封装(具有矩形主表面)的角部区域周围。分离半导体封装后，半导体封装的每个角部区域拥有L形的保护结构，例如图6所示。
在另一个示例中，保护结构14可以以批量工艺制造，首先，在单独的基座(如玻璃晶片)上制造了多个保护结构。在基座上可布置可溶解的涂层，例如厚度为几纳米的类金刚石碳涂层。在一个步骤中，可以首先在基座上形成一个或多个保护结构。为此，可以在基座上沉积材料膜(例如，通过涂覆技术或干膜层压)，其可以通过光刻工艺或使用激光构造，保护结构形成在基座上。形成的保护结构可以随后浸入到粘合剂材料或粘合剂中。
在进一步的步骤中，基座可以如此对准，基座上的保护结构位于尚未分离的半导体封装主表面上为保护结构指定位置的对面。例如，半导体封装件此时能够以嵌入式晶圆级球栅阵列(eWLB)晶圆的形式存在。在进一步的步骤中，基座能够在压力和温度升高情况下与半导体封装接触，其中，在半导体封装主表面上的保护结构借助预施加的粘合剂固定在指定位置(即高频线元件和半导体封装主表面的角部区域之间)。当可分离层从基座上分离时，例如通过激光(激光剥离)，可以随后释放保护结构或者拆卸基座。利用所描述的方法，可以制造例如整个嵌入式晶圆级球栅阵列晶圆(即多个半导体封装)的保护结构或坝结构。与在已分离的半导体封装上制造保护结构相比，这种方法能够大幅地降低成本。
图6示意性地示出了根据本公开的半导体装置600的仰视图。半导体装置600可以被认为是图2的半导体装置200的更详细的实现。半导体装置600可以布置在电路板上，并且在这种情况下，也可以被认为是图1的半导体装置100的更详细的实现。半导体装置600可以具有与图5的半导体装置类似的组件。
半导体装置600包括具有半导体芯片18的半导体封装4和至少部分地封装半导体芯片18的模制材料20。半导体装置600可以是扇出型晶圆级封装。半导体封装件4包括多个焊料球形式的端子元件16，其既可以布置在半导体芯片18的主表面上和也可以布置在模制材料20的主表面上。为了简单起见，图6中仅一些端子元件16设有附图标记。多个端子元件16可以是高频信号端子8，其布置在模制材料20的主表面上。与布置在模制材料20周边处的其他端子元件16相比，高频信号端子8向内移动，以缩短到半导体芯片18的距离，从而缩短将它们连接到半导体芯片18的线路的长度。
下面将参考布置在半导体装置600左上区域中的端子元件16示例性地描述其他不同类型的端子元件16。半导体封装4的九个(示例性数量)矩形布置的信号端子24(用于模拟或数字信号)位于角部区域，其布置在模制材料20的主表面上方。信号端子24由保护结构14围绕，在图6的示例中，其可以具有两个相互垂直的部分。多个布置在模制材料20主表面上的接地端子26邻接保护结构14，其能够U形环绕相应的高频信号端子8。保护结构14布置在信号端子24和接地端子26之间。
例如，半导体装置600可以布置在电路板(未示出)上，如图5所示。在这种情况下，底部填充材料可以布置在半导体封装4主表面6的四个角部区域中的每一个中(电路板2和半导体封装4之间)。由于保护结构14的布置，高频信号端子8保持未被底部填充材料覆盖。在另一个示例中，可以省略保护结构14，同时必须另外确保底部填充材料不覆盖高频信号端子8。例如，可以通过精确计量底部填充材料来实现。底部填充材料应最多地覆盖接地端子26，而使高频信号端子8不被覆盖。
图7包括图7A至图7D，其示意性地示出了根据本公开的具有特定布局的半导体装置700至700D的仰视图。半导体装置700A至700D包括具有特殊布局的底部填充材料。半导体装置700A至700D可以被认为是图1的半导体装置100的更详细的实现。
图7A的半导体装置700A包括具有主表面6的半导体封装4。此外，半导体装置700A包括多个端子元件16，其可以类似于图6中描述的端子构件16。举例来说，高频线元件8布置在主表面6的边缘上，并且与相邻的端子元件16相比缩进。半导体封装700A的主表面6具有相对的第一组侧边28A，28B(具有第一边长)和相对的第二组侧边30A，30B(具有第二边长)，其中第一边长大于第二边长。
半导体封装4的高频线元件8仅沿着较长第一组侧边28A，28B布置，由此高频线元件8到主表面6中心的距离能够减小。在图7A的示例中，三个(示例性数量)高频线元件8沿着上侧边28A和四个(示例性数量)高频线元件8沿着下侧边28B。沿着半导体封装4的短的整个第二组侧边30A，30B，没有布置半导体封装的高频线元件。沿着短边30A，30B布置的端子元件6具有到主表面6中心较大的距离。半导体装置700A还包括底部填充材料10，其沿着短的整个第二组侧边30A，30B布置。此外，在图7A的示例中，底部填充材料10还具有沿着长的侧边28A，28B的部分，使得底部填充材料10可以形成方括号的形状。
与具有正方形主表面的半导体装置相比，半导体装置700A的布局提供了半导体封装4高频线元件8仅沿着长的侧边30A，30B布置的可能性。因此，底部填充材料10可以完全沿着由高频线元件8空出的短侧边30A，30B并且部分地沿着长侧边28A，28B布置。与方形主表面半导体封装相比，这可以改善板上温度循环性能。
图7B的半导体装置700B可以类似于图7A的半导体装置700A，但是与半导体装置700A相比，半导体封装4的长侧边28A，28B没有底部填充材料10。半导体装置700B也提供了改进的板上温度循环性能。
图7C的半导体装置700C可以类似于图7A的半导体装置700A。与图7A相比，在图7C中，长侧边28A，28B稍微缩短。此外，在图7C的示例中，沿着两个长侧边28A，28B中的每一个显示出了的三个(示例性数量)高频线元件8。半导体装置700C也提供了改进的板上温度循环性能。
图7D的半导体装置700D可以类似于图7C的半导体装置700C，但是与半导体装置700C相比，半导体封装4的长侧边28A，28B没有底部填充材料10。半导体装置700D也提供了改进的板上温度循环性能。
图8包括图8A至图8F，其示意性地示出了根据本公开制造半导体装置800方法的横向截面图和俯视图。图8的方法可以被认为是图3方法更详细的实现。为简单起见，图8中未完全示出该方法中使用的组件，其在各个图中由虚线表示。特别地，图8中仅示出了半导体封装的主表面的一个角部区域。然而，图8中描述的步骤也可以应用于主表面的其他角落区域。
图8A或图8B分别示出了所述方法的步骤的侧向剖视图和俯视图。具有主表面6的半导体封装4布置在电路板2上方，主表面6面向电路板2。例如，半导体封装4可以类似于图5的半导体封装4并且包括相同的组件。在图8中，为了简单起见，选择了稍微简化的半导体封装4的表示。在主表面6上，布置有高频线元件8和保护结构14等。
图8C或图8D分别示出了所述方法另一步骤的侧向剖视图和俯视图。在这种情况下，底部填充材料10沉积在电路板2上。在图8的示例中，底部填充材料10通过针头或注射器分散器施加到电路板2。在图8的示例中，底部填充材料10的第一液滴32A可以分散到电路板2的第一侧边34A上，与半导体封装4角部12邻接。此外，底部填充材料10的第二液滴32B可以分散到电路板2的第二侧边34B上，与半导体封装4角部12邻接。在另一个示例中，可以仅在半导体封装4的角部12上分散单个液滴。在其他示例中，可以在侧边34A，34B上分散多于两个液滴。显然，施加的液滴数量取决于后来固化的底部填充材料10的所需形状。
图8E和图8F分别示出了所述方法另一步骤的侧向剖视图和俯视图。施加液滴之后，底部填充材料10由于毛细力作用而在半导体封装4的主表面6下方展开。在这种情况下，底部填充材料10可以被保护结构14阻挡，使得高频线元件8保持未被底部填充材料10覆盖。液滴30A，30B可以流入彼此，由此底部填充材料10可以形成两个基本上相互成直角的部分36A，36B，其可以覆盖半导体封装4角部12邻接的半导体封装的侧边缘。
图10示意性地示出了根据本公开的半导体装置1000的俯视图。例如，可以根据图8的方法制造半导体装置1000。半导体装置1000包括布置在电路板2上的半导体封装4，半导体封装4的主表面6面向电路板2。底部填充材料10和高频线元件8布置在电路板2和半导体封装4主表面6之间。与一些前述的示例相反，高频线元件8不沿半导体封装4的侧边缘布置，而是布置在主表面6的角部区域中。此外，与一些前述的示例相反，底部填充材料10不布置在主表面6的角部区域，但沿着半导体封装4的侧边缘布置。在图10的示例中，底部填充材料10布置在各自侧缘的中央区域。类似于前述示例，高频线元件8和底部填充材料10在半导体封装4主表面6上的正交投影中不重叠。高频线元件8未被底部填充材料10覆盖。在图10的示例中，作为示例，四个高频元件8布置在半导体封装4主表面的角部区域。半导体装置1000还可以包括其他高频线元件(例如，高频信号端子，高频信号线等)，其在主表面6上的正交投影中也不与底部填充材料10重叠的。
如这里所使用的术语“连接”，“耦合”，“电连接”和/或“电耦合”可以不一定意味着组件必须直接连接或耦合在一起。在“连接”，“耦合”，“电连接”或“电耦合”组件之间可以存在中间组件。
此外，单词“上方”(例如用于材料层时，它形成在物体表面“上方”或者位于它“上方”)在本说明书中使用如下意义，材料层“直接在…上”(例如直接接触)布置在预期表面上(例如，形成，沉积等)，例如，一个或多个附加层位于预期表面和材料层之间。
只要在详细说明或权利要求中使用术语“有”，“包含”，“具有”，“带有”或其变体，这些术语旨在包括术语“包括”。也就是说，如本文所使用的术语“有”，“包含”，“具有”，“带有”，“包括”等是开放式术语，表示存在所述元素或特征但不排除其他元素或特征。除非上下文明确暗示不同的理解，否则冠词“一”或“一个”应理解为包括复数含义以及数字含义。
另外，词语“示例性”在本文中用于表示例子，情况或说明。在此描述为“示例性”的方面或设计不必解释为具有优于其他方面或设计的优点。相反，词语“示例性”的使用旨在以具体方式表示概念。就本申请而言，术语“或”并不意味着排他性“或”但包含性“或”。也就是说，除非另有说明或上下文不允许其他解释，否则“X使用A或B”意味着每个自然的包容性排列。也就是说，X使用A，X使用B，或者X使用A和B，上述每种情况都满足“X使用A或B”。另外，用于本申请和所附权利要求的条款“一”可以被广义地解释为“一个或多个”，除非明确地陈述或从上下文中清楚地理解，仅仅意味着单数形式。此外，A和B等中的至少一个通常表示A或B或A和B两者。
在本文中，描述了装置和用于生产装置的方法。结合所描述的装置做出的评论也可以应用于相应的方法，反之亦然。例如，当描述装置的特定组件时，用于制造装置的相应方法可以包括用合适的方式提供组件的过程，即使在图中没有明确地描述或示意出。另外，除非另有明确说明，否则本文描述的各种示例性方面的特征可以彼此组合。
尽管本公开示出并描述了一个或多个实施方式，但是本领域技术人员能够引申等同的修改和变型，至少部分基于对本说明书和附图的阅读和理解。本公开包括所有这类修改和改变，并且仅由所述权利要求书的概念限制。具体地，关于由上述组件实现的各种功能(例如，元件，资源等)，除非另有说明，否则用于描述这些组件的术语旨在对应于实现所描述组件指定功能的任何组件(例如，功能等同)，即使它们在结构上不等同于所公开的结构(其实现本公开示例实施方式的功能)。此外，尽管已经公开了特定特征(本公开内容仅参考各种实现中的一个)，但是这些特征可以与其他实施方式的一个或多个其他特征组合，以用于给定或特定应用并且是有利的。
附图标记列表
2 电路板
4 半导体封装
6 主表面
8 高频线元件
10 底部填充材料
12 角部
14 保护结构
16 端子元件
18 半导体芯片
20 模制材料
22 高频层压层
24 信号端子
26 接地端子
28 侧边
30 侧边
32 液滴
34 侧边
36 部分
38 接触垫

Claims (20)

1.一种半导体装置，包括：
电路板；
具有主表面的半导体封装，其中所述半导体封装布置在所述电路板上，并且所述主表面面向所述电路板，其中所述半导体封装具有模制材料；
所述半导体封装的高频线元件，布置在所述半导体封装的所述主表面上，其中所述高频线元件是用于与所述电路板机械连接和/或电连接的端子元件，所述端子元件布置在所述模制材料和所述电路板之间，其中所述高频线元件被配置为传输频率大于10GHz的信号；
底部填充材料，其布置在所述电路板和所述半导体封装的所述模制材料之间，其中所述高频线元件和所述底部填充材料在所述主表面上的正交投影中不重叠；
其中所述端子元件是多个端子元件中的一个，并且其中所述多个端子元件具有间隙间隔，并且其中所述端子元件和所述底部填充材料彼此的最小间距至少是所述间隙间隔的一半。
2.根据权利要求1所述的半导体装置，其中所述高频线元件是用于将频率大于10GHz的信号传输到所述电路板的高频信号端子。
3.根据权利要求1或2所述的半导体装置，其中所述半导体封装包括：
具有主表面的半导体芯片；
其中所述半导体芯片的主表面和所述模制材料的主表面被构造为与所述半导体封装的主表面共面，并且
其中所述高频线元件布置在所述模制材料的主表面上方。
4.根据权利要求1或2所述的半导体装置，还包括：
所述半导体封装的用于模拟信号或数字信号的信号端子，其中所述信号端子布置在所述半导体封装的主表面的角部区域，并且被所述底部填充材料覆盖。
5.根据权利要求4所述的半导体装置，还包括：
所述半导体封装的接地端子，其中所述接地端子布置在所述信号端子和所述高频线元件之间的所述半导体封装的主表面上。
6.根据权利要求5所述的半导体装置，其中所述接地端子被所述底部填充材料覆盖。
7.根据权利要求1或2所述的半导体装置，还包括：
所述半导体封装的多个接地端子，其中所述接地端子布置在所述半导体封装的主表面上，并且以U形围绕所述高频线元件。
8.根据权利要求1或2所述的半导体装置，其中所述底部填充材料具有相互成直角的两个部分，所述两个部分覆盖与所述半导体封装的角部区域邻接的、所述半导体封装的侧边缘。
9.根据权利要求1或2所述的半导体装置，还包括：
保护结构，其布置在所述高频线元件和所述底部填充材料之间，其中所述底部填充材料接触所述保护结构。
10.根据权利要求9所述的半导体装置，其中所述保护结构布置在信号端子和接地端子之间。
11.根据权利要求9所述的半导体装置，其中所述保护结构由流入到彼此的多个焊球形成，其中所述焊球布置在所述电路板的彼此互连的多个接触垫上。
12.根据权利要求1或2所述的半导体装置，其中
所述半导体封装的主表面具有相对的第一组侧边和相对的第二组侧边，所述第一组侧边具有第一边长，所述第二组侧边具有第二边长，其中所述第一边长大于所述第二边长，
所述高频线元件布置在所述第一组侧边之一处，
沿着整个所述第二组侧边没有布置所述半导体封装的高频线元件，并且
所述底部填充材料沿着整个所述第二组侧边布置。
13.根据权利要求1或2所述的半导体装置，还包括：
布置在所述电路板上或所述半导体封装的主表面上的高频信号线，所述高频信号线与所述高频线元件电连接并且未被所述底部填充材料覆盖。
14.根据权利要求1或2所述的半导体装置，其中所述底部填充材料的弹性模量具有大于8GPa的值。
15.根据权利要求1或2所述的半导体装置，其中所述底部填充材料布置在所述电路板和所述半导体封装之间的所述半导体封装的主表面的角部区域或边缘区域中。
16.根据权利要求1或2所述的半导体装置，其中其他底部填充材料布置在所述电路板和所述半导体封装之间的所述主表面的角部区域之外，其中所述高频线元件和所述其他底部填充材料在所述主表面上的正交投影中不重叠。
17.根据权利要求1或2所述的半导体装置，其中所述高频线元件未被所述底部填充材料覆盖。
18.一种半导体装置，包括：
具有主表面的半导体封装；
所述半导体封装的高频线元件，布置在所述主表面上或所述半导体封装内，其中所述高频线元件被配置为向电路板提供频率大于10GHz的信号；和
保护结构，布置在所述半导体封装的主表面上，其中所述保护结构被构造为在将所述半导体封装布置在所述电路板上的情况下所述高频线元件和位于所述主表面与所述电路板之间的底部填充材料在所述主表面上的正交投影中不重叠，其中所述保护结构由流入到彼此的多个焊球形成，其中所述焊球布置在所述电路板的彼此互连的多个接触垫上。
19.一种用于制造半导体装置的方法，其中所述方法包括：
将具有主表面的半导体封装布置在电路板上；
将底部填充材料沉积在所述电路板上；和
在所述半导体封装的高频线元件和所述底部填充材料之间形成保护结构，其中
所述主表面面向所述电路板，
所述半导体封装的高频线元件布置在所述主表面上或所述半导体封装内，其中所述高频线元件被配置为传输频率大于10GHz的信号，
所述底部填充材料布置在所述电路板和所述半导体封装之间，其中所述高频线元件和所述底部填充材料在所述主表面上的正交投影中不重叠，
所述保护结构由流入到彼此的多个焊球形成，并且
所述焊球布置在所述电路板的彼此互连的多个接触垫上。
20.根据权利要求19所述的方法，其中沉积所述底部填充材料包括：
将所述底部填充材料的第一液滴分散在所述电路板上；
将所述底部填充材料的第二液滴分散在所述电路板上；和
所述第一液滴和所述第二液滴流入彼此，其中所述底部填充材料形成相互成直角的两个部分。
CN201811574662.4A 2017-12-22 2018-12-21 具有高频线元件的半导体装置和相应的制造方法 Active CN109962056B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017223689.2 2017-12-22
DE102017223689.2A DE102017223689A1 (de) 2017-12-22 2017-12-22 Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN109962056A CN109962056A (zh) 2019-07-02
CN109962056B true CN109962056B (zh) 2023-08-01

Family

ID=66530627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811574662.4A Active CN109962056B (zh) 2017-12-22 2018-12-21 具有高频线元件的半导体装置和相应的制造方法

Country Status (4)

Country Link
US (1) US20190198455A1 (zh)
JP (1) JP3221210U (zh)
CN (1) CN109962056B (zh)
DE (1) DE102017223689A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017223689A1 (de) * 2017-12-22 2019-06-27 Infineon Technologies Ag Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
US11152226B2 (en) 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060592A (ja) * 2007-10-05 2008-03-13 Oki Electric Ind Co Ltd 半導体装置
DE102009044967A1 (de) * 2008-09-30 2010-05-27 Infineon Technologies Ag System auf einem Chip mit HF-Abschirmung auf dem Chip
DE102010001407A1 (de) * 2009-01-30 2010-09-30 Infineon Technologies Ag Integrierte Antennen auf Wafer-Ebene
CN102144289A (zh) * 2008-09-05 2011-08-03 三菱电机株式会社 高频电路封装件及传感器模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398315B1 (ko) * 2001-02-12 2003-09-19 한국과학기술원 고주파 패키지용 플립 칩 접속을 위한 전도성 접착제의 제조방법
US6936921B2 (en) * 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
TWI233194B (en) * 2002-12-03 2005-05-21 Advanced Semiconductor Eng Semiconductor packaging structure
WO2006019336A2 (en) * 2004-08-11 2006-02-23 Andrey Petrovich Zemlianov Impedance controlled interconnect substrate and package for high-frequency electronic device
DE102017223689A1 (de) * 2017-12-22 2019-06-27 Infineon Technologies Ag Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060592A (ja) * 2007-10-05 2008-03-13 Oki Electric Ind Co Ltd 半導体装置
CN102144289A (zh) * 2008-09-05 2011-08-03 三菱电机株式会社 高频电路封装件及传感器模块
DE102009044967A1 (de) * 2008-09-30 2010-05-27 Infineon Technologies Ag System auf einem Chip mit HF-Abschirmung auf dem Chip
DE102010001407A1 (de) * 2009-01-30 2010-09-30 Infineon Technologies Ag Integrierte Antennen auf Wafer-Ebene

Also Published As

Publication number Publication date
US20190198455A1 (en) 2019-06-27
DE102017223689A1 (de) 2019-06-27
CN109962056A (zh) 2019-07-02
JP3221210U (ja) 2019-05-16

Similar Documents

Publication Publication Date Title
US10796970B2 (en) Method for fabricating electronic package
TWI440101B (zh) 用於屏蔽電磁干擾的積體電路封裝件系統
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
CN107403790B (zh) 具有片上天线的半导体器件及其制造方法
US8659154B2 (en) Semiconductor device including adhesive covered element
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
US11239179B2 (en) Semiconductor package and fabrication method thereof
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
CN112053997A (zh) 半导体设备封装及其制造方法
US8847412B2 (en) Microelectronic assembly with thermally and electrically conductive underfill
CN109962056B (zh) 具有高频线元件的半导体装置和相应的制造方法
US9601403B2 (en) Electronic package and fabrication method thereof
US20230216201A1 (en) Semiconductor package including antenna and method of manufacturing the semiconductor package
CN112864138A (zh) 半导体封装结构、半导体设备封装和其制造方法
CN112310061A (zh) 半导体封装结构
US10431535B2 (en) Electronic package and method for fabricating the same
CN108962878B (zh) 电子封装件及其制法
CN103227164A (zh) 半导体封装构造及其制造方法
CN108807288B (zh) 电子封装件及其制法
CN112397462B (zh) 半导体封装结构及其制造方法
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
CN112018064A (zh) 半导体装置封装及其制造方法
US20220216255A1 (en) Image sensor package having inner and outer joint members
CN111987062A (zh) 半导体封装结构及其制备方法
US11211340B2 (en) Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant