JP2008060592A - 半導体装置 - Google Patents

Abstract

【課題】高周波特性の変動を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置は、高周波回路領域１０７と低周波回路領域５０１とを有する。高周波回路領域１０７は、半導体基板の中央領域に配置され、低周波回路領域５０１は、半導体基板の周辺領域に配置されている。高周波回路領域１０７の半導体基板１０１には主に高周波回路が配置され、低周波回路領域５０１の半導体基板１０１には主に低周波回路が配置されている。高周波回路領域１０７に形成される高周波回路に関連する外部電極２０１は、再配線１０５ｂによるFun-Out構造によって低周波回路領域５０１に配置される。高周波回路の真上（上方）には外部電極２０１が配置されないため、高周波特性の変動を抑制することができる。
【選択図】図８

Description

本発明は半導体装置に関するものであり、特に高周波特性の変動を抑制することができる半導体装置に関するものである。

携帯機器の小型化に伴い、携帯機器に搭載される半導体装置の小型化が要求されている。この要求にこたえるため、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（Chip Size Package）と称される半導体装置が出現している。チップサイズパッケージの１形態としては、ウエハレベルチップサイズパッケージ（Wafer Level Chip Size Package）もしくはウエハレベルチップスケールパッケージ（Wafer Level Chip Scale Package）と称される半導体装置が存在する。

このようなウエハレベルチップサイズパッケージ（以下、ＷＣＳＰと称す。）の構造を図１乃至図３を用いて説明する。
図１は封止樹脂によって封止される前の従来のＷＣＳＰを示す平面図であり、図２は封止樹脂によって封止された後の従来のＷＣＳＰを示す平面図である。図３は図１及び図２の３−３についての概略断面図である。

従来のＷＣＳＰは、半導体基板１０１を有している。半導体基板１０１の表面には、トランジスタ、抵抗、コンデンサ、インダクタ等により構成された電子回路が形成されている。半導体基板１０１の表面上には、電子回路と接続された複数の電極パッド１０３が形成されている。

電極パッド１０３の表面の一部を除く半導体基板１０１上には、酸化シリコン等からなる絶縁層３０１が形成されている。絶縁層３０１上にはポリイミド等からなる保護膜３０３が形成されている。この構造により、電極パッド１０３の表面の一部が絶縁層３０１及び保護膜３０３によって規定された開口部によって露出されている。

電極パッド１０３には絶縁層３０１の開口部を介して例えば銅で構成された配線層１０５の一端が接続されている。配線層１０５は電極パッド１０３から柱状電極３０５の下部に至るまで保護膜３０３上に延在している。配線層１０５の他端は柱状電極３０５及び外部端子２０１の下部に配置されるパット部１１１である。このパッド部１１１は、電極パッド１０３よりも半導体基板１０１の中央領域に近い位置に配置されている。

この配線層１０５は、外部端子２０１の位置を半導体基板１０１の周辺部から半導体基板１０１の中央領域に実質的にシフトさせる機能を果たす。一般的に、このようなシフトは再配置と称され、故にこのようなシフトを行う配線層は再配置配線もしくは再配線と称される。以下、配線層１０５を再配線１０５と称す。
再配線１０５のパッド部１１１上には例えば銅で構成された柱状電極３０５が形成されている。

柱状電極３０５の上部表面を除く半導体基板１０１上には、エポキシ系樹脂からなる封止樹脂２０３が形成されている。
柱状電極３０５の上部表面上には、例えば半田からなる外部端子２０１が形成されている。図２に示されているように、複数の外部端子２０１は、半導体基板１０１上方に間隔Ａで規則的に配置されている。図２に示されたＷＣＳＰでは、外部端子２０１が２列に配置されている。

電子回路を形成した後、絶縁層３０１を形成するまでの工程は、ＷＣＳＰとＱＦＰ（Quad Flat Package）とでは変わらない。つまり、ウエハプロセス、回路レイアウトは、パッケージの形態に左右されない。従って、ＷＣＳＰは、半導体装置の小型化を容易に実現することができるパッケージであると言える。
特開２０００−２３５９７９号公報 特開２００１−６０６４２号公報 特開２００１−１５６２０９号公報

しかしながら、図１乃至図３において斜線で示されている領域１０７に高周波回路が配置された場合には、以下のような問題が生じることを考慮する必要がある。
高周波回路は、比較的高い周波数の信号を処理する回路もしくは比較的高い周波数の信号を発生させる回路である。高周波回路の一例としては、図４に示されているような、インダクタ素子（コイル）４０１，４０３及びキャパシタ素子４０５，４０７を有する電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）がある。インダクタ素子やキャパシタ素子は、電圧制御発振回路の発振周波数を決定する重要な素子であり、例えばこのインダクタ素子のインダクタンス値Ｌが変動した場合、電圧制御発振回路の発振周波数を変動させてしまう。

高周波回路の他の例としては、無線信号の処理を行うＲＦ回路がある。ＲＦ回路は、例えばＬＮＡ回路（Low Noise Amplifier）やＰＡ回路（Power Amplifier）を含む。ＲＦ回路には、外部線路とのインピーダンス整合をとるためのインダクタ素子が内蔵されている。このインダクタ素子もＲＦ回路の特性を決定する重要な素子であり、例えば不要な電磁気的な結合がこのインダクタ素子に与えられたり、寄生インダクタが生じた場合、ＲＦ回路と外部線路との間のインピーダンスマッチングがとれず、ＲＦ回路の特性、例えばアンテナ部の出力特性が変動してしまう

領域１０７には、再配線１０５、柱状電極３０５及び外部端子２０１が存在する。再配線１０５、柱状電極３０５及び外部端子２０１が、領域１０７内に配置されると、例えば領域１０７内の半導体基板１０１表面に配置されたインダクタ素子と再配線１０５、柱状電極３０５及び外部端子２０１との距離が近接してしまい、このインダクタ素子と再配線１０５との間、インダクタ素子と柱状電極３０５との間、及びインダクタ素子と外部端子２０１との間で電磁気的な結合が生じ（もしくは寄生インダクタ、寄生キャパシタが発生し）、インダクタ素子の特性、例えばインダクタンス値ＬやＱ値（Quality Factor）が変動する、もしくはインピーダンスが変動することが想定される。その結果、電圧制御発振回路の発振周波数が変動してしまう、もしくはＲＦ回路の特性（例えば、アンテナ部の出力特性）が変動してしまうことが想定される。このようなケースは、外部端子（リード）が半導体基板上方に位置しないＱＦＰでは起こり得ないケースであり、外部端子が半導体基板上方に位置するＷＣＳＰのようなパッケージ特有のケースである。
従って、高周波特性の変動を抑制することが可能な半導体装置が望まれていた。

本発明は、上記課題を克服するために考え出されたものである。本願において開示される発明のうち、代表的な半導体装置の概要は以下の通りである。
すなわち、高周波回路素子が形成された第１領域と、この第１領域の周辺に位置し低周波回路素子が形成された第２領域とを有する半導体基板と、この主表面上を覆う封止樹脂とを有する半導体装置である。この半導体装置はさらに、第２領域上方に形成され、封止樹脂の表面から突出しており、高周波回路素子と電気的に接続された複数の第１外部端子と、第２領域上方に形成され、封止樹脂の表面から突出しており、低周波回路素子と電気的に接続された複数の第２外部端子とを備えていることを特徴としている。

本願において開示される発明のうち、代表的な半導体装置によって得られる効果を簡単に説明すると以下の通りである。
すなわち、本発明の半導体装置によれば、高周波回路素子を第１領域（高周波回路領域）に配置し、低周波回路素子をこの第１領域の周辺の第２領域（低周波回路領域）に配置し、高周波回路素子に関連する外部端子を第２領域上に配置したものである。

本発明の半導体装置によれば、第１領域に形成された高周波回路真上（上方）には、外部端子が配置されないので、高周波回路と外部端子との距離は従来よりも長い。よって、高周波回路と外部端子との間に生じる電磁結合、もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる。

以下、本発明の実施例を図面を参照して詳細に説明する。なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。

図５及び図６は本発明の実施例１の半導体装置を示す平面図である。図５は、封止樹脂によって封止される前の状態を示す平面図であり、図６は封止樹脂によって封止された後の状態を示す平面図である。図７は図５及び図６の７−７についての概略断面図である。

本発明の半導体装置は、半導体基板１０１を有している。半導体基板１０１には、主に高周波回路が形成される領域１０７（以下、高周波回路領域１０７と称す）と、主に低周波回路が形成される領域５０１（以下、低周波回路領域５０１と称す）とが存在する。高周波回路領域１０７は、半導体基板１０１の中央領域であり、低周波回路領域５０１は、中央領域を囲む半導体基板１０１の周辺領域である。高周波回路領域１０７には高周波回路が配置され、低周波回路領域５０１には低周波回路が配置されている。

高周波回路は、比較的高い周波数の信号を処理する回路もしくは比較的高い周波数の信号を発生させる回路であり、高周波回路の一例としては、先に説明したような電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）や、無線信号の処理を行うＲＦ回路等がある。
低周波回路は、比較的低い周波数の信号を処理する回路もしくは比較的低い周波数の信号を発生させる回路である

本明細書において高周波とは、低周波に対して相対的に高い周波数であることを指し、低周波とは高周波に対して相対的に低い周波数であることを指す。本明細書における高周波とは、先に説明したインダクタ素子を例に挙げると、電磁結合によって、もしくは寄生素子（寄生インダクタもしくは寄生キャパシタ）が生じることによってその特性が大きく変化してしまうような範囲の周波数を意味する。一方、本明細書における低周波とは、先に説明したインダクタ素子を例に挙げると、電磁結合が生じたとしても、もしくは寄生素子が生じたとしてもその特性がそれほど大きくは変化しないような範囲の周波数を意味する。具体的に高周波とは、３００ＭＨｚ以上の帯域もしくは無線周波数を想定しているが、上述の趣旨により、この数字等には特に限定されるものではない。一方、具体的に低周波とは、上記の高周波の帯域よりも低い帯域もしくはオーディオ周波数を想定しているが、上述の趣旨により、この数字等には特に限定されるものではない。

低周波回路領域５０１の半導体基板１０１の表面には、低周波数の信号を処理する電子回路もしくは低周波数で動作する電子回路が接続された複数の電極パッド１０３ａが形成されている。この電極パッド１０３ａは、アルミニウムを含む材料もしくは金を含む材料で構成されており、低周波回路領域５０１の半導体基板１０１の周辺領域に配置されている。

電極パッド１０３ａの表面の一部及び後述する電極パッド１０３ｂの表面の一部を除く半導体基板１０１上には、酸化シリコン等からなる絶縁層３０１が形成されている。
絶縁層３０１上にはポリイミド等からなる保護膜３０３が形成されている。この構造により、電極パッド１０３ａの一部及び電極パッド１０３ｂの一部が絶縁層３０１及び保護膜３０３によって規定された開口部によって露出されている。

電極パッド１０３ａには絶縁層３０１の開口部を介して例えば銅で構成された配線層１０５ａの一端が接続されている。配線層１０５ａは電極パッド１０３ａから柱状電極３０５の下部に至るまで保護膜３０３上に延在している。配線層１０５ａの他端は柱状電極３０５及び外部端子２０１の下部に配置されるパット部１１１ａである。このパッド部１１１ａは、電極パッド１０３ａよりも半導体基板１０１の中央領域に近い位置に配置されている。すなわち、このパッド部１１１ａは、低周波回路領域５０１の上方に配置されている。この配線層１０５ａは、先に説明した再配線であり、以下、再配線１０５ａと称す。

再配線１０５ａのパッド部１１１ａ上には例えば銅で構成された柱状電極３０５が形成されている。この柱状電極３０５はポストとも称される。高周波回路領域１０７の半導体基板１０１の表面上には、高周波数の信号を処理する電子回路もしくは高周波数で動作する電子回路が接続された複数の電極パッド１０３bが形成されている。この電極パッド１０３ｂは、アルミニウムを含む材料もしくは金を含む材料で構成されており、高周波回路領域１０７の周辺領域に配置されている。

電極パッド１０３bの表面の一部は、絶縁層３０１及び保護膜３０３によって規定された開口部によって露出されている。
電極パッド１０３bには絶縁層３０１の開口部を介して配線層１０５bの一端が接続されている。配線層１０５bは電極パッド１０３bから柱状電極３０５の下部に至るまで保護膜３０３上に延在している。配線層１０５bの他端は柱状電極３０５及び外部端子２０１の下部に配置されるパット部１１１bである。このパッド部１１１bは、電極パッド１０３bよりも半導体基板１０１のエッジに近い位置に配置されている。すなわち、このパッド部１１１bは、低周波回路領域５０１の上方に配置されている。この配線層１０５bは、先に説明した再配線であり、以下、再配線１０５bと称す。

再配線１０５bのパッド部１１１b上には柱状電極３０５が形成されている。
柱状電極３０５上部表面上には、例えば半田からなる外部端子２０１が形成されている。図６に示されているように、外部端子２０１は、半導体基板１０１上方に間隔Ａで規則的に配置されている。図６における構造においては、外部端子２０１は２列に配置されている。
柱状電極３０５の上部表面を除く半導体基板１０１上には、エポキシ系樹脂からなる封止樹脂２０３が形成されている。

本実施例１では、低周波回路に関する外部端子２０１は、この低周波回路領域５０１の上方に配置されている。つまり低周波回路に関しては、電極パッド１０３ａと外部端子２０１との間を結ぶ再配線１０５ａは、いわゆるFun-In構造になっている。
一方、高周波回路に関する外部端子２０１は、高周波回路領域１０７の外側に配置された低周波回路領域５０１の上方に配置されている。つまり高周波回路に関しては、電極パッド１０３ｂと外部端子２０１との間を結ぶ再配線１０５ｂは、いわゆるFun-Out構造になっている。

本実施例１では、高周波回路が半導体基板１０１の中央領域に配置され、低周波回路がこの中央領域を囲む周辺領域に配置されている。さらに、高周波回路に関する外部端子２０１が、この高周波回路領域１０７の外側に配置されている。また、高周波回路に関する再配線１０５ｂは、高周波回路に関する外部端子２０１が高周波回路領域１０７の外側に位置するように形成されている。（高周波回路に関する再配線１０５ｂが、Fun-Out構造になっている。）つまり、本実施の形態では、高周波回路領域１０７に形成された高周波回路真上（上方）には、再配線１０５ｂ、柱状電極３０５及び外部端子２０１が配置されないので、高周波回路と再配線１０５ｂ、柱状電極３０５及び外部端子２０１との距離は従来よりも長い。よって、高周波回路と再配線１０５ｂ等との間に生じる電磁結合、もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる。

本明細書において、"高周波回路真上（上方）に外部端子２０１が配置されない"とは、平面的に見て外部端子２０１が高周波回路と重ならないということを意味する。言い換えると、半導体装置の上部から見て、外部端子２０１が高周波回路と重ならないということである。

同様にして、"高周波回路真上（上方）に再配線１０５が配置されない"とは、平面的に見て再配線１０５が高周波回路と重ならないということを意味する。言い換えると、半導体装置の上部から見て、高周波回路がインダクタ素子１１０１と重ならないということである。

さらに同様にして、"高周波回路真上（上方）に柱状電極３０５が配置されない"とは、平面的に見て柱状電極３０５が高周波回路と重ならないということを意味する。言い換えると、半導体装置の上部から見て、柱状電極３０５が高周波回路と重ならないということである。

なお、本実施例１では、低周波回路に関する再配線１０５ａがFun-In構造として説明されているが、再配線１０５ａはFun-Out構造であっても良い。すなわち、本実施の形態では、高周波回路領域１０７に形成された高周波回路真上（上方）に、再配線１０５、柱状電極３０５及び外部端子２０１が配置されない構造であれば良い。

次に本発明の半導体装置の実施例２について図面を参照して以下に説明する。
図８及び図９は本発明の実施例２の半導体装置を示す平面図である。図８は、封止樹脂によって封止される前の状態を示す平面図であり、図９は封止樹脂によって封止された後の状態を示す平面図である。図１０は図８及び図９の１０−１０についての概略断面図である。

実施例２と実施例１の形態との大きな差異は、高周波回路が形成される高周波回路領域１０７が複数に分割されている点である。

本発明の半導体装置は、半導体基板１０１を有している。半導体基板１０１には、主に高周波回路が形成される高周波回路領域１０７ａ、１０７ｂと、主に低周波回路が形成される低周波回路領域５０１及び外部端子配置領域８０１とが存在する。

外部端子配置領域８０１は、半導体基板１０１の中央部であって、その上方に１列の外部端子２０１が配置される領域である。

高周波回路領域１０７ａと高周波回路領域１０７ｂは、外部端子配置領域８０１を挟んで半導体基板１０１の中央領域内に存在する。
高周波回路領域１０７には高周波回路が配置され、低周波回路領域５０１には低周波回路が配置されている。外部端子配置領域８０１には、低周波回路が配置されている場合もあるが、本実施の形態では、外部端子配置領域８０１は、その上方に柱状電極３０５及び外部端子２０１を配置するための領域であるとして説明する。

低周波回路領域５０１の半導体基板１０１の表面上には、低周波数の信号を処理する電子回路もしくは低周波数で動作する電子回路が接続された複数の電極パッド１０３ａが形成されている。この電極パッド１０３ａは、アルミニウムを含む材料もしくは金を含む材料で構成されており、低周波回路領域５０１の半導体基板１０１の周辺領域に配置されている。

電極パッド１０３ａの表面の一部及び後述する電極パッド１０３ｂの表面の一部を除く半導体基板１０１上には、酸化シリコン等からなる絶縁層３０１が形成されている。
絶縁層３０１上にはポリイミド等からなる保護膜３０３が形成されている。この構造により、電極パッド１０３ａの一部及び電極パッド１０３ｂの一部が絶縁層３０１及び保護膜３０３によって規定された開口部によって露出されている。

電極パッド１０３ａには絶縁層３０１の開口部を介して例えば銅で構成された再配線１０５ａの一端が接続されている。再配線１０５ａは電極パッド１０３ａから柱状電極３０５の下部に至るまで保護膜３０３上に延在している。再配線１０５ａの他端は柱状電極３０５及び外部端子２０１の下部に配置されるパット部１１１ａである。このパッド部１１１ａは、電極パッド１０３ａよりも半導体基板１０１の中央領域に近い位置に配置されている。すなわち、このパッド部１１１ａは、低周波回路領域５０１の上方に配置されている。

再配線１０５ａのパッド部１１１ａ上には例えば銅で構成された柱状電極３０５が形成されている。

高周波回路領域１０７ａ及び１０７ｂの半導体基板１０１の表面上には、各々高周波数の信号を処理する電子回路もしくは高周波数で動作する電子回路が接続された電極パッド１０３bが形成されている。この電極パッド１０３ｂは、アルミニウムを含む材料もしくは金を含む材料で構成されており、各高周波回路領域１０７ａ及び１０７ｂの周辺領域に配置されている。

電極パッド１０３bの表面の一部は、絶縁層３０１及び保護膜３０３によって規定された開口部によって露出されている。
電極パッド１０３bには絶縁層３０１の開口部を介して再配線１０５bの一端が接続されている。再配線１０５bは電極パッド１０３bから柱状電極３０５の下部に至るまで保護膜３０３上に延在している。再配線１０５bの他端は柱状電極３０５及び外部端子２０１の下部に配置されるパット部１１１bである。

図８及び図１０に示されているように、パッド部１１１ｂのうち外部端子配置領域８０１の上方に位置するパッド部１１１ｂは、高周波回路領域１０７ａと高周波回路領域１０７ｂとの間に配置されている。その他のパッド部１１１bは、第１の実施の形態と同様に、電極パッド１０３bよりも半導体基板１０１のエッジに近い位置に配置されている。しかしながら、本実施の形態の構成は、パッド部１１１が全て低周波回路領域５０１（外部端子配置領域８０１を含む）上に配置されているという点において、実施例１と共通している。

再配線１０５bのパッド部１１１b上には柱状電極３０５が形成されている。
柱状電極３０５上部表面上には、例えば半田からなる外部端子２０１が形成されている。
柱状電極３０５の上部表面を除く半導体基板１０１上には、エポキシ系樹脂からなる封止樹脂２０３が形成されている。

本実施例２では、低周波回路に関する外部端子２０１は、低周波回路領域５０１の上方に配置されている。つまり低周波回路に関しては、電極パッド１０３ａと外部端子２０１との間を結ぶ再配線１０５ａは、いわゆるFun-In構造になっている。
一方、高周波回路に関する外部端子２０１は、高周波回路領域１０７の外側に配置された低周波回路領域５０１上方及び外部端子配置領域８０１上方に配置されている。つまり高周波回路に関しては、電極パッド１０３ｂと外部端子２０１との間を結ぶ再配線１０５ｂは、いわゆるFun-Out構造になっている。

本実施例２では、高周波回路が半導体基板１０１の中央領域において分割されて配置され、低周波回路がこの中央領域を囲む周辺領域に配置されている。さらに、各高周波回路に関する外部端子２０１が、各高周波回路領域１０７ａ、１０７ｂの外側に配置されている。また、高周波回路に関する再配線１０５ｂは、高周波回路に関する外部端子２０１が高周波回路領域１０７の外側に位置するように形成されている。（高周波回路に関する再配線１０５ｂが、Fun-Out構造になっている。）つまり、本実施の形態では、高周波回路領域１０７ａ、１０７ｂに形成された高周波回路真上（上方）には、再配線１０５ｂ、柱状電極３０５及び外部端子２０１が配置されないので、高周波回路と再配線１０５ｂ、柱状電極３０５及び外部端子２０１との距離は従来よりも長くなる。よって、高周波回路と再配線１０５ｂ等との間に生じる電磁結合、寄生素子に起因する高周波回路の特性変動を抑制することができる。

さらに、本実施例２では、高周波回路領域が複数に分割されて配置され、分割された高周波回路領域間に外部端子配置領域を設けたので、第１の実施の形態と比較して、より多くの外部端子を設けることができる。
なお、本実施例２においても、低周波回路に関する再配線１０５ａがFun-In構造として説明されているが、再配線１０５ａはFun-Out構造であっても良い。すなわち、本実施の形態では、高周波回路領域１０７ａ、１０７ｂに形成された高周波回路真上（上方）に、再配線１０５ｂ、柱状電極３０５及び外部端子２０１が配置されない構造であれば良い。

次に本発明の半導体装置の実施例３について図面を参照して以下に説明する。
図１１及び図１２は本発明の実施例３の半導体装置を示す平面図である。図１１は、封止樹脂によって封止される前の状態を示す平面図であり、図１２は封止樹脂によって封止された後の状態を示す平面図である。図１３は図１１及び図１２の１３−１３についての概略断面図である。

実施例３と実施例２との大きな差異は、高周波回路領域１０７ａと高周波回路領域１０７ｂとの間、即ち外部端子配置領域８０１上方にスパイラルインダクタ１１０１が形成されている点である。上述したように、本明細書において、インダクタ素子も高周波回路を構成する素子の一部であるとして説明されている。従って、本実施の形態においては、外部端子配置領域８０１は実質的に高周波回路が配置される高周波領域として定義される。

このスパイラルインダクタ１１０１は、高周波回路領域１０７ａの電極パッド１０３ｂと高周波回路領域１０７ｂの電極パッド１０３ｂとの間に電気的に接続されている。また、スパイラルインダクタ１１０１は、再配線１０５ａ、１０５ｂと同一の材料で構成され、外部端子配置領域８０１上の保護膜３０３上に、再配線１０５ａ、１０５ｂと実質的に同時に形成される。その他の構成に関しては、実質的に第２の実施の形態と同様であるので、詳細な説明は省略する。

本実施例３によれば、インダクタ素子として機能するスパイラルインダクタ１１０１は、半導体基板１０１表面に形成されず、半導体基板１０１表面を覆う保護膜３０３上に形成される。より詳細には、従来の構成においてインダクタ素子との間で電磁結合が生じる可能性のある再配線自身を利用してインダクタ素子（スパイラルインダクタ１１０１）が構成される。従って、本実施の形態によれば、実施例２の効果に加えて、電磁結合、寄生素子を生じさせる要因の１つである対象（再配線）とインダクタ素子との間の距離を考慮する必要がないという効果がある。

次に本発明の半導体装置の実施例４について図面を参照して以下に説明する。
まず、本実施例４の構造を採用する理由を以下に説明する。

インダクタ素子１１０１を半導体基板１０１表面に配置する場合、インダクタ素子１１０１と電極パッド１０３との間は、所定の長さを有する配線（この配線は再配線ではない。）で接続される。インダクタ素子が持つ所定のインダクタンスＬのみがインダクタ素子のインダクタンスＬとして利用されることが望ましい。従って、電極パッド１０３とインダクタ素子１１０１との間の距離、すなわちインダクタ素子１１０１と電極パッド１０３との間を結ぶ配線の長さはできるだけ短い方が良い。実施例１の例えば図５に示されるような構造を採用することによって、高周波特性の変動を抑制しつつ上記配線の長さを短くすることができる。しかしながら、このような構造を採用した場合、ＱＦＰを前提として設計された電極パッドの位置及び回路レイアウトを、ＷＣＳＰを前提とした回路レイアウトに大幅に設計変更する必要がある。従って、本実施の形態では、異なるパッケージの形態（例えばＱＦＰ及びＷＣＳＰ）に適合した半導体装置を提供するものである。

図１４乃至図１６は本発明の実施例４の半導体装置を示す平面透視図である。図１４乃至図１６において、電極パッド１０３及び再配線１０５の図示は省略されている。また、外部端子２０１は、封止樹脂２０３よりも上層に位置するため点線で示されている。また、本実施の形態においては、パッケージの方向を示すインデックスマーク１４０１が配置されている。また、本実施の形態においては、インダクタ素子１１０１は、半導体基板１０１の表面上、即ち再配線１０５よりも下層に形成されている。

図１４に示された半導体装置は、半導体装置の周辺領域に配置された複数の外部端子２０１を有している。さらに、これら複数の外部端子２０１は２列状にかつ間隔Ａで実質的に規則的に配置されている。但し、インダクタ素子１１０１が形成されている領域の真上（上方）には、本来配置されるべき１つの外部端子２０１が配置されていない。この種の半導体装置においては、全ての外部端子２０１がマザーボード上の外部回路と電気的に接続される端子として利用されるわけではない。このような端子は、いわゆるノンコネクト端子（ＮＣピンとも称される。）と呼ばれている。一般的に、１つの半導体装置には、このようなノンコネクト端子が数個準備されている。一般的に、ノンコネクト端子の数は、全外部端子のうちの２０％以下である。

本実施例４では、例えば、ノンコネクト端子に相当する外部端子が配置されるべき位置に、インダクタ素子１１０１が配置される。このような構造は、図１４乃至図１６において共通している。なお図示していないが、インダクタ素子１１０１が形成されている領域の真上（上方）には、再配線１０５及び柱状電極３０５も配置されていない。

図１５に示された半導体装置は、半導体装置の周辺領域に配置された複数の外部端子２０１を有している。さらに、これら複数の外部端子２０１は２列状にかつ間隔Ａで実質的に規則的に配置されている。但し、インダクタ素子１１０１が形成されている領域の真上（上方）及びその近傍には、本来配置されるべき４つの外部端子２０１が配置されていない。なお図示していないが、インダクタ素子１１０１が形成されている領域の真上（上方）及びその近傍には、再配線１０５及び柱状電極３０５も配置されていない。

図１６に示された半導体装置は、半導体装置の周辺領域に配置された複数の外部端子２０１を有している。さらに、これら複数の外部端子２０１は３列状にかつ間隔Ａで実質的に規則的に配置されている。但し、インダクタ素子１１０１が形成されている領域の真上（上方）及びその近傍には、本来配置される４つの外部端子２０１が配置されていない。なお図示していないが、インダクタ素子１１０１が形成されている領域の真上（上方）及びその近傍には、再配線１０５及び柱状電極３０５も配置されていない。
本実施の形態において、"インダクタ素子１１０１真上（上方）に外部端子２０１が配置されない"とは、平面的に見て外部端子２０１がインダクタ素子１１０１と重ならないということを意味する。言い換えると、半導体装置の上部から見て、外部端子２０１がインダクタ素子１１０１と重ならないということである。

同様にして、"インダクタ素子１１０１真上（上方）に再配線１０５が配置されない"とは、平面的に見て再配線１０５がインダクタ素子１１０１と重ならないということを意味する。言い換えると、半導体装置の上部から見て、再配線１０５がインダクタ素子１１０１と重ならないということである。

さらに同様にして、"インダクタ素子１１０１真上（上方）に柱状電極３０５が配置されない"とは、平面的に見て柱状電極３０５がインダクタ素子１１０１と重ならないということを意味する。言い換えると、半導体装置の上部から見て、柱状電極３０５がインダクタ素子１１０１と重ならないということである。

本実施例４によれば、インダクタ素子１１０１の真上（上方）に、再配線１０５、柱状電極３０５及び外部端子２０１を配置しないような構成を採用したので、インダクタ素子１１０１と再配線１０５、柱状電極３０５及び外部端子２０１との距離は従来よりも長い。よって、インダクタ素子と再配線１０５等との間に生じる電磁結合、もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる。

さらに本実施例４によれば、例えばＱＦＰを前提として設計された電極パッドの位置及び回路レイアウトを変更することなく、ＷＣＳＰを提供することができる。従って、本実施の形態では、異なるパッケージの形態（例えばＱＦＰ及びＷＣＳＰ）に適合した半導体装置を容易に提供することが可能である。

次に本発明の半導体装置の実施例５について図面を参照して以下に説明する。本実施例５は、前述した本発明の技術的思想をファインピッチ・ボールグリッドアレイパッケージ（ＦＰＢＧＡ）に適用したものである。

図１７は、本実施例５の半導体基板１０１を示す平面図であり、図１８は、図１７の１８−１８についての概略断面図である。図１９は、本実施の形態のインターポーザー１９０１（配線基板とも称される）を示す平面図であり、図２０は、本実施の形態の半導体装置を示す概略断面図である。

図１７及び図１８に示されているように、実施例５の半導体基板１０１と、実施例１の半導体基板１０１との差異は、低周波回路用の電極パッド１０３ａ上及び高周波回路用の電極パッド１０３ｂ上に、各々バンプ電極１７０３ａ及び１７０３ｂが形成されている点である。これらバンプ電極１７０３ａ及び１７０３ｂは、例えば半田もしくは金で構成されている。

バンプ電極１７０３ａは図１９に示されているインターポーザー１９０１の表面に形成されたパッド１９０３ａと接続され、バンプ電極１７０３ｂはインターポーザー１９０１の表面に形成されたパッド１９０３ｂと接続される。つまり、半導体基板１０１は、インターポーザー１９０１の表面上にフェイスダウンで搭載される。

インターポーザー１９０１は、例えば、セラミック、ガラスエポキシ、テープ状の材料で構成されており、その表面にパッド１９０３ａ、パッド１９０３ａ、スルーホール部１９０７、配線１９０５ａ及び配線１９０５ｂとを有する。
パッド１９０３ａは、配線１９０５ａを介してスルーホール部１９０７と接続されており、パッド１９０３ａは、配線１９０５ｂを介してスルーホール部１９０７と接続されている。

図２０に示されているように、インターポーザー１９０１の裏面には、スルーホール部１９０７と接続された複数のランドが形成されており、これらのランド上に外部端子２０１が配置されている。
半導体基板１０１とインターポーザー１９０１との間の空間には、樹脂２００１が注入される。

本実施例５では、低周波回路に関する外部端子２０１は、この低周波回路領域５０１上方に配置されている。つまり低周波回路に関しては、電極パッド１０３ａと外部端子２０１との間を結ぶインターポーザー１９０１上に形成された配線１９０５ａは、いわゆるFun-In構造になっている。

一方、高周波回路に関する外部端子２０１は、高周波回路領域１０７の外側に配置された低周波回路領域５０１上方に配置されている。つまり高周波回路に関しては、電極パッド１０３ｂと外部端子２０１との間を結ぶインターポーザー１９０１上に形成された配線１９０５ｂは、いわゆるFun-Out構造になっている。

つまり、本実施例５では、高周波回路領域１０７に形成された高周波回路真上（上方）には、配線１９０５ｂ及び外部端子２０１が配置されないので、高周波回路と配線１９０５ｂ及び外部端子２０１との距離をより長くすることが可能である。よって、高周波回路と配線１９０５ｂ等との間に生じる電磁結合、もしくは寄生素子に起因する高周波回路の特性変動を抑制することができる。

封止樹脂によって封止される前の従来のＷＣＳＰを示す平面図である。 封止樹脂によって封止された後の従来のＷＣＳＰを示す平面図である。 図１及び図２の線３−３についての概略断面図である。 電圧制御発振回路を示す回路図である。 封止樹脂によって封止される前の本発明の実施例１の半導体装置を示す平面図である。 封止樹脂によって封止された後の本発明の実施例１の半導体装置を示す平面図である。 図５及び図６の７−７についての概略断面図である。 封止樹脂によって封止される前の本発明の実施例２の半導体装置を示す平面図である。 封止樹脂によって封止された後の本発明の実施例２の半導体装置を示す平面図である。 図８及び図９の１０−１０についての概略断面図である。 封止樹脂によって封止される前の本発明の実施例３の半導体装置を示す平面図である。 封止樹脂によって封止された後の本発明の実施例３の半導体装置を示す平面図である。 図１１及び図１２の１３−１３についての概略断面図である。 本発明の実施例４の半導体装置を示す平面透視図である。 本発明の実施例４の半導体装置を示す平面透視図である。 本発明の実施例４の半導体装置を示す平面透視図である。 本発明の実施例５の半導体基板１０１を示す平面図である。 図１７の線１８−１８についての概略断面図である。 本発明の実施の形態のインターポーザー１９０１を示す平面図である。 本発明の第５の実施例５の半導体装置を示す概略断面図である。

符号の説明

１０１・・・半導体基板
１０３ａ・・・低周波回路用電極パッド
１０３ｂ・・・高周波回路用電極パッド
１０５ａ・・・再配線
１０５ｂ・・・再配線
１０７・・・高周波回路領域
１１１ａ・・・パッド部
１１１ｂ・・・パッド部
２０１・・・外部電極
５０１・・・低周波回路領域

Claims (17)

1. 高周波回路素子が形成された第１及び第２領域と、前記第１及び第２領域の周辺に位置し低周波回路素子が形成された第３領域とを含む主表面を有する半導体基板と、前記主表面上を覆う封止樹脂と、前記第３領域上方に形成され、前記封止樹脂の表面から突出している、前記高周波回路素子と電気的に接続された複数の第１外部端子と、前記第３領域上方に形成され、前記封止樹脂の表面から突出している、前記低周波回路素子と電気的に接続された複数の第２外部端子とを備えたことを特徴とする半導体装置。
2. 前記第１及び第２領域に形成され、前記高周波回路素子と電気的に接続された第１電極パッドと、前記第３領域に形成され、前記低周波回路素子と電気的に接続された第２電極パッドと、前記第１電極パッドの表面の一部及び前記第２電極パッドの表面の一部を露出するよう前記主表面上に形成された絶縁膜と、前記絶縁膜上に形成され、前記第１電極パッドと前記第１外部端子との間を電気的に接続する第１配線と、前記絶縁膜上に形成され、前記第２電極パッドと前記第２外部端子との間を電気的に接続する第２配線とを備えたことを特徴とする請求項１記載の半導体装置。
3. 前記第１電極パッドは、前記第１及び第２領域の周辺領域に形成されていることを特徴とする請求項２記載の半導体装置。
4. 前記第３領域は、前記半導体基板の周辺領域と、前記第１領域と前記第２領域との間の領域に位置していることを特徴とする請求項３記載の半導体装置。
5. 前記第１外部端子が、前記第３領域の上方に配置されていることを特徴とする請求項４記載の半導体装置。
6. 前記第１外部端子及び前記第２外部端子は、所定の間隔で実質的に規則的に配置されていることを特徴とする請求項１乃至５記載の半導体装置。
7. 前記高周波回路素子は、インダクタ素子を含むことを特徴とする請求項１乃至６記載の半導体装置。
8. 前記第１外部端子及び前記第２外部端子は、前記第３領域上方にのみ形成されていることを特徴とする請求項２乃至７記載の半導体装置。
9. 前記高周波回路素子に与えられる周波数もしくは前記高周波回路素子が処理する周波数は無線周波数であることを特徴とする請求項１乃至８記載の半導体装置。
10. 高周波回路素子が形成された第１及び第２領域と、前記第１領域と前記第２領域との間の第３領域と、前記第１、第２及び第３領域の周辺に位置し低周波回路素子が形成された第４領域とを含む主表面を有する半導体基板と、前記主表面上を覆う封止樹脂と、前記第４領域上方に形成され、前記封止樹脂の表面から突出している、前記高周波回路素子と電気的に接続された複数の第１外部端子と、前記第４領域上方に形成され、前記封止樹脂の表面から突出している、前記低周波回路素子と電気的に接続された複数の第２外部端子と、前記第１及び第２領域に形成され、前記高周波回路素子と電気的に接続された第１電極パッドと、前記第４領域に形成され、前記低周波回路素子と電気的に接続された第２電極パッドと、前記第１電極パッドの表面の一部及び前記第２電極パッドの表面の一部を露出するよう前記主表面上に形成された絶縁膜と、前記絶縁膜上に形成され、前記第１電極パッドと前記第１外部端子との間を電気的に接続する第１配線と、前記絶縁膜上に形成され、前記第２電極パッドと前記第２外部端子との間を電気的に接続する第２配線と、前記第３領域上方の前記絶縁膜上に形成され、前記第１領域の前記第１電極パッドと前記第２領域の前記第１電極パッドとの間に接続されたインダクタ素子とを備えたことを特徴とする半導体装置。
11. 前記インダクタ素子は、前記第１配線と同一の層で形成されていることを特徴とする請求項１０記載の半導体装置。
12. 前記第１外部端子及び前記第２外部端子は、前記第４領域上方にのみ形成されていることを特徴とする請求項１０乃至１１記載の半導体装置。
13. 前記高周波回路素子に与えられる周波数もしくは前記高周波回路素子が処理する周波数は無線周波数であることを特徴とする請求項１０乃至１２記載の半導体装置。
14. 高周波回路素子が形成された第１領域と、前記第１領域の周辺に位置し低周波回路素子が形成された第２領域とを含む主表面を有する半導体基板と、前記第１領域に形成され、前記高周波回路素子と電気的に接続された複数の第１電極パッドと、前記第２領域に形成され、前記低周波回路素子と電気的に接続された複数の第２電極パッドと、前記半導体基板の主表面に対面する第１の主表面と、前記第１の主表面に対向する第２の主表面とを有する配線基板と、前記半導体基板の前記第２領域上方に位置する前記配線基板の前記第２の主表面上に形成され、前記高周波回路素子と電気的に接続された複数の第１外部端子と、前記半導体基板の前記第２領域上方に位置する前記配線基板の前記第２の主表面上に形成され、前記低周波回路素子と電気的に接続された複数の第２外部端子と、前記配線基板に形成され、前記第１電極パッドと前記第１外部端子との間を電気的に接続する第１配線と、前記配線基板に形成され、前記第２電極パッドと前記第２外部端子との間を電気的に接続する第２配線とを備えたことを特徴とする半導体装置。
15. 前記半導体基板の前記主表面と前記配線基板の前記第１の主表面との間に形成された封止樹脂と、前記第１電極パッドと前記第１配線との間に設けられた第１のバンプ電極と、前記第２電極パッドと前記第２配線との間に設けられた第２のバンプ電極とを備えたことを特徴とする請求項１４記載の半導体装置。
16. 前記第１外部端子及び前記第２外部端子は、前記半導体基板の第２領域上方に位置する前記配線基板の前記第２の主表面上にのみ形成されていることを特徴とする請求項１４乃至１６記載の半導体装置。
17. 前記高周波回路素子に与えられる周波数もしくは前記高周波回路素子が処理する周波数は無線周波数であることを特徴とする請求項１４乃至１６記載の半導体装置。

Images