DE102016107678A1 - Halbleitervorrichtungen mit on-chip-antennen und deren herstellung - Google Patents

Halbleitervorrichtungen mit on-chip-antennen und deren herstellung Download PDF

Info

Publication number
DE102016107678A1
DE102016107678A1 DE102016107678.3A DE102016107678A DE102016107678A1 DE 102016107678 A1 DE102016107678 A1 DE 102016107678A1 DE 102016107678 A DE102016107678 A DE 102016107678A DE 102016107678 A1 DE102016107678 A1 DE 102016107678A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor die
semiconductor device
antenna
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016107678.3A
Other languages
English (en)
Other versions
DE102016107678B4 (de
Inventor
Thorsten Meyer
Maciej Wojnowski
Walter Hartner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016107678.3A priority Critical patent/DE102016107678B4/de
Priority to US15/496,477 priority patent/US20170309582A1/en
Priority to CN201710282346.9A priority patent/CN107403790B/zh
Publication of DE102016107678A1 publication Critical patent/DE102016107678A1/de
Priority to US16/360,387 priority patent/US20190221531A1/en
Application granted granted Critical
Publication of DE102016107678B4 publication Critical patent/DE102016107678B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen Halbleiter-Die mit einer aktiven Hauptoberfläche und einer gegenüberliegenden Hauptoberfläche gegenüber der aktiven Hauptoberfläche. Die Halbleitervorrichtung umfasst ferner eine Antenne, welche auf der aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist, und eine Vertiefung, welche auf der gegenüberliegenden Hauptoberfläche des Halbleiter-Die angeordnet ist. Die Vertiefung ist über der Antenne angeordnet.

Description

  • GEBIET
  • Die vorliegende Offenbarung betrifft allgemein Halbleitervorrichtungen. Insbesondere betrifft die Offenbarung Halbleitervorrichtungen mit On-Chip-Antennen und Verfahren zum Herstellen solcher Halbleitervorrichtungen.
  • HINTERGRUND
  • Hochfrequenz(HF)-Anwendungen, wie beispielsweise Radaranwendungen, können einen oder mehrere HF-Halbleiter-Dies und jeweils damit gekoppelte Antennen umfassen. Betriebliche Anforderungen und Parameter von HF-Anwendungen entwickeln sich im Laufe der Zeit. Insbesondere können sich Betriebsfrequenzen von HF-Anwendungen in Zukunft erhöhen. Hersteller von HF-Anwendungen versuchen, Lösungen mit reduzierter Größe und reduzierten Herstellungskosten bereitzustellen.
  • ZUSAMMENFASSUNG
  • Verschiedene Aspekte beziehen sich auf eine Halbleitervorrichtung, einschließlich eines Halbleiter-Die mit einer aktiven Hauptoberfläche und einer gegenüberliegenden Hauptoberfläche gegenüber der aktiven Hauptoberfläche. Die Halbleitervorrichtung umfasst eine Antenne, welche auf der aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist, und eine Vertiefung, welche auf der gegenüberliegenden Hauptoberfläche des Halbleiter-Die angeordnet ist. Die Vertiefung ist über der Antenne angeordnet.
  • Verschiedene Aspekte beziehen sich auf eine Halbleitervorrichtung, einschließlich eines Halbleiter-Die mit einer aktiven Hauptoberfläche und einer gegenüberliegenden Hauptoberfläche gegenüber der aktiven Hauptoberfläche. Die Halbleitervorrichtung umfasst eine Antenne, welche auf der aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist. Die gegenüberliegende Hauptoberfläche des Halbleiter-Die umfasst eine Epitaxieschicht, wobei die Epitaxieschicht vom Halbleitermaterial freiliegend ist und über der Antenne angeordnet ist.
  • Verschiedene Aspekte beziehen sich auf ein Verfahren, einschließlich der folgenden Vorgänge: Bereitstellen eines Halbleiter-Die mit einer aktiven Hauptoberfläche und einer gegenüberliegenden Hauptoberfläche gegenüber der aktiven Hauptoberfläche; Ausbilden einer Antenne auf der aktiven Hauptoberfläche des Halbleiter-Die; und Entfernen von Halbleitermaterial von der gegenüberliegenden Hauptoberfläche des Halbleiter-Die in einem Bereich über der Antenne.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind enthalten, um ein weiteres Verständnis der Aspekte bereitzustellen, und sind in diese Beschreibung einbezogen und bilden einen Teil dieser Beschreibung. Die Zeichnungen veranschaulichen Aspekte und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Aspekte. Weitere Aspekte und viele der vorgesehenen Vorteile der Aspekte werden leicht erkannt, da sie unter Bezugnahme auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgerecht in Bezug zueinander. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.
  • 1 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 100 gemäß der Offenbarung. Die Vorrichtung 100 umfasst einen Halbleiter-Die mit einer Antenne, welche auf einer aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist. Eine Vertiefung ist über der Antenne auf der gegenüberliegenden Hauptoberfläche des Halbleiter-Die angeordnet.
  • 2 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 200 gemäß der Offenbarung. Die Halbleitervorrichtung 200 umfasst einen Halbleiter-Die mit einer Antenne, welche auf einer aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist. Die gegenüberliegende Hauptoberfläche des Halbleiter-Die umfasst eine freiliegende Epitaxieschicht, welche über der Antenne angeordnet ist.
  • 3 umfasst 3A bis 3C, welche schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung 300 gemäß der Offenbarung veranschaulichen. Die Halbleitervorrichtung 300 kann ähnlich zur Halbleitervorrichtung 100 sein.
  • 4 umfasst 4A und 4B, wobei 4A schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 400 gemäß der Offenbarung veranschaulicht und 4B eine Draufsicht der Halbleitervorrichtung 400 veranschaulicht. Die Halbleitervorrichtung 400 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden.
  • 5 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 500 gemäß der Offenbarung. Die Halbleitervorrichtung 500 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden.
  • 6 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 600 gemäß der Offenbarung. Die Vorrichtung 600 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden.
  • 7 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 700 gemäß der Offenbarung. Die Halbleitervorrichtung 700 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden.
  • 8 umfasst 8A bis 8D, welche schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung 800 gemäß der Offenbarung veranschaulichen. Die Vorrichtung 800 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen verwiesen, in denen zur Veranschaulichung spezielle Aspekte gezeigt sind, in denen die Offenbarung ausgeübt werden kann. In dieser Hinsicht kann Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Da Komponenten der beschriebenen Vorrichtungen in einer Reihe verschiedener Orientierungen angeordnet sein können, kann die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet werden und ist in keinerlei Weise beschränkend. Andere Aspekte können verwendet werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Folglich ist die folgende detaillierte Beschreibung nicht in einem begrenzenden Sinne aufzufassen, und das Konzept der vorliegenden Offenbarung wird durch die angefügten Ansprüche definiert.
  • Die hierin beschriebenen Vorrichtungen können einen oder mehrere Halbleiter-Dies (oder Halbleiterchips) umfassen. Die Halbleiter-Dies können von verschiedenen Arten sein, können mittels verschiedener Technologien hergestellt sein und können beispielsweise integrierte Logikschaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, elektrooptische Schaltungen, Speicherschaltungen, Steuerschaltungen, Mikroprozessoren oder integrierte passive Vorrichtungen umfassen. Die Halbleiter-Dies können drahtlose Komponenten umfassen, wie beispielsweise Sender, Empfänger, Transceiver, Sensoren oder Detektoren. Die Halbleiter-Dies können aus einem speziellen Halbleitermaterial hergestellt sein, wie beispielsweise Si, SiC, SiGe, GaAs, GaN, AlGaN, InGaAs, InAlAs usw., und können ferner anorganische und/oder organische Materialien enthalten, welche keine Halbleiter sind.
  • Insbesondere können die Halbleiter-Dies Mikrowellenschaltungen umfassen, wie beispielsweise Mikrowellensender, Mikrowellenempfänger, Mikrowellen-Transceiver, Mikrowellensensoren oder Mikrowellendetektoren. Im Allgemeinen kann der Mikrowellenfrequenzbereich von etwa 300 MHz (Wellenlänge von etwa 1 Meter) bis etwa 300 GHz (Wellenlänge von etwa 1 mm) reichen. Beispielhaft können die hierin beschriebenen Halbleiter-Dies integrierte Mikrowellenschaltungen umfassen, welche in einem Frequenzbereich größer als 20 GHz arbeiten, spezieller größer als 60 GHz, spezieller größer als 100 GHz, spezieller größer als 140 GHz, und noch spezieller größer als 170 GHz.
  • Die Halbleiter-Dies können eine horizontale Struktur aufweisen. Ein Halbleiter-Die mit einer horizontalen Struktur kann Elektroden auf nur einer seiner beiden Hauptoberflächen aufweisen. In dieser Hinsicht kann der Begriff „aktive Hauptoberfläche“ eines Halbleiter-Die hierin verwendet werden und kann sich insbesondere auf die Hauptoberfläche des Halbleiter-Die, einschließlich der Elektroden des Halbleiter-Die, beziehen. Die Elektroden können ermöglichen, dass elektrischer Kontakt mit den integrierten Schaltungen (z.B. Mikrowellensender-/Mikrowellenempfänger-/Mikrowellen-Transceiver-/Mikrowellendetektorschaltungen/Steuerungsschaltungen usw.), welche im Halbleiter-Die eingeschlossen sind, hergestellt werden kann. Die Halbleiter-Die-Elektroden, I/O-Elektroden, Masseelektroden, Stromversorgungselektroden, Mikrowellenfrequenzelektroden, Steuerelektroden usw., können eine oder mehrere Elektrodenmetallschichten umfassen, welche auf das Halbleitermaterial aufgebracht werden können.
  • In ähnlicher Weise kann sich der Begriff „aktive Hauptoberfläche“ auch auf eine Hauptoberfläche des Halbleiter-Die, einschließlich aktiver Strukturen, beziehen, d.h. mikroelektronische Komponenten und integrierte Schaltungen. Halbleiter-Dies können aus Halbleiter-Wafern hergestellt werden, welche als ein Substrat für mikroelektronische Vorrichtungen dienen können, die in und über dem Halbleiter-Wafer aufgebaut werden sollen. Die Vorrichtungen können mittels Dotierung, Ionenimplantation, Abscheidung von Materialien, photolithographischer Strukturierung usw. hergestellt werden. Die Herstellungsprozesse können in der Regel auf einer speziellen Hauptoberfläche des Halbleiter-Wafers durchgeführt werden, welche auch als die „aktive Hauptoberfläche“ des Halbleiter-Wafers bezeichnet werden kann. Nach dem Trennen einzelner Halbleiter-Dies vom Halbleiter-Wafer wird die aktive Hauptoberfläche des Halbleiter-Wafers zur aktiven Hauptoberfläche des getrennten Halbleiter-Die. Der Begriff „gegenüberliegende Hauptoberfläche“ eines Halbleiter-Die kann sich auf eine Hauptoberfläche des Halbleiter-Die, welche gegenüber der aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist, beziehen. Die gegenüberliegende Hauptoberfläche des Halbleiter-Die kann frei von mikroelektronischen Vorrichtungen sein, d.h. sie kann aus (Bulk-)Halbleitermaterial bestehen.
  • Ein Halbleiter-Die kann einen aktiven Bereich umfassen, welcher insbesondere bei (oder unter) der aktiven Hauptoberfläche des Halbleiter-Die angeordnet sein kann. Der aktive Bereich kann die aktiven Strukturen umfassen, welche im Halbleitermaterial des Halbleiter-Die angeordnet sind. Im Allgemeinen kann eine aktive Struktur wenigstens eine von einer dotierten Region, einer elektrischen Komponente, einer integrierten Schaltung usw. umfassen. Insbesondere kann eine aktive Struktur wenigstens eines von einer Diode, einem Transistor, einer Sicherung, einem Transistor, einem Widerstand, einem Kondensator usw. umfassen. Das Bulk-Halbleitermaterial und die aktiven Strukturen eines Halbleiter-Die können durch eine Epitaxieschicht voneinander getrennt sein.
  • Die hierin beschriebenen Vorrichtungen können Metallisierungsschichten umfassen, welche ausgelegt sein können, um aktive Strukturen im Halbleiter-Die miteinander zu verbinden. Während einer Fertigung von Halbleiter-Dies können aktive Strukturen oder einzelne Vorrichtungen (z.B. Transistoren, Kondensatoren, Widerstände usw.) im Halbleitermaterial auf Wafer-Level ausgebildet werden. Nachdem die verschiedenen aktiven Strukturen ausgebildet wurden, können die Strukturen auf Wafer-Level elektrisch verbunden werden, um gewünschte elektrische Schaltungen auszubilden. Der Verbindungsprozess kann die Ausbildung der oben erwähnten Metallisierungsschichten und dielektrischen Schichten umfassen, welche zwischen den Metallisierungsschichten angeordnet sind, um sie voneinander elektrisch zu isolieren. Beispielsweise kann die Metallisierungsschicht aus Kupfer, Aluminium oder assoziierten Metalllegierungen ausgebildet sein. Die Metallisierungsschichten können als eine interne elektrische Verbindungsstruktur des Halbleiter-Die gesehen werden.
  • Die hierin beschriebenen Vorrichtungen können eine oder mehrere Umverteilungsschichten, einschließlich Metallisierungsschichten, umfassen, welche sich über die aktive Hauptoberfläche des Halbleiter-Die und darüber hinaus erstrecken können. Die Metallisierungsschichten können teilweise außerhalb und/oder innerhalb eines Umrisses (oder einer Grundfläche oder einer Kontur) des Halbleiter-Die angeordnet sein. Die Metallisierungsschichten können ausgelegt sein, um elektrischen Kontakt mit einem Halbleiter-Die von außerhalb der Halbleitervorrichtung, einschließlich des Halbleiter-Die, bereitzustellen. Insbesondere können die Metallisierungsschichten Kontaktelemente des Halbleiter-Die mit externen Kontaktelementen der Halbleitervorrichtung elektrisch koppeln. Mit anderen Worten können die Metallisierungsschichten ausgelegt sein, um I/O-Pads des Halbleiter-Die an anderen Stellen verfügbar zu machen. Die Metallisierungsschichten können z.B. die Form von Leiterbahnen oder -schichten aufweisen. Beispielsweise können wenigstens eines von Aluminium, Nickel, Palladium, Titan, Wolfram, Silber, Zinn, Gold, Molybdän, Vanadium oder Kupfer oder assoziierte Metalle oder Legierungen der genannten Metalle für die Herstellung der Metallisierungsschichten verwendet werden. Dielektrische Schichten können zwischen den Metallisierungsschichten angeordnet sein, um sie voneinander elektrisch zu isolieren. Es ist zu beachten, dass die beschriebene Umverteilungsschicht von den zuvor beschriebenen internen Metallisierungsschichten des Halbleiter-Die unterschieden werden kann, welche ausgelegt sind, um aktive Strukturen im Halbleiter-Die elektrisch zu verbinden.
  • Die hierin beschriebenen Vorrichtungen können eine oder mehrere Antennen umfassen. Beispielsweise kann eine Antenne eine Dipolantenne, eine koplanare Patch(CPW)-Antenne, ein Array von zwei Dipolantennen, eine Vivaldi-Antenne usw. sein. Eine Antenne kann eine Länge lantenna aufweisen von etwa lantenna = λ / 2 wobei λ die Wellenlänge von Signalen bezeichnet, welche von der Antenne übertragen werden. Die Wellenlänge λ kann berechnet werden gemäß
    Figure DE102016107678A1_0002
    wobei c0 die Vakuumlichtgeschwindigkeit bezeichnet, f die Frequenz der übertragenen Signale bezeichnet, εr die dielektrische Konstante des Materials bezeichnet, welches von den übertragenen Signalen passiert wird, und μr die magnetische Permeabilität des Materials bezeichnet, welches von den übertragenen Signalen passiert wird. Insbesondere können die Antennen für eine Mikrowellenübertragung ausgelegt sein.
  • Abhängig von einer Betriebsfrequenz f der integrierten Mikrowellenschaltungen kann eine entsprechende Antennenlänge basierend auf den obigen Gleichungen berechnet werden. Beispielhafte Werte von Betriebsfrequenzbereichen wurden oben bereitgestellt. Beispielsweise kann eine Länge einer Antenne kleiner als etwa 2 Millimeter oder 1,5 Millimeter oder 1 Millimeter oder 900 Mikrometer oder 800 Mikrometer oder 700 Mikrometer oder 600 Mikrometer sein. Die folgende Tabelle stellt beispielhafte Antennenlängen für spezielle Frequenzwerte für ein Beispiel eines Siliziumoxid-Materials und entsprechende Werte für εr und μr bereit.
    Frequenz Antennenlänge
    77 GHz 1,97 mm
    100 GHz 1,52 mm
    140 GHz 1,08 mm
    170 GHz 893 μm
    200 GHz 759 μm
    500 GHz 304 μm
  • Eine Antenne kann in einer oder mehreren Metallisierungsschichten des Halbleiter-Die ausgebildet sein. In einem Beispiel kann eine Antenne in einer oder mehreren Metallisierungsschichten, welche aktive Strukturen im Halbleiter-Die miteinander verbinden, ausgebildet sein. In einem weiteren Beispiel kann eine Antenne in einer oder mehreren Metallisierungsschichten einer Umverteilungsschicht ausgebildet sein. Vorrichtungen, wie hierin beschrieben, können eine oder mehrere Antennen umfassen, welche in einer oder beiden der angegebenen Schichten ausgebildet sind.
  • Die hierin beschriebenen Vorrichtungen können ein Verkapselungsmaterial umfassen, welches wenigstens teilweise eine oder mehrere Komponenten der Vorrichtung bedecken (oder einbetten oder einkapseln) kann. Das Verkapselungsmaterial kann elektrisch isolierend sein und kann einen Verkapselungskörper ausbilden. Das Verkapselungsmaterial kann wenigstens eines von einem Epoxid, einem glasfasergefüllten Epoxid, einem glasfasergefüllten Polymer, einem Imid, einem gefüllten oder nicht gefüllten thermoplastischen Polymermaterial, einem gefüllten oder nicht gefüllten duroplastischen Polymermaterial, einer gefüllten oder nicht gefüllten Polymermischung, einem warmhärtenden Material, einer Vergussmasse, einem Glob-Top-Material, einem Laminatmaterial umfassen. Verschiedene Techniken können verwendet werden, um Komponenten der Vorrichtung mit dem Verkapselungsmaterial einzukapseln, beispielsweise wenigstens eines von Formpressen, Spritzgießen, Pulverformen, Flüssigkeitsformen, Transferformen, Laminieren.
  • Die hierin beschriebenen Vorrichtungen können in verschiedenen Anwendungen verwendet werden. Beispielhaft kann eine Vorrichtung, wie hierin beschrieben, für Telekommunikations-, Industrie-, Fahrzeug-, wissenschaftliche oder medizinische Zwecke verwendet werden. Insbesondere kann sie in schnurlosen Telefonen, Bluetooth-Vorrichtungen, Nahfeldkommunikations(NFC, Near Field Communication)-Vorrichtungen, Kraftfahrzeugen und drahtlosen Computernetzen verwendet werden. Solche Anwendungen sind unter anderem durch die (industriellen, wissenschaftlichen und medizinischen)ISM-Funkbänder abgedeckt, welche unter anderem durch die ITU-R in 5.138, 5.150 und 5.280 der ITU Radio Regulations definiert sind, die durch Bezugnahme hierin aufgenommen sind. Beispielsweise können ISM-Funkbänder bei Frequenzen von etwa 24 GHz, 61 GHz, 80 GHz und 122 GHz verwendet werden. Zusätzlich können Vorrichtungen, wie hierin beschrieben, für Radar(Radio Detection and Ranging)-Anwendungen verwendet werden. Radar-Mikrowellenvorrichtungen können in Automobil- oder Industrieanwendungen für Entfernungsermittlungs-/Entfernungsmesssysteme verwendet werden. Beispielhaft können automatische Fahrzeug-Geschwindigkeitsregelungssysteme oder Fahrzeug-Antikollisionssysteme im Mikrowellenfrequenzbereich, z.B. bei etwa 24 GHz oder 80 GHz, arbeiten. Es wird angemerkt, dass Betriebsfrequenzen der angegebenen Anwendungen sich in der Zukunft erhöhen können.
  • 1 und 2 veranschaulichen schematisch Querschnittsseitenansichten von Halbleitervorrichtungen 100 und 200 gemäß der Offenbarung. Jede der Halbleitervorrichtungen 100 und 200 wird in einer allgemeinen Art und Weise veranschaulicht, um Aspekte der Offenbarung qualitativ anzugeben. Die Halbleitervorrichtungen 100 und 200 können weitere Komponenten umfassen, welche der Einfachheit halber nicht veranschaulicht sind. Beispielsweise können die Halbleitervorrichtungen 100 und 200 ferner eine oder mehrere Komponenten von anderen Halbleitervorrichtungen gemäß der Offenbarung umfassen.
  • Die Halbleitervorrichtung 100 aus 1 kann einen Halbleiter-Die 10 umfassen, welcher eine aktive Hauptoberfläche 12 und eine gegenüberliegende Hauptoberfläche 14 gegenüber der aktiven Hauptoberfläche 12 aufweist. Die Halbleitervorrichtung 100 kann ferner eine Antenne 16 umfassen, welche auf der aktiven Hauptoberfläche 12 des Halbleiter-Die 10 angeordnet ist. Die Antenne 16 kann z.B. in einer oder mehreren Metallisierungsschichten der Halbleitervorrichtung 100 ausgebildet sein. Der Einfachheit halber werden die Metallisierungsschichten im Beispiel aus 1 nicht veranschaulicht. In einem Beispiel kann die Antenne 16 in einer oder mehreren Metallisierungsschichten, welche aktive Strukturen im Halbleiter-Die 10 miteinander verbinden, ausgebildet sein. In einem weiteren Beispiel kann die Antenne 16 in einer oder mehreren Metallisierungsschichten einer Umverteilungsschicht ausgebildet sein. Die Halbleitervorrichtung 100 kann ferner eine Vertiefung 18 umfassen, welche auf der gegenüberliegenden Hauptoberfläche 14 des Halbleiter-Die 10 angeordnet ist, wobei die Vertiefung 18 über der Antenne 16 angeordnet sein kann. Insbesondere kann die Vertiefung 18 in einem Bulk-Halbleitermaterial des Halbleiter-Die 10 angeordnet sein, welches frei von aktiven Strukturen sein kann. Man beachte, dass detailliertere Halbleitervorrichtungen gemäß der Offenbarung nachstehend beschrieben werden.
  • Im Beispiel aus 1 kann ein Umriss der Antenne 16 in einem Umriss des Halbleiter-Die 10 angeordnet sein, wenn in einer Richtung senkrecht zur aktiven Hauptoberfläche 12 betrachtet. Insbesondere kann die Größe der Antenne 16 klein genug sein, so dass die Antenne 16 vollständig in der Kontur des Halbleiter-Die 10 angeordnet sein kann und sich nicht darüber hinaus erstrecken kann. In anderen Halbleitervorrichtungen können Antennen wenigstens teilweise außerhalb eines Umrisses eines assoziierten Halbleiter-Die angeordnet sein, beispielsweise über einem Verkapselungsmaterial, welches den Halbleiter-Die umgibt. Im Vergleich zu diesen anderen Halbleitervorrichtungen kann die Größe der Halbleitervorrichtung 100 aufgrund der On-Chip-Anordnung der Antenne 16 reduziert werden.
  • Während eines Betriebs der Halbleitervorrichtung 100 können integrierte Schaltungen des Halbleiter-Die 10 in z.B. einem Mikrowellenfrequenzbereich arbeiten und können Mikrowellensignale generieren, welche über die Antenne 16 übertragen werden können. Beispielsweise kann die Mikrowellenstrahlung in Richtungen übertragen werden, welche durch Pfeile in 1 angezeigt sind. In einer Aufwärtsrichtung muss die Strahlung möglicherweise von der Antenne 16 durch das Halbleitermaterial des Halbleiter-Die 10 passieren, wobei eine Strahlungsleistung der Halbleitervorrichtung verringert werden kann. Beispielsweise kann eine dielektrische Konstante εr von Silizium einen Wert von etwa 11,9 aufweisen, was zu Leistungsverlusten von übertragenen Signalen führen kann. Aufgrund der Vertiefung 18, welche in der gegenüberliegenden Hauptoberfläche 14 des Halbleiter-Die 10 angeordnet ist, kann eine Distanz, die von den übertragenen Signalen durch das Halbleitermaterial passiert werden soll, reduziert werden, so dass die oben beschriebenen Leistungsverluste vermieden werden können. Die Anordnung aus 1 stellt somit eine reduzierte Größe der Halbleitervorrichtung 100 kombiniert mit reduzierten Leistungsverlusten der übertragenen Strahlung bereit. Eine Gesamtleistung der Halbleitervorrichtung 100 kann erhöht werden.
  • Die Halbleitervorrichtung 200 aus 2 kann wenigstens teilweise ähnlich zur Halbleitervorrichtung 100 sein. Die Halbleitervorrichtung 200 kann einen Halbleiter-Die 10 umfassen, welcher eine aktive Hauptoberfläche 12 und eine gegenüberliegende Hauptoberfläche 14 gegenüber der aktiven Hauptoberfläche 12 aufweist. Die Halbleitervorrichtung 200 kann ferner eine Antenne 16 umfassen, welche auf der aktiven Hauptoberfläche 12 des Halbleiter-Die 10 angeordnet ist. Der Halbleiter-Die 10 kann eine Epitaxieschicht 20 umfassen. In einem Beispiel kann die Epitaxieschicht 20 einen oberen Teil 22 des Halbleiter-Die 10 von einem unteren Teil 24 des Halbleiter-Die 10 trennen. Der obere Teil 22 kann aus einem Bulk-Halbleitermaterial bestehen, welches nicht notwendigerweise aktive elektronische Strukturen des Halbleiter-Die 10 enthält. Der untere Teil 24 kann aktive Strukturen des Halbleiter-Die 10 umfassen, wobei die aktiven Strukturen wenigstens teilweise auch in der Epitaxieschicht 20 eingeschlossen sein können. Die gegenüberliegende Hauptoberfläche 14 des Halbleiter-Die 10 kann die Epitaxieschicht 20 umfassen, wobei die Epitaxieschicht 20 wenigstens teilweise vom Halbleitermaterial des Halbleiter-Die 10 freiliegend sein kann. Die Epitaxieschicht 20, und insbesondere der freiliegende Teil der Epitaxieschicht 20, kann über der Antenne 16 angeordnet sein.
  • Im Beispiel aus 2 kann die gegenüberliegende Hauptoberfläche 14 des Halbleiter-Die 10 eine Vertiefung 18 ähnlich wie 1 umfassen. Der Boden der Vertiefung 18 kann einen freiliegenden Teil der Epitaxieschicht 20 umfassen. In einem weiteren Beispiel kann die freiliegende Epitaxieschicht 20 eine ebene Oberfläche ausbilden und kann insbesondere die gesamte gegenüberliegende Hauptoberfläche 14 ausbilden. Man beachte, dass der Begriff „freiliegend“ nicht notwendigerweise bedeutet, dass die Epitaxieschicht 20 durch ein anderes Material als das Halbleitermaterial des Halbleiter-Die 10 unbedeckt ist. Beispielsweise kann die Vertiefung 18 mit einem Material gefüllt sein, welches eine dielektrische Konstante aufweist, die kleiner als die dielektrische Konstante des Halbleitermaterials des Halbleiter-Die 10 ist. Die Halbleitervorrichtung 200 kann ähnliche technische Merkmale wie die oben beschriebene Halbleitervorrichtung 100 aus 1 bereitstellen.
  • 3 umfasst 3A bis 3C, welche schematisch eine Querschnittsseitenansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung 300 gemäß der Offenbarung veranschaulichen, ein Querschnitt davon ist in 3C gezeigt. Die Halbleitervorrichtung 300 kann ähnlich zur Halbleitervorrichtung 100 sein. 3A bis 3C veranschaulichen die Fertigung einer einzelnen Halbleitervorrichtung 300. Jedoch kann eine beliebige Anzahl von ähnlichen Halbleitervorrichtungen gleichzeitig hergestellt werden, beispielsweise auf Wafer-Level.
  • In 3A kann ein Halbleiter-Die 10 mit einer aktiven Hauptoberfläche 12 und einer gegenüberliegenden Hauptoberfläche 14 gegenüber der aktiven Hauptoberfläche 12 bereitgestellt sein. Beispielsweise kann der Halbleiter-Die 10 ein Teil eines Halbleiter-Wafers sein, einschließlich einer beliebigen Anzahl von weiteren Halbleiter-Dies, welche der Einfachheit halber nicht veranschaulicht sind. Aktive Strukturen können im Halbleiter-Die 10 auf Wafer-Level ausgebildet worden sein, einschließlich integrierter Schaltungen, welche in einem Mikrowellenfrequenzbereich arbeiten können.
  • In 3B kann eine Antenne 16 auf der aktiven Hauptoberfläche 12 des Halbleiter-Die 10 ausgebildet sein. In einem Beispiel kann die Antenne 16 in einer oder mehreren Metallisierungsschichten, welche aktive Strukturen im Halbleiter-Die 10 miteinander verbinden, ausgebildet sein. In einem weiteren Beispiel kann die Antenne 16 in einer oder mehreren Metallisierungsschichten einer Umverteilungsschicht ausgebildet sein. Die Antenne 16 kann auf Wafer-Level ausgebildet sein. Die Antenne 16 kann ausgelegt sein, um Signale zu übertragen, welche von integrierten Schaltungen des Halbleiter-Die 10 generiert werden.
  • In 3C kann Halbleitermaterial von der gegenüberliegenden Hauptoberfläche 14 des Halbleiter-Die 10 in einem Bereich über der Antenne 16 entfernt werden. Im Beispiel aus 3C kann Halbleitermaterial entfernt werden, so dass eine Vertiefung 18 über der Antenne 16 ausgebildet werden kann. Jede geeignete Technik kann zum Entfernen des Halbleitermaterials verwendet werden. In einem Beispiel kann der Halbleiter durch einen Prozess entfernt werden, welcher Laserstrahlung verwendet. In einem weiteren Beispiel kann der Halbleiter unter Verwendung eines Ätzprozesses entfernt werden. Hierbei kann die gegenüberliegende Hauptoberfläche 14 des Halbleiter-Die 10 (oder ein Halbleiter-Wafer, welcher den Halbleiter-Die 10 umfasst) durch wenigstens einen von einem Laminierungsprozess, einem Sprühprozess, einem Druckprozess und einem Rotationsbeschichtungsprozess beschichtet sein. Ein aufgebrachter Ätzresist kann an Bereichen über der Antenne 16, wo Halbleitermaterial entfernt werden soll, unter Verwendung von wenigstens einem von einem Maskenausrichter, einem Stepper und einem LDI(Laser Direct Imaging)-Werkzeug oder einem Laserwerkzeug strukturiert werden. Falls ein gedruckter Ätzresist verwendet wird, kann die Strukturierung bereits während des Aufbringungsprozesses durchgeführt werden. Das Halbleitermaterial kann dann von der gegenüberliegenden Hauptoberfläche 14 weggeätzt werden, um die gewünschte Vertiefung 18 auszubilden. Hierbei kann das Halbleitermaterial in einem oder mehreren Vorgängen geätzt werden. In einem Beispiel kann der Ätzprozess einen Trockenätzprozess umfassen, welcher z.B. auf einer SF6-Ätzchemie basiert. In einem weiteren Beispiel kann der Ätzprozess einen Nassätzprozess umfassen, welcher z.B. auf einer KOH-Ätzchemie basiert. Nach dem Ätzen und Ausbilden der Vertiefung 18 kann der Ätzresist entfernt werden und weitere Verfahrensvorgänge können durchgeführt werden, welche der Einfachheit halber nicht veranschaulicht sind. Auch kann ein sogenannter „Bosch-Prozess“ oder ein ähnlicher Prozess zum Entfernen des Siliziums verwendet werden, um gerade Seitenwände des geätzten Bereichs zu erhalten.
  • In einem Beispiel kann der Ätzprozess aus 3C durchgeführt werden, bis eine Epitaxieschicht des Halbleiter-Die 10 freiliegend sein kann. Da die Epitaxieschicht eine Ätzrate aufweisen kann, welche sich von einer Ätzrate des Bulk-Halbleitermaterials unterscheidet, kann der Ätzprozess automatisch an der Epitaxieschicht stoppen. Im Beispiel aus 3C kann Halbleitermaterial entfernt werden, so dass eine Vertiefung 18 über der Antenne 16 ausgebildet werden kann. In weiteren Beispielen kann die gesamte gegenüberliegende Hauptoberfläche 14 des Halbleiter-Die 10 gleichmäßig geätzt werden, beispielsweise bis eine Epitaxieschicht des Halbleiter-Die 10 vom Bulk-Halbleitermaterial freiliegend ist.
  • 4 umfasst 4A und 4B, wobei 4A schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 400 gemäß der Offenbarung veranschaulicht und 4B eine Draufsicht der Halbleitervorrichtung 400 veranschaulicht. Die Halbleitervorrichtung 400 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden, so dass nachstehend beschriebene Details der Halbleitervorrichtung 400 gleichermaßen auf die Halbleitervorrichtungen 100 bis 300 angewendet werden können.
  • Unter Bezugnahme auf die Querschnittsseitenansicht aus 4A kann die Halbleitervorrichtung 400 einen Halbleiter-Die 10 und eine elektrische Umverteilungsschicht 26 umfassen, welche über einer aktiven Hauptoberfläche 12 des Halbleiter-Die 10 aufgebracht ist. Die Umverteilungsschicht 26 kann eine oder mehrere strukturierte Metallisierungsschichten 28 und eine oder mehrere strukturierte dielektrische Schichten 30 umfassen.
  • Die dielektrischen Schichten 30 der Umverteilungsschicht 26 können ein Polymermaterial (z.B. Polyimid, Epoxid, Silikon usw.) umfassen oder daraus bestehen. Die dielektrischen Schichten 30 können Öffnungen 30a aufweisen, welche mit Elektroden (nicht veranschaulicht) des Halbleiter-Die 10 ausgerichtet sind. Die Metallisierungsschichten 28 können durch die Öffnungen 30a mit dem Halbleiter-Die 10 elektrisch verbunden sein. Insbesondere kann ein strukturierter Teil 16 von einer oder mehreren der Metallisierungsschichten 28 mit dem Halbleiter-Die 10 elektrisch verbunden sein und kann eine On-Chip-Antenne 16 in der Umverteilungsschicht 26 ausbilden. Es wird angemerkt, dass in weiteren Beispielen ähnliche On-Chip-Antennen alternativ oder zusätzlich in einer oder mehreren Metallisierungsschichten, welche aktive Strukturen im Halbleiter-Die 10 miteinander verbinden, ausgebildet sein können. 4A veranschaulicht der Einfachheit halber keine detaillierte interne Struktur des Halbleiter-Die 10, so dass Dieinterne Metallisierungsschichten nicht gezeigt sind.
  • Die Halbleitervorrichtung 400 kann externe Kontaktelemente 32 umfassen, wie beispielsweise Lotabscheidungen. Beispielsweise können die externen Kontaktelemente 32 ausgelegt sein, um die Halbleitervorrichtung 400 an einem Träger (nicht veranschaulicht), wie beispielsweise einer gedruckten Leiterplatte (PCB, Printed Circuit Board), zu montieren und elektrisch zu verbinden. Die Umverteilungsschicht 26 kann eine elektrische Verbindung zwischen Elektroden (nicht veranschaulicht) des Halbleiter-Die 10 und den externen Kontaktelementen 32 bereitstellen.
  • Die Halbleitervorrichtung 400 kann einem Wafer-Level-Package entsprechen. Wafer-Level-Packaging ist die Technologie des Packagings einer integrierten Schaltung, während sie noch Teil des Wafers ist. Insbesondere kann die Halbleitervorrichtung 400 einem Fan-in-Wafer-Level-Package entsprechen. Hier kann der Begriff „Fan-in“ insbesondere anzeigen, dass die externen Kontaktelemente 32 der Halbleitervorrichtung 400 (insbesondere vollständig) innerhalb eines Umrisses des Halbleiter-Die 10 angeordnet sein können, wenn in einer Richtung senkrecht zur aktiven Hauptoberfläche 12 des Halbleiter-Die 10 betrachtet. Es ist jedoch zu beachten, dass Aspekte der vorliegenden Offenbarung nicht notwendigerweise von einem bestimmten Packagetyp der betrachteten Halbleitervorrichtungen abhängen. Weitere Halbleitervorrichtungen gemäß der Offenbarung und welche andere Packagetypen repräsentieren, sind unten beschrieben.
  • Die Halbleitervorrichtung 400 kann eine Vertiefung 18 umfassen, welche auf der gegenüberliegenden Hauptoberfläche 14 des Halbleiter-Die 10 angeordnet ist, wobei die Vertiefung 18 über der Antenne 16 in einem Bulk-Halbleitermaterial des Halbleiter-Die 10 angeordnet sein kann. In einem Beispiel kann sich die Vertiefung 18 in das Bulk-Halbleitermaterial zu einer solchen Tiefe erstrecken, dass der Boden der Vertiefung 18 durch eine Epitaxieschicht ausgebildet sein kann, welche vom Bulk-Halbleitermaterial freiliegend ist. Ein Abstand „d“ zwischen einem Boden der Vertiefung 18 und der Antenne 16 kann kleiner als etwa 10 Mikrometer oder 9 Mikrometer oder 8 Mikrometer oder 7 Mikrometer oder 6 Mikrometer oder 5 Mikrometer oder 4 Mikrometer sein.
  • Die Vertiefung 18 kann von beliebiger Form sein. Im Beispiel aus 4A kann die Vertiefung 18 einen trapezförmigen Querschnitt mit schrägen Seitenwänden aufweisen. Solche Querschnittsform kann z.B. aus einem isotropen Ätzprozess resultieren, welcher zur Ausbildung der Vertiefung 18 angewendet worden sein kann. Hierbei kann sich der Querschnitt der Vertiefung 18 in einer Richtung von einem Boden der Vertiefung 18 zur gegenüberliegenden Hauptoberfläche 14 des Halbleiter-Die 10 erhöhen. In einem weiteren Beispiel können die Seitenwände der Vertiefung 18 im Wesentlichen senkrecht zur aktiven Hauptoberfläche 12 des Halbleiter-Die 10 sein. In noch einem weiteren Beispiel kann der Querschnitt der Vertiefung 18 eine konische Form aufweisen.
  • Im Beispiel aus 4A kann die Vertiefung 18 ungefüllt bleiben. In weiteren Beispielen kann die Vertiefung 18 mit einem zusätzlichen Material gefüllt sein (nicht veranschaulicht). Insbesondere kann die Vertiefung 18 mit einem Material gefüllt sein, welches eine dielektrische Konstante aufweist, die kleiner als die dielektrische Konstante des Halbleitermaterials des Halbleiter-Die 10 ist, das entfernt wurde, um die Vertiefung 18 auszubilden. Eine dielektrische Konstante eines Silizium-Halbleitermaterials kann einen Wert von etwa 11,9 aufweisen. Eine dielektrische Konstante des Füllstoffmaterials kann somit ein Wert von z.B. kleiner als 10, 9, 8, 7, 6, 5, 4, 3, 2 oder 1 aufweisen. Beispielsweise kann die Vertiefung 18 mit wenigstens einem von einem Epoxid, einem Imid, einem thermoplastischen Polymermaterial, einem duroplastischen Polymermaterial, einer Polymermischung, einem warmhärtenden Material, einer Vergussmasse, einem Glob-Top-Material, einem Laminatmaterial gefüllt sein. Das Material kann mit Füllstoffen von einem oder mehreren Materialien, einer oder mehreren Formen und einer oder mehreren Füllstoffgrößen gefüllt oder ungefüllt sein.
  • Die Pfeile in 4A veranschaulichen beispielhaft mögliche Richtungen von TX-Mikrowellensignalen. Es ist auch möglich, eine TX-Richtung von Mikrowellensignalen in einer lateralen Richtung zu haben. Analog kann eine RX-Richtung z.B. die Aufwärts- oder Abwärtsrichtung oder laterale Richtung sein. Die Vertiefung 18 kann in technischen Wirkungen resultieren, welche bereits im Zusammenhang mit vorangehenden Figuren beschrieben worden sind. Beispielsweise können Leistungsverluste von übertragener Strahlung reduziert werden.
  • Im Beispiel aus 4A sind nur eine Antenne 16 und eine Vertiefung 18, welche über der Antenne 16 angeordnet ist, veranschaulicht. Jedoch kann die Halbleitervorrichtung 400 auch weitere Antennen und weitere Vertiefungen umfassen, welche über diesen Antennen angeordnet sind. In einem Beispiel kann eine Vertiefung über jeder Antenne angeordnet sein. In einem weiteren Beispiel kann eine Vertiefung über mehr als nur einer Antenne angeordnet sein. In noch einem weiteren Beispiel kann das Bulk-Halbleitermaterial des Halbleiter-Die 10 über der gesamten aktiven Hauptoberfläche 14 des Halbleiter-Die 10 entfernt worden sein. Das heißt, die aktive Hauptoberfläche 14 kann einer gleichmäßigen Ebene auf der Höhe des Bodens der Vertiefung 18 in 4A entsprechen.
  • Bezug nehmend auf die Draufsicht aus 4B kann ein Umriss der Antenne 16 in einem Umriss des Halbleiter-Die 10 angeordnet sein, wenn in einer Richtung senkrecht zur aktiven Hauptoberfläche 12 betrachtet. Im Beispiel aus 4B ist die Antenne 16 als einfaches Rechteck angezeigt und eine innere Struktur der Antenne 16 ist der Einfachheit halber nicht veranschaulicht. Ein Umriss der Vertiefung 18 kann wenigstens teilweise mit einem Umriss der Antenne 16 überlappen, wenn in einer Richtung senkrecht zur aktiven Hauptoberfläche 12 betrachtet. Im Beispiel aus 4B liegt der gesamte Umriss der Antenne 16 innerhalb der Kontur der Vertiefung 18. In einem weiteren Beispiel kann die gesamte Kontur der Vertiefung 18 innerhalb des Umrisses der Antenne 16 liegen.
  • 5 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 500 gemäß der Offenbarung. Die Halbleitervorrichtung 500 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden, so dass nachstehend beschriebene Details der Halbleitervorrichtung 500 gleichermaßen auf die Halbleitervorrichtungen 100 bis 300 angewendet werden können. Die Halbleitervorrichtung 500 kann wenigstens teilweise ähnlich zur Halbleitervorrichtung 400 aus 4 sein.
  • Die Halbleitervorrichtung 500 kann einen Halbleiter-Die 10 und eine elektrische Umverteilungsschicht 26 umfassen, welche über einer aktiven Hauptoberfläche 12 des Halbleiter-Die 10 aufgebracht ist. Die Umverteilungsschicht 26 kann eine oder mehrere strukturierte Metallisierungsschichten 28 und eine oder mehrere strukturierte dielektrische Schichten 30 umfassen. Eine On-Chip-Antenne 16 kann in der Umverteilungsschicht 26 ausgebildet sein. In weiteren Beispielen können ähnliche On-Chip-Antennen alternativ oder zusätzlich in einer oder mehreren Metallisierungsschichten, welche aktive Strukturen im Halbleiter-Die 10 miteinander verbinden, ausgebildet sein. Die Halbleitervorrichtung 500 kann ferner externe Kontaktelemente 32, wie beispielsweise Lotabscheidungen, umfassen, welche mit dem Halbleiter-Die 10 über die Umverteilungsschicht 26 elektrisch gekoppelt sein können. Bemerkungen im Zusammenhang mit 4 für ähnliche Komponenten können auch auf 5 zutreffen.
  • Die Halbleitervorrichtung 500 kann einem Embedded-Wafer-Level(eWLB)-Package entsprechen. Insbesondere kann die Halbleitervorrichtung 500 einem Fan-out-Wafer-Level-Package entsprechen. Hier kann der Begriff „Fan-out“ insbesondere anzeigen, dass eines oder mehrere der externen Kontaktelemente 32 der Halbleitervorrichtung 500 außerhalb eines Umrisses des Halbleiter-Die 10 angeordnet sein können, wenn in einer Richtung senkrecht zur aktiven Hauptoberfläche 12 des Halbleiter-Die 10 betrachtet.
  • Der Halbleiter-Die 10 kann eine Epitaxieschicht 20 umfassen. Insbesondere kann die gegenüberliegende Hauptoberfläche 14 des Halbleiter-Die 10 einer Oberfläche der Epitaxieschicht 20 entsprechen, welche von einem Halbleitermaterial des Halbleiter-Die 10 freiliegend sein kann. In dieser Hinsicht kann Halbleitermaterial des Halbleiter-Die 10, welches zuvor über der Epitaxieschicht 20 angeordnet wurde, während einer Fertigung der Halbleitervorrichtung 500 entfernt worden sein. Ein Abstand „d“ zwischen der Epitaxieschicht 20 und der Antenne 16 kann kleiner als etwa 10 Mikrometer oder 9 Mikrometer oder 8 Mikrometer oder 7 Mikrometer oder 6 Mikrometer oder 5 Mikrometer oder 4 Mikrometer sein.
  • Die Halbleitervorrichtung 500 kann ein Verkapselungsmaterial 34 umfassen, welches einen künstlichen oder rekonstituierten Wafer während eines eWLB-Herstellungsprozesses der Halbleitervorrichtung 500 darstellen kann. Das Verkapselungsmaterial 34 kann die gegenüberliegende Hauptoberfläche 14 und die seitlichen Oberflächen des Halbleiter-Die 10 bedecken, wobei die untere Hauptoberfläche des Verkapselungsmaterials 34 mit der aktiven Hauptoberfläche 12 des Halbleiter-Die 10 koplanar sein kann. Die Umverteilungsschicht 26 kann sich über die aktive Hauptoberfläche 12 des Halbleiter-Die 10 und die untere Hauptoberfläche des Verkapselungsmaterials 34 erstrecken.
  • Das Verkapselungsmaterial 34 kann wenigstens eines von einem Epoxid, einem glasfasergefüllten Epoxid, einem glasfasergefüllten Polymer, einem Imid, einem gefüllten oder nicht gefüllten thermoplastischen Polymermaterial, einem gefüllten oder nicht gefüllten duroplastischen Polymermaterial, einer gefüllten oder nicht gefüllten Polymermischung, einem warmhärtenden Material, einer Vergussmasse, einem Glob-Top-Material, einem Laminatmaterial umfassen. Insbesondere kann eine dielektrische Konstante des Verkapselungsmaterials 34 kleiner als eine dielektrische Konstante des Halbleitermaterials des Halbleiter-Die 10 sein. Beispielsweise kann eine Vergussmasse eine beispielhafte dielektrische Konstante von etwa 3 aufweisen. Das Verkapselungsmaterial 34 kann ähnlich zum Material sein, welches die Vertiefung 18 der Halbleitervorrichtung 400 füllen kann, die im Zusammenhang mit 4 beschrieben wurde.
  • Die Pfeile in 5 veranschaulichen beispielhaft die Richtung eines TX-Mikrowellensignals. Im Beispiel aus 5 ist nur eine Antenne 16 veranschaulicht. In weiteren Beispielen kann die Halbleitervorrichtung 500 weitere On-Chip-Antennen umfassen. Es wird angemerkt, dass die Halbleitervorrichtung 500 auch Off-Chip-Antennen umfassen kann, d.h. Antennen, welche nicht über dem Halbleiter-Die 10 angeordnet sind (insbesondere vollständig), sondern z.B. über der unteren Hauptoberfläche des Verkapselungsmaterials 34. Der reduzierte Abstand zwischen der gegenüberliegenden Hauptoberfläche 14 des Halbleiter-Die 10 und der Antenne 16 kann in technischen Wirkungen resultieren, welche bereits im Zusammenhang mit vorangehenden Beispielen beschrieben worden sind. Beispielsweise können Leistungsverluste von übertragener Strahlung reduziert werden.
  • 6 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 600 gemäß der Offenbarung. Die Halbleitervorrichtung 600 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden, so dass nachstehend beschriebene Details der Halbleitervorrichtung 600 gleichermaßen auf die Halbleitervorrichtungen 100 bis 300 angewendet werden können. Die Halbleitervorrichtung 600 kann wenigstens teilweise ähnlich zur Halbleitervorrichtung 400 aus 4 sein.
  • Die Halbleitervorrichtung 600 kann gemäß einer Flip-Chip-Technologie hergestellt werden. Die Halbleitervorrichtung 600 kann einen Halbleiter-Die 10 mit einer Umverteilungsschicht 26 umfassen, welche über einer aktiven Hauptoberfläche 12 des Halbleiter-Die 10 aufgebracht ist. Kontaktelemente 36 können auf die Umverteilungsschicht 26 aufgebracht werden, beispielsweise Löthöcker, Stud-Bumps, Kupfersäulen oder beliebige andere Flip-Chip-Zwischenverbindungen der ersten Ebene. Die Kontaktelemente 36 können auf Wafer-Level aufgebracht werden. In einem weiteren Beispiel können die Kontaktelemente 36 auch direkt über den Pads des Halbleiter-Die 10 aufgebracht worden sein, in diesem Fall kann eine Umverteilungsschicht unter den Kontaktelementen 36 möglicherweise nicht verfügbar sein. Eine Vertiefung 18 kann in der gegenüberliegenden Hauptoberfläche 14 des Halbleiter-Die 10 angeordnet sein. Die angegebenen Komponenten können ähnlich zu entsprechenden Komponenten der Halbleitervorrichtung 400 aus 4 sein.
  • Die Halbleitervorrichtung 600 kann ferner ein Substrat 38 umfassen. Beispielsweise kann der Halbleiter-Die 10 durch Anwenden eines Massenaufschmelzungsprozesses oder unter Verwendung einer Thermokompressionsbonding-Anwendung auf das Substrat 38 angebracht sein. In weiteren Beispielen kann der Halbleiter-Die 10 auf das Substrat 38 geklebt, gesintert oder diffusionsgelötet sein. Im Beispiel aus 6 können die Kontaktelemente 36 des Halbleiter-Die 10 Löthöckern entsprechen und eine kapillare Unterfüllung kann verwendet worden sein, um den Halbleiter-Die 10 auf dem Substrat 38 anzubringen. Das Unterfüllungsmaterial 40 kann optional sein und kann in einem Beispiel ein Epoxidmaterial umfassen oder daraus bestehen. Die Halbleitervorrichtung 600 kann ferner externe Kontaktelemente 42, wie beispielsweise Lotabscheidungen, umfassen, welche auf elektrischen Kontakte 44 auf der unteren Hauptoberfläche des Substrats 38 aufgebracht sein können. Die externen Kontaktelemente 42 können über das Substrat 38 mit dem Halbleiter-Die 10 elektrisch gekoppelt sein.
  • Im Beispiel aus 6 kann die gegenüberliegende Hauptoberfläche 14 des Halbleiter-Die 10 nackt oder freiliegend sein. In weiteren Beispielen kann die gegenüberliegende Hauptoberfläche 14 wenigstens teilweise durch ein zusätzliches Material bedeckt sein (nicht veranschaulicht). In einem Beispiel kann das zusätzliche Material ähnlich zum Material sein, welches die Vertiefung 18 der Halbleitervorrichtung 400 füllen kann, die im Zusammenhang mit 4 beschrieben wurde. Das zusätzliche Material kann z.B. in Form eines Bandes, einer gesprühten Schicht, einer laminierten Schicht aufgebracht sein.
  • 7 veranschaulicht schematisch eine Querschnittsseitenansicht einer Halbleitervorrichtung 700 gemäß der Offenbarung. Die Halbleitervorrichtung 700 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden, so dass nachstehend beschriebene Details der Halbleitervorrichtung 700 gleichermaßen auf die Halbleitervorrichtungen 100 bis 300 angewendet werden können.
  • Die Halbleitervorrichtung 700 kann gemäß einer Flip-Chip-Technologie hergestellt werden. Die Halbleitervorrichtung 700 kann wenigstens teilweise ähnlich zur Halbleitervorrichtung 600 aus 6 sein. Im Gegensatz zu 6 kann die Halbleitervorrichtung 700 ein Verkapselungsmaterial 34 umfassen, welches über der aktiven Hauptoberfläche 12 und über der gegenüberliegenden Hauptoberfläche 14 des Halbleiter-Die 10 angeordnet sein kann. In einem Beispiel kann das Verkapselungsmaterial 34 ähnlich zum Verkapselungsmaterial 34 aus 5 sein.
  • 8 umfasst 8A bis 8D, welche schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung 800 gemäß der Offenbarung veranschaulichen, ein Querschnitt davon ist in 8D gezeigt. Die Halbleitervorrichtung 800 kann als eine detailliertere Implementierung der Halbleitervorrichtungen 100 bis 300 gesehen werden, so dass nachstehend beschriebene Details der Halbleitervorrichtung 800 gleichermaßen auf die Halbleitervorrichtungen 100 bis 300 angewendet werden können. 8A bis 8D veranschaulichen die Herstellung einer Halbleitervorrichtung 800. Jedoch kann eine beliebige Anzahl von ähnlichen Halbleitervorrichtungen gleichzeitig hergestellt werden.
  • In 8A kann eine Zwischenhalbleitervorrichtung bereitgestellt sein. Es wird angemerkt, dass ein oder mehrere Verfahrensvorgänge zuvor durchgeführt worden sein können, um die Anordnung aus 8A zu fertigen. Die Anordnung kann einen Die 10 umfassen, welcher in einem ersten Verkapselungsmaterial 34A eingebettet ist. Eine aktive Hauptoberfläche 12 des Halbleiter-Die 10 kann mit einer oberen Hauptoberfläche des ersten Verkapselungsmaterials 34A koplanar sein, und eine gegenüberliegende Hauptoberfläche 14 des Halbleiter-Die 10 kann mit einer unteren Hauptoberfläche des ersten Verkapselungsmaterials 34A koplanar sein. Eine erste Umverteilungsschicht 26A kann über der aktiven Hauptoberfläche 12 des Halbleiter-Die 10 angeordnet sein. Die erste Umverteilungsschicht 26A kann eine oder mehrere strukturierte Metallisierungsschichten 28 und eine oder mehrere strukturierte dielektrische Schichten 30 umfassen. Eine On-Chip-Antenne 16 kann in der ersten Umverteilungsschicht 26A ausgebildet sein. Vias 46 können sich durch das erste Verkapselungsmaterial 34A von seiner unteren Hauptoberfläche zu seiner oberen Hauptoberfläche erstrecken. Die erste Umverteilungsschicht 26A kann mit Elektroden (nicht veranschaulicht) des Halbleiter-Die 10 und mit den Vias 46 elektrisch gekoppelt sein, so dass eine elektrische Verbindung zwischen dem Halbleiter-Die 10 und der unteren Oberfläche der Anordnung bereitgestellt sein kann.
  • In 8B kann ein zweites Verkapselungsmaterial 34B auf der oberen Hauptoberfläche der Anordnung aufgebracht sein. In einem Beispiel kann das zweite Verkapselungsmaterial 34B ähnlich zum ersten Verkapselungsmaterial 34A sein.
  • In 8C kann Material von der unteren Oberfläche der Anordnung gleichmäßig entfernt sein. Das heißt, das erste Verkapselungsmaterial 34A, die Vias 46 und Halbleitermaterial des Halbleiter-Die 10 können entfernt werden, so dass die untere Oberfläche der Vorrichtung eine ebene Oberfläche ausbilden kann. Insbesondere kann das Halbleitermaterial des Halbleiter-Die 10 in einem Ausmaß entfernt werden, wie im Zusammenhang mit den vorhergehenden Figuren beschrieben. Jede geeignete Technik kann zum Entfernen des Materials verwendet werden, beispielsweise wenigstens eines von Schleifen, Laser-Ablation, Ätzen, Schneiden usw.
  • In 8D kann eine zweite Umverteilungsschicht 26B auf der unteren Oberfläche der Anordnung aufgebracht sein. Die zweite Umverteilungsschicht 26B kann eine elektrische Verbindung zwischen den Vias 46 und externen Kontaktelementen 32, wie beispielsweise Lotabscheidungen, bereitstellen, welche auf der unteren Oberfläche der zweiten Umverteilungsschicht 26B aufgebracht sein können. Der Halbleiter-Die 10 kann somit über die externen Kontaktelemente 32 elektrisch zugänglich sein.
  • Wie in dieser Beschreibung verwendet, bedeuten die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“ und/oder „elektrisch gekoppelt“ möglicherweise nicht notwendigerweise, dass Elemente direkt miteinander verbunden oder gekoppelt sein müssen. Dazwischen liegende Elemente können zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“ und/oder „elektrisch gekoppelten“ Elementen bereitgestellt sein.
  • Ferner kann das Wort „über“, welches beispielsweise in Bezug auf eine Materialschicht verwendet wird, die „über“ einer Oberfläche ausgebildet oder angeordnet ist, hierin verwendet werden, um zu bedeuten, dass die Materialschicht „direkt auf“ der implizierten Oberfläche angeordnet (z.B. ausgebildet, abgeschieden usw.) ist, z.B. in direktem Kontakt mit ihr ist. Das Wort „über“, welches beispielsweise in Bezug auf eine Materialschicht verwendet wird, die „über“ einer Oberfläche ausgebildet oder angeordnet ist, kann auch hierin verwendet werden, um zu bedeuten, dass die Materialschicht „indirekt auf“ der implizierten Oberfläche angeordnet (z.B. ausgebildet, abgeschieden usw.) ist, wobei zwischen der implizierten Oberfläche und der Materialschicht eine oder mehrere zusätzliche Schichten angeordnet sind.
  • Ferner ist, soweit die Begriffe „aufweisend“, „enthaltend“, „einschließlich“, „mit“ oder andere Varianten derselben entweder in der detaillierten Beschreibung oder in den Ansprüchen verwendet werden, beabsichtigt, dass diese Begriffe einschließend sind, auf eine ähnliche Weise wie der Begriff „umfassend“. Das heißt, dass die Begriffe „aufweisend“, „enthaltend“, „einschließlich“, „mit“, „umfassend“ und dergleichen, wie sie hierin verwendet werden, offene Ausdrücke sind, welche die Anwesenheit erwähnter Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der, die, das“ sind dazu bestimmt, genauso die Pluralformen wie die Singularformen zu umfassen, sofern es der Kontext nicht anderweitig deutlich angibt.
  • Wie hierin verwendet, bedeutet der Begriff „beispielhaft“ darüber hinaus als Beispiel, Fall oder zur Veranschaulichung dienend. Alle hierin als „beispielhaft“ beschriebenen Aspekte oder Designs sind nicht notwendigerweise als gegenüber anderen Aspekten oder Designs vorteilhaft auszulegen. Vielmehr soll die Verwendung des Begriffs „beispielhaft“ Konzepte in einer konkreten Art und Weise präsentieren. Wie in dieser Anmeldung verwendet, ist der Begriff „oder“ vielmehr als einschließendes „oder“ anstatt als ausschließendes „oder“ gemeint. Das heißt, sofern nicht anders angegeben oder aus dem Kontext verständlich, soll „X verwendet A oder B“ jegliche der natürlich inklusiven Permutationen bedeuten. Das heißt, falls X A verwendet; X B verwendet; oder X sowohl A als auch B verwendet, dann trifft „X verwendet A oder B“ für jegliche der vorangehenden Fälle zu. Darüber hinaus kann die Verwendung der Artikel „ein“ und „eine“, wie in dieser Anmeldung und den angefügten Ansprüchen verwendet, im Allgemeinen als „ein oder mehrere” ausgelegt werden, sofern nicht anders angegeben oder aus dem Kontext als deutlich auf eine Singularform bezogen hervorgehend. Auch bedeutet „wenigstens eines von A und B“ oder dergleichen im Allgemeinen A oder B oder sowohl A als auch B.
  • Vorrichtungen und Verfahren zum Herstellen von Vorrichtungen werden hierin beschrieben. Bemerkungen im Zusammenhang mit einer beschriebenen Vorrichtung können auch für ein entsprechendes Verfahren wahr sein, und umgekehrt. Falls beispielsweise eine spezielle Komponente einer Vorrichtung beschrieben wird, kann ein entsprechendes Verfahren zum Herstellen der Vorrichtung einen Vorgang zum Bereitstellen der Komponente in einer geeigneten Art und Weise umfassen, selbst wenn ein solcher Vorgang nicht in den Figuren explizit beschrieben oder veranschaulicht ist. Zusätzlich können die Merkmale der verschiedenen hierin beschriebenen beispielhaften Aspekte miteinander kombiniert werden, sofern nicht ausdrücklich anders vermerkt.
  • Obwohl die Offenbarung unter Bezugnahme auf eine oder mehrere Implementierungen gezeigt und beschrieben wurde, werden äquivalente Änderungen und Modifikationen anderen Fachleuten auf dem Gebiet basierend wenigstens teilweise auf dem Lesen und Verstehen dieser Beschreibung und den beigefügten Zeichnungen in den Sinn kommen. Die Offenbarung umfasst alle derartigen Modifikationen und Änderungen und ist lediglich durch den Umfang der nachfolgenden Ansprüche beschränkt. Insbesondere sollen hinsichtlich der verschiedenen durch die oben beschriebenen Komponenten (Elemente, Ressourcen usw.) ausgeführten Funktionen, die zur Beschreibung solcher Komponenten verwendeten Begriffe, sofern nicht anders angegeben, einer beliebigen Komponente entsprechen, die die spezifizierte Funktion der beschriebenen Komponente ausführt (z.B. die funktional äquivalent ist), obwohl sie nicht strukturell der offenbarten Struktur äquivalent ist, die die Funktion in den hierin veranschaulichten beispielhaften Implementierungen der Offenbarung ausführt. Darüber hinaus, obgleich ein bestimmtes Merkmal der Offenbarung mit Bezug auf nur eine von mehreren Implementierungen offenbart sein kann, kann ein solches Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für eine beliebige gegebene oder bestimmte Anwendung erwünscht oder vorteilhaft sein mag.

Claims (20)

  1. Halbleitervorrichtung, umfassend: einen Halbleiter-Die umfassend eine aktive Hauptoberfläche und eine gegenüberliegende Hauptoberfläche gegenüber der aktiven Hauptoberfläche; eine Antenne, welche auf der aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist; und eine Vertiefung, welche auf der gegenüberliegenden Hauptoberfläche des Halbleiter-Die angeordnet ist, wobei die Vertiefung über der Antenne angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Vertiefung in einem Bulk-Halbleitermaterial des Halbleiter-Die angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Abstand zwischen einem Boden der Vertiefung und der Antenne kleiner als etwa 10 Mikrometer ist.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Umriss der Antenne in einem Umriss des Halbleiter-Die angeordnet ist, wenn in einer Richtung senkrecht zur aktiven Hauptoberfläche betrachtet.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Umriss der Vertiefung mit einem Umriss der Antenne überlappt, wenn in einer Richtung senkrecht zur aktiven Hauptoberfläche betrachtet.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei sich ein Querschnitt der Vertiefung in einer Richtung von einem Boden der Vertiefung zur gegenüberliegenden Hauptoberfläche des Halbleiter-Die erhöht.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vertiefung mit einem Material mit einer dielektrischen Konstante, welche kleiner als die dielektrische Konstante eines Halbleitermaterials des Halbleiter-Die ist, gefüllt ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Vertiefung mit wenigstens einem von einem Epoxid, einem Imid, einem thermoplastischen Polymermaterial, einem duroplastischen Polymermaterial, einer Polymermischung, einem warmhärtenden Material, einer Vergussmasse, einem Glob-Top-Material, einem Laminatmaterial gefüllt ist.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei eine Länge der Antenne kleiner als etwa 1 Millimeter ist.
  10. Halbleitervorrichtung, umfassend: einen Halbleiter-Die umfassend eine aktive Hauptoberfläche und eine gegenüberliegende Hauptoberfläche gegenüber der aktiven Hauptoberfläche; und eine Antenne, welche auf der aktiven Hauptoberfläche des Halbleiter-Die angeordnet ist, wobei die gegenüberliegende Hauptoberfläche des Halbleiter-Die eine Epitaxieschicht umfasst, wobei die Epitaxieschicht vom Halbleitermaterial freiliegend ist und über der Antenne angeordnet ist.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die gegenüberliegende Hauptoberfläche des Halbleiter-Die eine Vertiefung umfasst, wobei ein Boden der Vertiefung die freiliegende Epitaxieschicht umfasst.
  12. Halbleitervorrichtung nach Anspruch 10, wobei die freiliegende Epitaxieschicht die gesamte gegenüberliegende Hauptoberfläche des Halbleiter-Die umfasst.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, ferner umfassend: eine Umverteilungsschicht, welche mit einem externen Kontaktelement der Halbleitervorrichtung elektrisch gekoppelt ist, wobei die Antenne in der Umverteilungsschicht ausgebildet ist.
  14. Halbleitervorrichtung nach einem der Ansprüche 10 bis 13, ferner umfassend: eine Metallisierungsschicht, welche aktive Strukturen im Halbleiter-Die miteinander verbindet, wobei die Antenne in der Metallisierungsschicht ausgebildet ist.
  15. Halbleitervorrichtung nach einem der Ansprüche 10 bis 14, ferner umfassend: ein Verkapselungsmaterial, welches über der freiliegenden Epitaxieschicht angeordnet ist.
  16. Verfahren, umfassend: Bereitstellen eines Halbleiter-Die umfassend eine aktive Hauptoberfläche und eine gegenüberliegende Hauptoberfläche gegenüber der aktiven Hauptoberfläche; Ausbilden einer Antenne auf der aktiven Hauptoberfläche des Halbleiter-Die; und Entfernen von Halbleitermaterial von der gegenüberliegenden Hauptoberfläche des Halbleiter-Die in einem Bereich über der Antenne.
  17. Verfahren nach Anspruch 16, wobei das Halbleitermaterial über der gesamten gegenüberliegenden Hauptoberfläche des Halbleiter-Die entfernt wird.
  18. Verfahren nach Anspruch 16, wobei das Entfernen des Halbleitermaterials ein Ausbilden einer Vertiefung in der gegenüberliegenden Hauptoberfläche des Halbleiter-Die umfasst, wobei die Vertiefung über der Antenne angeordnet ist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die Antenne in wenigstens einer von einer Umverteilungsschicht, welche mit einem externen Kontaktelement der Halbleitervorrichtung elektrisch gekoppelt ist, und einer Metallisierungsschicht, welche aktive Strukturen im Halbleiter-Die miteinander verbindet, ausgebildet ist.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Entfernen des Halbleitermaterials ein Ätzen des Halbleitermaterials umfasst, bis eine Epitaxieschicht des Halbleiter-Die freiliegt.
DE102016107678.3A 2016-04-26 2016-04-26 Halbleitervorrichtungen mit on-chip-antennen und deren herstellung Active DE102016107678B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016107678.3A DE102016107678B4 (de) 2016-04-26 2016-04-26 Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
US15/496,477 US20170309582A1 (en) 2016-04-26 2017-04-25 Semiconductor Devices with On-Chip Antennas and Manufacturing Thereof
CN201710282346.9A CN107403790B (zh) 2016-04-26 2017-04-26 具有片上天线的半导体器件及其制造方法
US16/360,387 US20190221531A1 (en) 2016-04-26 2019-03-21 On-Chip Antennas for Semiconductor Devices and Related Manufacturing Methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016107678.3A DE102016107678B4 (de) 2016-04-26 2016-04-26 Halbleitervorrichtungen mit on-chip-antennen und deren herstellung

Publications (2)

Publication Number Publication Date
DE102016107678A1 true DE102016107678A1 (de) 2017-10-26
DE102016107678B4 DE102016107678B4 (de) 2023-12-28

Family

ID=60020813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016107678.3A Active DE102016107678B4 (de) 2016-04-26 2016-04-26 Halbleitervorrichtungen mit on-chip-antennen und deren herstellung

Country Status (3)

Country Link
US (2) US20170309582A1 (de)
CN (1) CN107403790B (de)
DE (1) DE102016107678B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112787A1 (de) 2020-01-13 2021-07-29 Infineon Technologies Ag Hochfrequenz-Vorrichtung mit Hochfrequenz-Chip und Hohlleiterstruktur
US11823970B2 (en) 2021-05-05 2023-11-21 Infineon Technologies Ag Radar package with optical lens for radar waves

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537495B1 (ko) 2018-10-02 2023-05-26 삼성전자주식회사 안테나 모듈을 포함하는 전자 장치
KR102561724B1 (ko) 2018-12-07 2023-07-31 삼성전자주식회사 안테나 모듈 및 그를 포함하는 전자 장치
CN109888456B (zh) * 2019-02-27 2020-09-25 中国科学院微电子研究所 硅基喇叭封装天线系统集成结构及其制备方法
CN111585002B (zh) * 2020-05-20 2021-05-14 甬矽电子(宁波)股份有限公司 双向喇叭封装天线结构、其制作方法和电子设备
US11776922B2 (en) * 2020-07-01 2023-10-03 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
US11538777B2 (en) 2020-07-01 2022-12-27 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
KR20220016689A (ko) 2020-08-03 2022-02-10 삼성전자주식회사 반도체 패키지
US11605570B2 (en) * 2020-09-10 2023-03-14 Rockwell Collins, Inc. Reconstituted wafer including integrated circuit die mechanically interlocked with mold material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080311706A1 (en) * 2007-03-26 2008-12-18 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing semiconductor device
US20090085133A1 (en) * 2007-09-29 2009-04-02 My The Doan On Chip Antenna And Method Of Manufacturing The Same
US20090189801A1 (en) * 2007-05-14 2009-07-30 Infineon Technologies Ag RF-front-end for a radar system
US20140036462A1 (en) * 2012-08-02 2014-02-06 Hong Kong Applied Science and Technology Research Institute Company Limited Multiple Surface Integrated Devices on Low Resistivity Substrates

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432374A (en) 1993-02-08 1995-07-11 Santa Barbara Research Center Integrated IR and mm-wave detector
US5773870A (en) * 1996-09-10 1998-06-30 National Science Council Membrane type integrated inductor and the process thereof
WO2004112138A1 (ja) 2003-06-16 2004-12-23 Nec Corporation 半導体デバイスおよびその製造方法
TWI441307B (zh) * 2009-08-07 2014-06-11 Sony Corp 內插器、模組及包括該內插器之電子裝置
JP2011040882A (ja) * 2009-08-07 2011-02-24 Sony Corp 高周波デバイス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080311706A1 (en) * 2007-03-26 2008-12-18 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing semiconductor device
US20090189801A1 (en) * 2007-05-14 2009-07-30 Infineon Technologies Ag RF-front-end for a radar system
US20090085133A1 (en) * 2007-09-29 2009-04-02 My The Doan On Chip Antenna And Method Of Manufacturing The Same
US20140036462A1 (en) * 2012-08-02 2014-02-06 Hong Kong Applied Science and Technology Research Institute Company Limited Multiple Surface Integrated Devices on Low Resistivity Substrates

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020112787A1 (de) 2020-01-13 2021-07-29 Infineon Technologies Ag Hochfrequenz-Vorrichtung mit Hochfrequenz-Chip und Hohlleiterstruktur
US11482771B2 (en) 2020-01-13 2022-10-25 Infineon Technologies Ag Radio-frequency device with radio-frequency chip and waveguide structure
US11823970B2 (en) 2021-05-05 2023-11-21 Infineon Technologies Ag Radar package with optical lens for radar waves

Also Published As

Publication number Publication date
US20170309582A1 (en) 2017-10-26
US20190221531A1 (en) 2019-07-18
DE102016107678B4 (de) 2023-12-28
CN107403790A (zh) 2017-11-28
CN107403790B (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
DE102016107678B4 (de) Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102011085348B4 (de) Integrierte Antennen in einem Waferebenengehäuse und Herstellungsverfahren dafür
DE102013104369B4 (de) Einbetten von Materialien mit niedrigem k-Wert in Antennen
DE102017223561A1 (de) Hochfrequenzbauelement-Packages und Verfahren zum Bilden derselben
DE102010001407B4 (de) Integrierte Antennen auf Wafer-Ebene
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102016100280B4 (de) Halbleitervorrichtungsstruktur und verfahren zur deren bildung
DE102013111581A1 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102017202578A1 (de) Halbleitervorrichtung, die eine Antenne enthält
DE102018102085B3 (de) Halbleiter-Bauelement und Verfahren
DE112016006695T5 (de) Gehäuse auf Antennengehäuse
DE102011005767A1 (de) Integrierte-Schaltung-Gehäuseanordnung, die einen Wellenleiter umfasst
DE102010000269A1 (de) Halbleiter-Bauelement
DE102013111569B4 (de) Halbleiterpackages mit integrierter Antenne und Verfahren zu deren Herstellung
DE102014118563A1 (de) Halbleitergehäuse mit integrierter Mikrowellenkomponente
DE102010036978A1 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102020113232A1 (de) Hochfrequenz-Vorrichtungen und zugehörige Herstellungsverfahren
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
DE102017205748A1 (de) Halbleiterbauelement mit einem mems-die
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102019212931A1 (de) Gehäusetechnik auf scheibenebene mit integrierten antennenstrukturen
DE102019115307A1 (de) Halbleitervorrichtungen mit planaren wellenleiter-übertragungsleitungen
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division