CN107403790A - 具有片上天线的半导体器件及其制造方法 - Google Patents

具有片上天线的半导体器件及其制造方法 Download PDF

Info

Publication number
CN107403790A
CN107403790A CN201710282346.9A CN201710282346A CN107403790A CN 107403790 A CN107403790 A CN 107403790A CN 201710282346 A CN201710282346 A CN 201710282346A CN 107403790 A CN107403790 A CN 107403790A
Authority
CN
China
Prior art keywords
semiconductor element
semiconductor devices
antenna
semiconductor
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710282346.9A
Other languages
English (en)
Other versions
CN107403790B (zh
Inventor
W.哈特纳
T.迈尔
M.沃伊诺夫斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107403790A publication Critical patent/CN107403790A/zh
Application granted granted Critical
Publication of CN107403790B publication Critical patent/CN107403790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开具有片上天线的半导体器件及其制造方法。一种半导体器件包括半导体管芯，该半导体管芯具有有源主表面以及与有源主表面相对的相对主表面。该半导体器件还包括布置在半导体管芯的有源主表面上的天线以及布置在半导体管芯的相对主表面上的凹进部分。该凹进部分布置在天线之上。

Description

具有片上天线的半导体器件及其制造方法
技术领域
本公开一般涉及半导体器件。更特别地，本公开涉及具有片上天线的半导体器件以及用于制造这样的半导体器件的方法。
背景技术
诸如例如雷达应用的高频（HF）应用可以包括一个或多个HF半导体管芯和与其耦合的相应天线。HF应用的操作要求和参数随着时间的推移而演进。特别地，HF应用的操作频率将来可能增加。HF应用的制造商设法提供减小的尺寸和制造成本的解决方案。
发明内容
各种方面与一种半导体器件有关，该半导体器件包括具有有源主表面以及与有源主表面相对的相对主表面的半导体管芯。该半导体器件包括布置在半导体管芯的有源主表面上的天线以及布置在半导体管芯的相对主表面上的凹进部分（recess）。该凹进部分布置在天线之上。
各种方面与一种半导体器件有关，该半导体器件包括具有有源主表面以及与有源主表面相对的相对主表面的半导体管芯。该半导体器件包括布置在半导体管芯的有源主表面上的天线。该半导体管芯的相对主表面包括外延层，其中该外延层从半导体材料暴露并布置在天线之上。
各种方面与一种方法有关，所述方法包括以下动作：提供具有有源主表面以及与所述有源主表面相对的相对主表面的半导体管芯；在所述半导体管芯的有源主表面上形成天线；以及在所述天线之上的区域中从所述半导体管芯的相对主表面去除半导体材料。
附图说明
附图被包括以提供对各方面的进一步理解，并且被并入在本说明书且构成本说明书的一部分。绘图图示各方面，并与描述一起用于解释各方面的原理。其他方面和各方面的意图优点中的许多将容易被领会到，因为通过参考以下详细描述它们变得更好理解。绘图的元件未必相对于彼此成比例。相同的参考符号可以指定相应的类似部分。
图1示意性地图示根据本公开的半导体器件100的横截面侧视图。器件100包括半导体管芯，所述半导体管芯具有在其有源主表面上布置的天线。凹进部分在半导体管芯的相对主表面上被布置在天线之上。
图2示意性地图示根据本公开的半导体器件200的横截面侧视图。半导体器件200包括半导体管芯，所述半导体管芯具有在其有源主表面上布置的天线。半导体芯片的相对主表面包括布置在天线之上的暴露的外延层。
图3包括图3A至3C，其示意性地图示根据本公开的用于制造半导体器件300的方法的横截面视图。半导体器件300可以类似于半导体器件100。
图4包括图4A和4B，其中图4A示意性地图示根据本公开的半导体器件400的横截面侧视图，并且图4B图示半导体器件400的俯视图。半导体器件400可以被看作半导体器件100至300的更详细的实施方式。
图5示意性地图示根据本公开的半导体器件500的横截面侧视图。半导体器件500可以被看作半导体器件100至300的更详细的实施方式。
图6示意性地图示根据本公开的半导体器件600的横截面侧视图。器件600可以被看作半导体器件100至300的更详细的实施方式。
图7示意性地图示根据本公开的半导体器件700的横截面侧视图。半导体器件700可以被看作半导体器件100至300的更详细的实施方式。
图8包括图8A至8D，其示意性地图示根据本公开的用于制造半导体器件800的方法的横截面侧视图。器件800可以被看作半导体器件100至300的更详细的实施方式。
具体实施方式
在下面的详细描述中，参考附图，在所述附图中作为图示示出其中可以实践本公开的特定方面。在这方面，可以参考正被描述的图的取向来使用诸如“顶部”、“底部”、“前面”、“后面”等方向术语。由于所描述的器件的部件可以定位在许多不同的取向上，所以方向术语可以用于说明的目的，而绝不是限制。在不脱离本公开的概念的情况下，可以利用其他方面并做出结构或逻辑改变。因此，以下详细描述将不被以限制性意义来理解，并且本公开的概念由所附权利要求限定。
本文中描述的器件可以包括一个或多个半导体管芯（或半导体芯片）。半导体管芯可以属于不同类型，可以通过不同的技术制造，并且可以包括例如逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、光电电路、存储器电路、控制电路、微处理器或集成无源器件。半导体管芯可以包括无线部件，例如发射器、接收器、收发器、传感器或检测器。半导体管芯可以由诸如例如Si、SiC、SiGe、GaAs、GaN、AlGaN、InGaAs、InAlAs等的特定半导体材料制造，并且此外可以含有不是半导体的无机和/或有机材料。
特别地，半导体管芯可以包括微波电路，例如微波发射器、微波接收器、微波收发器、微波传感器或微波检测器。一般地，微波频率范围可以在约300MHz（波长约1米）至约300GHz（波长约1mm）之间变化。作为示例，本文中描述的半导体管芯可以包括在大于20GHz，更特别地大于60GHz、更特别地大于100GHz、更特别地大于140GHz、并且甚至更特别地大于170GHz的频率范围内操作的集成微波电路。
半导体管芯可以具有水平结构。具有水平结构的半导体管芯可以仅在其两个主表面中的一个上具有电极。在这方面，术语半导体管芯的 “有源主表面”可以在本文中使用，并且可以特别地涉及半导体管芯的包括半导体管芯的电极的主表面。电极可以允许实现与包括在半导体管芯中的集成电路（例如，微波发射器/接收器/收发器/检测器电路、控制器电路等）的电接触。例如I/O电极、地电极、电源电极、微波频率电极、控制电极等的半导体管芯电极可以包括可以施加到半导体材料的一个或多个电极金属层。
类似地，术语“有源主表面”也可以涉及包括有源结构即微电子部件和集成电路的半导体管芯的主表面。半导体管芯可以由半导体晶片制造，所述半导体晶片可以用作微电子器件将被建立在半导体晶片中和半导体晶片之上的衬底。器件可以通过掺杂、离子注入、材料沉积、光刻图案化等制造。制造过程通常可以在半导体晶片的特定主表面上执行，所述特定主表面也可以称为半导体晶片的“有源主表面”。在使各个半导体管芯从半导体晶片分离之后，半导体晶片的有源主表面变成分离的半导体管芯的有源主表面。术语“相对主表面”或半导体管芯可以指代半导体管芯的布置成与半导体管芯的有源主表面相对的主表面。半导体管芯的相对主表面可以没有微电子器件，即它可以包括（块体（bulk））半导体材料。
半导体管芯可以包括可以特别地布置在半导体管芯的有源主表面处（或下面）的有源区域。有源区域可以包括布置在半导体管芯的半导体材料中的有源结构。一般地，有源结构可以包括掺杂区、电部件、集成电路等中的至少一个。特别地，有源结构可以包括二极管、晶体管、熔断器、晶体管、电阻器、电容器等中的至少一个。半导体管芯的块体半导体材料和有源结构可以通过外延层与彼此分离。
本文中描述的器件可以包括金属化层，其可被配置为将半导体管芯中的有源结构互连。在半导体管芯的制作期间，可以在晶圆级上在半导体材料中形成有源结构或各个器件（例如，晶体管、电容器、电阻器等）。一旦已经形成了各种有源结构，则结构可以在晶圆级上电互连以形成期望的电路。互连过程可以包括以上提到的金属化层和布置在金属化层之间以使它们与彼此电绝缘的电介质层的形成。例如，金属化层可以由铜、铝或相关联金属合金形成。金属化层可以看作半导体管芯的内部电互连结构。
本文中描述的器件可以包括一个或多个重分布层，其包括可以在半导体管芯的有源主表面之上延伸并超过其的金属化层。金属化层可以部分地定位在半导体管芯的外形线（outline）（或覆盖区或轮廓）的外部和/或内部。金属化层可以被配置为提供从包括半导体管芯的半导体器件的外部与半导体管芯的电接触。特别地，金属化层可以将半导体管芯的接触元件电耦合到半导体器件的外部接触元件。换句话说，金属化层可以被配置为使半导体管芯的I/O焊盘在其他位置中可用。金属化层可以例如具有导体线或层的形状。例如，可以使用铝、镍、钯、钛、钨、银、锡、金、钼、钒或铜或提到的金属的关联金属或合金中的至少一种来制造金属化层。电介质层可以布置在金属化层之间以使它们与彼此电绝缘。应注意，规定的重分布层可以与被配置为电连接半导体管芯中的有源结构的先前描述的半导体管芯内部金属化层区分开。
本文中描述的器件可以包括一个或多个天线。例如，天线可以是偶极天线、共面贴片（CPW）天线、双偶极天线阵列、Vivaldi天线等。天线的长度可以约为
其中表示由天线发射的信号的波长。可以根据如下式子计算波长：
其中c0表示光的真空速度，f表示发射信号的频率，表示由发射信号通过的材料的介电常数，并且表示由发射信号通过的材料的磁导率。特别地，天线可以被配置用于微波发射。
取决于集成微波电路的操作频率f，可以基于以上等式来计算相应天线长度。以上已经提供操作频率范围的示例性值。例如，天线的长度可以小于约2毫米或1.5毫米或1毫米或900微米或800微米或700微米或600微米。下表提供用于针对氧化硅材料的示例的特定频率值的示例性天线长度和用于和的相应值。
频率 天线长度
77 GHz 1.97 mm
100 GHz 1.52 mm
140 GHz 1.08 mm
170 GHz 893 μm
200 GHz 759 μm
500 GHz 304 μm
可以在半导体管芯的一个或多个金属化层中形成天线。在一个示例中，可以在将半导体管芯中的有源结构互连的一个或多个金属化层中形成天线。在进一步的示例中，可以在重分布层的一个或多个金属化层中形成天线。如本文中描述的器件可以包括形成在规定层中的一个或两个中的一个或多个天线。
本文中描述的器件可以包括可以至少部分地覆盖（或嵌入或密封）器件的一个或多个部件的密封材料。密封材料可以是电绝缘的并且可以形成密封体。密封材料可以包括环氧树脂、玻璃纤维填充环氧树脂、玻璃纤维填充聚合物、酰亚胺、填充或未填充的热塑性聚合物材料、填充或未填充的硬塑性聚合物（duroplastic polymer）材料、填充或未填充的聚合物共混物、热固性材料、模塑料、圆顶封装体（glob-top）材料，层压材料中的至少一种。可以使用各种技术来用密封材料密封器件的部件，例如压缩成型、注射成型、粉末成型、液体成型、传递成型、层压中的至少一种。
本文中描述的器件可以用于各种应用中。作为示例，如本文中描述的器件可以用于电信、工业、车辆、科学或医疗目的。特别地，它可以用于无绳电话、蓝牙装置、近场通信（NFC）装置、机动车辆和无线计算机网络中。这样的应用尤其被ISM（工业、科学和医疗）无线电频段覆盖，所述ISM无线电频段尤其被ITU无线电规则的5.138、5.150和5.280款中的ITU-R定义，其通过引用并入本文中。例如，可以在约24GHz、61GHz、80GHz和122GHz的频率处使用ISM无线电频段。此外，如本文描述的器件可以用于雷达（无线电检测和测距）应用。雷达微波装置可以用在用于测距/测距系统的汽车或工业应用。作为示例，车辆自动巡航控制系统或车辆防撞系统可以在微波频率范围内操作，例如以约24GHz或80GHz操作。注意，将来可以增加规定应用的操作频率。
图1和2示意性地图示根据本公开的半导体器件100和200的横截面侧视图。以一般的方式图示半导体器件100和200中的每一个，以便定性地规定本公开的方面。半导体器件100和200可以包括另外的部件，所述另外的部件为了简单起见而未图示。例如，半导体器件100和200还可以包括根据本公开的其他半导体器件的一个或多个部件。
图1的半导体器件100可以包括半导体管芯10，其具有有源主表面12以及与有源主表面12相对的相对主表面14。半导体器件100还可以包括布置在半导体管芯10的有源主表面12上的天线16。天线16可以例如形成在半导体器件100的一个或多个金属化层中。为了简单起见，在图1的示例中未图示金属化层。在一个示例中，天线16可以形成在将半导体管芯10中的有源结构互连的一个或多个金属化层中。在进一步的示例中，可以在重分布层的一个或多个金属化层中形成天线16。半导体器件100还可以包括布置在半导体管芯10的相对主表面14上的凹进部分18，其中凹进部分18可以布置在天线16之上。特别地，凹进部分18可以布置在半导体管芯10的可以无有源结构的块体半导体材料中。注意，以下描述根据本公开的更详细的半导体器件。
在图1的示例中，当在垂直于有源主表面12的方向上观察时，天线16的外形线可以布置在半导体管芯10的外形线中。特别地，天线16的尺寸可以足够小，使得天线16可以完全布置在半导体管芯10的轮廓中，并且可以不在它之上延伸。在其他半导体器件中，天线可以至少部分地布置在相关联的半导体管芯的外形线外，例如在围绕半导体管芯的密封材料之上。与这样的其他半导体器件相比，由于天线16的片上布置，可以减小半导体器件100的尺寸。
在半导体器件100的操作期间，半导体管芯10的集成电路可以在例如微波频率范围内操作，并且可以产生可以经由天线16发射的微波信号。例如，微波辐射可以在由图1中的箭头指示的方向上发射。在向上的方向上，辐射可能需要从天线16通过半导体管芯10的半导体材料穿过，其中可能降低半导体器件的辐射性能。例如，硅的介电常数可以具有约11.9的值，这可能导致发射信号的功率损耗。由于布置在半导体管芯10的相对主表面14中的凹进部分18，可以减小将由发射的信号通过半导体材料穿过的距离，使得可以避免以上描述的功率损耗。图1的布置因此提供半导体器件100的减小的尺寸连同减小的透射辐射的功率损耗。可以增大半导体器件100的整体性能。
图2的半导体器件200可以至少部分地类似于半导体器件100。半导体器件200可以包括半导体管芯10，其具有有源主表面12以及与有源主表面12相对的相对主表面14。半导体器件200还可以包括布置在半导体管芯10的有源主表面12上的天线16。半导体管芯10可以包括外延层20。在一个示例中，外延层20可以将半导体管芯10的上部22与半导体管芯10的下部24分离。上部22可以包括未必含有半导体管芯10的有源电子结构的块体半导体材料。下部24可以包括半导体管芯10的有源结构，其中有源结构也可以至少部分地包括在外延层20中。半导体管芯10的相对主表面14可以包括外延层20，其中外延层20可以至少部分地从半导体管芯10的半导体材料暴露。外延层20，并且特别是外延层20的暴露部分可以布置在天线16之上。
在图2的示例中，半导体管芯10的相对主表面14可以包括类似于图1的凹进部分18。凹进部分18的底部可以包括外延层20的暴露部分。在进一步的示例中，暴露的外延层20可以形成平面表面，并且可以特别地形成整个相对主表面14。注意，术语“暴露的”未必意味着外延层20不被除半导体管芯10的半导体材料外的任何其他材料覆盖。例如，凹进部分18可以填充有介电常数小于半导体管芯10的半导体材料的介电常数的材料。半导体器件200可以提供与以上描述的图1的半导体器件100类似的技术特征。
图3包括图3A至3C，其示意性地图示根据本公开的用于制造半导体器件300的方法的横截面侧视图，所述半导体器件300的横截面在图3C中示出。半导体器件300可以类似于半导体器件100。图3A至3C图示单个半导体器件300的制作。然而，可以例如在晶圆级上同时制造任意数量的类似的半导体器件。
在图3A中，可以提供具有有源主表面12和与有源主表面12相对的相对主表面14的半导体管芯10。例如，半导体管芯10可以是包括任意数量的另外的半导体管芯的半导体管芯的一部分，为了简单起见未图示所述另外的半导体管芯。有源结构可以已经在晶圆级上被形成在半导体管芯10中，其包括可以在微波频率范围内操作的集成电路。
在图3B中，天线16可以形成在半导体管芯10的有源主表面12上。在一个示例中，天线16可以形成在将半导体管芯10中的有源结构互连的一个或多个金属化层中。在进一步的示例中，可以在重分布层的一个或多个金属化层中形成天线16。可以在晶圆级上形成天线16。天线16可以被配置为发射由半导体管芯10的集成电路产生的信号。
在图3C中，可以在天线16之上的区域中从半导体管芯10的相对主表面14去除半导体材料。在图3C的示例中，可以去除半导体材料使得可以在天线16之上形成凹进部分18。可以使用任何合适的技术来去除半导体材料。在一个示例中，可以通过采用激光辐射的过程去除半导体。在进一步的示例中，可以使用刻蚀过程去除半导体。这里，半导体管芯10（或包括半导体管芯10的半导体晶片）的相对主表面14可以通过层压过程、喷涂过程、印刷过程和旋涂过程中的至少一个被涂布。施加的抗蚀剂可以在天线16之上的区域处结构化，在所述区域处半导体材料将通过使用掩模对准器、步进器（stepper）和LDI（激光直接成像）工具或激光工具中的至少一个来去除。如果使用印刷抗蚀剂，则在施加过程期间可能已经执行结构化。然后可以将半导体材料从相对主表面14刻蚀掉以形成期望的凹进部分18。这里，可以在一个或多个动作中刻蚀半导体材料。在一个示例中，刻蚀过程可以包括干法刻蚀过程，其可以例如基于SF6刻蚀化学。在进一步的示例中，刻蚀过程可以包括湿法刻蚀过程，其可以例如基于KOH刻蚀化学。在已经执行了刻蚀并且已经形成了凹进部分18之后，可以去除抗蚀剂，并且可以执行进一步的方法动作，为了简单起见未图示所述进一步的方法动作。此外，所谓的“Bosch过程”或类似的过程可以用于去除硅以便获得刻蚀区域的直的侧壁。
在一个示例中，可以执行图3C的刻蚀过程，直到可以暴露半导体管芯10的外延层为止。由于外延层可以具有与块体半导体材料的刻蚀速率不同的刻蚀速率，所以刻蚀过程可以在外延层处自动停止。在图3C的示例中，可以去除半导体材料，使得可以在天线16之上形成凹进部分18。在进一步的示例中，可以均匀地刻蚀半导体管芯10的整个相对主表面14，例如直到半导体管芯10的外延层从块体半导体材料暴露为止。
图4包括图4A和4B，其中图4A示意性地图示根据本公开的半导体器件400的横截面侧视图，并且图4B图示半导体器件400的俯视图。半导体器件400可以看作半导体器件100至300的更详细的实施方式，使得以下描述的半导体器件400的细节可以同样地应用于半导体器件100至300。
参考图4A的横截面侧视图，半导体器件400可以包括半导体管芯10和施加在半导体管芯10的有源主表面12之上的电重分布层26。重分布层26可以包括一个或多个结构化金属化层28和一个或多个结构化电介质层30。
重分布层26的电介质层30可以包括聚合物材料（例如，聚酰亚胺、环氧树脂、硅树脂等）或者可以由其制成。电介质层30可以具有可以与半导体管芯10的电极（未图示）对准的开口30a。金属化层28可以通过开口30a电连接到半导体管芯10。特别地，金属化层28中的一个或多个的结构化部分16可以电连接到半导体管芯10，并且可以形成重分布层26中的片上天线16。应注意，在进一步的示例中，类似的片上天线可以替换地或附加地形成在将半导体管芯10中的有源结构互连的一个或多个金属化层中。为了简化起见，图4A没有图示半导体管芯10的详细内部结构，使得未示出管芯内部金属化层。
半导体器件400可以包括外部接触元件32，诸如例如焊料沉积物。例如，外部接触元件32可以被配置为将半导体器件400安装并电连接到载体（未图示），诸如例如PCB（印刷电路板）。重分布层26可以提供半导体管芯10的电极（未图示）和外部接触元件32之间的电连接。
半导体器件400可以对应于晶圆级封装。晶圆级封装是在仍作为晶片的部分时对集成电路进行封装的技术。特别地，半导体器件400可以对应于扇入（fan-in）晶圆级封装。这里，术语“扇入”可以特别指示当在垂直于半导体管芯10的有源主表面12的方向上观察时，半导体器件400的外部接触元件32可以（特别是完全地）布置在半导体管芯10的外形线内。然而，应注意，本公开的方面未必取决于所考虑的半导体器件的特定封装类型。以下描述根据本公开并表示其他封装类型的另外的半导体器件。
半导体器件400可以包括布置在半导体管芯10的相对主表面14上的凹进部分18，其中凹进部分18可以在半导体管芯10的块体半导体材料中被布置在天线16之上。在一个示例中，凹进部分18可以延伸到块体半导体材料中到使得凹进部分18的底部可以由从块体半导体材料暴露的外延层形成这样的深度。凹进部分18的底部和天线16之间的距离“d”可以小于约10微米或9微米或8微米或7微米或6微米或5微米或4微米。
凹进部分18可以具有任意形状。在图4A的示例中，凹进部分18可以具有带有倾斜侧壁的梯形横截面。这样的横截面形状可以例如由可以已经被应用以便形成凹进部分18的各种各向同性的刻蚀过程产生。这里，凹进部分18的横截面可以在从凹进部分18的底部到半导体管芯10的相对主表面14的方向上增大。在进一步的示例中，凹进部分18的侧壁可以基本上垂直于半导体管芯10的有源主表面12。在又进一步的示例中，凹进部分18的横截面可以具有圆锥形状。
在图4A的示例中，凹进部分18可保持未填充。在进一步的示例中，凹进部分18可以填充有附加材料（未图示）。特别地，凹进部分18可以填充有介电常数小于半导体管芯10的已经被去除以便形成凹进部分18的半导体材料的介电常数的材料。硅半导体材料的介电常数可以具有约11.9的值。填料（filler）材料的介电常数因此可以具有例如小于10、9、8、7、6、5、4、3、2或1的值。例如，凹进部分18可以填充有以下中的至少一种：环氧树脂、酰亚胺、热塑性聚合物材料、硬塑性聚合物材料、聚合物共混物、热固性材料、模塑料、圆顶封装体材料、层压材料。材料可以是未填充的，或者填充有一种或多种材料、一种或多种形式以及一种或多种填料尺寸的填料。
图4A中的箭头作为示例图示TX微波信号的可能方向。也可能具有在横向方向上的微波信号的TX方向。类似地，RX方向可以例如是上或下或横向方向。凹进部分18可以导致已经结合上述图描述的技术效果。例如，可以减小透射辐射的功率损耗。
在图4A的示例中，仅图示一个天线16和布置在天线16之上的一个凹进部分18。然而，半导体器件400还可以包括另外的天线和布置在这些天线之上的另外的凹进部分。在一个示例中，可以在每个天线之上布置凹进部分。在进一步的示例中，凹进部分可以布置在多于仅一个天线之上。在又进一步的示例中，可以已经去除半导体管芯10的在半导体管芯10的整个有源主表面14之上的块体半导体材料。也就是说，有源主表面14可以对应于图4A中的凹进部分18的底部水平处的平滑平面。
参考图4B的顶视图，当在垂直于有源主表面12的方向上观察时，天线16的外形线可以布置在半导体管芯10的外形线中。在图4B的示例中，天线16被指示为简单的矩形，并且为了简单起见，未图示天线16的内部结构。当在垂直于有源主表面12的方向上观察时，凹进部分18的外形线可以与天线16的外形线至少部分重叠。在图4B的示例中，天线16的整个外形线定位在凹进部分18的轮廓内。在进一步的示例中，凹进部分18的整个轮廓可以定位在天线16的外形线内。
图5示意性地图示根据本公开的半导体器件500的横截面侧视图。半导体器件500可以看作半导体器件100至300的更详细的实施方式，使得以下描述的半导体器件500的细节可以同样地应用于半导体器件100至300。半导体器件500可以至少部分地类似于图4的半导体器件400。
半导体器件500可以包括半导体管芯10和施加在半导体管芯10的有源主表面12之上的电重分布层26。重分布层26可以包括一个或多个结构化金属化层28和一个或多个结构化电介质层30。片上天线16可以形成在重分布层26中。在进一步的示例中，类似的片上天线可以替换地或附加地形成在将半导体管芯10中的有源结构互连的一个或多个金属化层中。半导体器件500还可以包括外部接触元件32，诸如例如焊料沉积物，其可以经由重分布层26电耦合到半导体管芯10。针对类似部件与图4有关做出的评论也可以适用于图5。
半导体器件500可以对应于嵌入式晶圆级（eWLB）封装。特别地，半导体器件500可以对应于扇出（fan-out）晶圆级封装。这里，术语“扇出”可以特别指示当在垂直于半导体管芯10的有源主表面12的方向上观察时，半导体器件500的外部接触元件32中的一个或多个可以布置在半导体管芯10的外形线外部。
半导体管芯10可以包括外延层20。特别地，半导体管芯10的相对主表面14可以对应于外延层20的可以从半导体管芯10的半导体材料暴露的表面。在这方面，在先布置在外延层20之上的半导体管芯10的半导体材料可以在半导体器件500的制作期间已经被去除。外延层20和天线16之间的距离“d”可以小于约10微米或9微米或8微米或7微米或6微米或5微米或4微米。
半导体器件500可以包括密封材料34，其在半导体器件500的eWLB制造过程期间可以构成人造或重构晶片。密封材料34可以覆盖相对主表面14和半导体管芯10的侧表面，其中密封材料34的下主表面可以与半导体管芯10的有源主表面12共面。重分布层26可以在半导体管芯10的有源主表面12和密封材料34的下主表面之上延伸。
密封材料34可以包括环氧树脂、玻璃纤维填充环氧树脂、玻璃纤维填充聚合物、酰亚胺、填充或未填充的热塑性聚合物材料、填充或未填充的硬塑性聚合物材料、填充或未填充的聚合物共混物、热固性材料、模塑料、圆顶封装体材料、层压材料中的至少一种。特别地，密封材料34的介电常数可以小于半导体管芯10的半导体材料的介电常数。例如，模塑料可以具有约3的示例性介电常数。密封材料34可以类似于可以填充已经结合图4描述的半导体器件400的凹进部分18的材料。
图5中的箭头作为示例图示TX微波信号的方向。在图5的示例中，仅图示一个天线16。在进一步的示例中，半导体器件500可以包括另外的片上天线。注意，半导体器件500还可以包括片外天线，即（特别是完全地）未布置在半导体管芯10之上但布置在例如密封材料34的下主表面之上的天线。半导体管芯10的相对主表面14与天线16之间减小的距离可以造成已经结合上述示例描述的技术效果。例如，可以减小透射辐射的功率损耗。
图6示意性地图示根据本公开的半导体器件600的横截面侧视图。半导体器件600可以看作半导体器件100至300的更详细的实施方式，使得以下描述的半导体器件600的细节可以同样地应用于半导体器件100至300。半导体器件600可以至少部分地类似于图4的半导体器件400。
半导体器件600可以根据倒装芯片技术制造。半导体器件600可以包括半导体管芯10，其具有施加在半导体管芯10的有源主表面12之上的重分布层26。接触元件36可以被施加到重分布层26，例如焊料凸块、柱形凸块、铜柱或任何其他倒装芯片第一级互连。可以已经在晶圆级上施加了接触元件36。在进一步的示例中，接触元件36也可以已经直接被施加在半导体管芯10的焊盘之上，在这种情况下，重分布层可能在接触元件36下不可用。凹进部分18可以布置在半导体管芯10的相对主表面14中。规定的部件可以类似于图4的半导体器件400的相应部件。
半导体器件600还可以包括衬底38。例如，半导体管芯10可以通过施加批量回流（mass reflow）过程或使用热压结合型应用而附接到衬底38。在进一步的示例中，半导体管芯10可以胶合、烧结或扩散焊接到衬底38上。在图6的示例中，半导体管芯10的接触元件36可以对应于焊料凸块，并且毛细管底部填充可以已经用于将半导体管芯10附接到衬底38。底部填充材料40可以是可选的，并且在一个示例中可以包括环氧树脂材料或由环氧材料制成。半导体器件600还可以包括外部接触元件42，诸如例如焊料沉积物，其可被施加到衬底38的下主表面上的电接触44。外部接触元件42可以经由衬底38电耦合到半导体管芯10。
在图6的示例中，半导体管芯10的相对主表面14可以是裸露的或暴露的。在进一步的示例中，相对主表面14可以至少部分地被附加材料（未图示）覆盖。在一个示例中，附加材料可以类似于可以填充已经结合图4描述的半导体器件400的凹进部分18的材料。附加材料可以例如以带、喷涂层、层压层的形式被施加。
图7示意性地图示根据本公开的半导体器件700的横截面侧视图。半导体器件700可以看作半导体器件100至300的更详细的实施方式，使得以下描述的半导体器件700的细节可以同样地应用于半导体器件100至300。
半导体器件700可以根据倒装芯片技术制造。半导体器件700可以至少部分地类似于图6的半导体器件600。与图6形成对照，半导体器件700可以包括密封材料34，其可以布置在有源主表面12之上并且在半导体管芯10的相对主表面14之上。在一个示例中，密封材料34可以类似于图5的密封材料34。
图8包括图8A至8D，其示意性地图示根据本公开的用于制造半导体器件800的方法的横截面，所述半导体器件800的横截面在图8D中示出。半导体器件800可以看作半导体器件100至300的更详细的实施方式，使得以下描述的半导体器件800的细节可以同样地应用于半导体器件100至300。图8A至8D图示一个半导体器件800的制造。然而，可以同时制造任意数量的类似的半导体器件。
在图8A中，可以提供中间半导体器件。注意，为了制作图8A的布置，之前可以已经执行了一个或多个方法动作。该布置可以包括嵌入在第一密封材料34A中的管芯10。半导体管芯10的有源主表面12可以与第一密封材料34A的上主表面共面，并且半导体管芯10的相对主表面14可以与第一密封材料34A的下主表面共面。第一重分布层26A可以布置在半导体管芯10的有源主表面12之上。第一重分布层26A可以包括一个或多个结构化金属化层28和一个或多个结构化电介质层30。片上天线16可以形成在第一重分布层26A中。通孔46可以从其下主表面延伸通过第一密封材料34A到其上主表面。第一重分布层26A可以电耦合到半导体管芯10的电极（未图示）和通孔46，使得可以提供半导体管芯10和该布置的下表面之间的电连接。
在图8B中，可以将第二密封材料34B施加到该布置的上主表面。在一个示例中，第二密封材料34B可以类似于第一密封材料34A。
在图8C中，可以从该布置的下表面均匀地去除材料。也就是说，可以去除第一密封材料34A、通孔46和半导体管芯10的半导体材料，使得器件的下表面可以形成平面表面。特别地，可以将半导体管芯10的半导体材料去除到如结合先前图描述的程度。可以使用任何合适的技术来去除材料，例如研磨，激光烧蚀、刻蚀、切割等中的至少一种。
在图8D中，第二重分布层26B可以被施加到该布置的下表面。第二重分布层26B可以提供通孔46和外部接触元件32之间的电连接，诸如例如焊料沉积物，其可以施加到第二重分布层26B的下表面。因此，半导体管芯10可以因此是可经由外部接触元件32而以电气方式访问的。
如本说明书中所采用的，术语“连接的”、“耦合的”、“电连接的”和/或“电耦合的”可以未必意味着元件必须直接连接或耦合在一起。可以在“连接的”、“耦合的”、“电连接的”或“电耦合的”元件之间提供中间元件。
进一步地，关于例如形成或定位在对象表面“之上”的材料层使用的词“之上”在本文中可以用来意味着材料层可以“直接定位（例如，形成、沉积等）在暗含的表面上”，例如与所述暗含的表面直接接触。关于例如形成或定位在表面“之上”的材料层使用的词“之上”在本文中也可以用来意味着材料层可以“间接定位（例如，形成、沉积等）在暗含的表面上”，其中例如一个或多个附加层被布置在暗含表面和材料层之间。
此外，到在详细描述或权利要求中使用术语“具有”、“含有”、“包含”、“带有”或其变型的程度上，这样的术语旨在以类似于术语“包括”的方式是包括的。也就是说，如本文中所使用的，术语“具有”、“含有”、“包含”、“带有”、“包括”等是指示说明的元素或特征的存在的开放式术语，但不排除附加的元素或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有明确指示。
此外，本文中使用词“示例性的”来意指用作示例、实例或举例说明。本文中被描述为“示例性的”任何方面或设计未必被解释为比起其他方面或设计来是有利的。相反，词“示例性”的使用旨在以具体的方式来呈现概念。如在本申请中使用的，术语“或”旨在意指包括的“或”，而不是排他性的“或”。也就是说，除非另外规定，或者从上下文清楚，“X采用A或B”旨在意指任何自然的包括的置换。也就是说，如果X采用A；X采用B；或X采用A和B两者，那么“X采用A或B”在上述情况中的任意一种下是满足的。此外，如在本申请和所附权利要求中使用的冠词“一”和“一个”可以一般地被解释为意指“一个或多个”，除非另外规定，或者从上下文清楚将涉及单数形式。而且，A和B等中的至少一个一般意指A或B，或者A和B两者。
本文中描述了器件和用于制造器件的方法。结合所描述的器件做出的评论也可以适用于相应的方法，并且反之亦然。例如，如果描述了器件的特定部件，则用于制造该器件的相应方法可以包括以合适的方式提供该部件的动作，即使在图中未明确描述或图示这样的动作。此外，除非另有具体指出，否则本文中描述的各种示例性方面的特征可以彼此组合。
尽管已经关于一个或多个实施方式示出和描述了本公开，但至少部分地基于对本说明书和附图的阅读和理解，本领域技术人员将想到等同的更改和修改。本公开包括所有这样的修改和更改，并且仅受所附权利要求的范围限制。特别地，关于由以上描述的部件（例如，元件、资源等）执行的各种功能，用来描述这样的部件的术语旨在（除非另有指示）与执行描述的部件的规定功能的任何部件对应（例如，也就是说在功能上等同），即使在结构上与执行本公开的本文中说明的示例性实施方式中的功能的公开结构不等同。此外，虽然可能已经关于数个实施方式中的仅一个公开了本公开的特定特征，但是可以按照可能对于任何给定或特定的应用所期望并有利的，将这样的特征与其他实施方式的一个或多个其他特征组合。

Claims (20)

1.一种半导体器件，包括：
半导体管芯，所述半导体管芯包括有源主表面以及与所述有源主表面相对的相对主表面；
天线，所述天线布置在所述半导体管芯的所述有源主表面上；以及
凹进部分，所述凹进部分布置在所述半导体管芯的所述相对主表面上，其中所述凹进部分布置在所述天线之上。
2.权利要求1所述的半导体器件，其中，所述凹进部分布置在所述半导体管芯的块体半导体材料中。
3.权利要求1或2所述的半导体器件，其中，所述凹进部分的底部与所述天线之间的距离小于约10微米。
4.前述权利要求中的一个所述的半导体器件，其中，当在与所述有源主表面垂直的方向上观察时，所述天线的外形线被布置在所述半导体管芯的外形线中。
5.前述权利要求中的一个所述的半导体器件，其中，当在与所述有源主表面垂直的方向上观察时，所述凹进部分的外形线与所述天线的外形线重叠。
6.前述权利要求中的一个所述的半导体器件，其中，所述凹进部分的横截面在从所述凹进部分的底部到所述半导体管芯的相对主表面的方向上增大。
7.前述权利要求中的一个所述的半导体器件，其中，所述凹进部分填充有介电常数小于所述半导体管芯的半导体材料的介电常数的材料。
8.前述权利要求中的一个所述的半导体器件，其中，所述凹进部分填充有环氧树脂、酰亚胺、热塑性聚合物材料、硬塑性聚合物材料、聚合物共混物、热固性材料、模塑料、圆顶封装体材料、层压材料中的至少一种。
9.前述权利要求中的一个所述的半导体器件，其中，所述天线的长度小于约1毫米。
10.一种半导体器件，包括：
半导体管芯，所述半导体管芯包括有源主表面以及与所述有源主表面相对的相对主表面；以及
天线，所述天线布置在所述半导体管芯的所述有源主表面上，
其中，所述半导体管芯的所述相对主表面包括外延层，其中，所述外延层从半导体材料暴露并布置在所述天线之上。
11.权利要求10所述的半导体器件，其中，所述半导体管芯的所述相对主表面包括凹进部分，其中所述凹进部分的底部包括暴露的外延层。
12.权利要求10所述的半导体器件，其中，所述暴露的外延层包括所述半导体管芯的整个相对主表面。
13.权利要求10至12中的一个所述的半导体器件，还包括：
电耦合到所述半导体器件的外部接触元件的重分布层，其中所述天线形成在所述重分布层中。
14.权利要求10至13中的一个所述的半导体器件，还包括：
将所述半导体管芯中的有源结构互连的金属化层，其中在所述金属化层中形成所述天线。
15.权利要求10至14中的一个所述的半导体器件，还包括：
布置在所述暴露的外延层之上的密封材料。
16.一种方法，包括：
提供包括有源主表面以及与所述有源主表面相对的相对主表面的半导体管芯；
在所述半导体管芯的所述有源主表面上形成天线；以及
在所述天线之上的区域中从所述半导体管芯的所述相对主表面去除半导体材料。
17.权利要求16所述的方法，其中，去除在所述半导体管芯的整个相对主表面之上的所述半导体材料。
18.权利要求16所述的方法，其中，去除所述半导体材料包括在所述半导体管芯的所述相对主表面中形成凹进部分，其中，所述凹进部分布置在所述天线之上。
19.权利要求16至18中的一个所述的方法，其中，所述天线形成在电耦合到所述半导体器件的外部接触元件的重分布层以及将所述半导体管芯中的有源结构互连的金属化层中的至少一个中。
20.权利要求16至19中的一个所述的方法，其中，去除所述半导体材料包括刻蚀所述半导体材料直到暴露所述半导体管芯的外延层为止。
CN201710282346.9A 2016-04-26 2017-04-26 具有片上天线的半导体器件及其制造方法 Active CN107403790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016107678.3A DE102016107678B4 (de) 2016-04-26 2016-04-26 Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
DE102016107678.3 2016-04-26

Publications (2)

Publication Number Publication Date
CN107403790A true CN107403790A (zh) 2017-11-28
CN107403790B CN107403790B (zh) 2020-10-23

Family

ID=60020813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710282346.9A Active CN107403790B (zh) 2016-04-26 2017-04-26 具有片上天线的半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US20170309582A1 (zh)
CN (1) CN107403790B (zh)
DE (1) DE102016107678B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888456A (zh) * 2019-02-27 2019-06-14 中国科学院微电子研究所 硅基喇叭封装天线系统集成结构及其制备方法
CN111585002A (zh) * 2020-05-20 2020-08-25 甬矽电子(宁波)股份有限公司 双向喇叭封装天线结构、其制作方法和电子设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102537495B1 (ko) * 2018-10-02 2023-05-26 삼성전자주식회사 안테나 모듈을 포함하는 전자 장치
KR102561724B1 (ko) 2018-12-07 2023-07-31 삼성전자주식회사 안테나 모듈 및 그를 포함하는 전자 장치
DE102020112787A1 (de) 2020-01-13 2021-07-29 Infineon Technologies Ag Hochfrequenz-Vorrichtung mit Hochfrequenz-Chip und Hohlleiterstruktur
US11776922B2 (en) * 2020-07-01 2023-10-03 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
US11538777B2 (en) 2020-07-01 2022-12-27 Sandisk Technologies Llc Semiconductor structure containing pre-polymerized protective layer and method of making thereof
KR20220016689A (ko) 2020-08-03 2022-02-10 삼성전자주식회사 반도체 패키지
US11605570B2 (en) * 2020-09-10 2023-03-14 Rockwell Collins, Inc. Reconstituted wafer including integrated circuit die mechanically interlocked with mold material
US11823970B2 (en) 2021-05-05 2023-11-21 Infineon Technologies Ag Radar package with optical lens for radar waves

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773870A (en) * 1996-09-10 1998-06-30 National Science Council Membrane type integrated inductor and the process thereof
US20090189801A1 (en) * 2007-05-14 2009-07-30 Infineon Technologies Ag RF-front-end for a radar system
CN101996979A (zh) * 2009-08-07 2011-03-30 索尼公司 中介层、包括该中介层的模块及电子装置
CN101997506A (zh) * 2009-08-07 2011-03-30 索尼公司 高频装置
CN102832210A (zh) * 2012-08-02 2012-12-19 香港应用科技研究院有限公司 低阻衬底上的多表面集成器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432374A (en) 1993-02-08 1995-07-11 Santa Barbara Research Center Integrated IR and mm-wave detector
JP3382114B2 (ja) * 1997-02-27 2003-03-04 株式会社東芝 半導体装置及びその製造方法
US5930637A (en) 1997-10-31 1999-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating a microwave inductor
US6727570B2 (en) 2002-02-21 2004-04-27 Altera Corporation Integrated inductive circuits
JP4904813B2 (ja) 2003-06-16 2012-03-28 日本電気株式会社 半導体デバイスおよびその製造方法
EP1976000A3 (en) 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7911014B2 (en) 2007-09-29 2011-03-22 My The Doan On chip antenna and method of manufacturing the same
US20120080770A1 (en) * 2010-09-30 2012-04-05 Uwe Wahl Transformer Arrangement
US9728838B2 (en) 2015-04-15 2017-08-08 Globalfoundries Inc. On chip antenna with opening

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773870A (en) * 1996-09-10 1998-06-30 National Science Council Membrane type integrated inductor and the process thereof
US20090189801A1 (en) * 2007-05-14 2009-07-30 Infineon Technologies Ag RF-front-end for a radar system
CN101996979A (zh) * 2009-08-07 2011-03-30 索尼公司 中介层、包括该中介层的模块及电子装置
CN101997506A (zh) * 2009-08-07 2011-03-30 索尼公司 高频装置
CN102832210A (zh) * 2012-08-02 2012-12-19 香港应用科技研究院有限公司 低阻衬底上的多表面集成器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109888456A (zh) * 2019-02-27 2019-06-14 中国科学院微电子研究所 硅基喇叭封装天线系统集成结构及其制备方法
CN109888456B (zh) * 2019-02-27 2020-09-25 中国科学院微电子研究所 硅基喇叭封装天线系统集成结构及其制备方法
CN111585002A (zh) * 2020-05-20 2020-08-25 甬矽电子(宁波)股份有限公司 双向喇叭封装天线结构、其制作方法和电子设备

Also Published As

Publication number Publication date
US20190221531A1 (en) 2019-07-18
US20170309582A1 (en) 2017-10-26
DE102016107678A1 (de) 2017-10-26
CN107403790B (zh) 2020-10-23
DE102016107678B4 (de) 2023-12-28
US12094842B2 (en) 2024-09-17

Similar Documents

Publication Publication Date Title
CN107403790A (zh) 具有片上天线的半导体器件及其制造方法
US10440819B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections
US9935065B1 (en) Radio frequency device packages and methods of formation thereof
US9583446B2 (en) Semiconductor device and method of forming a shielding layer between stacked semiconductor die
US11004810B2 (en) Semiconductor package structure
US9401347B2 (en) Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
US9865482B2 (en) Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
CN102270588B (zh) 在半导体管芯周围形成emi屏蔽层的半导体器件和方法
US8476120B2 (en) Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US20190103365A1 (en) Selectively shielded semiconductor package
US8168470B2 (en) Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
CN101996893B (zh) 半导体器件及其制造方法
US9406619B2 (en) Semiconductor device including pre-fabricated shielding frame disposed over semiconductor die
US10879197B2 (en) Package structure and method of fabricating package structure
CN103681636A (zh) 芯片到封装接口
CN110010510A (zh) 多管芯阵列装置
US20190371754A1 (en) Package structure and method of fabricating the same
CN108630628A (zh) 封装结构
CN109962056B (zh) 具有高频线元件的半导体装置和相应的制造方法
CN116435198B (zh) 单极化空气耦合天线封装结构及制备方法
CN116230558B (zh) 单极化空气耦合天线封装结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant