DE10133571B4 - Elektronisches Bauteil und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10133571B4
DE10133571B4 DE2001133571 DE10133571A DE10133571B4 DE 10133571 B4 DE10133571 B4 DE 10133571B4 DE 2001133571 DE2001133571 DE 2001133571 DE 10133571 A DE10133571 A DE 10133571A DE 10133571 B4 DE10133571 B4 DE 10133571B4
Authority
DE
Germany
Prior art keywords
carrier substrate
semiconductor chip
electronic component
housing
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001133571
Other languages
English (en)
Other versions
DE10133571A1 (de
Inventor
Andreas Wörz
Johann Winderl
Christian Hauser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001133571 priority Critical patent/DE10133571B4/de
Publication of DE10133571A1 publication Critical patent/DE10133571A1/de
Application granted granted Critical
Publication of DE10133571B4 publication Critical patent/DE10133571B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Elektronisches Bauteil mit wenigstens einem Halbleiterchip (2), mit einem Trägersubstrat (4) zur Montage des wenigstens einen Halbleiterchips (2) auf einer ersten Oberfläche (14) des Trägersubstrats (4), mit Kontaktierungsstellen, die mit dem Halbleiterchip (2) elektrisch leitend verbunden sind und die eine leitende Verbindung im Trägersubstrat (4) zu Außenkontakten im Bereich einer zweiten Oberfläche (16) des Trägersubstrats (4) herstellen, und mit einem Gehäuse (6), das zumindest den wenigstens einen Halbleiterchip (2) umgibt, wobei zwischen Gehäuse (6) und Trägersubstrat (4) eine flexible Entkoppelungsschicht (8) vorgesehen ist, so dass sich eine mechanische Entkoppelung des Gehäuses (6) vom Trägersubstrat (4) ergibt, und wobei sich die flexible Entkopplungsschicht (8) zwischen Halbleiterchip (2) und Trägersubstrat (4) erstreckt.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil und ein Verfahren zu seiner Herstellung gemäß den unabhängigen Ansprüchen.
  • Bei sogenannten BOC-Bauteilen (Board on Chip), die mit einem rückseitigen Gehäuse zur Kapselung eines auf einem Trägersubstrat montierten Halbleiterchips versehen sind, entsteht beim Herstellungsprozess des Gehäuses oftmals ein großer Ausschuss.
  • Ein Problem ist Rissbildung, die aufgrund der unterschiedlichen Ausdehnungskoeffizienten der verschiedenen Materialien eines Bauteils auftreten kann. Die US 6 097 610 offenbart ein Bauteil mit einem Substrat, in dem eine Klebstoffschicht an den Kanten der Randwände der Durchgangöffnungen und folglich zwischen den Leiterbahnen und den Durchkontakten angeordnet ist. Die mechanische Belastung auf den Durchkontakten wird dadurch besser ausgeglichen.
  • Flexible Schichten, die zwischen dem Halbleiterchip und dem Substrat eines Bauteils angeordnet sind, sind auch bekannt. Die US 6 127 724 offenbart ein Bauteil, in dem mehrere flexible Teile zwischen der Rückseite des Halbleiterchips und der Oberseite des Substrats angeordnet sind. Die Wirkung der unterschiedlichen Ausdehnungskoeffizienten des Halbleiterchips und des Substrats auf die Verbindungsstelle wird dadurch vermindert.
  • Aus der JP 10 247 658 A ist auch ein Bauteil bekannt, in dem der Halbleiterchip auf einem Flachleiterrahmen mittels einer flexiblen Schicht montiert wird. Vor dem Trennen des Wafers wird eine flexible Schicht auf der Rückseite des Wafers aufgeklebt. Der vereinzelte Halbleiterchip wird danach über die Schicht auf eine Chipinsel eines Flachleiterrahmens aufgeklebt.
  • Aus der WO 99/18609 A1 ist ein Verfahren bekannt, in dem der Rückseite mehrere Halbleiterchips über eine steife Zwischenschicht auf einem Trägersubstrat montiert werden. Die einzelnen Bauteile werden von dem Trägersubstrat getrennt. Die Zwischenschicht weist einen Ausdehnungskoeffizienten auf, der dem des Halbleiterchips entspricht, so dass die thermische Belastung ausgeglichen wird.
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil zur Verfügung zu stellen, bei dem eine zuverlässige Herstellung ermöglicht ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Gemäß einem der Erfindung zugrunde liegenden Gedanken werden Probleme aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten von Gehäuse und Trägersubstrat vermindert. Außerdem wird verhindert, dass beim Herstellen von elektrischen Verbindungen zwischen Halbleiterchip und Kontaktierungsstellen des Trägersubstrats im Gehäuse gebundene Feuchtigkeit verdampft und beim Entweichen Probleme verursacht.
  • Erfindungsgemäß weist das elektronische Bauteil wenigstens einen Halbleiterchip und ein Trägersubstrat zur Montage des wenigstens einen Halbleiterchips auf einer ersten Oberfläche des Trägersubstrats auf. Das Trägersubstrat ist mit Kontaktierungsstellen versehen, die mit dem Halbleiterchip elektrisch leitend verbunden sind und die eine leitende Verbindung im Trägersubstrat zu Außenkontakten im Bereich einer zweiten Oberfläche des Trägersubstrats herstellen. Weiterhin ist ein Gehäuse vorgesehen, das zumindest den wenigstens einen Halbleiterchip umgibt, wobei zwischen Gehäuse und Trägersubstrat eine flexible Entkoppelungsschicht vorgesehen ist, so dass sich eine mechanische Entkoppelung des Gehäuses vom Trägersubstrat ergibt. Die flexible Entkopplungsschicht erstreckt sich zwischen Halbleiterchip und Trägersubstrat.
  • Das erfindungsgemäße elektronische Bauteil weist den Vorteil einer mechanischen Entkoppelung zwischen Trägersubstrat und dem mit einem Gehäuse fest verbundenen Halbleiterchip auf. Auf diese Weise ist das Trägersubstrat vor mechanischen Beschädigungen während der Handhabung des elektronischen Bauteils besser geschützt. Insbesondere sind zudem Verwölbungen des Gehäuses und des Trägersubstrats aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten unproblematisch, da die Entkoppelungsschicht in der Lage ist, solche Wölbungen (sog. Warpage) bei der Herstellung der elektronischen Bauteile auszugleichen.
  • Neben dem guten mechanischen Schutz ergibt sich der weitere Vorteil, dass Feuchtigkeit, die zwischen Gehäuse und Trägersubstrat eingeschlossen ist, während des Verlötens bei höheren Temperaturen nicht durch das Trägersubstrat oder durch das Gehäuse dringen muss, sondern entweder durch die Entkoppelungsschicht entweichen oder im Bauteil verbleiben kann.
  • Eine weitere erfindungsgemäße Ausführungsform sieht vor, dass die flexible Entkoppelungsschicht aus einem dämpfenden Material besteht, was den Vorteil einer weitgehenden mechanischen Entkoppelung zwischen Trägersubstrat und Halbleiterchip bzw. Trägersubstrat und Gehäuse mit sich bringt.
  • Gemäß einer weiteren Ausführungsform der Erfindung besteht die flexible Entkoppelungsschicht aus einer flexiblen Folie, die zur Montage der Halbleiterchips auf dem Trägersubstrat aufgebracht ist, sich aber über die gesamte Fläche erstrecken kann, die anschließend mit einem Gehäuse bedeckt wird. Auf diese Weise ist die Montage der Halbleiterchips wesentlich vereinfacht. Als flexible Entkoppelungsschicht kommt bspw. ein Elastomer in Frage, das gute Dämpfungseigenschaften aufweist. Die Entkopplungsschicht ist bspw. eine Polyimidfolie oder ein Polyimidtape mit Epoxyanteilen. Ebenso kommt dafür eine Folie in Frage, die im Wesentlichen PTFE (Polytetrafluorethylen) aufweist.
  • Gemäß einer bevorzugten Ausgestaltung der Erfindung ist die flexible Entkoppelungsschicht auf ihren beiden Seiten stark haftend, womit sie eine gute mechanische Verbindung zwischen Trägersubstrat und Halbleiterchips bildet. Diese Haftung wird vorzugsweise mit einer beidseitigen Beschichtung der Folie erreicht, die haftende Eingenschaften aufweist. Als flexible Entkoppelungsschicht kommt eine PTFE-Folie in Frage, die als Klebeschicht eine beidseitige Beschichtung aus PTFE-Epoxy aufweist. Vorzugsweise weist die flexible Entkoppelungsschicht Aussparungen auf zur Durchführung der Kontaktierungsstellen zwischen Halbleiterchip und Trägersubstrat. Die flexible Entkoppelungsschicht bzw. -folie bildet somit ein sogenanntes "adhesive tape" zur Montage der Halbleiterchips, das sich über das gesamte Trägersubstrat erstreckt, anschließend von einem Gehäuse bedeckt wird und an den Kanten zwischen Gehäuse und Trägersubstrat sichtbar bleibt.
  • Gemäß alternativen Ausgestaltungen der Erfindung kann der wenigstens eine Halbleiterchip mittels Bonddrahtverbindungen und/oder mittels aufliegenden Kontakthöckern in sog. Flip-Chip-Verbindung mit den Kontaktierungsstellen des Trägersubstrats elektrisch leitend verbunden sein. Ja nach gewählter Kontaktierungsart sind die Aussparungen in der flexiblen Entkoppelungsschicht auszugestalten.
  • Gemäß einer Ausführungsform der Erfindung sind die Außenkontakte des Trägersubstrats als Kontakthöcker aus lötfähigem Material ausgebildet, wodurch auch das als Umverdrahtungsplatte fungierende Trägersubstrat zur Flip-Chip-Montage geeignet ist. Die durch die lötbaren Kontakthöcker gebildete Ball-Grid-Anordnung (BGA) kann besonders einfach montiert und elektrisch leitend verbunden werden.
  • Eine erfindungsgemäße Ausführungsform sieht vor, dass das Trägersubstrat aus Keramik, aus Epoxyglas, aus Polyimid oder aus Polyester besteht. Alle diese Materialien weisen die Vorteile einer hohen Stabilität, einer guten Verarbeitbarkeit sowie guten elektrischen Isoliereigenschaften auf.
  • Gemäß einer weiteren Ausführungsform der Erfindung besteht das Gehäuse aus einem thermoplastischen Kunststoff, aus Epoxidkunststoff oder aus einer Pressmasse, das entweder in einer Einzelumpressung oder in einer Matrix-Array-Umpressung einseitig um den wenigstens einen Halbleiterchip gepresst ist. Bei einer Matrix-Array-Umpressung weist das Gehäuse senkrechte Seitenkanten auf, da in diesem Fall das elektronische Bauteil nach dem Umpressen durch Zersägen des Matrix Arrays aus dem Verbund herausgelöst wird. Die flexible Entkoppelungsschicht kann dabei Verwölbungen (sog. Warpage), die aufgrund der größeren thermischen Dehnung des Gehäuses bei dessen Aufbringen auf das Trägersubstrat entstehen, problemlos ausgleichen. Ebenso kommt für die Herstellung des Gehäuses ein Schablonendruck (sog. Printen) bzw. Dispensen in Frage.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Bauteils gemäß wenigstens einer der zuvor beschriebenen Ausführungsformen weist zumindest folgende Verfahrensschritte aufweist. Zunächst wird eine Trägersubstrat-Matrix mit in Zeilen und Spalten angeordneten Montagebereichen und dazwischen vorgesehenen Sägespurbereichen und mit Kontaktierungsstellen zur Montage von Halbleiterchips bereitgestellt, auf deren erste Oberfläche eine flexible Entkoppelungsschicht aufgebracht wird. Danach erfolgt die Montage we nigstens eines Halbleiterchips auf jedem Montagebereich auf der ersten Oberfläche des Trägersubstrats und das Herstellen von elektrischen Verbindungen zwischen Halbleiterchips und Kontaktierungsstellen des Trägersubstrats. Anschließend wird ein Gehäuse aus Press- oder Spritzgussmasse, aus Print- oder Dispensmasse auf den Halbleiterchip und auf die erste Oberfläche des Trägersubstrats aufgebracht. Schließlich wird dass Trägersubstrat zu elektronischen Bauteilen mit jeweils wenigstens einem Halbleiterchip vereinzelt.
  • Dieses erfindungsgemäße Verfahren hat den Vorteil einer einfachen Herstellbarkeit, wobei Verwölbungen des Trägersubstrats gegenüber dem Gehäuse bei dessen Herstellung durch die Entkoppelungsschicht ausgeglichen werden können. Zudem werden auf diese Weise mechanische Beschädigungen des Trägersubstrats und des Halbleiterchips aufgrund des flexibel gelagerten Gehäuses weitgehend vermieden.
  • Alternative Ausführungsformen des erfindungsgemäßen Verfahrens sehen vor, dass das Gehäuse in einer Einzelumpressung oder in einer Matrix-Array-Umpressung einseitig um den wenigstens einen Halbleiterchip gepresst wird. Dabei hat insbesondere die Herstellung von Gehäusen in einer Matrix-Array-Umpressung den Vorteil einer schnellen und rationellen Herstellbarkeit von elektronischen Bauteilen. Dabei kann die flexible Entkoppelungsschicht das gesamte Trägersubstrat bedecken und kann anschließend mitsamt dem Trägersubstrat und dem darauf aufgebrachten Gehäuse vereinzelt werden. Die Gehäusegestaltung kann auch durch sog. Dispensen oder sog. Printen erfolgen.
  • Gemäß einer erfindungsgemäßen Ausführungsform des Verfahrens ist die flexible Entkoppelungsschicht als beidseitig klebende Folie ausgeführt, die auf die erste Oberfläche des Trägersubstrats aufgeklebt wird, was die Montage der Halbleiterchips besonders einfach macht. Die flexible Entkoppelungsschicht stellt dabei gleichtzeitig die Haftfolie zur Montage der Halbleiterchips sowie die Trennschicht zwischen Trägersubstrat und Gehäuse dar.
  • Die Halbleiterchips können mit dem als Umverdrahtungsplatte ausgebildeten Trägersubstrat mittels Bonddrahtverbindungen und/oder mittels Flip-Chip-Verbindungen elektrisch leitend verbunden werden.
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegende einzige Figur näher erläutert.
  • Die Figur zeigt einen schematischen Querschnitt eines erfindungsgemäßen elektronischen Bauteils mit einem auf einer ersten Seite 14 eines Trägersubstrats 4 montierten Halbleiterchip 2. Das Trägersubstrat 4 ist auf einer der ersten Seite 14 gegenüber liegenden zweiten Seite 16 mit mehreren Kontakthöckern 10 versehen, die zusammen ein sog. Ball-Grid-Array bilden. Der Halbleiterchip 2 sowie die erste Seite des Trägersubstrats 4 sind von einem Gehäuse 6 aus Kunststoff umschlossen. Zwischen Gehäuse 6 und Trägersubstrat 4 befindet sich eine die gesamte Oberfläche der erste Seite 14 des Trägersubstrats 4 bedeckende flexible Entkoppelungsschicht 8, die als beidseitig klebende elastischen Folie ausgebildet ist. Die flexible Entkoppelungsschicht 8 erstreckt sich dabei auch unter dem im Gehäuse 6 vollständig eingebetteten Halbleiterchip 2.
  • In der gezeigten Figur weist das Gehäuse 6 senkrechte Seitenkanten auf, da in diesem Fall das elektronische Bauteil in einem sog. Matrix Array umpresst und anschließend z.B. durch Zersägen entlang von Sägespurkanten 12 des Matrix Arrays aus dem Verbund herausgelöst und vereinzelt wurde. Das Gehäuse 6 kann jedoch alternativ auch schräge Seitenkanten aufweisen, die durch eine Einzelumpressung des elektronischen Bauteils mittels Einzelkavitäten entstanden sind. Anschließend kann das als Chipträger fungierende Trägersubstrat zertrennt wer den, bspw. mittels Sägen, Stanzen, Fräsen, Lasertrennen, Wasserstrahlschneiden oder dergleichen.
  • Die flexible Entkoppelungsschicht 8 bewirkt in allen Fällen eine mechanische Entkoppelung des Trägersubstrats 4 vom Gehäuse 6 und kann dadurch mechanische Verwölbungen beim Herstellungsprozess ausgleichen. Diese entstehen bspw. aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten des Trägersubstrats und des beim Aufbringen verflüssigten und damit höher temperierten (bspw. ca. 180°C) Gehäuses aus Kunststoff. Der Kunststoff schrumpft beim Abkühlen ggf. stärker als das Trägersubstrat 4 und würde auf diese Weise eine Wölbung der Seitenkanten des Trägersubstrats nach oben bewirken. Diese Verwölbung kann durch die Entkoppelungsschicht 8 ausgeglichen werden. Ein weiterer Vorteil ist die Möglichkeit, dass durch die Entkoppelungsschicht 8 Feuchtigkeit entweichen kann, die ansonsten beim Verlöten des Halbleiterchips 2 mit den Kontaktierungsstellen des Trägersubstrats 4 zum Verdampfen neigen würde und zu erheblichen Problemen führen könnte.
  • Als flexible Entkoppelungsschicht 8 kann eine dreilagige Schicht mit einem Polyimidkern und beidseitiger Klebeschicht zur Anwendung kommen. Diese Folie weist eine typische Gesamtdicke von ca. 90 μm auf, wobei der Polyimidkern ca. 50 μm und die Klebeschichten jeweils ca. 20 μm dick sind. Alternativ kann die flexible Entkoppelungsschicht 8 aus einer einlagigen Polyimidfolie mit Epoxyanteilen bestehen, die ca. 40 μm dick sein kann. Als weitere Alternative kommt eine dreilagige Folie mit einem PTFE-Kern (Poyltetrafluorethylen) und beidseitiger PTFE-Epoxybeschichtung als Klebeschicht in Frage. Diese Folie kann eine Dicke von ca. 125 μm aufweisen.
  • Zur Herstellung des elektronischen Bauteils wird folgendermaßen vorgegangen. Zunächst wird vorzugsweise eine Trägersubstrat-Matrix mit in Zeilen und Spalten angeordneten Montagebereichen und dazwischen vorgesehenen Sägespurbereichen und mit Kontaktierungsstellen zur Montage von Halbleiterchips 2 bereitgestellt. Die Trägersubstrat-Matrix besteht aus einer Vielzahl von als Umverdrahtungsplatten fungierenden Trägersubstraten 4, die nach der Montage von Halbleiterchips 2 und dem Aufbringen des Gehäuses 6 vereinzelt werden. Nach dem Aufbringen einer flexiblen, beidseitig haftenden flexiblen Entkoppelungsschicht 8 auf die erste Oberfläche 14 des Trägersubstrats 4 erfolgt die Montage von Halbleiterchips 2 auf jedem Montagebereich auf der ersten Oberfläche 14 des Trägersubstrats 4. Das Herstellen von elektrischen Verbindungen zwischen Halbleiterchips 2 und Kontaktierungsstellen des Trägersubstrats 4 kann in Drahtbond- und/oder in Flipchip-Technik erfolgen, wobei zur Kontaktierung übliche Technologien wie Nailhead- und/oder Wedgekontaktierungen in Frage kommen. Alternativ kann die Montage des Halbleiterchips 2 auf dem Trägersubstrat 4 in Flipchip-Technik erfolgen, bei der an der der ersten Oberfläche 14 des Trägersubstrats zugewandten Unterseite des Halbleiterchips 2 Kontaktkugeln oder -höcker vorgesehen sind, die auf entsprechende Kontaktierungsstellen des Trägersubstrats aufgesetzt und mit diesen verbunden werden.
  • Danach wird das Gehäuse 6 aus Press- oder Spritzgussmasse auf den Halbleiterchip 2 und auf die erste Oberfläche 14 des Trägersubstrats 4 aufgebracht. Die Gehäuseherstellung kann ebenso mittels Transfermolding, mittels einer sog. Dispenstechnik oder mittels einer sog. Printtechnik (Schablonendruck) erfolgen. Abschließend wird die Trägersubstrat-Matrix zu elektronischen Bauteilen mit jeweils wenigstens einem Halbleiterchip 2 vereinzelt. Das Aufbringen der Kontakthöcker 10 an der zweiten Oberfläche des Trägersubstrats 4 kann vorzugsweise nach dem Umpressen mit dem Gehäuse 6 erfolgen, um die empfindlichen lötbaren Kontakthöcker 10 nicht in der Werkzeugform zu zerdrücken.
  • 2
    Halbleiterchip
    4
    Trägersubstrat
    6
    Gehäuse
    8
    flexible Entkoppelungsschicht
    10
    Kontakthöcker
    12
    Sägespurkante
    14
    erste Oberfläche/–Seite
    16
    zweite Oberfläche/–Seite

Claims (19)

  1. Elektronisches Bauteil mit wenigstens einem Halbleiterchip (2), mit einem Trägersubstrat (4) zur Montage des wenigstens einen Halbleiterchips (2) auf einer ersten Oberfläche (14) des Trägersubstrats (4), mit Kontaktierungsstellen, die mit dem Halbleiterchip (2) elektrisch leitend verbunden sind und die eine leitende Verbindung im Trägersubstrat (4) zu Außenkontakten im Bereich einer zweiten Oberfläche (16) des Trägersubstrats (4) herstellen, und mit einem Gehäuse (6), das zumindest den wenigstens einen Halbleiterchip (2) umgibt, wobei zwischen Gehäuse (6) und Trägersubstrat (4) eine flexible Entkoppelungsschicht (8) vorgesehen ist, so dass sich eine mechanische Entkoppelung des Gehäuses (6) vom Trägersubstrat (4) ergibt, und wobei sich die flexible Entkopplungsschicht (8) zwischen Halbleiterchip (2) und Trägersubstrat (4) erstreckt.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die flexible Entkoppelungsschicht (8) ein dämpfendes Material aufweist.
  3. Elektronisches Bauteil nach Anspruch 2, dadurch gekennzeichnet, dass die flexible Entkoppelungsschicht (8) eine flexible Folie umfasst.
  4. Elektronisches Bauteil nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die flexible Entkoppelungsschicht (8) ein Elastomer aufweist.
  5. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flexible Entkoppelungsschicht (8) auf ihren beiden Seiten stark haftet.
  6. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die flexible Entkoppelungsschicht (8) Aussparungen aufweist zur Durchführung von Kontaktierungsstellen zwischen Halbleiterchip und Trägersubstrat.
  7. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (2) oder die Halbleiterchips (2) mittels Bonddrahtverbindungen mit den Kontaktierungsstellen des Trägersubstrats (4) elektrisch leitend verbunden ist oder sind.
  8. Elektronisches Bauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der wenigstens eine Halbleiterchip (2) mittels aufliegenden Kontakthöckern mit den Kontaktierungsstellen des Trägersubstrats (4) elektrisch leitend verbunden ist.
  9. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte des Trägersubstrats (4) als Kontakthöcker (10) ausgebildet sind.
  10. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (4) Keramik, Epoxyglas, Polyimid und/oder Polyester aufweist.
  11. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Trägersubstrat (4) als Umverdrahtungsplatte ausgebildet ist.
  12. Elektronisches Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das Gehäuse (6) einen thermoplastischen Kunststoff, einen Epoxidkunststoff oder eine Pressmasse aufweist.
  13. Elektronisches Bauteil nach Anspruch 12, dadurch gekennzeichnet, dass das Gehäuse (6) in einer Einzelumpressung oder in einer Matrix-Array-Umpressung einseitig um den wenigstens einen Halbleiterchip (2) gepresst ist.
  14. Elektronisches Bauteil nach Anspruch 12, dadurch gekennzeichnet, dass das Gehäuse (6) mittels Dispensen oder Printen einseitig um den wenigstens einen Halbleiterchip (2) gepresst ist.
  15. Verfahren zur Herstellung eines elektronischen Bauteils mit wenigstens einem Halbleiterchip (2), mit einem Trägersubstrat (4) zur Montage des wenigstens einen Halbleiterchips (2) auf einer ersten Oberfläche (14) des Trägersubstrats (4), mit Kontaktierungsstellen, die mit dem Halbleiterchip (2) elektrisch leitend verbunden sind und die eine leitende Verbindung im Trägersubstrat (4) zu Außenkontakten im Bereich einer zweiten Oberfläche (16) des Trägersubstrats (4) herstellen, und mit einem Gehäuse (6), das zumindest den wenigstens einen Halbleiterchip (2) umgibt, wobei zwischen Halbleiterchip (2) und Trägersubstrat (4) eine flexible Entkoppelungs schicht (8) vorgesehen ist, gekennzeichnet durch folgende Verfahrensschritte: – Bereitstellen einer Trägersubstrat-Matrix mit in Zeilen und Spalten angeordneten Montagebereichen und dazwischen vorgesehenen Sägespurbereichen und mit Kontaktierungsstellen zur Montage von Halbleiterchips (2), – Aufbringen einer flexiblen Entkoppelungsschicht (8) aus einem Elastomer auf die erste Oberfläche (14) des Trägersubstrats (4), – Montage wenigstens eines Halbleiterchips (2) auf jedem Montagebereich auf der ersten Oberfläche (14) des Trägersubstrats (4) und Herstellen von elektrischen Verbindungen zwischen Halbleiterchips (2) und Kontaktierungsstellen des Trägersubstrats (4), – Aufbringen eines Gehäuses (6) aus Press-, Spritzguss-, Dispens- oder Printmasse auf den Halbleiterchip (2) und auf die Entkoppelungsschicht (8), so daß sich zwischen Gehäuse (6) und Trägersubstrat (4) eine mechanische Entkopplung ergibt, – Vereinzeln des Trägersubstrats (4) zu elektronischen Bauteilen mit jeweils wenigstens einem Halbleiterchip (2).
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Gehäuse (6) in einer Einzelumpressung oder in einer Matrix-Array-Umpressung einseitig um den wenigstens einen Halbleiterchip (2) gepresst wird.
  17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Gehäuse (6) mittels Dispensen oder Printen einseitig um den wenigstens einen Halbleiterchip (2) gepresst wird.
  18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass die flexible Entkoppelungsschicht (8) als beidseitig klebende Folie ausgeführt ist, die auf die erste Oberfläche (14) des Trägersubstrats (4) aufgeklebt wird.
  19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass die Halbleiterchips (2) mit dem als Umverdrahtungsplatte ausgebildeten Trägersubstrat (4) mittels Bonddrahtverbindungen und/oder mittels Flip-Chip-Verbindungen elektrisch leitend verbunden werden.
DE2001133571 2001-07-13 2001-07-13 Elektronisches Bauteil und Verfahren zu seiner Herstellung Expired - Fee Related DE10133571B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001133571 DE10133571B4 (de) 2001-07-13 2001-07-13 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001133571 DE10133571B4 (de) 2001-07-13 2001-07-13 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10133571A1 DE10133571A1 (de) 2003-01-30
DE10133571B4 true DE10133571B4 (de) 2005-12-22

Family

ID=7691330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001133571 Expired - Fee Related DE10133571B4 (de) 2001-07-13 2001-07-13 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE10133571B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029522A1 (de) * 2010-05-31 2011-12-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102022116027A1 (de) 2022-06-28 2023-12-28 Ams-Osram International Gmbh Gehäuse, bauteil und verfahren zur herstellung einer vielzahl von gehäusen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339762B4 (de) 2003-08-27 2007-08-02 Infineon Technologies Ag Chipstapel von Halbleiterchips und Verfahren zur Herstellung desselben
DE102004029587B4 (de) * 2004-06-18 2006-05-24 Infineon Technologies Ag Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse
DE102004029765A1 (de) * 2004-06-21 2006-03-16 Infineon Technologies Ag Substratbasiertes Die-Package mit BGA- oder BGA-ähnlichen Komponenten
DE102014115099B4 (de) 2014-10-16 2021-05-06 Infineon Technologies Ag Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247658A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体装置の製造方法
US5849608A (en) * 1996-05-30 1998-12-15 Nec Corporation Semiconductor chip package
WO1999018609A1 (en) * 1997-10-08 1999-04-15 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit package
US6097610A (en) * 1998-03-27 2000-08-01 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
US6201298B1 (en) * 1998-04-28 2001-03-13 Nec Corporation Semiconductor device using wiring tape

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5849608A (en) * 1996-05-30 1998-12-15 Nec Corporation Semiconductor chip package
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JPH10247658A (ja) * 1997-03-04 1998-09-14 Hitachi Ltd 半導体装置の製造方法
WO1999018609A1 (en) * 1997-10-08 1999-04-15 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit package
US6097610A (en) * 1998-03-27 2000-08-01 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US6201298B1 (en) * 1998-04-28 2001-03-13 Nec Corporation Semiconductor device using wiring tape

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 10247658 A (Patent Abstracts of Japan) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029522A1 (de) * 2010-05-31 2011-12-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
US8497583B2 (en) 2010-05-31 2013-07-30 Globalfoundries Inc. Stress reduction in chip packaging by a stress compensation region formed around the chip
DE102010029522B4 (de) 2010-05-31 2022-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
DE102022116027A1 (de) 2022-06-28 2023-12-28 Ams-Osram International Gmbh Gehäuse, bauteil und verfahren zur herstellung einer vielzahl von gehäusen

Also Published As

Publication number Publication date
DE10133571A1 (de) 2003-01-30

Similar Documents

Publication Publication Date Title
DE102005026098B3 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
WO2009071637A2 (de) Mems package und verfahren zur herstellung
DE10259221A1 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE10238781A1 (de) Halbleitervorrichtung
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee