DE102004029587B4 - Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse - Google Patents

Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse Download PDF

Info

Publication number
DE102004029587B4
DE102004029587B4 DE102004029587A DE102004029587A DE102004029587B4 DE 102004029587 B4 DE102004029587 B4 DE 102004029587B4 DE 102004029587 A DE102004029587 A DE 102004029587A DE 102004029587 A DE102004029587 A DE 102004029587A DE 102004029587 B4 DE102004029587 B4 DE 102004029587B4
Authority
DE
Germany
Prior art keywords
chip
substrate
adhesive layer
package
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004029587A
Other languages
English (en)
Other versions
DE102004029587A1 (de
Inventor
Martin Dr.rer.nat. Reiß
Anton Dipl.-Ing. Legen
Steffen Kroehnert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004029587A priority Critical patent/DE102004029587B4/de
Priority to US11/155,332 priority patent/US20060017149A1/en
Publication of DE102004029587A1 publication Critical patent/DE102004029587A1/de
Application granted granted Critical
Publication of DE102004029587B4 publication Critical patent/DE102004029587B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse, mit einem Substrat zur Aufnahme eines Chips, wobei das Chip durch eine Klebstoffschicht mit dem Substrat verbunden ist, das auf der dem Chip abgewandten Seite mit Lotkugeln (Mikroballs) versehen ist, die mit Kontaktpads des Chips elektrisch verbunden sind und bei dem das Chip mit einem Moldcompund umhaust ist, wobei die Fläche der Klebstoffschicht (4) auf dem Substrat (2) mindestens so groß ausgebildet ist, wie die Balloutfläche (8) der auf der dem Chip (3) abgewandten Seite des Substrates (2) befindlichen Lotkugeln (5), dass das Chip (3) zentrisch auf der Klebstoffschicht (4) montiert ist, dadurch gekennzeichnet, dass die Klebstoffschicht (4) in ihren Ecken befindliche Stützbälle (9) mit einschließt, und im Bereich der jeweiligen Stützbälle (9) in einzelne Kleberpads (10) aufgeteilt ist.

Description

  • Die Erfindung betrifft ein substratbasiertes BGA-Gehäuse, insbesondere ein FBGA-Gehäuse gemäß dem Oberbegriff des Anspruchs 1, wie er aus der US 6,396,159 B1 bekannt ist.
  • Insbesondere bei derartigen FBGA-((Fine) Ball Grid Array)Gehäusen treten Probleme in Bezug auf die Modulzuverlässigkeit insbesondere bei Temperaturwechselbelastungen auf. Der Grund hierfür ist in den unterschiedlichen verwendeten Materialien und den daraus resultierenden unterschiedlichen Ausdehnungskoeffizienten zu sehen, die zwar durch entsprechende Materialauswahl reduziert, aber nicht beseitigt werden können. Die Folge sind thermisch bedingte Spannungen zwischen den einzelnen Komponenten (Chip, Substrat, Mold-Compound, Lotkugeln), wobei die auf einzelne Lotkugeln einwirkenden Kräfte kritische Werte erreichen können, was Rissbildung oder ein vollständiges Abreißen einer oder mehrerer Lotkugeln zur Folge haben kann. Das Ergebnis wäre dann ein unbrauchbares Modul.
  • Derartige Module, wie in der DE 101 62 676 A1 gezeigt wird, enthalten ein Chip mit wenigstens einer zentralen Reihe von Bondpads, wobei das Chip mittels eines Klebers auf einem Substrat montiert ist. Das Substrat, z.B. ein ein- oder mehrschichtiges Glasfaserlaminat, ist auf der dem Chip abgewandten Seite mit Lotkugeln versehen, die auf Kontakten auf dem Substrat montiert sind. Diese Kontakte sind über Leitbahnen mit Bondinseln elektrisch verbunden, die seitlich neben einem Bondkanal im Substrat angeordnet sind. Die elektrische Verbindung der Bondpads auf dem Chip mit den Bondinseln auf dem Substrat erfolgt mit Drahtbrücken, die durch den Bondkanal gezogen sind. Dieser Bondkanal wird nach dem Herstellen der elektrischen Verbindungen mit einer Vergussmasse verschlossen. Weiterhin ist die Chipseite mit einem Mold-Compound umhaust, der auch das Substrat bedeckt, um die Rückseite und die empfindlichen Chipkanten zu schützen. Es besteht die Möglichkeit, Bondkanal und Chip gleichzeitig zu umhausen (One-Step-Molding).
  • Derartige substratbasierte BGA-Gehäuse werden üblicherweise derart aufgebaut, dass die für die Chipmontage vorgesehene Klebefläche entsprechend der Chipgröße ausgerichtet ist, um eine sichere Befestigung des Chips auf dem Substrat zu gewährleisten. Dabei gibt es unterschiedliche Versionen mit einem geringfügigen Kleberunter- oder Kleberüberstand bezogen auf den Chip.
  • Wegen der zunehmenden Anzahl der erforderlichen Kontakte werden zunehmend sogenannten Fan-out Gehäuse eingesetzt, bei denen die Balloutfläche, also die Fläche, auf der Lotkugeln angeordnet werden, wesentlich größer ist, als die Chipfläche. Die Folge ist, dass eine größere Anzahl von Lotkugeln außerhalb des Chipbereiches angeordnet ist und damit über das Substrat direkt mit dem Mold-Compound gekoppelt sind. Derartige Module sind in der US 6,048,755 und US 6,396,159 B1 dargestellt.
  • Die Folge ist, dass die im Chipbereich befindlichen Lotkugeln einem anderen thermomechanischen Stress insbesondere bei Temperaturwechselbelastungen ausgesetzt sind, als diejenigen im Bereich des Mold-Compounds.
  • Aus der DE 101 33 571 A1 ist ein elektronisches Bauteil bekannt, bei dem zwischen einem Halbleiterchip und einem Trägersubstrat eine flexible Entkoppelungsschicht eingebracht ist. Als flexible Entkoppelungsschicht dient beispielsweise ein Elastomer, das gute Dämpfungseigenschaften aufweist, oder auch eine Polymidfolie bzw. eine Folie mit den Hauptbestandteilen PTFE.
  • Dadurch soll eine Entkoppelung zwischen Halbleiterchip und zugehörigem Gehäuse vom Trägersubstrat erreicht werden. Auf diese Weise ist das Trägersubstrat vor mechanischen Beschädigungen während der Handhabung des elektronischen Bauteils besser geschützt. Insbesondere sind zudem Verwölbungen des Gehäuses und des Trägersubstrats aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten unproblematisch, da die Entkopplungsschicht in der Lage ist, solche Verwölbungen bei der Herstellung elektronischer Bauteile auszugleichen.
  • Eine erhebliche Reduzierung des thermomechanisches Stresses der Lötkugeln ist hiermit allerdings nicht möglich.
  • Bei der aus der US 6 396 159 B1 hervor gehenden Lösung wird ein Chip auf einen flexiblen Film geklebt, der mit einer entsprechenden Verdrahtung und mit Kugeln versehen ist. Damit sich die gesamte Anordnung bei Temperaturänderung nicht verwölbt, wird das Kunststoffgehäuse an seinen Rändern gedünnt.
  • Gemäß der DE 102 22 678 A1 sind Blindbumps vorgesehen, die gegen eine lokale Biegekraft schützend wirken und zwischen dem Chip und Chipanbringungsteil vorgesehen sind. Diese Blindbumps sollen eine lokale Durchbiegung der Halbleiterchips während des Ultraschall-Thermokompressionsbondens verhindern.
  • Bei der JP 2000228459 A wird eine größere Verbindungsfestigkeit dadurch erreicht, dass jeweils in den Ecken vier Lötbälle gemeinsam auf eine Kontaktfläches) gelötet werden. Eine solche Lösung ist jedoch nicht Gegenstand der vorliegenden Anmeldung.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein substratbasiertes BGA-Gehäuse mit verbesserter Zuverlässigkeit insbesondere bei Temperaturwechselbelastung zu schaffen, das mit einem flexibel anpassbaren Design für die Klebstoffschicht kostengünstig gefertigt werden kann.
  • Die der Erfindung zugrundeliegende Aufgabe wird bei einem BGA-Gehäuse der eingangs genannten Art dadurch gelöst, dass die Fläche der Klebstoffschicht auf dem Substrat mindestens so groß ausgebildet ist, wie die Balloutfläche der auf der dem Chip abgewandten Seite des Substrates befindlichen Lotkugeln, dass das Chip zentrisch auf der Klebstoffschicht montiert ist und dass die Klebstoffschicht in ihren Ecken befindliche Stützbälle mit einschließt, und im Bereich der jeweiligen Stützbälle in einzelne Kleberpads aufgeteilt ist.
  • Als Klebstoffschicht wird bevorzugt ein Elastomer mit der Eigenschaft „low modulus adhesive" verwendet.
  • Durch die Erfindung wird auf überraschend einfache Weise eine Entkopplung der Lotkugeln vom Mold-Compound erreicht, weil durch die Anbringung von Stützbällen und durch die Ausnutzung der Elastizität des Klebers (low modulus adhesive) der thermomechanische Stress absorbiert wird und damit die auf die Lotkugeln wirkenden Kräfte, verursacht durch die unterschiedlichen Ausdehnungskoeffizienten der verwendeten Materialien reduziert wird. Dadurch wird eine höhere Stabilität insbesondere bei Temperaturwechselbelastungen und damit eine höhere Modul-Zuverlässigkeit erreicht, bei gleichzeitiger flexibler Anpassung des Designs der Kleberfläche an die Erfordernisse des Moduls bzw. Gehäuses.
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden.
    •
  • In den zugehörigen Zeichnungen zeigen:
  • 1: eine schematische Darstellung eines BGA-Ghäuses nach dem Stand der Technik gemäß z.B. US 6,048,755 ;
  • 2: ein mit einer Kleberfläche versehenes BGA-Gehäuse nach einem anderen Stand der Technik,
  • 3: ein BGA-Gehäuse mit einer besonders großflächigen Kleberfläche; und
  • 4: ein erfindungsgemäßes BGA-Gehäuse mit einer Kleberfläche entsprechend 3 mit Stützbällen und zusätzlichen Kleberpads über den Stützbällen.
  • In 1 ist ein BGA-, insbesondere ein FBGA-Gehäuse 1 nach dem Stand der Technik dargestellt. Dieses FBGA-Gehäuse 1 ist auf einem Substrat 2, beispielsweise aus einem Glasfaserlaminat, aufgebaut, indem ein Chip 3 mittels einer Klebstoffschicht 4 auf dem Substrat befestigt wird. Die Klebstoffschicht 4 kann dabei gegenüber dem Chip 3 einen geringfügigen Kleberunter- oder Kleberüberstand aufweisen. Das Chip 3 ist mit wenigstens einer zentralen Reihe von nicht dargestellten Bondpads versehen.
  • Das Substrat 2 kann als ein- oder mehrschichtiges Glasfaserlaminat ausgeführt sein, das auf der dem Chip 3 abgewandten Seite mit Lotkugeln 5 versehen ist. Diese Lotkugeln 5 sind auf Kontakten auf dem Substrat 2 montiert, die über Leitbahnen mit Bondinseln elektrisch verbunden, die seitlich neben einem Bondkanal 6, der in das Substrat 2 eingearbeitet ist, angeordnet. Die elektrische Verbindung der Bondpads auf dem Chip 3 mit den Bondinseln auf dem Substrat 2 erfolgt mit Drahtbrücken, die durch den Bondkanal 6 gezogen sind. Dieser Bondkanal 6 wird nach dem Herstellen der elektrischen Verbindungen mit einer Vergussmasse verschlossen.
  • Weiterhin ist das Chip 3 auf dem Substrat 2 mit einem Mold- Compound 7 umhaust, der auch das Substrat 2 bedeckt, um die Rückseite des Chips 3 und dessen empfindliche Chipkanten zu schützen.
  • 1 zeigt anschaulich, dass die sogenannte Balloutfläche 8 deutlich größer ist, als die Klebstoffschicht 4. Das hat zur Folge, dass einige Lotkugeln 5 sich im Bereich der Klebstoffschicht 4 befinden und einige periphere Lotkugeln 5 außerhalb der Klebstoffschicht 4 im Bereich des Mold-Compounds 7.
  • Gemäß einem weiteren Stand der Technik wird die Fläche der Klebstoffschicht 4 in der Form vergrößert, dass sie mindestens der Balloutfläche 8 entspricht, wie dies aus 2 ersichtlich ist. Dadurch wird die direkte thermisch bedingte Krafteinkopplung bei Temperaturwechselbelastungen vom Mold-Compound 7 auf die Lotkugeln 5 der jeweils äußeren Reihe unterbrochen und die mechanische Belastung der Lotkugeln 5 drastisch reduziert. Die Klebstoffschicht kann jedoch die Balloutfläche erheblich überragen, wie es in 3 gezeigt wird.
  • Die Klebstoffschicht 4 ist ein Elastomer (low modulus adhesive), welches thermomechanischen Stress absorbieren kann. Damit werden die auf die Lotkugeln wirkenden Kräfte, verursacht durch die unterschiedlichen Ausdehnungskoeffizienten der verwendeten Montagematerialien reduziert. Das führt zu einer höheren Stabilität des FBGA-Gehäuses 1 insbesondere bei Temperaturwechselbelastungen in der Modul-Zuverlässigkeit.
  • Eine Ausgestaltung der Erfindung zeigt 4. Hier ist die Klebstoffschicht 4 größer ausgebildet, als die Balloutfläche 8, wobei Stützbälle 9 zusätzlich zu den Lötbällen vorgesehen sind, mit jeweils einem Kleberpad 10, so dass sich über jeder Lötkugel 5 und jedem Stützball 9 auf der Chipseite zwischen dem Chip 3 bzw. dem Mold-Compound 7 und dem Substrat 2 eine Kleberschicht befindet.
    • 1
    BGA- insbesondere FBGA-Gehäuse
    2
    Substrat
    3
    Chip
    4
    Klebstoffschicht
    5
    Lotkugel
    6
    Bondkanal (ausgefüllt mit einer Vergussmasse)
    7
    Mold-Compound
    8
    Balloutfläche
    9
    Stützball
    10
    Kleberpad

Claims (3)

  1. Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse, mit einem Substrat zur Aufnahme eines Chips, wobei das Chip durch eine Klebstoffschicht mit dem Substrat verbunden ist, das auf der dem Chip abgewandten Seite mit Lotkugeln (Mikroballs) versehen ist, die mit Kontaktpads des Chips elektrisch verbunden sind und bei dem das Chip mit einem Moldcompund umhaust ist, wobei die Fläche der Klebstoffschicht (4) auf dem Substrat (2) mindestens so groß ausgebildet ist, wie die Balloutfläche (8) der auf der dem Chip (3) abgewandten Seite des Substrates (2) befindlichen Lotkugeln (5), dass das Chip (3) zentrisch auf der Klebstoffschicht (4) montiert ist, dadurch gekennzeichnet, dass die Klebstoffschicht (4) in ihren Ecken befindliche Stützbälle (9) mit einschließt, und im Bereich der jeweiligen Stützbälle (9) in einzelne Kleberpads (10) aufgeteilt ist.
  2. Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse, nach Anspruche 1, dadurch gekennzeichnet, dass die Klebstoffschicht (4) aus einem Elastomer besteht.
  3. Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse, nach Anspruch 2, dadurch gekennzeichnet, dass der Elastomer ein low modulus adhesive ist.
DE102004029587A 2004-06-18 2004-06-18 Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse Expired - Fee Related DE102004029587B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004029587A DE102004029587B4 (de) 2004-06-18 2004-06-18 Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse
US11/155,332 US20060017149A1 (en) 2004-06-18 2005-06-17 Substrate-based BGA package, in particular FBGA package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004029587A DE102004029587B4 (de) 2004-06-18 2004-06-18 Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse

Publications (2)

Publication Number Publication Date
DE102004029587A1 DE102004029587A1 (de) 2006-01-19
DE102004029587B4 true DE102004029587B4 (de) 2006-05-24

Family

ID=35507859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004029587A Expired - Fee Related DE102004029587B4 (de) 2004-06-18 2004-06-18 Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse

Country Status (2)

Country Link
US (1) US20060017149A1 (de)
DE (1) DE102004029587B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090069382A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 반도체 패키지
DE102010029521B4 (de) 2010-05-31 2022-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Chipgehäuse mit mehreren Abschnitten zum Verringern der Chip-Gehäuse-Wechselwirkung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
JP2000228459A (ja) * 1998-12-04 2000-08-15 Nec Saitama Ltd 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置
US6396159B1 (en) * 1997-06-27 2002-05-28 Nec Corporation Semiconductor device
DE10133571A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10222678A1 (de) * 2001-09-25 2003-06-26 Mitsubishi Electric Corp Halbleitervorrichtung
DE10162676A1 (de) * 2001-12-19 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5745344A (en) * 1995-11-06 1998-04-28 International Business Machines Corporation Heat dissipation apparatus and method for attaching a heat dissipation apparatus to an electronic device
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6465745B1 (en) * 2000-06-28 2002-10-15 Advanced Micro Devices, Inc. Micro-BGA beam lead connection
US6686656B1 (en) * 2003-01-13 2004-02-03 Kingston Technology Corporation Integrated multi-chip chip scale package
US7166906B2 (en) * 2004-05-21 2007-01-23 Samsung Electronics Co., Ltd. Package with barrier wall and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396159B1 (en) * 1997-06-27 2002-05-28 Nec Corporation Semiconductor device
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
JP2000228459A (ja) * 1998-12-04 2000-08-15 Nec Saitama Ltd 裏面電極型電気部品及びそれを実装するための配線板、これらを備える電気部品装置
DE10133571A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10222678A1 (de) * 2001-09-25 2003-06-26 Mitsubishi Electric Corp Halbleitervorrichtung
DE10162676A1 (de) * 2001-12-19 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
US20060017149A1 (en) 2006-01-26
DE102004029587A1 (de) 2006-01-19

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10332009B4 (de) Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
DE102007002707A1 (de) System-in Package-Modul
DE19813525A1 (de) Integriertes Halbleiterbauelement
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE19904258A1 (de) Halbleitervorrichtung
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE102005035393A1 (de) Bauelement mit einem oder mehreren Chips sowie Verfahren zur Herstellung eines solchen
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
DE102004050178B3 (de) Flip-Chip-Bauelement
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102004029587B4 (de) Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse
EP0996979B1 (de) Gehäuse für zumindest einen halbleiterkörper
DE102005023949B4 (de) Verfahren zur Herstellung eines Nutzens aus einer Verbundplatte mit Halbleiterchips und einer Kunststoffgehäusemasse und ein Verfahren zur Herstellung von Halbleiterbauteilen mittels eines Nutzens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee