DE102009009828A1 - Bauteilanordnung und Verfahren zu dessen Herstellung - Google Patents
Bauteilanordnung und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE102009009828A1 DE102009009828A1 DE102009009828A DE102009009828A DE102009009828A1 DE 102009009828 A1 DE102009009828 A1 DE 102009009828A1 DE 102009009828 A DE102009009828 A DE 102009009828A DE 102009009828 A DE102009009828 A DE 102009009828A DE 102009009828 A1 DE102009009828 A1 DE 102009009828A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- contact
- support layer
- contact element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 255
- 239000010410 layer Substances 0.000 claims description 132
- 230000001070 adhesive effect Effects 0.000 claims description 23
- 239000000853 adhesive Substances 0.000 claims description 22
- 229920000642 polymer Polymers 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 238000005476 soldering Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- 239000002998 adhesive polymer Substances 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 description 16
- 235000012431 wafers Nutrition 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 238000005304 joining Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000006262 metallic foam Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- -1 SnAgCu Inorganic materials 0.000 description 1
- 229910008433 SnCU Inorganic materials 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000001252 acrylic acid derivatives Chemical class 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229920006037 cross link polymer Polymers 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 150000002118 epoxides Chemical class 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29015—Shape in top view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
- H01L2224/3012—Layout
- H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/81139—Guiding structures on the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Manufacture Of Switches (AREA)
Abstract
Gegenstand der Erfindung ist eine Bauteilanordnung mit einem ersten Substrat und mindestens einem auf dem ersten Substrat angeordneten zweiten Substrat, wobei das erste Substrat mindestens ein erstes Kontaktelement und das mindestens eine zweite Substrat mindestens ein zweites Kontaktelement aufweist und die Kontaktelemente jeweils eine Kontaktfläche besitzen, welche zu jeweils einer elektrischen Kontaktierung verbunden sind und eine Stützschicht das erste Substrat und das mindestens eine zweite Substrat miteinander verbindet. Dabei wird während der Herstellung die Stützschicht derart strukturiert, dass eine Teilfläche des ersten Substrats und eine Teilfläche des mindestens einen zweiten Substrats nicht überdeckt sind, wobei die Teilfläche die jeweilige Kontaktfläche des mindestens einen ersten und zweiten Kontaktelements umschließt und die zwischen den Kontaktflächen hergestellte Kontaktierung somit nicht durch die Stützschicht verunreinigt ist. Die Kontaktflächen sind somit einander frei zugänglich, ohne dass Elemente der Stützschicht dazwischen liegen. Hierdurch wird eine verbesserte elektrische Leitfähigkeit bei gleich bleibender mechanischer Stabilität erzeugt.
Description
- Gegenstand der vorliegenden Erfindung ist eine Bauteilanordnung, vorzugsweise eine elektronische Bauteilanordnung, mit einem ersten Substrat und mindestens einem auf dem ersten Substrat angeordneten zweiten Substrat, z. B. einem elektronischen Bauteil wie ein ungehäuster integrierter Schaltkreis oder Ähnliches, wobei das erste Substrat mindestens ein erstes Kontaktelement und das mindestens eine elektronische Bauelement mindestens ein zweites Kontaktelement aufweist und die Kontaktelemente jeweils eine Kontaktfläche besitzen, welche zu einer elektrischen Kontaktierung miteinander verbunden sind, und die Bauteilanordnung des Weiteren eine Stützschicht aufweist, welche das erste Substrat und das mindestens eine zweite Substrat verbindet, sowie ein Verfahren zur Herstellung einer derartigen Bauteilanordnung.
- Bei der Flip-Chip-Montage wird ein elektronisches Bauteil mit seinen Kontaktanschlüssen zu einem Substrat hin montiert, wobei die Kontaktelemente des Bauteils jeweils mit den gegenüberliegenden Kontaktelementen des Substrats kontaktiert werden. Hierdurch entsteht eine elektrische Kontaktierung, welche das Substrat mit dem elektronischen Bauteil leitend zu einer elektronischen Bauteilanordnung verbindet. Zwischen dem elektronischen Bauteil und dem Substrat verbleibt jedoch ein Spalt, und es gibt oftmals zwingende Gründe, den Spalt zwischen dem Bauteil und dem Substrat zu füllen.
- Durch die Füllung des Spaltes kann die mechanische Stabilität der elektronischen Bauteilanordnung verbessert werden, da bei Temperaturwechseln und den dabei auftretenden mechanischen Spannungen aufgrund der unterschiedlichen Ausdehnungskoeffizienten zwischen Substrat und elektronischem Bauteilelement die Füllung die elektrischen Kontaktierungen entlastet. Des Weiteren wird das Eindringen von Partikeln und Flüssigkeiten in den Spalt verhindert und dadurch mögliche Kurzschlüsse oder Korrosion vermieden. Ein Schutz durch eine Füllung wird spätestens beim Sägen oder Vereinzeln der Substrate oder später unter Betriebsbedingungen notwendig. Derartige Substrate können z. B. Siliziumwafer, ein Laminat oder ein Glas sein, auf denen ein elektronisches Bauteil wie ein ungehäustes IC-Bauelement oder auch ein weiteres Substrat montiert wird.
- Im Stand der Technik bedient man sich in der Regel einer sogenannten Verkapselungsmasse, auch Underfiller genannt. Der Underfiller ist zumeist ein Polymer, welches direkt neben dem Chip abgelegt und infolge der Kapillarkräfte in den Spalt hineingezogen wird. Anschließend wird der Underfiller bei höheren Temperaturen ausgehärtet. Der Underfiller ist mit Partikeln gefüllt, um den thermischen Ausdehnungskoeffizienten des Polymers zu senken und die mechanischen Spannungen zu reduzieren. Nachteilig an der Verwendung von Underfillern ist neben den langen Prozesszeiten zum Füllen des Spaltes auch die Notwendigkeit von ausreichendem Platz neben dem Spalt, da das flüssige Polymermaterial dort abgesetzt und ggf. mehrfach nachgelegt werden muss, um das zum Füllen des Spaltes notwendige Volumen bereitzustellen.
- Aus diesem Grund wurde ein Verfahren entwickelt, bei dem zuerst der Underfiller appliziert und anschließend das elektronische Bauteil mit beispielsweise Lotbumps als Kontaktelementen in den flüssigen Underfiller gedrückt wird, bis die Lotbumps die Kontaktelemente des Substrats erreichen, aufschmelzen und die elektrische Kontaktierung herstellen. Zugleich wird der Underfiller ausgehärtet. Dazu müssen in dem Underfiller benetzungsfördernde Zugaben zur Reduktion der Oxide und zum Schutz vor erneuter Oxidation während des Lötens beigegeben werden. Derartige Underfiller können allerdings nicht ausreichend gefüllt und somit der thermische Ausdehnungskoeffizient nicht ausreichend gesenkt werden. Zudem ist die Montage des elektronischen Bauteils auf dem Substrat relativ schwierig: So müssen die einzelnen elektronischen Bauteile beim Bonden mit einem Werkzeug auf das Substrat gedrückt werden, um ein Aufschwimmen und somit einen elektronischen Kontaktverlust zu vermeiden. Jedoch führen zu starke Andruckkräfte zum Herauspressen des Lotes aus einem Lotbump und zu elektrischen Kurzschlüssen zwischen den Kontakten. Ein weiterer Nachteil des vorbeschriebenen Verfahrens ist die starke Neigung zur Porenbildung im Underfiller, was die Zuverlässigkeit weiter herabsetzt.
- Eine andere Möglichkeit, das Einbringen eines Underfillers nach der Herstellung der elektrischen Kontaktierung zwischen dem elektronischen Bauteil und dem Substrat zu umgehen, ist mit der Flip-Chip-Montage mittels Kleben verbunden. Hier gibt es zwei Verfahrensvarianten: zum einen das Kleben mit ungefüllten Klebstoffen (non-conductive adhesive, NCA) und zum anderen die Verwendung von anisotrop leitfähigen Klebstoffen (anisotropic conductive adhesive, ACA). In beiden Fällen sind in der Regel auf der Chipseite Goldbumps als Kontaktelemente aufgebracht, der Klebstoff wird auf der Substratseite appliziert, und mit einem heißen Werkzeug werden die nichtschmelzenden Bumps des Chips in den flüssigen Klebstoff gedrückt, wobei der Klebstoff die Chipoberfläche komplett benetzt und aushärtet. Bei der NCA-Variante wird ein Goldbump gegen den Anschlusskontakt auf der Substratseite gedrückt. Der Klebstoff schrumpft beim Aushärten des Klebers und erzeugt einen dauerhaften Druckkontakt zwischen dem Bump und dem Substratanschluss. Bei der ACA-Variante sind kleine leitfähige Partikel mit nahezu gleichem Durchmesser in dem Kleber enthalten, wobei die Partikel zwischen dem Goldbump und dem Substratanschluss eingeklemmt werden und nach Aushärten den elektrischen Kontakt gewährleisten.
- Eine dritte Variante für die Montage von Chips auf Wafern wird durch das Interuniversity Microelectronics Centre (IMEC) vorgeschlagen. Bei dem vorgeschlagenen Prozess wird zunächst eine dünne Polymerlage auf dem Wafer appliziert und anschließend das elektrische Bauteil mit Kupferbumps versehen auf dem Kleber platziert. Mithilfe eines Werkzeugs werden die Chips schließlich unter Beaufschlagung von Temperatur und Druck (Thermokompression) gegen den Wafer gepresst, wobei die Polymerlage aufschmilzt, die Kupferbumps das Polymer lokal verdrängen und mit einem gegenüberliegenden Kupferpad, welches auf dem Substrat als Kontaktelement aufgebracht ist, verschweißen. Da Kupfer jedoch nur sehr schwer zu verschweißen ist, ist mit einem ungenügenden Kontakt zu rechnen, der durch den Schrumpf und die Aushärtung des Polymers aufrechterhalten wird.
- Aufgabe der vorliegenden Erfindung ist es, eine Bauteilanordnung, insbesondere eine elektronische Bauteilanordnung, sowie ein Verfahren zu dessen Herstellung bereitzustellen, welches die vorgenannten Nachteile nicht aufweist und dennoch eine ausreichende mechanische Stabilität gewährleistet.
- Die Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer Bauteilanordnung nach Anspruch 1 sowie durch eine Bauteilanordnung nach Anspruch 7. Verschiedene Ausführungsformen des Verfahrens bzw. der Bauteilanordnung sind in den untergeordneten Ansprüchen aufgeführt.
- Bei der Bauteilanordnung wird eine Stützschicht auf ein erstes Substrat und/oder mindestens ein zweites Substrat aufgebracht, wobei die Stützschicht derart strukturiert ist, dass im verbundenen Zustand zwischen dem ersten Substrat und dem mindestens einen auf dem ersten Substrat angeordneten zweiten Substrat eine Teilfläche des ersten Substrats und eine dazu korrespondierende Teilfläche des mindestens einen zweiten Substrats nicht von der Stützschicht überdeckt sind und die Teilflächen die jeweilige Kontakt fläche des mindestens einen ersten und zweiten Kontaktelements umschließen und die zwischen den Kontaktflächen hergestellte elektrische Kontaktierung nicht durch die Stützschicht verunreinigt ist.
- Dadurch, dass die Stützschicht die Kontaktfläche des mindestens einen ersten und mindestens einen zweiten Kontaktelements nicht überdeckt, können das mindestens eine erste und das mindestens eine zweite Kontaktelement zu einer elektrischen Kontaktierung miteinander verbunden werden, ohne dass die aufgebrachte Stützschicht verdrängt werden muss und in dem immer kleiner werdenden Spalt zwischen der Kontaktfläche des mindestens einen ersten Kontaktelements und der Kontaktfläche des mindestens einen zweiten Kontaktelements verbleibt und somit zu einer Verunreinigung oder sogar Kurzschlüssen führt.
- Hierzu wird zunächst das mindestens eine erste und mindestens eine zweite Kontaktelement auf das erste Substrat bzw. das mindestens eine zweite Substrat aufgebracht, wobei das mindestens eine erste und zweite Kontaktelement jeweils eine dem ersten Substrat bzw. dem mindestens einen zweiten Substrat abgewandte Kontaktfläche aufweist.
- Das mindestens eine erste und mindestens eine zweite Kontaktelement nehmen dabei auf dem ersten Substrat bzw. dem mindestens einen zweiten Substrat eine Grundfläche ein, welche leicht größer als die bzw. gleich der Größe der Kontaktfläche sein kann.
- Die Kontaktelemente können mit den Verfahren, wie sie aus dem Stand der Technik bekannt sind, aufgebracht werden. Hierzu zählen unter anderem das Aufdampfen, das Sputtern bzw. das mechanische Setzen der Kontakt elemente. Auch können die Kontaktelemente galvanisch aufgebracht werden.
- Des Weiteren wird eine Stützschicht auf das erste Substrat und/oder das mindestens eine zweite Substrat aufgebracht, wobei es bevorzugt ist, wenn die Stützschicht lediglich auf das erste Substrat oder auf das mindestens eine zweite Substrat aufgebracht wird. Die Stützschicht wird so aufgebracht, dass sie eine Teilfläche des ersten Substrats bzw. des mindestens einen zweiten Substrats nicht überdeckt und die Teilfläche die Kontaktfläche des mindestens einen ersten Kontaktelements umschließt, die Kontaktfläche selbst jedoch nicht berührt.
- Hierdurch sind die Kontaktflächen des mindestens einen ersten bzw. mindestens einen zweiten Kontaktelements von der Stützschicht frei und insbesondere frei zugänglich, so dass bei der vorzunehmenden elektrischen Kontaktierung zwischen dem ersten und zweiten Kontaktelement keine Reste der Stützschicht zwischen den Kontaktflächen des mindestens einen ersten Kontaktelements und des mindestens einen zweiten Kontaktelements verbleiben.
- Die Stützschicht kann entweder vor oder nach dem Aufbringen des mindestens einen ersten bzw. zweiten Kontaktelements aufgebracht bzw. strukturiert werden. Die Strukturierung erfolgt entweder über subtraktive oder additive Prozesse. Dies bedeutet, dass die Stützschicht beispielsweise durch Stempeln, Drucken oder eine Elektrophorese bereits strukturiert aufgebracht werden kann oder nachträglich durch Belichtung mit photoresistiven Formulierungen, mithilfe eines Photoresists oder durch Ätzprozesse strukturiert werden kann, so dass die Kontaktflächen des mindes tens einen ersten bzw. mindestens einen zweiten Kontaktelements freigelegt werden. Werden die mindestens einen ersten oder zweiten Kontaktelemente erst nach dem Strukturieren der Stützschicht aufgebracht, so muss die Stützschicht so strukturiert werden, dass die Grundfläche, welche das mindestens eine erste bzw. mindestens eine zweite Kontaktelement auf dem ersten Substrat bzw. dem mindestens einen zweiten Substrat einnimmt, durch die Stützschicht nicht überdeckt wird und zum Aufbringen des mindestens einen ersten bzw. zweiten Kontaktelements frei zugänglich ist.
- Nachdem die Stützschicht und das mindestens eine erste und zweite Kontaktelement aufgebracht worden sind, wird die Kontaktfläche des mindestens einen ersten Kontaktelements mit der korrespondierenden Kontaktfläche des mindestens einen zweiten Kontaktelements zur Herstellung mindestens einer elektrischen Kontaktierung miteinander verbunden. Hierbei kann die Stützschicht zugleich als Abstandshalter zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat dienen. Hierdurch wird verhindert, dass das mindestens eine zweite Substrat zu dicht an das erste Substrat aufgedrückt wird. Aufgrund der Strukturierung der Stützschicht sind die Kontaktflächen, wie bereits mehrfach erwähnt, stützschichtfrei, so dass keine Verunreinigung durch die Stützschicht auftritt. Des Weiteren darf die Stützschicht nicht verflüssigt werden, da die Kontaktflächen frei zugänglich sind. Hierdurch wird eine stark verbesserte Leitfähigkeit der hergestellten elektrischen Kontaktierung zwischen dem einen ersten und dem mindestens einen zweiten Kontaktelement möglich.
- In einer Variante der Bauteilanordnung ist die Stützschicht so strukturiert, dass sie die mindestens eine elektrische Kontaktierung nicht berührt. Dies bedeutet insbesondere, dass nicht lediglich die Kontaktflächen des mindestens einen ersten bzw. mindestens einen zweiten Kontaktelements freigelegt sind, sondern auch die restlichen nicht mit dem ersten Substrat oder dem mindestens einen zweiten Substrat verbundenen Flächen der Kontaktelemente keinerlei Berührung mit der Stützschicht haben. Hierdurch wird die Leitfähigkeit der elektrischen Kontaktierung bzw. die Isolierung verschiedener elektrischer Kontaktierungen zueinander stark verbessert.
- In einer weiteren Ausführungsform weist das erste Substrat eine Vielzahl von ersten Kontaktelementen und das mindestens eine zweite Substrat eine Vielzahl von zweiten, mit der Vielzahl von ersten korrespondierenden Kontaktelementen auf. Jedes dieser Kontaktelemente weist eine Kontaktfläche auf, und die Stützschicht ist so strukturiert, dass eine zwischen den zueinander korrespondierenden Kontaktflächen hergestellte elektrische Kontaktierung nicht durch die Stützschicht verunreinigt ist. Da Bauteilanordnungen zumeist eine Vielzahl von Kontaktelementen aufweisen, ist es bevorzugt, wenn alle elektrischen Kontaktierungen bzw. die Mehrzahl der elektrischen Kontaktierungen zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat nach dem vorhergehend geschilderten Verfahren hergestellt wurden.
- In einer weiteren Ausführungsform wird die Stützschicht auf das erste Substrat und/oder das mindestens eine zweite Substrat aufgebracht und eine dem ersten Substrat bzw. dem mindestens einen zweiten Substrat abgewandte Oberfläche der Stützschicht mit einem Klebstoff beaufschlagt und/oder die Stützschicht selbst klebend ausgebildet. Hierdurch ist es möglich, bei der Verbindung des ersten Substrats und des mindestens einen zweiten Substrats eine stoffschlüssige Verbindung mittels der adhäsiven Wirkung der Stützschicht herzustellen. Hierdurch kann die Stützschicht nicht nur als Abstandshalter dienen, sondern kann zugleich die beispielsweise aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten auf den elektrischen Kontaktierungen lastenden Spannungen des ersten Substrats bzw. des mindestens einen zweiten Substrats verringern bzw. aufnehmen und der gesamten Bauteilanordnung eine verbesserte mechanische Stabilität geben.
- Hierbei kommt als Stützschicht beispielsweise ein klebefähiges Polymer in Frage, so dass es keiner zusätzlichen Klebeschicht bzw. einer Beaufschlagung mit Klebstoff bedarf. Dazu können beispielsweise nichtschmelzende Polymere verwendet werden, die nach dem Auftrag und der Strukturierung nur unvollständig vernetzt sind und bei nicht zu hohen Temperaturen klebend wirken. Derartige Polymere sind beispielsweise Benzocyclobutane (BCB), Polyimide (PI), Polybenzoaxole (PBO), Epoxide, Acrylate, aber auch andere nichtschmelzende Systeme. Alternativ hierzu können beispielsweise Polymere verwendet werden, die bereits nach dem Auftrag vollständig vernetzt sind, wobei die strukturierte Stützschicht in eine dünne aufgestrichene Kleberschicht gedrückt wird und mit Klebstoff beaufschlagt wird. Beim Verbinden des ersten Substrats mit dem mindestens einen zweiten Substrat außerhalb der Teilfläche wird so eine stoffschlüssige Verbindung hergestellt.
- Aus der vorhergehenden Beschreibung ist offensichtlich, dass das Polymer beim Verbinden des mindestens einen ersten Kontaktelements mit dem mindestens einen zweiten Kontaktelement nicht verflüssigt werden muss, um die Kontaktflächen zu einer elektrischen Verbindung zusammenzuführen.
- Alternative Materialien für die Stützschicht sind weiterhin eine Oxidschicht, eine Metallschicht oder eine Siliziumschicht, wobei hierbei beispielsweise isolierende Kleber verwendet werden können.
- In einer weiteren Ausführungsform ist die Teilfläche des ersten Substrats bzw. des mindestens einen zweiten Substrats so gestaltet, dass sie mindestens eine Teilgrundfläche umfasst und die mindestens eine Teilgrundfläche jeweils eine Kontaktfläche des mindestens einen ersten oder zweiten Kontaktelements vollständig umfasst und eine Größe von mindestens 120% der Größe der jeweiligen Kontaktfläche oder vorzugsweise von höchsten 160% der Größe der jeweiligen Kontaktfläche besitzt. Die Teilgrundfläche umschließt dabei die Grundfläche bzw. Kontaktflächen des ersten bzw. zweiten Kontaktelements vollständig und schneidet diese Fläche nicht. Dadurch, dass die Teilgrundfläche größer ist als die Kontaktfläche, wird ein ausreichender Abstand zwischen Stützschicht und elektrischer Kontaktierung definiert. Um sicherzustellen, dass die Stützschicht auch eine ausreichende mechanische Stabilität der elektronischen Bauteilanordnung gewährleistet, kann die Größe der jeweiligen Teilgrundfläche auf 160% der Größe der jeweiligen Kontaktfläche beschränkt werden.
- Der Durchmesser bzw. die Längenausdehnung des ersten bzw. zweiten Kontaktelements auf dem ersten Substrat bzw. dem mindestens einen zweiten Substrat betragen zwischen 5 μm und 1000 μm. Typischerweise liegen sie jedoch zwischen 10 μm und 80 μm. Die in der Stützschicht vorhandene Öffnung wird vorzugsweise größer als die Kontaktfläche gewählt und liegt zwischen 7 μm und 1500 μm, typischerweise jedoch zwischen 15 μm und 100 μm.
- Um das mindestens eine erste Kontaktelement mit dem mindestens einen zweiten Kontaktelement zu verbinden, können verschiedene Verfahren gewählt werden. Zum einen kann die Verbindung mittels Verformung, vorzugsweise mittels einer Thermokompression, erfolgen. Hierbei ist die addierte Höhe des mindestens einen ersten und zweiten Kontaktelements vor dem Verbinden, wobei die Höhe im Wesentlichen senkrecht zur Oberfläche des ersten Substrats bzw. des mindestens einen zweiten Substrats ermittelt wird, größer als die Höhe der Stützschicht. Dies bedeutet, dass beim Zusammenführen des ersten Substrats mit dem mindestens einen zweiten Substrat zuerst das mindestens eine erste Kontaktelement mit dem mindestens einen zweiten Kontaktelement verbunden und anschließend mittels Verformung mit Letzterem verschweißt wird. Die Stützschicht dient hierbei als Abstandshalter, damit das mindestens eine zweite Substrat nicht beliebig nahe an das erste Substrat gedrückt werden kann. Beim zusätzlichen Verkleben wird zudem die mechanische Stabilität der gesamten Bauteilanordnung erhöht. Durch die Stützschicht bzw. die klebende Wirkung der Stützschicht wird also eine stoffschlüssige Verbindung zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat hergestellt, welche zusätzlich zu den elektrischen Kontaktierungen existiert. Dabei weist entweder das erste oder zweite Kontaktelement einen Bump auf, wobei der Bump aus duktilen Metallen wie beispielsweise Gold, Silber, Indium oder Kupfer bzw. daraus bestehenden Legierungen hergestellt sein kann. Die Bumphöhe kann zwischen 5 μm und 100 μm liegen, die Stützschichtdicke zwischen 3 μm und 80 μm. Typische Werte liegen bei 10 μm bis 30 μm für die Höhe der Bumps und bei 5 μm bis 20 μm für die Höhe der Stützschicht. Werden bei dem vorgeschlagenen Verfahren Polymere wie BCB, PBO oder Polyimid verwendet, welche eine hohe Aushärtetemperatur haben, ist es unvorteilhaft, niedrigschmelzende Bumps zu verwenden. Niedrigschmelzende Bumps können jedoch verwendet werden, wenn die Stützschicht bereits vollständig verfestigt bzw. vernetzt ist.
- Anstelle einer reinen Thermokompression kann zusätzlich zur Kompression Ultraschall eingesetzt werden, um die Bumps mit den Kontaktmetallisierungen zu verschweißen. Wenn die Stützschicht schließlich die gegenüberliegende Oberfläche entweder des ersten Substrats oder des mindestens einen zweiten Substrats erreicht, wird die Amplitude der Ultraschallschwingung aufgrund der Dämpfung der Stützschicht schließlich vernachlässigbar klein, und die Oberflächen verkleben. Auch ist es möglich, die oberste Schicht des Bumps bzw. des ersten oder zweiten Kontaktelements aus einem metallischen Schaum herzustellen, welcher aufgrund seiner Porosität stark kompressibel ist.
- In einer weiteren Ausführungsform wird entweder das mindestens eine erste oder das mindestens eine zweite Kontaktelement mittels Löten oder Umschmelzen mit dem jeweils anderen verbunden. Hierbei ist es vorteilhaft, wenn vor dem Verbinden der Kontaktflächen die addierte Höhe des mindestens einen ersten und des mindestens einen zweiten Kontaktelements kleiner ist als die Höhe der Stützschicht, so dass zunächst die Stützschicht den gewünschten Abstand zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat herstellt. Da die addierte Höhe des mindestens einen ersten und des mindestens einen zweiten Kontaktelements geringer ist, besteht noch keine elektrische Kontaktierung zwischen diesen beiden Kontaktelementen. Wird eine klebende oder mit einem Klebstoff versehene Stützschicht verwendet, wird bereits vor dem Umschmelzen bzw. Löten eine stoffschlüssige Verbindung zwischen dem ersten Substrat und dem mindestens einen zweiten Substrat hergestellt. Das Umschmelzen bzw. Löten des mindestens einen ersten oder zweiten Kontaktelements führt dazu, dass das aufgeschmolzene Kontaktelement, welches üblicherweise einen Bump beinhaltet, seine Form verändert und zumeist eine Kugeloberfläche ausbildet. Der Abstand zwischen dem ersten und zweiten Kontaktelement ist so gewählt, dass beim Umschmelzen und der darauf folgenden Formveränderung des Bumps das gegenüberliegende Kontaktelement berührt wird und sich der Bump aufgrund der Oberflächenspannung über die gesamte Kontaktfläche des gegenüberliegenden Kontaktelements verteilt. Hierdurch verzieht sich die Oberfläche der elektrischen Kontaktierung hyperbolisch.
- Werden mehr als ein zweites Substrat verwendet bzw. werden mehrere zweite Substrate übereinander gestapelt (obgleich das Verfahren bislang nur von der Verbindung eines ersten Substrats mit mindestens einem zweiten Substrats spricht, umfasst es selbstverständlich auch die Verbindung von einem Substrat mit mindestens einem elektronischen Bauteil bzw. die Verbindung zwischen einem ersten elektronischen Bauteile mit mindestens einem zweiten elektronischen Bauteilen verbunden werden), können mithilfe dieses Verfahrens zunächst die fertigen aus zweiten Substraten bestehenden Stapelanordnungen auf dem ersten Substrat verklebt und anschließend in einem einzigen Prozessschritt die elektrischen Kontaktierungen durch Umschmelzen hergestellt werden. Prozesstechnisch bedeutet dies eine starke Erleichterung bei der Herstellung von stapelbaren Anordnungen wie z. B. Chips, ohne dass die Qualität der elektrischen Kontaktierung wie bei den vorbekannten Verfahren leidet.
- Lotbumps zum Umschmelzen können aus unterschiedlichen Loten geformt sein. Typische Lote sind zinnbasierte Legierungen wie SnAg, SnCu, SnAgCu, SnPb, SnIn, SnBi sowie goldreiche Lote wie AuSn oder Indiumlote. Derartige Lote können als Legierung oder in Schichten aufgebracht sein, wobei das Lot durch die Reaktion der Schichten entsteht. Die abgeschiedene Lothöhe kann zwischen 5 μm und 100 μm und die Dicke der Stützschicht zwischen 5 μm und 120 μm liegen. Typische Werte für die Lotbumps liegen zwischen 5 μm und 40 μm, für die Stützschicht zwischen 5 μm und 50 μm. Der Durchmesser der Bumps bzw. die Größe der Teilgrundflächen liegt zwischen 5 μm und 1000 μm respektive 7 μm und 1500 μm, typischerweise zwischen 10 μm und 80 μm respektive 15 μm und 100 μm. Während der Klebeprozess unter Beaufschlagung von Temperatur und Kraft erfolgt, ist bei der Herstellung der Lotverbindung nur eine Erhöhung der Temperatur ohne eine zusätzliche Kraftbeaufschlagung erforderlich. Auch können zwischen das Verbinden des ersten Substrats mit dem mindestens einen zweiten Substrats und das anschließende Umschmelzen weitere Prozessschritte eingeschaltet werden.
- In einer weiteren Ausführungsform wird die Bauteilanordnung vor dem Verbinden der Kontaktflächen miteinander mit einem Gas gespült. Durch die Spülung mit einem Gas wie beispielsweise gasförmiger Ameisensäure oder Essigsäure bzw. Wasserstoff können die auf dem Lot bzw. auf den ersten und zweiten Kontaktelementen entstandenen Oxidschichten reduziert werden. Hierdurch wird die Qualität der elektrischen Kontaktierung zusätzlich erhöht. Um diesen Prozessschritt möglichst einfach durchführen zu können, insbesondere wenn das erste Substrat bereits mit dem mindestens einen zweiten Substrat verbunden ist, jedoch die elektrische Kontaktierung noch nicht hergestellt ist, ist es vorteilhaft, wenn die Teilfläche, welche durch die Stützschicht ausgespart wird, ein zusammenhängendes Gebiet bildet. Hierdurch wird garantiert, dass das Gas sämtliche zu reinigenden Oberflächen bzw. Kontaktflächen spülen kann.
- In einer weiteren Ausführungsform weist die Stützschicht eine weitere Kavität auf, wobei das mindestens eine zweite Substrat in der Kavität mindestens ein Sensorelement, ein optisches oder ein mikromechanisches Element umfasst. Derartige Elemente können beispielsweise Antennen, Hochfrequenzschaltungen, SAW-Filter oder Ultraschallsensoren sein oder auch Druck- oder Beschleunigungssensoren, Mikrospiegel, Gas-, Chemo- und Biosensoren sowie weitere MEMS-Komponenten. Auch Kamerachips, Interferometer, optische Detektoren oder Quellen können in einer derartigen Kavität angeordnet sein. Eine solche Kavität kann beim Strukturieren der Stützschicht bzw. beim Auftragen der Stützschicht zeitgleich eingebracht werden.
- In einer weiteren Ausführungsform kann ein Rand des mindestens einen zweiten Substrats mit einer zusätzlichen Verkapselung versehen werden, wobei diese Verkapselung vom ersten Substrat zum Rand des mindestens einen zweiten Substrats reicht. Hierdurch wird eine verbesserte mechanische und chemische Schutzfunktion der Bauteilanordnung gewährleistet.
- Wie bereits erwähnt, ist es auch möglich, mehrere zweite Substrate auf einem ersten Substrat, entweder planar nebeneinander oder gestapelt oder in Kombination von planarer Anordnung und Stapelung auszubilden.
- Für eine Stapelung ist es angebracht, dass die Substrate bzw. die zwischen dem ersten Substrat und einem weiteren zweiten Substrat liegenden zweiten Substrate über Durchkontaktierungen wie Through-Vias verfügen.
- Das erste und das mindestens eine zweite Substrat können jeweils durch einen Schaltungsträger aus Materialien wie z. B. Siliziumwafer, ein Laminat oder ein Glas gebildet sein. Alternativ kann lediglich das erste Substrat ein Schaltungsträger sein, wohingegen das mindestens eine zweite Substrat ein elektronisches Bauteil wie z. B. ein ungehäustes IC-Bauelement ist. Weiterhin kann das mindestens eine zweite Substrat auch ein optisches oder mikromechanisches Element sein. Diese elektronischen, optischen oder mikromechanischen Elemente können im Waferverbund oder vereinzelt vorliegen. Selbstredend kann auch das erste Substrat als ein derartiges Element vorliegen.
- Anhand von Ausführungsbeispielen soll sowohl auf die Bauteilanordnung als auch auf das Verfahren zur Herstellung einer derartigen Bauteilanordnung näher eingegangen werden. Es zeigen:
-
1a und1b eine elektronische Bauteilanordnung nach dem Stand der Technik, -
2a bis2e eine Ausführungsvariante einer erfindungsgemäßen Bauteilanordnung, -
3a und3b eine weitere Ausführungsvariante einer Bauteilanordnung, -
4a bis4d eine weitere Ausführungsvariante einer Bauteilanordnung, -
5a bis5c eine weitere Ausführungsvariante einer Bauteilanordnung, -
6a bis6c eine Aufsicht auf ein Substrat mit aufgebrachter Stützschicht in verschiedenen Ausführungsformen, -
7a und7b eine planare Anordnung zweier elektronischer Bauteile auf einem Substrat, -
8 eine gestapelte Anordnung elektronischer Bauteile auf einem Substrat. - Anhand der
1a und1b soll zunächst der bereits aus dem Stand der Technik bekannte Prozess eines Einbringens eines Underfillers vor dem Zusammenfügen von Substrat und elektronischem Bauteil erläutert werden. Die1a zeigt ein Substrat1 und ein elektronisches Bauteil2 , welches im vorliegenden Fall ein ungehäuster integrierter Schaltkreis ist. Auf dem Substrat1 befinden sich erste Kontaktelemente3 , welche aus Kontaktpads gebildet sind. Das elektronische Bauteil2 weist zweite Kontaktelemente4 auf, wobei die zweiten Kontaktelemente4 aus einer Untermetallisierung und einem darauf aufgebrachten Bump bestehen. Vor dem Zusammenfügen des Substrats1 und des elektronischen Bauteils2 wird auf das Substrat1 ein Underfiller5 aufgebracht. Der Underfiller5 , wird verflüssigt und das elektronische Bauteil2 anschließend auf das Substrat1 gedrückt, so dass es zu einer Kontaktierung des ersten Kontaktelements3 mit dem zweiten Kontaktelement4 kommt, wobei der Underfiller5 verdrängt wird. Jedoch lässt es sich nicht immer vermeiden, dass zwischen den sich gegenüberliegenden Kontaktflächen der ersten Kontaktelemente3 und der zweiten Kontaktelemente4 beim Pressverbinden der Kontaktelemente Underfiller im sich verengenden Spalt zwischen den Kontaktflächen zurückbleibt. Ein weiteres Problem tritt auf, wenn das Substrat1 und das elektronische Bauteil2 weiter zusammengedrückt werden und das flüssige Lot dabei zur Seite ausweichen muss und so gar zu Kurzschlüssen mit benachbarten Lotverbindungen führt. - Anhand der
2a bis2e soll nun eine erste Ausführungsvariante einer erfindungsgemäßen Bauteilanordnung, im vorliegenden Falle einer elektronischen Bauteilanordnung, erläutert werden. In der2a ist ein als Schaltungsträger vorliegendes erstes Substrat11 im Querschnitt gezeigt, wobei das erste Substrat11 erste Kontaktelemente13 aufweist. Die ersten Kontaktelemente13 umfassen dabei ein Kontaktpad130 , welches als Untermetallisierung dient, und einen darauf abgeschiedenen Bump131 . Die ersten Kontaktelemente13 besitzen eine dem ersten Substrat11 abgewandte Kontaktfläche110 . Im vorliegenden Fall sind die Bumps Goldbumps von 25 μm Höhe und 30 μm Durchmesser. Nachdem die ersten Kontaktelemente13 auf dem ersten Substrat11 angeordnet wurden, wird eine 15 μm dicke Stützschicht15 aufgebracht. Im vorliegenden Fall besteht die Stützschicht15 aus Benzocyclobutan (BCB). - In der
2b ist das erste Substrat11 in der Aufsicht der xz-Ebene zu sehen. Die Kontaktflächen110 sind deutlich erkennbar, wobei die Kontaktflächen110 im vorliegenden Fall nicht nur die dem ersten Substrat11 abgewandte Oberfläche des Bumps131 darstellen, sondern sich über die etwas größere Fläche des Kontaktpads130 erstrecken. Des Weiteren ist die Stützschicht15 zu sehen, wobei die Metallbumps131 noch aus dieser herausragen. - In der
2c ist wiederum ein Querschnitt durch das erste Substrat11 gezeigt, wobei im vorliegenden Fall die Stützschicht15 bereits strukturiert wurde. Zudem ist ein als elektronisches Bauteil bzw. elektronisches Elements vorliegendes zweites Substrat12 erkennbar, welches zweite Kontaktelemente14 aufweist, welche jeweils eine Kontaktfläche120 haben. Die Strukturierung der Stützschicht15 , welche in der2d als Aufsicht gezeigt ist, ist derart ausgebildet, dass in das BCB eine Öffnung mit einem Durchmesser von 45 μm eingebracht wird. Dies führt dazu, dass um die Kontaktfläche110 herum eine Teilgrundfläche170 erzeugt wird, welche, wie aus der2d ersichtlich, durch das die Kontaktfläche110 umgebende Quadrat definiert ist. Die Teilgrundflächen170 sind dabei Teil der Teilfläche17 des ersten Substrats, wobei die Teilfläche17 nicht durch die Stützschicht15 belegt ist. Wie aus der2c deutlich hervorgeht, beträgt die Höhe des ersten Kontaktelementes13 B1. Die Höhe des zweiten Kontaktelementes14 beträgt B2. Werden die Höhen B1 und B2 addiert, ergibt sich in der Summe eine größere Höhe als die Höhe h der Stützschicht15 . - Obgleich das BCB noch nicht vernetzt ist, d. h. noch klebrig ist, wird zusätzlich eine optionale Klebeschicht
151 auf die dem zweiten Substrat12 zugewandte Oberfläche150 der Stützschicht15 aufgebracht. - Dadurch, dass die in die Stützschicht
15 eingebrachte Öffnung170 die Kontaktfläche110 vollkommen umschließt, ist eine ausreichende Toleranz bei der Positionierung des zweiten Substrats12 gegeben. - Beim anschließenden Kleben und Thermokompressionsbonden wird der Bump
131 von einer Höhe von 25 μm auf 15 μm in der Höhe reduziert, wobei sich der Durchmesser aufgrund der Volumenkonstanz von 30 μm auf ca. 39 μm verbreitert. Der komprimierte Bump131' verbindet sich mit dem zweiten Kontaktelement14 zu einer elektrischen Kontaktierung16 . Nach dem Kleben und Thermokompressionsbonden ist die elektronische Bauteilanordnung10 fertiggestellt. Wie aus den2c bzw.2e deutlich hervorgeht, berührt die Stützschicht15 die ersten bzw. zweiten Kontaktelemente13 ,14 sowie die elektrische Kontaktierung16 nicht. Es wäre jedoch auch möglich, die Größe der Grundteilfläche170 so zu wählen, dass die elektrische Kontaktierung16 die Stützschicht berührt, wobei die ersten und zweiten Kontaktelemente vor dem Verbinden miteinander die Schutzschicht15 nicht berühren. Weiterhin ist es möglich, dass die Stützschicht15 derart entfernt wird, dass die Teilgrundfläche170 mit der Kontaktfläche110 übereinstimmt. - Obgleich im vorliegenden Ausführungsbeispiel sowohl die Stützschicht
15 als auch die Bumps131 auf dem ersten Substrat11 angeordnet sind, ist es ebenso möglich, die Bumps als Teil der zweiten Kontaktelemente14 auszubilden, wobei dann auf einen zusätzlichen Bump auf dem ersten Kontaktelement13 verzichtet wird. Die Stützschicht15 wird wiederum auf dem ersten Substrat11 aufgebracht. Alternativ kann das Aufbringen der Stützschicht auch auf dem zweiten Substrat12 erfolgen. - In den
3a bzw.3b wird eine alternative Ausführungsform der Bauteilanordnung dargestellt. Auf dem als Schaltungsträger ausgebildeten ersten Substrat11 ist wiederum eine Stützschicht15' aufgebracht, welche im vorliegenden Fall aus einem bereits vernetzten Polymer besteht und mit einer zusätzlichen Klebeschicht151 belegt ist. Die Höhe h der Stützschicht15' ist kleiner als die addierte Höhe B1 und B2 der ersten und zweiten Kontaktelemente. Die ersten Kontaktelemente13 bestehen aus einem Bump132 , auf welchen ein metallischer Schaum133 aufgebracht wird. Der metallische Schaum ist aufgrund seiner Porosität komprimierbar, so dass er beim Thermokompressionsbonden des ersten Substrats11 mit dem als optischen Element vorliegenden zweiten Substrat12 komprimiert wird, ohne dass sich der Durchmesser der ersten und zweiten Kontaktelemente im Wesentlichen verändert. Hierdurch wird eine in ihrer Grundfläche gleiche elektrische Kontaktierung16' geschaffen, welche Teil der Bauteilanordnung10' ist. In der3b ist insbesondere der komprimierte metallische Schaum133' sichtbar. - Entgegen dem vorhergehenden Ausführungsbeispiel wurde die Stützschicht
15' zunächst auf das erste Substrat11 aufgebracht, bevor die ersten Kontaktelemente13 auf dieses aufgebracht wurden. Es wurden also lediglich die Kontaktflächen bzw. die Teilgrundflächen170 , wie in2d gezeigt, strukturiert bzw. freigestellt und die ersten Kontaktelemente13 auf dem ersten Substrat erst anschließend erzeugt. Selbstverständlich ist es auch hier möglich, lediglich Metallisierungen wie die Kontaktpads130 aufzubringen und den Bump als Teil des zweiten Kontaktelements14 auszubilden. - In den
4a bis4d wird eine Verfahrensvariante zur Herstellung einer Bauteilanordnung dargestellt, bei welcher die ersten und zweiten Kontaktelemente mittels Umschmelzen miteinander verbunden werden. In der4a ist ein erstes Substrat11 gezeigt, auf welches zunächst eine Stützschicht15 aufgebracht wird. Die Stützschicht weist eine Höhe h auf, wobei diese beispielsweise 50 μm betragen kann. Auf der Stützschicht15 befindet sich eine Klebeschicht151 , da das verwendete Polymer der Stützschicht15 bereits ausgehärtet ist. Auf dem ersten Substrat11 befinden sich zweite Kontaktelemente23 , wobei diese aus einer Untermetallisierung230 und einem darauf aufgebrachten Bump231 aufgebaut sind. Die ersten Kontaktelemente23 werden dabei nach dem Strukturieren der Stützschicht15 in die Teilgrundflächen170 , wie in der2d gezeigt, eingebracht. Selbstverständlich ist es auch hier möglich, die Bumps nicht als Teil der ersten Kontaktelemente23 , sondern als Teil der zweiten Kontaktelemente14 auszubilden. Die addierte Höhe B1 und B2 der ersten und zweiten Kontaktelemente23 bzw.14 ist kleiner als die Höhe h der Stützschicht15 . - Wie aus der
4b ersichtlich ist, wird nach dem Verbinden des ersten Substrats11 mit dem als mikromechanischen Element ausgebildeten zweiten Substrat12 eine stoffschlüssige Verbindung zwischen diesen beiden Bauteilen lediglich durch die Stützschicht15 vermittelt. Es besteht keine elektrische Kontaktierung zwischen den ersten Kontaktelementen23 und den zweiten Kontaktelementen14 . - Da, wie aus der
2d ersichtlich ist, die Teilgrundfläche17 ein zusammenhängendes Gebiet ist, kann nach dem Verbinden des ersten Substrats11 mit dem zweiten Substrat12 eine Reinigung der sich gegenüberliegenden Kontaktflächen der ersten Kontaktelemente23 und der zweiten Kontaktelemente14 beispielsweise mit einer wasserstoffhaltigen Atmosphäre vorgenommen werden. Hierdurch wird eine mögliche Oxidation der Kontaktflächen reduziert. Bei der noch nicht fertiggestellten elektronischen Bauteilanordnung der4b ist das erste Substrat11 mit dem zweiten Substrat12 bereits verklebt. Nach der Reinigung mit einem Gas wird die Temperatur derart erhöht, dass die Bumps231 aufschmelzen und aufgrund des veränderten Aggregatzustands eine Kugelform232 einzunehmen versuchen, wie in der4c illustriert ist. Da die Kugeloberfläche der Kugelform232 jedoch zunächst mit dem zweiten Kontaktelement14 in Kontakt tritt, wird die gesamte Kontaktfläche des zweiten Kontaktelementes14 benetzt, so dass eine elektrische Kontaktierung26 mit einem hyperbolischen Bump233 wie in4d gezeigt entsteht. Eine stoffschlüssige Verbindung zwischen dem ersten Substrat11 und dem zweiten Substrat12 ist nun sowohl durch die Stützschicht als auch durch die elektrischen Kontaktierungen vermittelt. - Obgleich die in den
2 bis4 gezeigten Ausführungsformen jeweils eine separate Stützschicht15 aufweisen, kann die Stützschicht15 auch durch eine Strukturierung beispielsweise eines als Schaltungsträgers ausgebildeten Wafers selbst erzeugt werden, wobei in diesem Öffnungen ausgebildet werden, in welche die Kontaktmetallisierungen eingebracht werden und die verbleibende Oberfläche des strukturierten ersten Substrats mit einer Klebeschicht versehen und anschließend mit einem beispielsweise als elektronischen Bauteil ausgebildeten zweiten Substrats verbun den wird. Ein Siliziumwafer würde also Gräben aufweisen, wobei die Böden der Gräben die Teilgrundfläche bilden und in diesen die ersten Kontaktelemente angeordnet sind, wobei die ersten Kontaktelemente die Wände der Gräben vorzugsweise nicht berühren. - In den
5a bis5c ist eine alternative Ausführungsform einer Bauteilanordnung dargestellt, wobei die Bumps hierbei als Teile der zweiten Kontaktelemente ausgebildet sind. In der5a ist ein als elektronisches Element ausgebildetes erstes Substrat11 mit ersten Kontaktelementen33 zu sehen, auf welches zunächst eine Stützschicht überdeckend aufgebracht ist. In einem Verfahrensschritt zwischen den5a und5b bzw.5c wird die Stützschicht15 in einem subtraktiven Prozess strukturiert, so dass die dem ersten Substrat11 abgewandten Kontaktflächen110 der ersten Kontaktelemente33 nicht überdeckt, sondern freigelegt sind. Die Stützschicht15 weist dabei eine zusätzliche Klebeschicht auf, welche mit der Oberfläche des als Schaltungsträger ausgebildeten zweiten Substrats12 eine stoffschlüssige Verbindung eingeht. In der5b ist im Wesentlichen die Verfahrensvariante der3 dargestellt, d. h., dass die addierte Höhe der ersten und zweiten Kontaktelemente kleiner ist als die Höhe der Stützschicht. Die Verbindung der Kontaktflächen zu einer elektrischen Kontaktierung erfolgt mittels Löten oder Umschmelzen. In der5c ist im Wesentlichen das Verfahren der2 beschrieben, d. h. Kompression mit Ultraschallschweißen oder eine Thermokompression. - Anhand der
6a bis6c sollen unterschiedliche Strukturierungen bzw. Geometrien von Stützschichten dargestellt werden. In der6a ist eine besonders einfache Geometrie einer Stützschicht15 gezeigt. Auf einem ersten Substrat11 sind erste Kontaktelemente mit einer Kontaktfläche110 aufgebracht, wobei sämtliche Kontaktelemente in der Peripherie des ersten Substrats11 liegen. Die Geometrie der Stützschicht15 ist so gewählt, dass diese eine große Fläche in der Mitte des ersten Substrats11 abdeckt. Die nicht durch die Stützschicht15 überdeckte Teilfläche17 umschließt sämtliche Kontaktflächen110 . Bei einer derartigen Ausführung kann die Stützschicht15 beispielsweise einfach aufgedruckt bzw. aufgepresst werden, so dass ein Strukturieren nach dem Aufbringen der Stützschicht15 entfallen kann. - In der
6b ist eine kompliziertere Geometrie von Anordnungen erster Kontaktelemente auf einem ersten Substrat11 dargestellt. In der Aufsicht zu sehen sind die Kontaktflächen110 sowie fünf nicht miteinander verbundene Segmente der Stützschicht15 , wobei die Strukturierung der Stützschicht15 in einem subtraktiven Prozess vorgenommen wurde. Dabei ist die Strukturierung so gewählt, dass die Teilfläche17 mehrfach zusammenhängend ist, was bedeutet, dass man von jedem Punkt der Fläche17 zu jedem anderen Punkt der Fläche17 gelangt, ohne sich aus der Ebene der Fläche17 hinausbewegen zu müssen. Um das Konzept der Teilgrundfläche verständlicher zu machen, sind zwei unterschiedlich große Teilgrundflächen170 und170' eingezeichnet. Die Größe der Grundfläche170 beträgt hier 150% der Kontaktfläche110 , die Größe der Grundfläche170' dagegen 120% der Kontaktfläche110 . - In der
6c ist die Unterseite eines als elektronisches Bauteils wie einem ungehäusten integrierten Schaltkreis ausgebildeten zweiten Substrats12' gezeigt, bei welchem die strukturierte Stützschicht15 die Kontaktflächen120 der zweiten Kontaktelemente nicht überdeckt und nicht berührt. Zudem befindet sich eine mit der Teilfläche17 nicht zusammenhängende Kavität19 auf der Unterseite des zweiten Substrats12' , wobei in der Kavität19 ein Sensorelement20 angeordnet ist. Bei dem Sensorelement20 kann es sich um einen Druck- oder Beschleunigungssensor, aber auch um einen Gas-, Chemo- oder Biosensor handeln. Alternativ können andere oder weitere Komponenten wie z. B. SAW-Filter, Ultraschallsensoren, Antennen oder andere Leistungselemente in die Kavität19 eingebracht werden. Dadurch, dass die Kavität19 nicht mit der Teilfläche17 verbunden und nach der Montage mit einem ersten Substrat vollständig durch die Stützschicht umschlossen ist, sind die in der Kavität19 angeordneten Elemente gut vor Fremdeinflüssen geschützt, ohne dass Messergebnisse der Sensoren verfälscht werden. - Ersetzt man das als elektronisches Bauteil ausgebildete Substrat
12' der6c z. B. durch einen CMOS-Kamerawafer, ist es möglich, einen Kamerachip mit einem Modulträger aus Glas herzustellen, wobei ein Glassubstrat das erste Substrat und der Kamerachip das zweite Substrat bildet. Hierzu wird der CMOS-Kamerawafer zunächst auf 50 μm abgedünnt und einem Handlingwafer mit der Frontseite nach oben umgespannt. Eine Stützstruktur wird so aufgebracht und lokal um die Kontaktflächen freigelegt und im selben Schritt die Fläche mit den Pixelsensoren freigestellt, d. h. die Kavität erzeugt. Der Wafer wird anschließend gesägt, und die CMOS-Kamerachips werden vereinzelt. Ein Glassubstrat mit elektrischen Leiterbahnen für die Umdrahtung und Kontaktstrukturen wird mit mechanischen Gold-Stud-Bumps versehen. Der CMOS-Kamerachip wird mit der Stützstruktur in einen dünn ausgestrichenen Klebstoff getaucht, wobei ein dünner Klebefilm aufgenommen wird. Mittels Thermokompression werden die Kontaktanschlüsse mit den mechanischen Gold-Stud-Bumps auf dem Glassubstrat verschweißt und gleichzeitig die Stützstruktur mit dem Glas verklebt. - In der
7a wird eine Bauteilanordnung100 gezeigt, bei welcher mehrere zweite Substrat12 ,12' planar auf einem ersten Substrat11 angeordnet sind. Zwischen jeweils einem zweiten Substrat12 bzw.12' und dem ersten Substrat befinden sich die dem jeweiligen zweiten Substrat12 bzw.12' zugeordnete Stützstruktur15 und die elektrischen Kontaktierungen16 . Dabei kann das zweite Substrat12' ein elektronisches Element und das zweite Substrat12'' ein weiterer Schaltungsträger oder ebenfalls ein elektronisches, optisches oder mikromechanisches Element sein. Auf diese Weise kann also ein als erstes Substrat dienender Wafer vollständig bestückt und erst später vereinzelt werden. In der7b ist eine weitere Ausführungsvariante einer Bauteilanordnung100' gezeigt, bei welcher die zweiten Substrate12 bzw.12' planar auf dem ersten Substrat11 angeordnet sind. Zudem sind die Ränder122 bzw.122' der zweiten Substrate12 bzw.12' durch eine Verkapselungsmasse30 jeweils mit dem ersten Substrat11 verbunden. Durch die Verfüllung des Spaltes zwischen den benachbarten zweiten Substrate12 bzw.12' werden die Kanten der zweiten Substrate12 bzw.12' zusätzlich geschützt. - In der
8 ist ein gestapelter Aufbau von elektronischen Bauteilen dargestellt. Auf einem ersten Substrat11 werden zunächst zwei als elektronische Elemente ausgebildete zweite Substrate12 bzw.12' planar nebeneinander angeordnet. Auf die zweiten Substrate12 bzw.12' wird jeweils ein weiteres als elektronisches, optisches oder mikromechanisches Elements ausgebildetes Substrat22 bzw.22' aufgebracht, wobei die zweiten Substrate12 bzw.12' auf ihrer dem ersten Substrat11 abgewandten Oberfläche weitere erste Kontaktelemente13' aufweisen, welche mit den weiteren zweiten Kontaktelementen14' der weiteren zweiten Substrate22 bzw.22' verbunden werden. Dazwischen liegt eine weitere Stützschicht15'' . - Auf den weiteren zweiten Substraten
22 bzw.22' sind wiederum weitere zweite Substrate32 bzw.32' angeordnet, so dass ein Stapel von zweiten Substraten auf einem ersten Substrat11 erzeugt wird. Bei der Herstellung einer derartigen dreidimensionalen Bauteilanordnung100'' werden vorteilhafterweise erste und zweite Kontaktelemente verwendet, deren addierte Höhe geringer ist als die Höhe der jeweiligen Stützschicht15 bzw.15'' . Dabei werden zunächst die zweiten Substrate auf dem ersten Substrat bzw. die weiteren zweiten Substrate auf den zweiten Substraten angeordnet, so dass es zu einer stoffschlüssigen Verbindung zwischen erstem Substrat, Stützschicht, zweiten Substrat sowie dem zweiten Substrat, der Stützschicht und dem weiteren zweiten Substrat kommt. Erst anschließend werden die so gestapelten, jedoch noch nicht miteinander elektrisch verbundenen zweiten Substrate in einem einzigen Prozessschritt fertiggestellt, da durch eine Temperaturerhöhung zeitgleich sämtliche Bumps aufgeschmolzen werden (siehe Verfahren wie in den4 beschrieben) und alle elektrischen Kontaktierungen16 bzw.16'' hergestellt werden.
Claims (16)
- Verfahren zur Herstellung einer Bauteilanordnung (
10 ;10' ;10'' ;100 ;100' ;100'' ) mit einem ersten Substrat (11 ) und mindestens einem auf dem ersten Substrat anzuordnenden zweiten Substrat (12 ,12' ), wobei das erste Substrat mindestens ein erstes Kontaktelement (13 ;23 ;33 ) und das mindestens eine zweite Substrat mindestens ein zu dem mindestens einen ersten Kontaktelement korrespondierendes zweites Kontaktelement (14 ;24 ;34 ) zur gegenseitigen Kontaktierung aufweist, und das Verfahren folgende Schritte umfasst: a) Aufbringen des mindestens einen ersten (13 ;23 ;33 ) und zweiten (14 ;24 ;34 ) Kontaktelements, wobei das mindestens eine erste und zweite Kontaktelement jeweils eine Kontaktfläche (110 ,120 ) aufweist; b) Aufbringen einer Stützschicht (15 ,15' ) auf das erste Substrat (11 ), wobei die Stützschicht eine Teilfläche (17 ) des ersten Substrats nicht überdeckt und die Teilfläche (17 ) die Kontaktfläche (110 ) des mindestens einen ersten Kontaktelements (13 ;23 ;33 ) umschließt und/oder Aufbringen einer Stützschicht (15 ,15' ) auf das mindestens eine zweite Substrat (12 ,12' ), wobei die Stützschicht eine Teilflä che (17 ) des mindestens einen zweiten Substrats nicht überdeckt und die Teilfläche (17 ) die Kontaktfläche (120 ) des mindestens einen zweiten Kontaktelements (14 :24 ;34 ) umschließt; c) Verbinden der Kontaktfläche des mindestens einen ersten Kontaktelements mit der korrespondierenden Kontaktfläche des mindestens einen zweiten Kontaktelements zur Herstellung mindestens einer elektrischen Kontaktierung (16 ;16' ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das erste und/oder das mindestens eine zweite Substrat ein Schaltungsträger oder mindestens ein im Waferverbund vorliegendes elektronisches, optisches oder mikromechanisches Bauelement ist
- Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Stützschicht (
15 ,15' ) die mindestens eine elektrische Kontaktierung (16 ;16' ) nicht berührt. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Stützschicht auf das erste Substrat und/oder das mindestens eine zweite Substrat aufgebracht wird und eine dem ersten Substrat bzw. dem mindestens einen zweiten Substrat abgewandte Oberfläche (
150 ) der Stützschicht (15 ,15' ) mit einem Klebstoff (151 ) beaufschlagt wird und/oder die Stützschicht (15 ,15' ) klebend ist. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Verbinden der Kontaktflächen (
110 ,120 ) die addierte Höhe (B1 + B2) des mindestens einen ersten und zweiten Kontaktelements größer ist als die Höhe (h) der Stützschicht und dass die Kontaktflächen (110 ,120 ) mittels Verformung, vorzugsweise mittels Thermokompression, miteinander verbunden werden und die Stützschicht (15 ,15' ) das erste Substrat (11 ) und das mindestens eine zweite Substrat (12 ,12' ) zusätzlich verbindet. - Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass vor dem Verbinden der Kontaktflächen (
110 ,120 ) die addierte Höhe (B1 + B2) des mindestens einen ersten und zweiten Kontaktelements kleiner ist als die Höhe (h) der Stützschicht und zunächst die Stützschicht (15 ,15' ) das erste Substrat (11 ) und das mindestens eine zweite Substrat (12 ,12' ) verbindet und anschließend die Kontaktflächen (110 ,120 ) mittels Löten oder Umschmelzen miteinander verbunden werden. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bauteilanordnung vor dem Verbinden der Kontaktflächen mit einem Gas gespült wird.
- Bauteilanordnung (
10 ;10' ;10'' ;100 ;100' ;100'' ) mit einem ersten Substrat und mindestens einem auf dem ersten Substrat (11 ) angeordneten zweiten Substrat (12 ,12' ), wobei das erste Substrat (11 ) mindestens ein erstes Kontaktelement (12 ;23 ;33 ) und das mindestens eine zweite Substrat (12 ,12' ) mindestens ein zweites Kontaktelement (14 ;24 ;34 ) aufweist und die Kontaktelemente jeweils eine Kontaktflä che (110 ,120 ) besitzen, welche zu einer elektrischen Kontaktierung (16 ;16' ) verbunden sind und eine Stützschicht (15 ,15' ) das erste Substrat und das mindestens eine zweite Substrat verbindet, dadurch gekennzeichnet, dass die Stützschicht derart aufgebracht ist, dass eine Teilfläche (17 ) des ersten Substrats (11 ) und eine Teilfläche (17 ) des mindestens einen zweiten Substrats (12 ,12' ) nicht überdeckt ist, wobei die Teilfläche (17 ) die jeweilige Kontaktfläche (110 ,120 ) des mindestens einen ersten (13 ;23 ;33 ) und zweiten (14 ;24 ;34 ) Kontaktelements umschließt und die zwischen den Kontaktflächen (110 ,120 ) hergestellte Kontaktierung (16 ;16' ) nicht durch die Stützschicht (15 ,15' ) verunreinigt ist. - Bauteilanordnung nach Anspruch 8, dadurch gekennzeichnet, dass das erste und/oder das mindestens eine zweite Substrat ein Schaltungsträger oder mindestens ein, vorzugsweise im Waferverbund oder vereinzelt vorliegendes elektronisches, optisches oder mikromechanisches Bauelement ist.
- Bauteilanordnung nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass das erste Substrat eine Vielzahl von ersten Kontaktelementen (
13 ;23 ;33 ) und das mindestens eine zweite Substrat eine Vielzahl von zweiten, mit der Vielzahl von ersten korrespondierenden Kontaktelementen (14 ;24 ;34 ) aufweist und jedes Kontaktelement eine Kontaktfläche (110 ,120 ) einnimmt und die Stützschicht derart strukturiert ist, dass eine zwischen den Kontaktflächen herge stellte Kontaktierung (16 ;16' ) nicht durch die Stützschicht (15 ,15' ) verunreinigt ist. - Bauteilanordnung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Stützschicht (
15 ,15' ) aus einem klebefähigen Polymer oder einer Polymerschicht, einer Oxidschicht, einer Metallschicht oder einer Siliziumschicht mit einer aufgebrachten Klebeschicht (151 ) besteht. - Bauteilanordnung nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die Teilfläche (
17 ) des ersten Substrats (11 ) bzw. des mindestens einen zweiten Substrats (12 ,12' ) mindestens eine Teilgrundfläche (170 ,170' ) umfasst und die mindestens eine Teilgrundfläche (170 ,170' ) jeweils eine Kontaktfläche (110 ,120 ) des mindestens einen ersten oder zweiten Kontaktelements vollständig umfasst und eine Größe von mindestens 120% der Größe der jeweiligen Kontaktfläche und vorzugsweise von höchstens 160% der Größe der jeweiligen Kontaktfläche besitzt. - Bauteilanordnung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass die Teilfläche (
17 ) des ersten Substrats (11 ) bzw. die Teilfläche des mindestens einen zweiten Substrats (12 ,12' ) ein zusammenhängendes Gebiet ist. - Bauteilanordnung nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, dass die Stützschicht (
15 ,15' ) eine Kavität (19 ) aufweist und das mindestens eine zweite Substrat (12 ,12' ) in der Kavität (19 ) mindestens ein Sensorelement (20 ), ein optisches oder ein mikromechanisches Element umfasst. - Bauteilanordnung nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, dass auf dem mindestens einen zweiten Substrat (
12 ,12' ) ein weiteres zweites Substrat (22 ,22' ,32 ,32' ) gestapelt ist, wobei das mindestens eine zweite Substrat (12 ,12' ) auf einer dem mindestens einen zweiten Kontaktelement (14 ;24 ;34 ) abgewandten Oberfläche mindestens ein weiteres erstes Kontaktelement (131 ) mit einer Kontaktfläche (110 ) besitzt und das mindestens eine weitere zweite Substrat mindestens ein weiteres zweites, mit dem mindestens einen weiteren ersten verbundenes Kontaktelement (14' ) mit einer Kontaktfläche (120' ) besitzt und zwischen dem mindestens einen zweiten Substrat (12 ,12' ) und dem mindestens einen weiteren zweiten Substrat (22 ,22' ;32 ,32' ) eine weitere Stützschicht (15'' ) derart aufgebracht ist, dass die Kontaktflächen des mindestens einen weiteren ersten und weiteren zweiten Kontaktelements (13' ,14' ) die weitere Stützschicht (15'' ) nicht berühren. - Bauteilanordnung nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, dass das mindestens eine zweite Substrat einen Rand (
122 ,122' ) besitzt und zwischen dem Substrat (11 ) und dem Rand des mindestens einen zweiten Substrats eine Verkapselung (30 ) aufgebracht ist.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009009828A DE102009009828A1 (de) | 2009-02-19 | 2009-02-19 | Bauteilanordnung und Verfahren zu dessen Herstellung |
US13/138,440 US8564969B2 (en) | 2009-02-19 | 2010-02-19 | Component arrangement and method for production thereof |
DE112010000715.2T DE112010000715B4 (de) | 2009-02-19 | 2010-02-19 | Bauteilanordnung und Verfahren zu dessen Herstellung |
PCT/EP2010/001211 WO2010094511A2 (de) | 2009-02-19 | 2010-02-19 | Bauteilanordnung und verfahren zu dessen herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102009009828A DE102009009828A1 (de) | 2009-02-19 | 2009-02-19 | Bauteilanordnung und Verfahren zu dessen Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102009009828A1 true DE102009009828A1 (de) | 2010-09-02 |
Family
ID=42224316
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009009828A Pending DE102009009828A1 (de) | 2009-02-19 | 2009-02-19 | Bauteilanordnung und Verfahren zu dessen Herstellung |
DE112010000715.2T Active DE112010000715B4 (de) | 2009-02-19 | 2010-02-19 | Bauteilanordnung und Verfahren zu dessen Herstellung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112010000715.2T Active DE112010000715B4 (de) | 2009-02-19 | 2010-02-19 | Bauteilanordnung und Verfahren zu dessen Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US8564969B2 (de) |
DE (2) | DE102009009828A1 (de) |
WO (1) | WO2010094511A2 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2492959A1 (de) * | 2011-02-22 | 2012-08-29 | Micro Systems Engineering GmbH | Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung |
DE102014201635B3 (de) * | 2014-01-30 | 2015-05-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung |
DE102014211545A1 (de) * | 2014-06-17 | 2015-12-17 | Continental Automotive Gmbh | Verfahren zur Montage eines ungehäusten Halbleiterchips auf einem Substrat |
DE102019111816A1 (de) * | 2019-05-07 | 2020-11-12 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines bauelements und bauelement |
DE102020202613A1 (de) | 2020-03-02 | 2021-09-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5807221B2 (ja) * | 2010-06-28 | 2015-11-10 | アユミ工業株式会社 | 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム |
FR2969374B1 (fr) * | 2010-12-16 | 2013-07-19 | St Microelectronics Crolles 2 | Procédé d'assemblage de deux circuits intégrés et structure correspondante |
TWI606565B (zh) * | 2016-08-31 | 2017-11-21 | 金寶電子工業股份有限公司 | 封裝結構及其製作方法 |
DE102018103431A1 (de) * | 2018-02-15 | 2019-08-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen |
DE102018104279A1 (de) | 2018-02-26 | 2019-08-29 | Tdk Electronics Ag | Elektronische Vorrichtung |
DE102019130209A1 (de) | 2019-11-08 | 2021-05-12 | Tdk Corporation | Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0270067A2 (de) * | 1986-12-03 | 1988-06-08 | Sharp Kabushiki Kaisha | Verfahren zum Herstellen einer Halbleiteranordnung mit mindestens zwei Halbleiterchips |
US7098073B1 (en) * | 2005-04-18 | 2006-08-29 | Freescale Semiconductor, Inc. | Method for stacking an integrated circuit on another integrated circuit |
EP1732116A2 (de) * | 2005-06-08 | 2006-12-13 | Interuniversitair Micro-Elektronica Centrum (IMEC) | Methode zum Bonden mikroelektronischer Bauteile und damit hergestellte Vorrichtung |
DE102006020869A1 (de) * | 2006-05-04 | 2007-11-08 | Infineon Technologies Ag | Verfahren zur Stapelung von Halbleiterchips und durch das Verfahren hergestellter Halbleiterchipstapel |
DE102006045094A1 (de) * | 2006-09-21 | 2008-03-27 | Qimonda Ag | Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen |
US20080293186A1 (en) * | 2007-05-22 | 2008-11-27 | United Test And Assembly Center Ltd. | Method of assembling a silicon stack semiconductor package |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW434767B (en) | 1998-09-05 | 2001-05-16 | Via Tech Inc | Package architecture of ball grid array integrated circuit device |
DE102004030813B4 (de) * | 2004-06-25 | 2007-03-29 | Infineon Technologies Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
JP4971769B2 (ja) | 2005-12-22 | 2012-07-11 | 新光電気工業株式会社 | フリップチップ実装構造及びフリップチップ実装構造の製造方法 |
-
2009
- 2009-02-19 DE DE102009009828A patent/DE102009009828A1/de active Pending
-
2010
- 2010-02-19 DE DE112010000715.2T patent/DE112010000715B4/de active Active
- 2010-02-19 WO PCT/EP2010/001211 patent/WO2010094511A2/de active Application Filing
- 2010-02-19 US US13/138,440 patent/US8564969B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0270067A2 (de) * | 1986-12-03 | 1988-06-08 | Sharp Kabushiki Kaisha | Verfahren zum Herstellen einer Halbleiteranordnung mit mindestens zwei Halbleiterchips |
US7098073B1 (en) * | 2005-04-18 | 2006-08-29 | Freescale Semiconductor, Inc. | Method for stacking an integrated circuit on another integrated circuit |
EP1732116A2 (de) * | 2005-06-08 | 2006-12-13 | Interuniversitair Micro-Elektronica Centrum (IMEC) | Methode zum Bonden mikroelektronischer Bauteile und damit hergestellte Vorrichtung |
DE102006020869A1 (de) * | 2006-05-04 | 2007-11-08 | Infineon Technologies Ag | Verfahren zur Stapelung von Halbleiterchips und durch das Verfahren hergestellter Halbleiterchipstapel |
DE102006045094A1 (de) * | 2006-09-21 | 2008-03-27 | Qimonda Ag | Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen |
US20080293186A1 (en) * | 2007-05-22 | 2008-11-27 | United Test And Assembly Center Ltd. | Method of assembling a silicon stack semiconductor package |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2492959A1 (de) * | 2011-02-22 | 2012-08-29 | Micro Systems Engineering GmbH | Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung |
US8923005B2 (en) | 2011-02-22 | 2014-12-30 | Micro Systems Engineering Gmbh | Electrical component having an electrical connection arrangement and method for the manufacture thereof |
DE102014201635B3 (de) * | 2014-01-30 | 2015-05-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung |
US9917070B2 (en) | 2014-01-30 | 2018-03-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Method for arranging electronic switching elements, electronic switching arrangement and use of a carrier having a bonding layer |
DE102014211545A1 (de) * | 2014-06-17 | 2015-12-17 | Continental Automotive Gmbh | Verfahren zur Montage eines ungehäusten Halbleiterchips auf einem Substrat |
DE102019111816A1 (de) * | 2019-05-07 | 2020-11-12 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines bauelements und bauelement |
DE102020202613A1 (de) | 2020-03-02 | 2021-09-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung |
Also Published As
Publication number | Publication date |
---|---|
DE112010000715B4 (de) | 2021-08-19 |
WO2010094511A3 (de) | 2010-10-14 |
US20120039056A1 (en) | 2012-02-16 |
WO2010094511A2 (de) | 2010-08-26 |
US8564969B2 (en) | 2013-10-22 |
DE112010000715A5 (de) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009009828A1 (de) | Bauteilanordnung und Verfahren zu dessen Herstellung | |
DE60219779T2 (de) | Flussmittelfreie flip-chip-verbindung | |
DE69024669T2 (de) | Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten | |
DE102009018396B4 (de) | Halbleiterbauelement und Herstellung des Halbleiterbauelements | |
DE69534543T2 (de) | Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung | |
DE602004009348T2 (de) | Verfahren zur Herstellung eines mikroelektromechanischer Systeme unter Verwendung von Lötperlen | |
KR101268238B1 (ko) | 반도체 장치의 제조 방법 | |
DE19524739A1 (de) | Kernmetall-Lothöcker für die Flip-Chip-Technik | |
EP1419534A2 (de) | Verfahren zum kontaktieren und gehäusen von integrierten schaltungen | |
DE19848834A1 (de) | Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung | |
TW201237976A (en) | Bump-on-lead flip chip interconnection | |
DE102012109319B4 (de) | Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben | |
JP6282454B2 (ja) | 半導体パッケージの製造方法 | |
DE102005015109B4 (de) | Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung | |
WO2008025725A1 (de) | Hermetisch dichtes verschliessen und elektrisches kontaktieren einer mikroelektro-mechanischen struktur und damit hergestelltes mikrosystem (mems) | |
DE102006042774A1 (de) | Verfahren zur Herstellung einer elektrischen Ankontaktierung | |
DE10141571B4 (de) | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist | |
DE4446471C2 (de) | Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger | |
DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102005015036B4 (de) | Verfahren zur Montage eines Chips auf einer Unterlage | |
DE112005003629T5 (de) | IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe | |
DE10246101B4 (de) | Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur | |
DE10233641B4 (de) | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung | |
US9368472B2 (en) | Flip-chip assembly process for connecting two components to each other | |
EP3799114A1 (de) | Thermokompression-bonding von elektronischen komponenten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law |